JP2001274383A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 活性化領域２のコーナー部分６への電界集中
が少ない半導体装置を提供する。 【解決手段】 半導体基板１と、半導体基板１の上部に
配置され、側面３と、側面３に対して実質的に垂直に配
置された中央部分５と、中央部分５に対して下向きの傾
斜を持ち、側面３と交わるコーナー部分６とからなる上
面４とを有する活性化領域２と、活性化領域２の上部に
配置され、コーナー部分６の一部を有するチャネル領域
８と、活性化領域２の上部に、チャネル領域８が有する
コーナー部分６に隣接して配置された第２導電型の第１
主電極領域９及び第２主電極領域１０と、活性化領域２
の上面４の上に配置され、コーナー部分６の膜厚が中央
部分５の膜厚と同等あるいは中央部分５の膜厚より厚い
ゲート酸化膜１１と、チャネル領域８の上に配置された
制御電極１２とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に係わり、特に、トレンチなどの半導体基板
に形成された段差部分に配置された半導体素子及びその
製造方法に関する。また、リバースナローチャネル効果
を抑制する半導体装置及びその製造方法に関する。

【０００２】

【従来の技術】半導体基板上に形成された半導体素子同
士を互いに分離する方法の一つに、シャロートレンチア
イソレーション法（Shallow Trench Isolation：ＳＴＩ
法）がある。ＳＴＩ法は、素子が形成される活性化領域
以外の半導体基板に溝（トレンチ）を掘り、トレンチ内
部を絶縁物などで充填して素子分離領域を形成する。Ｓ
ＴＩ法は、ＬＯＣＯＳ分離法に比して活性化領域と分離
距離領域をほぼ垂直に分離することができるため、素子
分離幅を著しく縮小することができる。近年、半導体集
積回路の大規模化、高密度化には欠かすことのできない
素子分離技術となっている。

【０００３】図６（ａ）は、従来のＳＴＩ法に係わるＭ
ＯＳ型トランジスタの構成を示す平面図であり、図６
（ｂ）は、図６（ａ）のＣ−Ｃ切断面に沿った断面図で
ある。図６（ａ）及び図６（ｂ）に示すように、活性化
領域５２は、上面５４とこれにほぼ垂直に交わる側面５
３とを有し、トレンチ内部に充填された絶縁物（ＳＴ
Ｉ）６３からなる素子分離領域により絶縁されている。
活性化領域５２の上部にチャネル領域５８が配置され、
これに隣接してソース領域５９及びドレイン領域が配置
されている。チャネル領域５８の上にはゲート酸化膜６
１を介してゲート電極６２が配置されている。ゲート酸
化膜６１は、活性化領域５２を熱酸化することにより、
活性化領域５２の上面５４及び側面５３の上に形成され
る。

【０００４】ゲート電極６２は、ＳＴＩ６３の上で配線
層と接続されるため、活性化領域５２からＳＴＩ６３上
まで引き伸ばされている。また、ＳＴＩ６３の表面は活
性化領域５２の表面よりも低く形成される。したがっ
て、ゲート電極６２は、活性化領域５２の上面５４と、
上面５４と側面５３が交わるコーナー部分に沿って配置
されている。

【０００５】

【発明が解決しようとする課題】従来のＳＴＩ法による
ＭＯＳ型トランジスタにおいて、活性化領域５２の側面
５３は上面５４に対してほぼ垂直に形成されているた
め、上面５４と側面５３とでは表出した結晶面の面方位
が異なる。基板の熱酸化レートは面方位により異なる。
通常、側面５３は上面５４よりも熱酸化レートが低い。
したがって、図６（ｃ）に示すように、側面５３には上
面５４に比べ薄い酸化膜しか形成されない。図６（ｃ）
は、図６（ｂ）の活性化領域５２部分を拡大した断面図
である。この酸化膜厚の相違により、上面５４と側面５
３が交わるコーナー部分６４において酸化膜厚勾配が生
じることになる。また、活性化領域５２の上面５４はＳ
ＴＩ６３の表面よりも高いため、ゲート電極６２は活性
化領域５２の上面５４からコーナー部分６４に沿って側
面５３の一部分にまで配置されている。ゲート電極６２
に印加される電圧により、活性化領域５２（チャネル領
域５８）の側面にも電界が印加される。さらに、活性化
領域５２は、ＲＩＥ（Reactive Ion Etching）などの異
方性エッチングにより形成されるため、コーナー部分６
４は小さな曲率半径、つまり鋭利な形状を有する。

【０００６】したがって、活性化領域５２のコーナー部
分６４に、ゲート電極６２により印加される電界が集中
し、活性化領域５２（チャネル領域５８）の中央部分と
コーナー部分６４との間で電界勾配が発生する。この結
果、チャネル領域５８において、コーナー部分６４では
中央付近よりも早くチャネルが形成される。つまり、低
いゲート電圧でチャネル幅の狭いチャネルが形成されて
しまう「リバースナローチャネル効果」が起こってしま
う。リバースナローチャネル効果が大きくなると、本来
のチャネル幅つまり活性化領域５８の幅に対するしきい
値電圧感度が高くなり、トランジスタ特性にバラツキが
生じる。このバラツキを抑えるためには、リソグラフィ
の寸法スペックなどの工程管理を厳密なものにする必要
性が生じてしまう。リバースナローチャネル効果を避け
るためには、活性化領域５２の上面５４の高さをＳＴＩ
６３の表面よりも低くすればよい。しかし、現状のエッ
チング技術ではＳＴＩ６３の高さの制御は極めて難しく
課題が多い。このように、活性化領域５２のコーナー部
分６４への電界集中は、トランジスタ特性及び工程管理
に深刻な影響を与えており、リバースナローチャネル効
果を軽減する対策が急務である。

【０００７】本発明はこのような従来技術が有する問題
点を解決するために成されたものであり、その目的は、
活性化領域のコーナー部分への電界集中が少ない半導体
装置及びその製造方法を提供することである。

【０００８】本発明の他の目的は、しきい値電圧のバラ
ツキの少ない半導体装置及びその製造方法を提供するこ
とである。

【０００９】本発明の更に他の目的は、チャネル幅のバ
ラツキの少ない半導体装置及びその製造方法を提供する
ことである。

【００１０】本発明の更に他の目的は、厳密な工程管理
を必要としない半導体装置及びその製造方法を提供する
ことである。

【００１１】本発明の更に他の目的は、ＳＴＩ法におい
て、活性化領域のコーナー部分が大きな曲率半径を有
し、活性化領域のコーナー部分上に厚いゲート酸化膜を
有する半導体装置の製造方法を提供することである。

【００１２】

【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の特徴は、半導体基板と、半導体基板
の上部に配置され、側面と、側面に対して実質的に垂直
に配置された中央部分と、中央部分に対して下向きの傾
斜を持ち、側面と交わるコーナー部分とからなる上面と
を有する第１導電型の活性化領域と、活性化領域の上部
に配置され、コーナー部分の一部を有するチャネル領域
と、活性化領域の上部に、チャネル領域が有するコーナ
ー部分に隣接して配置された第２導電型の第１主電極領
域と、活性化領域の上部に、第１主電極領域と離間し
て、チャネル領域が有するコーナー部分に隣接して配置
された第２導電型の第２主電極領域と、活性化領域の上
面の上に配置され、コーナー部分の膜厚が中央部分の膜
厚と同等あるいは中央部分の膜厚より厚いゲート酸化膜
と、チャネル領域の上にゲート酸化膜を介して配置さ
れ、チャネル領域と異なる電圧が印加されることで、チ
ャネル領域のキャリアの流れを制御する制御電極とを有
する半導体装置であることである。

【００１３】ここで、「活性化領域」の側面に隣接し
て、「素子分離領域」が配置されている。素子分離領域
には、半導体基板の溝（トレンチ）に絶縁物が埋め込ま
れている。活性化領域に配置された半導体素子は、素子
分離領域に配置された絶縁物により互いに分離されてい
る。また、活性化領域に配置される半導体素子として、
ＭＯＳトランジスタなどの絶縁ゲート型電界効果トラン
ジスタ（ＦＥＴ）を適用することができる。絶縁ゲート
型ＦＥＴは、ｎチャネル型でもｐチャネル型でも構わ
ず、エンハンスト型でもデプレッション型であっても構
わない。ｎチャネル型である場合、「第１導電型」／
「第２導電型」は、ｐ型／ｎ型である。ｐチャネル型で
ある場合、「第１導電型」／「第２導電型」は、ｎ型／
ｐ型である。エンハンスト型である場合、制御電極に電
圧が印加されることにより、チャネル領域にチャネルが
形成されるが、デプレッション型である場合、制御電極
に電圧が印加されることにより、チャネル領域に形成さ
れていたチャネルがなくなる。絶縁ゲート型ＦＥＴにお
いて、「第１主電極領域」とは、ソース領域／ドレイン
領域のいずれか一方の意であり、「第２主電極領域」と
は、ソース領域／ドレイン領域の残る一方の意である。

【００１４】本発明の第１の特徴によれば、活性化領域
のコーナー部分が中央部分に対して下向きの傾斜を有し
ているため、コーナー部分は鋭利な形状を有さない。ま
た、コーナー部分の上に配置されたゲート酸化膜の膜厚
は、中央部分のそれと同等あるいはそれ以上の厚みを有
するため、コーナー部分の電界強度は、中央部分のそれ
と同等あるいはそれ以下になる。さらに、チャネル領域
はこのコーナー部分の一部を有しているため、制御電極
に電圧が印加された場合、チャネル領域のコーナー部分
に電界は集中しない。したがって、チャネル領域のコー
ナー部分に隣接する第１主電極領域と第２主電極領域の
間に、しきい値電圧よりも低いゲート電圧で幅の狭いチ
ャネルが形成されることがなくなる。つまり、リバース
ナローチャネル効果を抑えることができる。よって、ト
ランジスタ特性にバラツキが減少し、リソグラフィの寸
法スペックなどの工程管理を厳密なものにする必要性が
なくなる。

【００１５】本発明の第２の特徴は、（１）単結晶構造
を有する半導体基板を用意する第１工程と、（２）半導
体基板に対して選択的に異方性エッチングを行い、エッ
チングされずに残された領域に、上面と、上面に対して
実質的に垂直に交わる側面とを有する第１導電型の活性
化領域を形成する第２工程と、（３）活性化領域の上面
の内、側面と交わるコーナー部分の単結晶構造に選択的
に損傷を与える第３工程と、（４）熱酸化処理を行い、
少なくとも活性化領域の上面の上にゲート酸化膜を形成
する第４工程と、（５）活性化領域の側面に隣接する素
子分離領域に絶縁物を堆積する第５工程と、（６）コー
ナー部分の一部を含む領域のゲート酸化膜の上に制御電
極を形成する第６工程と、（７）制御電極をマスクとし
て活性化領域の上部に第２導電型の不純物を拡散して、
第１主電極領域を形成する第７工程と、（８）制御電極
をマスクとして活性化領域の上部の第１主電極領域と離
間した領域に第２導電型の不純物を拡散して、第２主電
極領域を形成する第８工程とを有する半導体装置の製造
方法であることである。

【００１６】ここで、第３工程の「単結晶構造に損傷を
与える」とは、結晶格子を破壊することの意である。つ
まり、結晶格子との物理的な衝突により、結晶格子を破
壊し、結晶状態をエネルギー的に不安定にする。結晶欠
陥を形成してもよい。また、第７工程と第８工程は、同
時に行っても構わない。つまり、第１主電極領域と第２
主電極領域の不純物の拡散条件は同一であっても構わな
い。さらに、第４工程において、ゲート酸化膜は活性化
領域の上面だけではなく側面の上に形成されても構わな
い。さらに、第５の工程は、第２工程の後、または第３
工程の後に実施してもよい。この場合、第４工程におい
て形成されるゲート酸化膜は、活性化領域の上面及び表
出した側面である。

【００１７】本発明の第２の特徴によれば、単結晶構造
に損傷を与えることにより、結晶状態は周囲の環境に敏
感に反応するようになるため、熱酸化反応が促進され
る。第４工程において、活性化領域の上面のコーナー部
分の熱酸化レートは中央部分よりも高くなる。したがっ
て、面方位の違いにより上面よりも側面の方が酸化レー
トが低くても、コーナー部分の酸化膜厚は中央部分のそ
れと同等あるいはそれ以上になる。したがって、コーナ
ー部分における酸化膜厚勾配が抑制される。また、同時
に、中央部分よりもコーナー部分の方がより多く熱酸化
されるため、熱酸化後のコーナー部分は中央部分に対し
て所定の下向きの傾斜を有することになる。

【００１８】本発明の第２の特徴において、第３工程
は、活性化領域の上面の内、コーナー部分に選択的にイ
オンを注入する工程であることが望ましい。イオンを注
入することにより、コーナー部分の結晶格子と注入され
たイオンとの間で物理的な衝突が発生し、結晶格子を破
壊することができる。さらに、第３工程は、活性化領域
の上面の上に耐イオン注入膜を形成する第１ステップ
と、耐イオン注入膜をマスクとして斜め方向からコーナ
ー部分及び側面に対して選択的にイオンを注入する第２
ステップとから少なくとも構成されていることが望まし
い。活性化領域の上面の内、コーナー部分に対して選択
的にイオンを注入することができる。中央部分にはイオ
ンは注入されないため、コーナー部分の熱酸化レート
は、中央部分のそれに比して高くなる。なお、第１ステ
ップの耐イオン注入膜は、第２工程の異方性エッチング
により、活性化領域と同時に形成してもよい。つまり、
半導体基板と同時に耐イオン注入膜をパターンニングし
てもよい。あるいは、第３工程は、活性化領域の上面の
上に耐イオン注入膜を形成する第１ステップと、耐イオ
ン注入膜の内、コーナー部分の上に形成された部分を選
択的に除去する第２ステップと、耐イオン注入膜をマス
クとして垂直方向からコーナー部分に対して選択的にイ
オンを注入する第３ステップとから少なくとも構成され
ていてもよい。活性化領域の上面及び側面の内、上面の
コーナー部分に対してのみイオンを注入することができ
る。中央部分にはイオンは注入されないため、コーナー
部分の熱酸化レートは、中央部分のそれに比して高くな
る。なお、第２ステップは、耐イオン注入膜のウェット
エッチングなどの等方的エッチングを行うことによりコ
ーナー部分の上に形成された耐イオン注入膜を選択的に
除去すればよい。

【００１９】また、第３工程において注入するイオン
は、ハロゲンイオン、不活性イオン、酸素イオンのいづ
れか１つまたは複数の組み合わせたイオンであることが
望ましい。ハロゲンイオンに含まれるフッ素（Ｆ）は電
気陰性度が高く、半導体基板内において酸化促進作用を
有する。したがって、ハロゲンイオンをコーナー部分に
選択的に注入することで、コーナー部分の熱酸化レート
を中央部分に比して高くすることができる。不活性イオ
ンは、半導体基板内で他の原子と反応することが少ない
ため、第４工程の熱酸化により形成されたゲート酸化膜
の誘電率などの電気特性に与える影響が少ない。酸素イ
オンは、第４工程の熱酸化処理において半導体と結合し
てゲート酸化膜を形成するため、不活性イオンと同様に
電気特性に与える影響が少ない。

【００２０】さらに、活性化領域の上面のコーナー部分
の上に形成されたゲート酸化膜の膜厚は、コーナー部分
の膜厚に比して同等乃至２０％の範囲で厚いことが望ま
しい。

【００２１】さらに、このような半導体装置の製造方法
により半導体チップ内のメモリセル、あるいは周辺回路
の少なくともいずれか一方が形成されていることが望ま
しい。

【００２２】

【発明の実施の形態】以下図面を参照して、本発明の実
施の形態を説明する。図面の記載において同一または類
似の部分には同一または類似の符号を付している。ただ
し、図面は模式的なものであり、厚みと平面寸法の関
係、各層の厚みの比率などは現実のものとは異なること
に留意すべきである。また、図面相互間においても互い
の寸法の関係や比率が異なる部分が含まれていることは
もちろんである。

【００２３】（第１実施形態）図１（ａ）は、本発明の
第１実施形態に係わるＭＯＳ型電界効果トランジスタ
（ＭＯＳＦＥＴ）の構造を示す平面図である。図１
（ａ）に示すように、本発明の第１実施形態に係わる半
導体装置は、ＭＯＳＦＥＴが配置された活性化領域
（８、９、１０）と、活性化領域の外周を取り囲む熱酸
化膜１１と、熱酸化膜１１を取り囲む素子分離領域と、
活性化領域及び素子分離領域の上に配置された制御電極
（ゲート電極）１２とを有する。活性化領域は、ゲート
電極１２の下に配置されたチャネル領域８と、チャネル
領域８に隣接して配置された第２導電型の第１主電極領
域９と、第１主電極領域９と離間してチャネル領域８に
隣接して配置された第２導電型の第２主電極領域１０と
を有する。素子分離領域には、絶縁物からなるＳＴＩ１
３が配置されている。

【００２４】図１（ｂ）は、図１（ａ）に示したＭＯＳ
ＦＥＴのＡ−Ａ切断面に沿った断面図である。図１
（ｂ）に示すように、活性化領域２は、半導体基板１の
上部に配置されている。活性化領域２の上部には、チャ
ネル領域８と、チャネル領域８に隣接する第１主電極領
域９と第１主電極領域９と離間してチャネル領域８に隣
接する第２主電極領域１０とが配置されている。活性化
領域２の外周を取り囲む熱酸化膜１１は活性化領域の側
面の上に配置されている。活性化領域８の上面の上に
は、熱酸化膜１１に連続したゲート酸化膜が配置されて
いる。活性化領域２は、凸状の断面形状を有している。
素子分離領域に配置されたＳＴＩ１３は、半導体基板１
に形成されたトレンチの内部に埋め込まれている。

【００２５】図１（ｃ）は、図１（ａ）に示したＭＯＳ
ＦＥＴのＢ−Ｂ切断面に沿った断面図である。図１
（ｃ）に示すように、活性化領域２は側面３と上面４と
を有し、上面４は、側面３に対して実質的に垂直に配置
された中央部分５と、中央部分５に対して下向きの傾斜
を持ち、側面３と交わるコーナー部分６とを有する。コ
ーナー部分６の上に配置されたゲート絶縁膜１１の膜厚
は、中央部分５の上に配置されたゲート絶縁膜１１の膜
厚と同等あるいはそれ以上の厚みを有する。活性化領域
２の上面４の高さは、ＳＴＩ１３の表面の高さよりも高
い。したがって、ゲート電極１２は、活性化領域５２の
上面５４からコーナー部分６に沿って側面３の上まで配
置されている。

【００２６】なお、本発明の実施形態において、ＭＯＳ
ＦＥＴは、第１導電型／第２導電型がそれぞれｐ型／ｎ
型であるｎチャネルＭＯＳＦＥＴである。また、第１主
電極領域／第２主電極領域を、それぞれソース領域９／
ドレイン領域１０とする。さらに、エンハンスト型ＭＯ
ＳＦＥＴについて以後説明を続ける。

【００２７】このような構成を有するＭＯＳＦＥＴにお
いて、ゲート電極１２にチャネル領域８と異なる電圧が
印加されると、チャネル領域８の上部の極性がｐ型から
ｎ型に反転して、チャネル領域８内にｎチャネルが形成
される。チャネル領域８に隣接するソース領域９とドレ
イン領域１０は、ｎチャネルにより接続され、ＭＯＳＦ
ＥＴはオフ状態からオン状態に変化する。

【００２８】次に、上記構成を有する半導体装置の製造
方法を図２及び図３を参照して説明する。図２（ａ）乃
至図３（ｆ）は、図１（ａ）乃至（ｃ）に示した半導体
装置の製造方法における主要な工程を示す工程断面図で
ある。また、図２（ａ）乃至図３（ｆ）は、図１（ｃ）
に示した断面図に対応している。

【００２９】（１）まず、単結晶構造を有する半導体基
板１を用意する。次に、熱酸化処理を行い、半導体基板
１の上にゲート酸化膜１１を形成する。次に、ＣＶＤ法
を用いてゲート酸化膜１１の上に窒化シリコン膜２０を
一様に堆積する。そして、スピンナーを用いて回転する
半導体基板１上にレジスト液を塗布して一様なレジスト
膜２１を形成する。以上の工程が終了した状態を図２
（ａ）に示す。

【００３０】（２）次に、図２（ｂ）に示しように、フ
ォトリソグラフィ法を用いて、活性化領域２が形成され
る領域にレジスト膜２１が残されたレジストパターン２
１’を形成する。

【００３１】（３）次に、図２（ｃ）に示すように、レ
ジストパターン２１’をマスクとして、ＲＩＥ法による
異方性エッチングを行う。異方性エッチングにより、窒
化シリコン膜２０、ゲート酸化膜１１、及び半導体基板
１が選択的に除去される。半導体基板１が所定の深さま
で除去された時点で異方性エッチングを終了する。な
お、レジストパターン２１’のエッチング選択比が高い
ため、加工側面はほぼ垂直である。また、エッチングさ
れた領域が素子分離領域を構成し、エッチングされなか
った領域が活性化領域２を構成する。

【００３２】（４）次に、図３（ａ）に示すように、レ
ジストパターン２１’を除去した後、窒化シリコン膜
（耐イオン注入膜）２０をマスクとして斜め方向からＡ
ｒイオンを注入する。Ａｒイオンは、コーナー部分６及
び側面３に対して選択的に注入される。

【００３３】（５）次に、図３（ｂ）に示すように、熱
酸化処理を行い、活性化領域２の上面４及び表出した半
導体基板１の上に熱酸化膜１１’を形成する。

【００３４】（６）次に、図３（ｃ）に示すように、活
性化領域２の側面３に隣接する素子分離領域にＳＴＩ１
３を堆積する。ＳＴＩ１３は、酸化シリコン（Ｓｉ
Ｏ_２）を材料とする。

【００３５】（７）最後に、コーナー部分の一部を含む
領域の前記ゲート酸化膜の上にゲート電極１２を形成す
る。ゲート電極１２をマスクとして活性化領域の上部に
ｎ型の不純物を拡散して、ソース領域９及びドレイン領
域１０を形成する。以上の工程を経て、図１（ａ）乃至
（ｃ）に示した半導体装置を製造することができる。

【００３６】以上説明したように、本発明の第１実施形
態によれば、窒化シリコン膜２０をマスクとして斜め方
向からコーナー部分６及び側面３に対して選択的にイオ
ンを注入することで、コーナー部分６及び側面３の半導
体原子と注入されたイオンとの間で物理的な衝突が発生
し、半導体基板１の結晶格子を破壊することができる。
つまり、半導体基板１の単結晶構造に損傷を与えること
ができる。損傷を受けた結晶状態は周囲の環境に敏感に
反応するようになるため、熱酸化反応が促進される。し
たがって、面方位の違いにより上面４よりも側面３の方
が酸化レートが低くても、コーナー部分６及び側面３の
酸化膜厚は中央部分５のそれと同等あるいはそれ以上に
なる。したがって、コーナー部分６における酸化膜厚勾
配が抑制される。また、同時に、中央部分５よりもコー
ナー部分６の方がより多く熱酸化されるため、図３
（ｂ）に示した熱酸化工程後のコーナー部分６は中央部
分５に対して所定の下向きの傾斜を有することになる。

【００３７】活性化領域２のコーナー部分６が中央部分
５に対して下向きの傾斜を有しているため、コーナー部
分６は鋭利な形状を有さない。また、コーナー部分６の
上に配置されたゲート酸化膜１１の膜厚は、中央部分５
のそれと同等あるいはそれ以上の厚みを有するため、コ
ーナー部分６の電界強度は、中央部分５のそれと同等あ
るいはそれ以下になる。さらに、チャネル領域８はコー
ナー部分６の一部を有しているため、ゲート電極１２に
電圧が印加された場合、チャネル領域８のコーナー部分
６に電界は集中しない。したがって、チャネル領域８の
コーナー部分６に隣接するソース領域９とドレイン領域
１０の間に、しきい値電圧よりも低いゲート電圧で幅の
狭いチャネルが形成されることがなくなる。つまり、リ
バースナローチャネル効果を抑えることができる。よっ
て、トランジスタ特性にバラツキが減少し、リソグラフ
ィの寸法スペックなどの工程管理を厳密なものにする必
要性がなくなる。

【００３８】（第２実施形態）第１実施形態に係わる半
導体装置の製造方法において、図３（ａ）に示したよう
に、Ａｒイオンを斜め方向からコーナー部分６及び側面
３に注入した。コーナー部分６の熱酸化レートを高める
ことで、コーナー部分６の上に厚いゲート酸化膜１１を
形成し、コーナー部分６の曲率半径を大きくすることが
できる。本発明の第２実施形態において、垂直方向から
イオンを注入し、コーナー部分６の熱酸化レートのみを
高める方法について説明する。図４（ａ）及び図４
（ｂ）は、第２実施形態に係わる半導体装置の製造方法
を示す主要な工程断面図である。

【００３９】（１）まず、図２（ｃ）に示したように、
異方性エッチングにより活性化領域を形成し、レジスト
パターン２１’を除去した後、窒化シリコン膜２０に対
してウェットエッチングなどの等方性エッチングを行
う。ウェットエッチングは、コーナー部分６の上に配置
された窒化シリコン膜２０が除去された時点で終了す
る。次に、窒化シリコン膜（耐イオン注入膜）２０をマ
スクとして垂直方向からＡｒイオンを注入する。Ａｒイ
オンは、活性化領域２のコーナー部分６に選択的に注入
され、活性化領域２の側面３には注入されない。以上の
工程が終了した状態を図４（ａ）に示す。

【００４０】（２）次に、第１実施形態と同様に熱酸化
処理を行い、図４（ｂ）に示すように活性化領域２の上
面４及び表出した半導体基板１の上に熱酸化膜１１’を
形成する。その後、第１実施形態と同様にＳＴＩ１３及
びゲート電極１２を順次形成し、活性化領域２にソース
領域９及びドレイン領域１０を形成する。

【００４１】以上説明したように、本発明の第２実施形
態によれば、活性化領域２の上面４及び側面３の内、上
面５のコーナー部分６に対してのみＡｒイオンを注入す
ることができる。また、第１実施形態と同様に、活性化
領域２の上面４の内、コーナー部分６に対して選択的に
Ａｒイオンを注入することができる。中央部分５にはＡ
ｒイオンは注入されないため、コーナー部分６の熱酸化
レートは、中央部分５のそれに比して高くなる。したが
って、面方位の違いにより上面４よりも側面３の方が酸
化レートが低くても、コーナー部分６の酸化膜厚は中央
部分５のそれと同等あるいはそれ以上になる。したがっ
て、コーナー部分６における酸化膜厚勾配が抑制され
る。また、同時に、中央部分５よりもコーナー部分６の
方がより多く熱酸化されるため、図４（ｂ）に示した熱
酸化工程後のコーナー部分６は中央部分５に対して所定
の下向きの傾斜を有することになる。

【００４２】（第３実施形態）図３（ｃ）に示した素子
分離領域にＳＴＩ１３を堆積する工程は、図２（ｃ）に
示した活性化領域２を形成する工程の後から、図３
（ｂ）及び図４（ｂ）に示した熱酸化工程の前までの間
に実施してもよい。本発明の第３実施形態では、図２
（ｃ）に示した活性化領域２を形成する工程の後にＳＴ
Ｉ１３を堆積した実施形態を説明する。

【００４３】（１）まず、図２（ｃ）に示した活性化領
域２を形成する工程の後に、素子分離領域にＳＴＩ１３
を堆積し、活性化領域２上に形成された窒化シリコン膜
２０及びゲート酸化膜１１を除去する。以上の工程が終
了した状態を図５（ａ）に示す。

【００４４】（２）次に、スピンナーを用いてレジスト
液を一様に塗布する。次に、フォトリソグラフィ法を用
いてコーナー部分６の上に形成されたレジスト２４を選
択的に除去して、コーナー部分６に窓を有するレジスト
パターン２４を形成する。そして、このレジストパター
ン２４をマスクとしてＡｒイオン２３を注入する。Ａｒ
イオン２３はコーナー部分６に選択的に注入される。以
上の工程が終了した状態を図５（ｂ）に示す。

【００４５】（３）次に、レジスト２４を除去した後、
熱酸化処理を行う。活性化領域２の上面４の高さはＳＴ
Ｉ１３の表面の高さよりも高いので、表出した活性化領
域２の上面４及び側面の一部の上にゲート酸化膜２５が
形成される。

【００４６】（４）最後に、図５（ｄ）に示すように第
１実施形態と同様にゲート電極１２を形成する。そし
て、活性化領域２にソース領域９及びドレイン領域１０
を形成する。

【００４７】以上説明したように、本発明の第３実施形
態によれば、素子分離領域にＳＴＩ１３を堆積した後に
ゲート酸化膜２５を形成する場合であっても、活性化領
域２の上面４の内、コーナー部分６に対して選択的にＡ
ｒイオンを注入することができる。中央部分５にはＡｒ
イオンは注入されないため、コーナー部分６の熱酸化レ
ートは、中央部分５のそれに比して高くなる。したがっ
て、面方位の違いにより上面４よりも側面３の方が酸化
レートが低くても、コーナー部分６の酸化膜厚は中央部
分５のそれと同等あるいはそれ以上になる。したがっ
て、コーナー部分６における酸化膜厚勾配が抑制され
る。また、同時に、中央部分５よりもコーナー部分６の
方がより多く熱酸化されるため、図５（ｃ）に示した熱
酸化工程後のコーナー部分６は中央部分５に対して所定
の下向きの傾斜を有することになる。

【００４８】（その他の実施形態）上記のように、本発
明は第１乃至第３の実施形態によって記載したが、この
開示の一部を成す論述及び図面はこの発明を限定するも
のであると理解すべきではない。この開示から当業者に
は様々な代替実施の形態、実施例及び運用技術が明らか
となろう。

【００４９】本発明の第１乃至第３の実施形態では、活
性化領域に配置される半導体素子として、ＭＯＳＦＥＴ
の場合について説明したが、本発明はこれに限られるわ
けではない。パワーＭＯＳＦＥＴなどの絶縁ゲート型電
界効果トランジスタ（ＦＥＴ）あるいは絶縁ゲート型バ
イポーラトランジスタ（ＩＧＢＴ）などに本発明を適用
することができる。パワーＭＯＳＦＥＴにおいて、第１
主電極領域及び第２種電極領域はともにソース領域であ
る。ＩＧＢＴにおいて、第１主電極領域及び第２種電極
領域はともにエミッタ領域である。

【００５０】また、トランジスタタイプは、ｎチャネル
型、エンハンスト型である場合について説明したが、ｐ
チャネル型であっても構わず、デプレッション型であっ
ても構わないことはもちろんである。ｐチャネル型にお
いて、第１導電型／第２導電型は、それぞれｎ型／ｐ型
である。エンハンスト型である場合、制御電極にチャネ
ル領域と異なる電圧が印加されることにより、チャネル
領域にチャネルが形成されるが、デプレッション型であ
る場合、制御電極に電圧が印加されることにより、チャ
ネル領域に形成されていたチャネルがなくなる。

【００５１】さらに、コーナー部分６に注入するイオン
種は、Ａｒイオンである場合について説明したが、Ａｒ
イオン以外の不活性イオンであっても構わない。不活性
イオンは、半導体基板１内で他の原子と反応することが
少ないため、熱酸化処理により形成されたゲート酸化膜
１１の誘電率などの電気特性に与える影響が少ない。ま
た、不活性イオンの他にハロゲンイオン、酸素イオンの
いづれか１つまたは複数の組み合わせたイオンであって
もよい。ハロゲンイオンに含まれるフッ素（Ｆ）は電気
陰性度が高く、半導体基板内において酸化促進作用を有
する。したがって、ハロゲンイオンをコーナー部分６に
選択的に注入することで、コーナー部分６の熱酸化レー
トを中央部分５に比して高くすることができる。酸素イ
オンは、熱酸化処理において半導体と結合してゲート酸
化膜１１を形成するため、不活性イオンと同様に電気特
性に与える影響が少ない。

【００５２】さらに、活性化領域の上面のコーナー部分
の上に形成されたゲート酸化膜の膜厚は、コーナー部分
の膜厚に比して同等乃至２０％の範囲で厚いことが望ま
しい。

【００５３】さらに、このような半導体装置の製造方法
により半導体チップ内のメモリセル、あるいは周辺回路
の少なくともいずれか一方が形成されていることが望ま
しい。

【００５４】このように、本発明はここでは記載してい
ない様々な実施の形態等を包含するということを理解す
べきである。したがって、本発明はこの開示から妥当な
特許請求の範囲に係る発明特定事項によってのみ限定さ
れるものである。

【００５５】

【発明の効果】以上説明したように本発明によれば、活
性化領域のコーナー部分への電界集中が少ない半導体装
置及びその製造方法を提供することができる。

【００５６】また本発明によれば、しきい値電圧のバラ
ツキの少ない半導体装置及びその製造方法を提供するこ
とができる。

【００５７】さらに本発明によれば、チャネル幅のバラ
ツキの少ない半導体装置及びその製造方法を提供するこ
とができる。

【００５８】さらに本発明によれば、厳密な工程管理を
必要としない半導体装置及びその製造方法を提供するこ
とができる。

【００５９】さらに本発明によれば、ＳＴＩ法におい
て、活性化領域のコーナー部分が大きな曲率半径を有
し、活性化領域のコーナー部分上に厚いゲート酸化膜を
有する半導体装置の製造方法を提供することができる。

【図面の簡単な説明】

【図１】図１（ａ）は、本発明の第１実施形態に係わる
半導体装置の構成を示す平面図である。図１（ｂ）は、
図１（ａ）のＡ−Ａ切断面に沿った断面図である。図１
（ｃ）は、図１（ａ）のＢ−Ｂ切断面に沿った断面図で
ある。

【図２】図２（ａ）乃至（ｃ）は、図１（ａ）乃至
（ｃ）に示した半導体装置の製造方法を示す主要な工程
断面図（その１）である。

【図３】図３（ｄ）乃至（ｆ）は、図１（ａ）乃至
（ｃ）に示した半導体装置の製造方法を示す主要な工程
断面図（その２）である。

【図４】図４（ａ）及び（ｂ）は、本発明の第２実施形
態に係わる半導体装置の製造方法を示す主要な工程断面
図である。

【図５】図５（ａ）乃至（ｄ）は、本発明の第３実施形
態に係わる半導体装置の製造方法を示す主要な工程断面
図である。

【図６】図６（ａ）は、従来技術に係わる半導体装置の
構成を示す平面図である。図６（ｂ）は、図６（ａ）の
Ｃ−Ｃ切断面に沿った断面図である。図６（ｃ）は、図
６（ｂ）の活性化領域５２を拡大した断面図である。

【符号の説明】

１、５１ 半導体基板 ２、５２ 活性化領域 ３、５３ 側面 ４、５４ 上面 ５ 中央部分 ６、６４ コーナー部分 ８、５８ チャネル領域 ９、５９ 第１主電極領域（ソース領域） １０、６０ 第２主電極領域（ドレイン領域） １１、２５、６１ ゲート酸化膜 １１’ 熱酸化膜 １２、６２ 制御電極（ゲート電極） １３、６３ ＳＴＩ（絶縁物） ２０ 窒化シリコン膜 ２１ レジスト膜 ２１’ レジストパターン ２２ イオン注入 ２４ レジスト

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F032 AA34 AA44 BB06 CA17 DA44 DA53 DA77 5F040 DA00 DA06 EK05 FC04 FC10 FC13 FC15 FC21

Claims (6)

【特許請求の範囲】
1. 【請求項１】 半導体基板と、 前記半導体基板の上部に配置され、側面と、当該側面に
   対して実質的に垂直に配置された中央部分と、当該中央
   部分に対して下向きの傾斜を持ち、前記側面と交わるコ
   ーナー部分とからなる上面とを有する第１導電型の活性
   化領域と、 前記活性化領域の上部に配置され、前記コーナー部分の
   一部を有するチャネル領域と、 前記活性化領域の上部に、前記チャネル領域が有する前
   記コーナー部分に隣接して配置された第２導電型の第１
   主電極領域と、 前記活性化領域の上部に、前記第１主電極領域と離間し
   て、前記チャネル領域が有する前記コーナー部分に隣接
   して配置された第２導電型の第２主電極領域と、 前記活性化領域の前記上面の上に配置され、前記コーナ
   ー部分の膜厚が前記中央部分の膜厚と同等あるいは前記
   中央部分の膜厚より厚いゲート酸化膜と、 前記チャネル領域の上に前記ゲート酸化膜を介して配置
   され、当該チャネル領域と異なる電圧が印加されること
   で、前記チャネル領域のキャリアの流れを制御する制御
   電極とを有することを特徴とする半導体装置。
2. 【請求項２】 単結晶構造を有する半導体基板を用意す
   る第１工程と、 前記半導体基板に対して選択的に異方性エッチングを行
   い、エッチングされずに残された領域に、上面と、当該
   上面に対して実質的に垂直に交わる側面とを有する第１
   導電型の活性化領域を形成する第２工程と、 前記活性化領域の前記上面の内、前記側面と交わるコー
   ナー部分の前記単結晶構造に選択的に損傷を与える第３
   工程と、 熱酸化処理を行い、少なくとも前記活性化領域の前記上
   面の上にゲート酸化膜を形成する第４工程と、 前記活性化領域の前記側面に隣接する素子分離領域に絶
   縁物を堆積する第５工程と、 前記コーナー部分の一部を含む領域の前記ゲート酸化膜
   の上に制御電極を形成する第６工程と、 前記制御電極をマスクとして前記活性化領域の上部に第
   ２導電型の不純物を拡散して、第１主電極領域を形成す
   る第７工程と、 前記制御電極をマスクとして前記活性化領域の上部の前
   記第１主電極領域と離間した領域に第２導電型の不純物
   を拡散して、第２主電極領域を形成する第８工程とを有
   することを特徴とする半導体装置の製造方法。
3. 【請求項３】 前記第３工程は、前記活性化領域の前記
   上面の内、前記コーナー部分に選択的にイオンを注入す
   る工程であることを特徴とする請求項２記載の半導体装
   置の製造方法。
4. 【請求項４】 前記第３工程は、 前記活性化領域の前記上面の上に耐イオン注入膜を形成
   する第１ステップと、 前記耐イオン注入膜をマスクとして斜め方向から前記コ
   ーナー部分及び前記側面に対して選択的にイオンを注入
   する第２ステップとから少なくともなることを特徴とす
   る請求項３記載の半導体装置の製造方法。
5. 【請求項５】 前記第３工程は、 前記活性化領域の前記上面の上に耐イオン注入膜を形成
   する第１ステップと、 前記耐イオン注入膜の内、前記コーナー部分の上に形成
   された部分を選択的に除去する第２ステップと、 前記耐イオン注入膜をマスクとして垂直方向から前記コ
   ーナー部分に対して選択的にイオンを注入する第３ステ
   ップとから少なくともなることを特徴とする請求項３記
   載の半導体装置の製造方法。
6. 【請求項６】 前記第３工程において注入するイオン
   は、ハロゲンイオン、不活性イオン、酸素イオンのいづ
   れか１つまたは複数の組み合わせたイオンであることを
   特徴とする請求項３記載の半導体装置の製造方法。