JP4288570B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4288570B2
JP4288570B2 JP2003140633A JP2003140633A JP4288570B2 JP 4288570 B2 JP4288570 B2 JP 4288570B2 JP 2003140633 A JP2003140633 A JP 2003140633A JP 2003140633 A JP2003140633 A JP 2003140633A JP 4288570 B2 JP4288570 B2 JP 4288570B2
Authority
JP
Japan
Prior art keywords
wafer
manufacturing
semiconductor device
film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003140633A
Other languages
English (en)
Other versions
JP2004342996A (ja
Inventor
勝也 河出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2003140633A priority Critical patent/JP4288570B2/ja
Publication of JP2004342996A publication Critical patent/JP2004342996A/ja
Application granted granted Critical
Publication of JP4288570B2 publication Critical patent/JP4288570B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Dicing (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、バックラップで薄くした半導体ウエハを用いて形成される半導体装置の製造方法に関する。
【0002】
【従来の技術】
半導体ウエハに形成された半導体チップ領域を分離する分離溝をオリエンテーションフラット近傍を除いて形成することでSOI構造の割れを防止することが知られている(例えば、特許文献1など)。
また、半導体チップの縦寸法と横寸法が異なる矩形の半導体チップを半導体ウエハから分割して形成するときに、結晶方位<01−1>方向と平行方向に、半導体素子部の短辺が沿うように整列配置し、半導体素子部の短辺に沿った分割領域の幅が半導体素子部の長辺に沿った分割領域より狭くなるように形成することで、半導体チップの機械的強度を高める方法が知られている(例えば、特許文献2など)。
【0003】
半導体ウエハを薄膜化して形成するFS(フィールドストップ)−IGBTなどでは、製造工程中にオリエンテーションフラット(以下、OFという)部からウエハに割れが発生し、製造工程での割れ不良率が増大する。
図4は、従来の半導体装置の製造方法であり、同図(a)から同図(c)は工程順に示した要部工程断面図である。ここではFS−IGBTを例として挙げる。
ウエハ1aに多数のIGBTチップ領域(チップ領域2)とスクライブライン6が形成される。チップ領域2はIGBTセル領域と耐圧構造で構成される。セル領域の表面構造は、ウエル領域21、エミッタ領域22、ゲート酸化膜23、ポリシリコンで形成されるゲート電極25、熱酸化膜で形成される層間絶縁膜27、アルミ・シリコンで形成されるエミッタ電極28で構成される。耐圧構造はフィールド酸化膜24、ポリシリコン膜で形成されるフィールドプレート26、熱酸化膜で形成される層間絶縁膜27、アルミ・シリコン膜で形成される金属膜29で構成される。この金属膜29はエミッタ電極28とは分離されているが、エミッタ電極28を形成する金属膜と同一である。スクライブライン6部のウエハ1aにはウエル領域21(前記のセルを構成するウエル領域21と同時に形成される)が形成され、その上にイオン注入時の表面荒れを防止するスクリーン酸化膜14と熱酸化膜11が形成される。この熱酸化膜11は前記の層間絶縁膜27を形成する熱酸化膜と同時に形成されるが、その後の工程で表面は削られて熱酸化膜11の膜厚は層間絶縁膜27の膜厚より薄くなる。
【0004】
シリコン表面からエミッタ電極28の表面(または金属膜29の表面)までの距離(チップ領域上の表面高さ12)は6μm程度である。また、スクライブライン6部のシリコン表面から層間絶縁膜27表面までの距離(スクライブライン上の表面高さ43)は1μm程度である。つまり、段差40は5μm程度形成されることになる(同図(a))。
つぎに、ウエハ1aの裏面をバックラップ(研削研磨)し、140μm以下のの厚みのウエハ1とする(同図(b))。
つぎに、ウエハ1の裏面に不純物をイオン注入し、熱処理してコレクタ領域30を形成する。続いて、エミッタ電極28上と金属膜29上と層間絶縁膜27上にポリイミドのパッシベーション膜32を形成し、その後、コレクタ領域30上にコレクタ電極31を形成する。この段階でシリコン表面からパッシベーション膜32の表面までの距離44は20μm程度である。また、前記したようにスクライブライン6部のシリコン表面から熱酸化膜11の表面までの距離43は1μm程度である。つまり、この段階で、スクライブライン6部での段差42は19μm程度となる(同図(c))。
【0005】
つぎに、図示しないが、スクライブライン6に沿って、ウエハ1を切断してチップ領域2を分離してIGBTチップとし、このIGBTチップをパッケージに組み込んでFS−IGBTが出来上がる。
図5は、ウエハ上にチップを配置した要部平面図である。この図は、前記図4(a)の工程が終了したウエハ1の平面図を示す。ウエハ1の下側の直線部は結晶方位を定める目印となるオリエンテーションフラット(OF)を示す。また円周部5の幅5a上には薄いスクリーン酸化膜が被覆している。スクライブライン6はOF部3に平行に走る線と垂直に走る線で構成され、このスクライブライン6で囲まれた領域がチップ領域2となり、このスクライブライン6を切断することでIGBTチップが形成される。
【0006】
チップ領域2の表面は、図示しないスクリーン酸化膜やフィールド酸化膜などの絶縁膜、ポリシリコン膜、層間絶縁膜となる熱酸化膜、金属膜を積層した積層膜が被覆されている。尚、図4(c)の工程を終了したウエハでは金属膜上のポリイミドなどのパッシベーション膜が前記の積層膜に加わる。
前記の表面構造や積層膜の形成に当たっては、フォトリソグラフィー工程が欠かせない。このフォトリソグラフィー工程では縮小投影型露光装置が通常用いられる。
この縮小投影型露光装置は、図5のようなチップ領域2の配置に対して数チップ領域(例えば、図6、図7で示す9個のチップ領域)を一括しワンショットパターンで露光し、隣の位置にワンショットパターン7を移動させ露光し、さらに、隣の位置にワンショットパターン7を移動させ露光することを繰り返す。
【0007】
このとき、本来はウエハ1上に9個のチップ領域2がすべて配置されるようにワンショットパターン7をレイアウトを決めればよいわけであるが、そうすると無駄スペースが発生してしまう。そのため、9個のチップ領域2のうち1個でもウエハ1に配置できれば、残り8個のチップ領域2がウエハ1の有効利用領域から一部または全部はみ出すようなワンショットパターン7の配置をして露光し、1枚のウエハからのチップの取れ数を増大させることが行われている。つぎにこの具体例を示す。
図6、図7のように縮小型投影露光装置を用いて9個のチップ領域2を一括露光できるワンショットパターン7でレイアウトする場合、図6のように、ワンショットパターン7の一部のチップ領域2がOF部3をはみ出して配置され、そのためウエハ1上ではOF部3の側面でチップ領域2の断面が露出する場合がある。また、図7のように、OF線4からスクライブラインの最下端6aまでの距離Xが短く配置される場合がある。
【0008】
図6、図7の場合、OF部3近傍の領域では、チップ領域の表面高さよりスクライブライン6の表面高さが低くなり、段差41が生じる。
通常、各チップ領域2間は数10μm幅のスクライブライン6により分離されているが、このスクライブライン6上に形成されたスクリーン酸化膜14、熱酸化膜11、ポリシリコン膜、金属膜(図4(c)工程終了段階ではパッシベーション膜が加わる)などを積層した積層膜12は、レジストパターンによってエッチング除去され、スクライブライン上の表面にはスクリーン酸化膜14と熱酸化膜11が残る。そのため、図6の場合はOF部3近傍ではOF線4に垂直に走るスクライブライン6上の熱酸化膜11の表面とチップ領域2上の積層膜12の表面には段差41が生じる。図7の場合はOF部3近傍ではOF線4に平行に走るスクライブライン6上の熱酸化膜11の表面とチップ領域2上の積層膜12の表面には段差41が生じる。
【0009】
尚、図5のOF部3以外のウエハの円周部5において、4mm程度の幅5aで、レジスト塗布コーターに備えられた有機溶剤等を利用したエッジリンス機能によりレジストが除去され、シリコン上には0.1μm程度のスクリーン酸化膜が被覆しているだけなので、ウエハの円周部5は平坦になっている。
【0010】
【特許文献1】
特開平7─74236号公報 図1
【特許文献2】
特開2002−246334号公報 図1
【0011】
【発明が解決しようとする課題】
ウエハの機械的強度は、図8に示すように140μmの厚さより薄くすると、著しく低下する。この機械的強度の低下により薄膜化されたウエハでは各種工程で僅かな衝撃がウエハに加わってもウエハ割れが発生する。特に、OF線に垂直な方向は結晶学的に割れやすく、さらにOF線に垂直な方向には前記のスクライブラインが形成されOF部近傍に段差が生じており、この段差のある箇所には応力が集中するため一層割れやすくなる。つまり、ウエハの厚みが140μm以下となり、OF部近傍に段差がある場合にはウエハ割れが極めて発生しやすくなり、ウエハの割れ不良率が増大する。
【0012】
この発明の目的は、前記の課題を解決して、140μm以下の厚さの半導体ウエハにおいて、ウエハの割れ不良率の低減を図ることができる半導体装置の製造方法を提供することにある。
【0013】
【課題を解決するための手段】
前記の目的を達成するために、オリエンテーションフラットと、半導体チップ領域を分離するスクライブラインとを有し、裏面より薄膜化される半導体ウエハを用いて形成する半導体装置の製造方法において、オリエンテーションフラットの端部から2mm以上の範囲にある表面部では、前記半導体チップ領域に形成する金属膜と同じく形成される金属膜を除去し、平坦なスクリーン酸化膜を残すものとする。
また、前記半導体ウエハの厚さを、前記薄膜化処理工程で140μm以下とする。
また、半導体チップ上の第1被覆膜の表面高さよりスクライブライン上の第2被覆膜の表面高さを低くする。
【0014】
また、前記第1被覆膜が、熱酸化膜、層間絶縁膜、金属膜を積層した膜であり、第2被覆膜が前記熱酸化膜もしくは該熱酸化膜と前記層間絶縁膜を積層した膜であるとよい。
【0015】
【発明の実施の形態】
図1は、この発明の参考例の半導体装置の製造方法であり、同図(a)はウエハの要部平面図、同図(b)は同図(a)のF部の要部斜視断面図である。製造工程は図4と同じであり、ここに示した図は図4(a)に相当する工程での要部製造工程図である。図の符号は図5、図6、図7と同一部位では同一とした。図1(a)は、ウエハ1の平面図とワンショットパターンを重ね合わせた図を示す。
図4(a)に相当する工程での露光において、OF部3近傍への露光は、図1(a)のようにOF線4からのスクライブラインの最下端までの距離をAとしたとき、Aを2mm以上にしてワンショットパターン7を配置する。
【0016】
この場合、Aの領域は露光されないため、パターンが形成されず、図1(b)に示すように、A部の表面は金属膜13の表面となり平坦となる。そして、図4(c)に相当する工程での露光においてもOF部3近傍への露光は行なわないので、図示しないパッシベーション膜の表面は平坦となる。また、ウエハ1の円周部5は、前記の図5と同じであり、0.1μm程度のスクリーン酸化膜14が4mm程度の幅5aで被覆され平坦化されている。
前記のように、OF線4から2mm以上までの範囲の領域上(金属膜13上または図示しないパッシベーション膜上)の表面を平坦化することで、後述の図3で説明するように、ウエハ1を140μm以下に薄膜化した後の工程でウエハの割れ不良率を減少させることができる。
【0017】
図2は、この発明の実施例の半導体装置の製造方法であり、同図(a)はウエハの要部平面図、同図(b)は同図(a)のG部の要部斜視断面図である。図1との違いは、ワンショットパターン7のスクライブラインの最下端6aの位置と無関係にOF線4から任意の距離の範囲(点線15で示す範囲:距離C)を平坦化できる点である。
OF線4からの任意の距離をBとしたとき、Bを2mm以上にしてワンショットパターン7を配置する。距離Bが2mm以上までの領域を周辺露光機やダミー露光などを利用して、この領域(除去領域8)上の積層膜12のスクリーン酸化膜14を残して除去し、OF部3以外のウエハの周辺部5と同じにして表面を平坦化する。
【0018】
このように、OF線4から2mm以上までの範囲の領域上の表面を平坦化することで、図1と同様の効果が得られる。また、図2では、距離Bをスクライブラインと関係なく定めることができるため、ワンショットパターン7の配置に自由度が出てきて、チップの取れ数において図1より有利になる。
図3は、OF線からスクライブラインの最下端までの距離とウエハの割れ不良率の相関を示す図である。ウエハ厚が140μmの図1の場合である。
OF線4からのスクライブラインの最下端6aまでの距離Aが短い程、ウエハの割れ不良率に及ぼす影響は大きくなる。Aを2mmにしたときウエハの割れ不良率が小さな値となり、これ以上、Aを大きくしても割れ不良率は殆ど変化しない。そのため、OF線4からのスクライブラインの最下端6aまでの距離Aを2mm以上とすることでウエハの割れ不良率を低減することができる。この関係は図2の場合も同様である。また、ウエハ厚みが140μm以下となった場合、不良率は厚みが140μmのウエハより増大するものの、図3のような相関は変わらず、Aを2mmとしたときウエハの割れ不良率が小さな値となり、これ以上Aを大きくしても割れ不良率は殆ど変化しない。
【0019】
このことから、ウエハの厚みが140μm以下の場合、OF線4から2mm以上までの範囲の領域上の表面部を平坦化することで、ウエハの割れ不良率の低減を図ることができる。すなわち、ウエハの薄膜化処理の後においても、前記表面部を平坦とすることで、ウエハの薄膜化処理工程後の処理工程でOF部からわれることが減少した。
【0020】
【発明の効果】
この発明によれば、140μm以下の薄いウエハで、OF線から2mm以上までの範囲の領域上の表面部を平坦化して処理することにより、ウエハを薄膜化した後の工程でのウエハの割れ不良率を低減することができる。
【図面の簡単な説明】
【図1】 この発明の参考例の半導体装置の製造方法であり、(a)はウエハの要部平面図、(b)は(a)のF部の要部斜視断面図
【図2】 この発明の実施例の半導体装置の製造方法であり、(a)はウエハの要部平面図、(b)は(a)のG部の要部斜視断面図
【図3】 OF線からスクライブラインの最下端までの距離とウエハの割れ不良率の相関を示す図
【図4】 従来の半導体装置の製造方法であり、(a)から(c)は工程順に示した要部工程断面図
【図5】 ウエハ上にチップを配置した要部平面図
【図6】 従来の半導体装置の製造方法であり、(a)はウエハの要部平面図、(b)は(a)のH部の要部斜視断面図
【図7】 従来の半導体装置の別の製造方法であり、(a)はウエハの要部平面図、(b)は(a)のJ部の要部斜視断面図
【図8】 ウエハの厚さと破壊強度の相関を示す図

Claims (5)

  1. オリエンテーションフラットと、半導体チップ領域を分離するスクライブラインとを有し、裏面より薄膜化される半導体ウエハを用いて形成する半導体装置の製造方法において、
    オリエンテーションフラットの端部から2mm以上の範囲にある表面部では、前記半導体チップ領域に形成する金属膜と同じく形成される金属膜を除去し、平坦なスクリーン酸化膜を残すことを特徴とする半導体装置の製造方法。
  2. 前記半導体ウエハの厚さを薄膜化処理工程で140μm以下とすることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 半導体チップ領域上の被覆膜の表面高さよりスクライブライン上の被覆膜の表面高さが低いことを特徴とする請求項1に記載の半導体装置の製造方法。
  4. 半導体ウエハの薄膜化前の処理工程で前記表面部が平坦であることを特徴とする請求項1に記載の半導体装置の製造方法。
  5. 半導体ウエハの薄膜化後の処理工程で前記表面部が平坦であることを特徴とする請求項1に記載の半導体装置の製造方法。
JP2003140633A 2003-05-19 2003-05-19 半導体装置の製造方法 Expired - Lifetime JP4288570B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003140633A JP4288570B2 (ja) 2003-05-19 2003-05-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003140633A JP4288570B2 (ja) 2003-05-19 2003-05-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004342996A JP2004342996A (ja) 2004-12-02
JP4288570B2 true JP4288570B2 (ja) 2009-07-01

Family

ID=33529311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003140633A Expired - Lifetime JP4288570B2 (ja) 2003-05-19 2003-05-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4288570B2 (ja)

Also Published As

Publication number Publication date
JP2004342996A (ja) 2004-12-02

Similar Documents

Publication Publication Date Title
US5136354A (en) Semiconductor device wafer with interlayer insulating film covering the scribe lines
US20220181211A1 (en) Composite Wafer, Semiconductor Device and Electronic Component
KR100482385B1 (ko) 크랙정지부형성방법
US8030180B2 (en) Method of manufacturing a semiconductor device
US7575980B2 (en) Semiconductor device and method for manufacturing the same
US5237199A (en) Semiconductor device with interlayer insulating film covering the chip scribe lines
US7488993B2 (en) Semiconductor device and method of manufacturing the same
US4962061A (en) Method for manufacturing a multilayer wiring structure employing metal fillets at step portions
CN112885772B (zh) 半导体结构的制备方法
JP2004079988A (ja) 半導体装置
WO2008079691A2 (en) Semiconductor die with separation trench etch and passivation
US7459768B2 (en) Semiconductor wafer and dicing method
JP4288570B2 (ja) 半導体装置の製造方法
CN104062855B (zh) 半导体装置的制造方法以及在该方法中使用的曝光掩模
WO2010147028A1 (ja) 複数の半導体チップを製造する方法
JPS6226839A (ja) 半導体基板
US8022525B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN114725067A (zh) 半导体器件
KR100221688B1 (ko) 반도체 장치 및 그의 제조 방법
JP3872031B2 (ja) 半導体装置の製造方法
JP2005101181A (ja) 半導体装置のおよびその製造方法
JPH1022236A (ja) 半導体装置およびその製造方法
JPS6387762A (ja) 半導体装置の製造方法
US11935788B2 (en) Semiconductor die and manufacturing method of semiconductor device
US20230154796A1 (en) Plasma diced wafers and methods thereof

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20031107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050415

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060703

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080618

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081015

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081120

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090305

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090318

R150 Certificate of patent or registration of utility model

Ref document number: 4288570

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140410

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term