JPH04323821A - 半導体装置及びその電極用導電体の形成方法 - Google Patents
半導体装置及びその電極用導電体の形成方法Info
- Publication number
- JPH04323821A JPH04323821A JP12220491A JP12220491A JPH04323821A JP H04323821 A JPH04323821 A JP H04323821A JP 12220491 A JP12220491 A JP 12220491A JP 12220491 A JP12220491 A JP 12220491A JP H04323821 A JPH04323821 A JP H04323821A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- conductor
- protective film
- aluminum
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 title claims abstract description 42
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title description 3
- 230000001681 protective effect Effects 0.000 claims abstract description 38
- 238000005530 etching Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 16
- 238000003486 chemical etching Methods 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 25
- 229910052782 aluminium Inorganic materials 0.000 abstract description 25
- 239000000463 material Substances 0.000 abstract description 3
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 2
- 238000005336 cracking Methods 0.000 abstract 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 230000008021 deposition Effects 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- 238000001312 dry etching Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はトランジスタ等の半導体
装置における電極用導電体の形成方法に関するものであ
る。
装置における電極用導電体の形成方法に関するものであ
る。
【０００２】
【従来の技術】図５に示すように、ディスクリ−トな大
電力用パワ−トランジスタでは半導体基板１上に施され
た絶縁膜２のコンタクトホ−ル３を介してベ−ス又はエ
ミッタ領域に接合する電極用導電体４は厚みが３μｍを
超えるので、その上に施されるチッ化膜等より成る１．
５μｍ程度の保護膜５に比し、その厚みがかなり大きな
ものとなっている。この点、小電力用のパワ−トランジ
スタや電力用以外のトランジスタ、ＩＣ等に比し、その
電極用導電体の厚みの大きさが際立っている。
電力用パワ−トランジスタでは半導体基板１上に施され
た絶縁膜２のコンタクトホ−ル３を介してベ−ス又はエ
ミッタ領域に接合する電極用導電体４は厚みが３μｍを
超えるので、その上に施されるチッ化膜等より成る１．
５μｍ程度の保護膜５に比し、その厚みがかなり大きな
ものとなっている。この点、小電力用のパワ−トランジ
スタや電力用以外のトランジスタ、ＩＣ等に比し、その
電極用導電体の厚みの大きさが際立っている。
【０００３】従来、このような厚みの大きい電極用導電
体の形成についても、上記他の半導体装置の電極用導電
体の場合と同様にウエットエッチング又はドライエッチ
ングを用いて形成しているだけであった。
体の形成についても、上記他の半導体装置の電極用導電
体の場合と同様にウエットエッチング又はドライエッチ
ングを用いて形成しているだけであった。
【０００４】
【発明が解決しようとする課題】しかしながら、ウエッ
トエッチングでは、図６（ａ）に示すように、半導体基
板１のコンタクトホ−ル３を有する絶縁膜（酸化シリコ
ン膜）２上に施されたアルミニウム層４に対し、レジス
ト膜６の一端Ｐからエッチング液が均等に回り込んでエ
ッチングする結果、出来上がった電極アルミニウム４の
上方の角部４ａが下方の絶縁膜２に対し、かなりの段差
を持つことになる。そのため、レジスト膜除去後、その
上にプラズマＣＶＤ法等によって図６（ｂ）の如く１．
５μｍ程度の保護膜５を蒸着によって施すと、角部の保
護膜の厚みが不均一になり、保護膜５に応力が加わると
、その応力が角部５ａに集中し易くなる。この応力の集
中は保護膜５にクラックが入り易くなることを意味する
ので、トランジスタの特性劣化が起こり、信頼性が低下
するという問題が生じる。このことは等方性ドライエッ
チングについても同じである。
トエッチングでは、図６（ａ）に示すように、半導体基
板１のコンタクトホ−ル３を有する絶縁膜（酸化シリコ
ン膜）２上に施されたアルミニウム層４に対し、レジス
ト膜６の一端Ｐからエッチング液が均等に回り込んでエ
ッチングする結果、出来上がった電極アルミニウム４の
上方の角部４ａが下方の絶縁膜２に対し、かなりの段差
を持つことになる。そのため、レジスト膜除去後、その
上にプラズマＣＶＤ法等によって図６（ｂ）の如く１．
５μｍ程度の保護膜５を蒸着によって施すと、角部の保
護膜の厚みが不均一になり、保護膜５に応力が加わると
、その応力が角部５ａに集中し易くなる。この応力の集
中は保護膜５にクラックが入り易くなることを意味する
ので、トランジスタの特性劣化が起こり、信頼性が低下
するという問題が生じる。このことは等方性ドライエッ
チングについても同じである。
【０００５】尚、上記応力としては保護膜５を設けた後
の工程での熱処理等によって生じる熱歪応力や、保護膜
５の上にモ−ルド樹脂を施すとき等に生じる熱履歴、更
にはトランジスタを取り付けるためビス止めするときの
歪応力等が挙げられる。
の工程での熱処理等によって生じる熱歪応力や、保護膜
５の上にモ−ルド樹脂を施すとき等に生じる熱履歴、更
にはトランジスタを取り付けるためビス止めするときの
歪応力等が挙げられる。
【０００６】異方性ドライエッチングの場合も図７に示
すように、やはり電極アルミニウム４の上方角部４ａが
下方の絶縁膜２に対し段差が大きいものとなるので、こ
の部分での保護膜５が不均一になり、応力が集中しやす
くなって、上記ウェットエッチングで形成した場合と同
様の問題が生じる。しかも、保護膜５の不均一は下部の
絶縁膜２とで構成する角部４ｂにも生じるので、この場
合４ｂに対応する部分にも応力の集中がもたらされ、保
護膜５のクラックが生じる可能性が大きい。このような
クラックを防止するために、高級なモ−ルド樹脂を用い
たり、保護膜５の代わりに、一般にジャンクションコ−
ティングレジンと呼ばれるコ−ティング材で被覆をした
りするという対策が採られているものがある。しかし、
この方法はコストが高くつくだけでなく、ウエハプロセ
ス以外の工程で行なわれなければならず、製造工程も複
雑化するという欠点があった。
すように、やはり電極アルミニウム４の上方角部４ａが
下方の絶縁膜２に対し段差が大きいものとなるので、こ
の部分での保護膜５が不均一になり、応力が集中しやす
くなって、上記ウェットエッチングで形成した場合と同
様の問題が生じる。しかも、保護膜５の不均一は下部の
絶縁膜２とで構成する角部４ｂにも生じるので、この場
合４ｂに対応する部分にも応力の集中がもたらされ、保
護膜５のクラックが生じる可能性が大きい。このような
クラックを防止するために、高級なモ−ルド樹脂を用い
たり、保護膜５の代わりに、一般にジャンクションコ−
ティングレジンと呼ばれるコ−ティング材で被覆をした
りするという対策が採られているものがある。しかし、
この方法はコストが高くつくだけでなく、ウエハプロセ
ス以外の工程で行なわれなければならず、製造工程も複
雑化するという欠点があった。
【０００７】本発明はこのような点に鑑みなされたもの
であって、保護膜を施してもクラックの入り難いような
形状に電極用導電体を形成した半導体装置及びその電極
用導電体の形成方法を提供することを目的とする。
であって、保護膜を施してもクラックの入り難いような
形状に電極用導電体を形成した半導体装置及びその電極
用導電体の形成方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
め本発明では、半導体基板に形成したトランジスタ領域
に絶縁膜のコンタクトホ−ルを介して接合された電極用
導電体と該電極用導電体上に施される保護膜とを有し前
記電極用導電体が前記保護膜に比して充分大きな厚みを
有している半導体装置のための前記電極用導電体の形成
するのに、コンタクトホ−ルが形成された絶縁膜上に導
電体層を形成する工程と、前記導電体層上にレジスト膜
を施す工程と、前記導電体層の層厚を一部残すように等
方性エッチングを施す工程と、前記等方性エッチングの
後に異方性エッチングを施す工程と、から形成するよう
にしている。
め本発明では、半導体基板に形成したトランジスタ領域
に絶縁膜のコンタクトホ−ルを介して接合された電極用
導電体と該電極用導電体上に施される保護膜とを有し前
記電極用導電体が前記保護膜に比して充分大きな厚みを
有している半導体装置のための前記電極用導電体の形成
するのに、コンタクトホ−ルが形成された絶縁膜上に導
電体層を形成する工程と、前記導電体層上にレジスト膜
を施す工程と、前記導電体層の層厚を一部残すように等
方性エッチングを施す工程と、前記等方性エッチングの
後に異方性エッチングを施す工程と、から形成するよう
にしている。
【０００９】また、本発明の半導体装置は、半導体基板
に形成したトランジスタ領域に絶縁膜のコンタクトホ−
ルを介して接合された電極用導電体と該電極用導電体上
に施される保護膜とを有し前記電極用導電体が前記保護
膜に比して充分大きな厚みを有しているものにおいて、
前記電極用導電体の上方角部に曲線状凹部が設けられて
いる。
に形成したトランジスタ領域に絶縁膜のコンタクトホ−
ルを介して接合された電極用導電体と該電極用導電体上
に施される保護膜とを有し前記電極用導電体が前記保護
膜に比して充分大きな厚みを有しているものにおいて、
前記電極用導電体の上方角部に曲線状凹部が設けられて
いる。
【００１０】
【作用】このような本発明によると、電極用導電体は上
方角部が曲線状の凹部構造となるため、その分、上方角
部が下方に移動したことになり、保護膜を施しても保護
膜の不均一な部分が生じ難くなる。そのため、応力が加
わっても角部への集中が緩和されることになり、クラッ
クが生じない。
方角部が曲線状の凹部構造となるため、その分、上方角
部が下方に移動したことになり、保護膜を施しても保護
膜の不均一な部分が生じ難くなる。そのため、応力が加
わっても角部への集中が緩和されることになり、クラッ
クが生じない。
【００１１】
【実施例】以下、本発明の実施例について説明する。図
１はディスクリ−トなバイポ−ラトランジスタにおける
アルミニウム電極の形成と、その上に保護膜１５を形成
する工程を示しているが、この図１の工程に先立ち、シ
リコンの半導体基板１１にはコンタクトホ−ル１３を有
する１μｍ程度の絶縁膜１２上にアルミニウム１４が３
μｍの厚さに蒸着され、次いでレジスト膜１６が施され
ている。
１はディスクリ−トなバイポ−ラトランジスタにおける
アルミニウム電極の形成と、その上に保護膜１５を形成
する工程を示しているが、この図１の工程に先立ち、シ
リコンの半導体基板１１にはコンタクトホ−ル１３を有
する１μｍ程度の絶縁膜１２上にアルミニウム１４が３
μｍの厚さに蒸着され、次いでレジスト膜１６が施され
ている。
【００１２】さて、図１においては、まず（ａ）でウェ
ットエッチング又は等方性ドライエッチングを行なう。 このとき、ウエットエッチング又は等方性ドライエッチ
ングはアルミニウム１４の層厚の一部１４ｂが残るよう
に行なう。エッチング液としては、例えばリン酸に少量
の酢酸を混合した溶液を用いる。次に、（ｂ）でプラズ
マを利用した異方性ドライエッチングを行なう。この異
方性ドライエッチングにより前記残存していたアルミニ
ウムの一部１４ｂが完全に除去される。
ットエッチング又は等方性ドライエッチングを行なう。 このとき、ウエットエッチング又は等方性ドライエッチ
ングはアルミニウム１４の層厚の一部１４ｂが残るよう
に行なう。エッチング液としては、例えばリン酸に少量
の酢酸を混合した溶液を用いる。次に、（ｂ）でプラズ
マを利用した異方性ドライエッチングを行なう。この異
方性ドライエッチングにより前記残存していたアルミニ
ウムの一部１４ｂが完全に除去される。
【００１３】しかる後、レジスト１６を除去し、（ｃ）
において、チッ化シリコン材料で保護膜１５を蒸着法に
より約１．５μｍの厚さに形成する。このとき、保護膜
１５はアルミニウム１４の上方角部１４ａが曲線状の凹
部構造となっていることにより、全体的に均一な膜厚と
なる。
において、チッ化シリコン材料で保護膜１５を蒸着法に
より約１．５μｍの厚さに形成する。このとき、保護膜
１５はアルミニウム１４の上方角部１４ａが曲線状の凹
部構造となっていることにより、全体的に均一な膜厚と
なる。
【００１４】次に、図２、図３の実施例はディスクリ−
トでメッシュタイプのバイポ−ラトランジスタについて
本発明を適用した場合を示している。一般にメッシュタ
イプのトランジスタは電気的な応答が速いので、高速ス
イッチング用として使用される。但し、ここではアルミ
ニウム電極の層厚が大きい大電力用のパワ−スイッチン
グトランジスタである。図２はこのトランジスタを平面
的に示しており、図３はそのＡ−Ａ’線断面図である。 図において、１１は半導体基板、１７はベ−ス領域、１
８はエミッタ領域、１９はベ−ス用のコンタクトホ−ル
、２０はエミッタ用コンタクトホ−ル、１４Ｂはベ−ス
電極用のアルミニウム、１４Ｅはエミッタ電極用のアル
ミニウム、１５は保護膜である。
トでメッシュタイプのバイポ−ラトランジスタについて
本発明を適用した場合を示している。一般にメッシュタ
イプのトランジスタは電気的な応答が速いので、高速ス
イッチング用として使用される。但し、ここではアルミ
ニウム電極の層厚が大きい大電力用のパワ−スイッチン
グトランジスタである。図２はこのトランジスタを平面
的に示しており、図３はそのＡ−Ａ’線断面図である。 図において、１１は半導体基板、１７はベ−ス領域、１
８はエミッタ領域、１９はベ−ス用のコンタクトホ−ル
、２０はエミッタ用コンタクトホ−ル、１４Ｂはベ−ス
電極用のアルミニウム、１４Ｅはエミッタ電極用のアル
ミニウム、１５は保護膜である。
【００１５】このタイプのトランジスタはベ−ス電極用
アルミニウム１４Ｂとエミッタ電極用アルミニウム１４
Ｅとの間に段差があり、表面に多数の凹凸が存在する形
となっているので、それらの電極を形成するアルミニウ
ムの上方角部１４ａに曲線状の凹部２１を形成して応力
の集中を防ぐ本発明を随所に適用することが極めて有意
義であるといえる。
アルミニウム１４Ｂとエミッタ電極用アルミニウム１４
Ｅとの間に段差があり、表面に多数の凹凸が存在する形
となっているので、それらの電極を形成するアルミニウ
ムの上方角部１４ａに曲線状の凹部２１を形成して応力
の集中を防ぐ本発明を随所に適用することが極めて有意
義であるといえる。
【００１６】尚、上述の通り本発明によれば、保護膜１
５にクラックが発生し難いので、コンタクトホ−ル１９
，２０の近傍にかぶる電極用導電体の寸法を短くでき、
その分、チップサイズを小さくできるが、これを図４を
用いて説明する。同図（ａ）において、アルミニウム１
４のかぶり量をＷ１としたとき、ウエットエッチング又
は等方性ドライエッチングによる従来例ではアルミニウ
ム１４の左端が線２２で示す位置になっているので、ア
ルミニウム１４のクラックが生じたとき、線２３で示す
位置近辺までが劣化してしまうため、予めこのかぶり量
を同図（ｂ）の如くＷ１よりも充分大きなＷ２としてお
く必要があった。また、異方性ドライエッチングによる
従来例でも特に段差が大きく、保護膜にクラックが入り
易いので、アルミニウムの劣化を予測して、かぶり量を
多くしておく必要があった。そのため、チップサイズが
大型化していた。しかし、本発明によれば、Ｗ１で済み
、チップサイズが小型化できる。
５にクラックが発生し難いので、コンタクトホ−ル１９
，２０の近傍にかぶる電極用導電体の寸法を短くでき、
その分、チップサイズを小さくできるが、これを図４を
用いて説明する。同図（ａ）において、アルミニウム１
４のかぶり量をＷ１としたとき、ウエットエッチング又
は等方性ドライエッチングによる従来例ではアルミニウ
ム１４の左端が線２２で示す位置になっているので、ア
ルミニウム１４のクラックが生じたとき、線２３で示す
位置近辺までが劣化してしまうため、予めこのかぶり量
を同図（ｂ）の如くＷ１よりも充分大きなＷ２としてお
く必要があった。また、異方性ドライエッチングによる
従来例でも特に段差が大きく、保護膜にクラックが入り
易いので、アルミニウムの劣化を予測して、かぶり量を
多くしておく必要があった。そのため、チップサイズが
大型化していた。しかし、本発明によれば、Ｗ１で済み
、チップサイズが小型化できる。
【００１７】以上において、本発明をディスクリ−トな
バイポ−ラトランジスタで且つ大電力用のパワ−トラン
ジスタに適用した場合を例に挙げて説明したが、本発明
はこれに限る必要はなく、電極用の導電体が非常に大き
な膜厚で且つ上方角部が下方の部分と大きな段差を成す
ような構造のものであれば、どのような半導体装置に適
用しても効果がある。
バイポ−ラトランジスタで且つ大電力用のパワ−トラン
ジスタに適用した場合を例に挙げて説明したが、本発明
はこれに限る必要はなく、電極用の導電体が非常に大き
な膜厚で且つ上方角部が下方の部分と大きな段差を成す
ような構造のものであれば、どのような半導体装置に適
用しても効果がある。
【００１８】
【発明の効果】以上説明したように、本発明によれば、
電極用の導電体の層厚が大きい半導体装置において、そ
の導電体の上方角部に曲線状の凹部を設けることにより
、下方の部分との段差を少なくでき、それによって保護
膜に対する応力の集中を分散でき、保護膜のクラックを
回避できる。そのため特性の劣化を防止でき、信頼性が
向上する。また、このようにクラックが発生し難いこと
からコンタクトホ−ルの近傍にかぶる導電体の寸法を可
及的に短くできるので、その分チップサイズを小型にで
きるという効果もある。また、本発明ではウエハの段階
で保護膜を設けることができ、後で保護膜に代わる特別
な樹脂を施さなくても済む如く、いわばウエハの処理工
程で保護膜クラックの防止対策が可能となり、製造上も
有利である。
電極用の導電体の層厚が大きい半導体装置において、そ
の導電体の上方角部に曲線状の凹部を設けることにより
、下方の部分との段差を少なくでき、それによって保護
膜に対する応力の集中を分散でき、保護膜のクラックを
回避できる。そのため特性の劣化を防止でき、信頼性が
向上する。また、このようにクラックが発生し難いこと
からコンタクトホ−ルの近傍にかぶる導電体の寸法を可
及的に短くできるので、その分チップサイズを小型にで
きるという効果もある。また、本発明ではウエハの段階
で保護膜を設けることができ、後で保護膜に代わる特別
な樹脂を施さなくても済む如く、いわばウエハの処理工
程で保護膜クラックの防止対策が可能となり、製造上も
有利である。
【図１】 本発明の電極用導電体の形成方法を示す図
。
。
【図２】 本発明を実施したパワ−トランジスタの平
面図。
面図。
【図３】 その断面構造図。
【図４】 電極用導電体のかぶり量を説明するための
図
図
【図５】 従来例のパワ−トランジスタの要部構造
図。
図。
【図６】 従来の電極用導電体の形成方法を示す図。
【図７】 他の従来例の方法を示す図。
１１ 半導体基板
１２ 絶縁膜
１３，１９，２０ コンタクトホ−ル１４，１４Ｂ，
１４Ｅ 電極用アルミニウム１５ 保護膜 １６ レジスト膜 ２１ 凹部
１４Ｅ 電極用アルミニウム１５ 保護膜 １６ レジスト膜 ２１ 凹部
Claims (2)
- 【請求項１】半導体基板に形成したトランジスタ領域に
絶縁膜のコンタクトホ−ルを介して接合された電極用導
電体と該電極用導電体上に施される保護膜とを有し前記
電極用導電体が前記保護膜に比して充分大きな厚みを有
している半導体装置のための前記電極用導電体の形成方
法であって、コンタクトホ−ルが形成された絶縁膜上に
導電体層を形成する工程と、前記導電体層上にレジスト
膜を施す工程と、前記導電体層の層厚を一部残すように
等方性エッチングを施す工程と、前記等方性エッチング
の後に異方性エッチングを施す工程と、から成る電極用
導電体の形成方法。 - 【請求項２】半導体基板に形成したトランジスタ領域に
絶縁膜のコンタクトホ−ルを介して接合された電極用導
電体と該電極用導電体上に施される保護膜とを有し前記
電極用導電体が前記保護膜に比して充分大きな厚みを有
している半導体装置において、前記電極用導電体の上方
角部に曲線状凹部が設けられていることを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12220491A JPH04323821A (ja) | 1991-04-23 | 1991-04-23 | 半導体装置及びその電極用導電体の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12220491A JPH04323821A (ja) | 1991-04-23 | 1991-04-23 | 半導体装置及びその電極用導電体の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04323821A true JPH04323821A (ja) | 1992-11-13 |
Family
ID=14830132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12220491A Pending JPH04323821A (ja) | 1991-04-23 | 1991-04-23 | 半導体装置及びその電極用導電体の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04323821A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001148356A (ja) * | 1999-10-07 | 2001-05-29 | Samsung Electronics Co Ltd | チャンファが形成された金属シリサイド層を備えた半導体素子の製造方法 |
| WO2004090985A1 (ja) | 2003-04-03 | 2004-10-21 | Fujitsu Limited | 半導体装置の製造方法 |
| US7297558B2 (en) | 2003-04-03 | 2007-11-20 | Fujitsu Limited | Method of manufacturing semiconductor device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59119745A (ja) * | 1982-12-25 | 1984-07-11 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH01201940A (ja) * | 1988-02-08 | 1989-08-14 | Toshiba Corp | 半導体装置の電極配線形成方法 |
| JPH01235352A (ja) * | 1988-03-16 | 1989-09-20 | Nec Corp | 半導体装置の製造方法 |
-
1991
- 1991-04-23 JP JP12220491A patent/JPH04323821A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59119745A (ja) * | 1982-12-25 | 1984-07-11 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH01201940A (ja) * | 1988-02-08 | 1989-08-14 | Toshiba Corp | 半導体装置の電極配線形成方法 |
| JPH01235352A (ja) * | 1988-03-16 | 1989-09-20 | Nec Corp | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001148356A (ja) * | 1999-10-07 | 2001-05-29 | Samsung Electronics Co Ltd | チャンファが形成された金属シリサイド層を備えた半導体素子の製造方法 |
| WO2004090985A1 (ja) | 2003-04-03 | 2004-10-21 | Fujitsu Limited | 半導体装置の製造方法 |
| US7297558B2 (en) | 2003-04-03 | 2007-11-20 | Fujitsu Limited | Method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030215985A1 (en) | Semiconductor wafer and manufacturing method of semiconductor device | |
| JPS5847852B2 (ja) | 半導体装置における埋込みコンタクトの形成方法 | |
| US3698941A (en) | Method of applying contacts to a semiconductor body | |
| JPH04323821A (ja) | 半導体装置及びその電極用導電体の形成方法 | |
| JP2932469B2 (ja) | ホール素子及びその製造方法 | |
| JPH04323822A (ja) | 半導体装置及びその電極用導電体の形成方法 | |
| JP2003086787A (ja) | 半導体装置とその製造方法 | |
| US6228765B1 (en) | Structure and method for forming conductive members in an integrated circuit | |
| JPS63188959A (ja) | 半導体装置およびその製造方法 | |
| JP2750860B2 (ja) | 半導体装置の製造方法 | |
| JP2001177096A (ja) | 縦型半導体装置の製造方法および縦型半導体装置 | |
| KR0137552B1 (ko) | 쌍극자 트랜지스터의 제조방법 | |
| CN109148389B (zh) | 温度循环测试时阻止产生裂纹的器件和工艺方法 | |
| JP2797351B2 (ja) | 半導体集積回路の製造方法 | |
| JPS6194346A (ja) | 半導体装置の製造方法 | |
| JP2704054B2 (ja) | 層間絶縁膜の検査方法 | |
| JPS6353952A (ja) | 多層配線の形成方法 | |
| JPS58218129A (ja) | 半導体装置 | |
| JPS61125015A (ja) | 半導体装置の製造方法 | |
| JPS5885529A (ja) | 半導体装置の製造方法 | |
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| JPH0334323A (ja) | 半導体装置の製造方法 | |
| JPH0286130A (ja) | 半導体装置の製造方法 | |
| JP2001168095A (ja) | 半導体装置及びその半導体装置の製造方法 | |
| JPS5952542B2 (ja) | 半導体装置の製造方法 |