JPS59119745A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPS59119745A JPS59119745A JP23280682A JP23280682A JPS59119745A JP S59119745 A JPS59119745 A JP S59119745A JP 23280682 A JP23280682 A JP 23280682A JP 23280682 A JP23280682 A JP 23280682A JP S59119745 A JPS59119745 A JP S59119745A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- film
- wiring
- resist
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は金属配線層の改善された半導体装置およびそ
の製造方法に関するものである。
の製造方法に関するものである。
従来、半導体装置の金属配線層はまず配線用金属膜上に
レジスト膜を塗布し、このレジスト膜を写真蝕刻した後
、酸を主成分とするエツチング液にウェハを浸し上記配
線用金属膜をエツチングして形成していた。このような
ウェットエツチングを用いた配線層の断面は第1図に示
す□ようなものである。図において、1ノは半導体ウェ
ハ表面を示し、12はエツチングされたアルミニウム等
から成る金属配線であり、破線10はエツチングされる
前の配線用金属膜を示し、13は上記金属配線12のマ
スクとなるレジストである。
レジスト膜を塗布し、このレジスト膜を写真蝕刻した後
、酸を主成分とするエツチング液にウェハを浸し上記配
線用金属膜をエツチングして形成していた。このような
ウェットエツチングを用いた配線層の断面は第1図に示
す□ようなものである。図において、1ノは半導体ウェ
ハ表面を示し、12はエツチングされたアルミニウム等
から成る金属配線であり、破線10はエツチングされる
前の配線用金属膜を示し、13は上記金属配線12のマ
スクとなるレジストである。
ここに示すように、エツチング液を用いたエツチングは
、いわゆる等方エツチングと呼ばれるようにエツチング
液と接している金属配線層が面の方向の如何に拘ず略一
定の速度でエツチングされる。
、いわゆる等方エツチングと呼ばれるようにエツチング
液と接している金属配線層が面の方向の如何に拘ず略一
定の速度でエツチングされる。
従って、金属膜@12の断面はレジスト13と配線用金
属膜Iθとの境界を中心としてレジスト13下に略円状
に侵蝕された形状のものとなる。
属膜Iθとの境界を中心としてレジスト13下に略円状
に侵蝕された形状のものとなる。
しかし、最近ではより素子の微細化が要求されるように
なり、反応性イオンエツチング等の異方性エツチングが
主流となってきている。この異方性エツチングではウェ
ハに対し略垂直にイオンビームやガスプラズマを供給す
るもので、第2図に示すようにレジスト13下の横方向
の侵蝕が殆んどなく、レジストパターンと同等の幅でか
つ略垂直の断面を有する金属配線12が形成される。従
って、微細なパターンに金属膜を写真蝕刻できる。
なり、反応性イオンエツチング等の異方性エツチングが
主流となってきている。この異方性エツチングではウェ
ハに対し略垂直にイオンビームやガスプラズマを供給す
るもので、第2図に示すようにレジスト13下の横方向
の侵蝕が殆んどなく、レジストパターンと同等の幅でか
つ略垂直の断面を有する金属配線12が形成される。従
って、微細なパターンに金属膜を写真蝕刻できる。
しかし、上記のよ5な異方性エツチングにより形成した
急峻な断面構造を有する金属配線12上に表面保護膜等
としてCV D (ChemicalVapour D
eposition)法による例えばPEG膜(リン硅
酸ガラス膜)、を形成すると、第3図に示すように保護
膜14の断差部において、くびれが生じやすく、このく
びれが保護膜14のクラックの原因となるという欠点が
あった。
急峻な断面構造を有する金属配線12上に表面保護膜等
としてCV D (ChemicalVapour D
eposition)法による例えばPEG膜(リン硅
酸ガラス膜)、を形成すると、第3図に示すように保護
膜14の断差部において、くびれが生じやすく、このく
びれが保護膜14のクラックの原因となるという欠点が
あった。
この発明は、上記のような事情に鑑みなされたもので、
金属配線の微細化を損わずしかも工程の煩雑化を招くこ
となく金属配線層の断面形状を緩和でき、保護膜のクラ
ックの発生等を防止できる半導体装置およびその製造方
法を提供しようとするものである。
金属配線の微細化を損わずしかも工程の煩雑化を招くこ
となく金属配線層の断面形状を緩和でき、保護膜のクラ
ックの発生等を防止できる半導体装置およびその製造方
法を提供しようとするものである。
すなわち、この発明に係る半導体装置においては金属配
線の上部の断面を台形にすることによって保護膜におけ
るクランクの発生を防止する目的を達成するものである
。
線の上部の断面を台形にすることによって保護膜におけ
るクランクの発生を防止する目的を達成するものである
。
この発明の製造方法においては、このような装置を製造
するためにウェハ上に配線用金属膜を形成した後レジス
トによるエツチングマスクを配線用金属膜上に形成する
。この後、まず従来のウェットエツチング等の等方性エ
ツチングによって上記金属膜が完全にエツチングされな
いようにある程度までエツチングし、続いて、上記レジ
ストのパターンを残したまま、反応性イオンエツチング
法等のウェハ垂直方向のエツチング速度が横方向のエツ
チング速度よりも極めて速い異方性エツチングによって
残りのエツチングを行うものである。
するためにウェハ上に配線用金属膜を形成した後レジス
トによるエツチングマスクを配線用金属膜上に形成する
。この後、まず従来のウェットエツチング等の等方性エ
ツチングによって上記金属膜が完全にエツチングされな
いようにある程度までエツチングし、続いて、上記レジ
ストのパターンを残したまま、反応性イオンエツチング
法等のウェハ垂直方向のエツチング速度が横方向のエツ
チング速度よりも極めて速い異方性エツチングによって
残りのエツチングを行うものである。
以丁図面を参照してこの発明の一葵雄側につき説明する
。
。
まず、第4図(a)に示すように半導体ウェハの 、
表面1ノ上にアルミニウム等からなる配線用金属膜1o
を例えば約〜1.θμの膜厚で被着し、続いてこの金属
膜lo上にレジスト13を約〜1.5μの膜厚で被着す
る続いてこのレジスト13を写真蝕刻し、図のように例
えば線幅〜1.5μのパターンにする。
表面1ノ上にアルミニウム等からなる配線用金属膜1o
を例えば約〜1.θμの膜厚で被着し、続いてこの金属
膜lo上にレジスト13を約〜1.5μの膜厚で被着す
る続いてこのレジスト13を写真蝕刻し、図のように例
えば線幅〜1.5μのパターンにする。
次いで第4図(b)に示すように、このウェハをリン酸
を生成分とするエツチング液に浸し、上記アルミニウム
の金属膜1oをレズスト13をマスクトシて約0.4μ
のエツチング深さでエツチングする。
を生成分とするエツチング液に浸し、上記アルミニウム
の金属膜1oをレズスト13をマスクトシて約0.4μ
のエツチング深さでエツチングする。
続いて、これをさらにcc14(四塩化炭素)ガスを用
いた反応性イオンエツチングにより、上記レジスト13
をマスクとしてエツチングし、第4図(C)に示すよう
に、レジスト13下の金属膜10が上記マスク幅に略垂
直にエツチングされ、レズスト13の影とならない部位
の金属膜を全て除去する。
いた反応性イオンエツチングにより、上記レジスト13
をマスクとしてエツチングし、第4図(C)に示すよう
に、レジスト13下の金属膜10が上記マスク幅に略垂
直にエツチングされ、レズスト13の影とならない部位
の金属膜を全て除去する。
次いでレジスト13を剥離し、第4図(d)に示すよ5
に表面保護膜14としてPSG膜を(4D法により被着
すると、図のようにPEG膜にくびれができず、段差部
において緩やかな傾斜を成して被着させることができる
。
に表面保護膜14としてPSG膜を(4D法により被着
すると、図のようにPEG膜にくびれができず、段差部
において緩やかな傾斜を成して被着させることができる
。
以上のように予め予備エツチングとして配線用金属膜を
ある程度の深さまで等方エツチング処理した後に、RI
E法法等の異方性エツチングによって配線層を形成すれ
ば、第4図(C)および(d)で示すRIE法により形
成された金属膜10のエツチング断面Aがウェットエツ
チングにより形成された円孤状の断面Bにより緩和され
るため、PSG膜等の保護膜14の被着性が改善される
。しかも、上記のウェットエツチングは工程が簡単で手
軽に行えるから、製造工程はこれによって特に煩雑化す
ることはない。
ある程度の深さまで等方エツチング処理した後に、RI
E法法等の異方性エツチングによって配線層を形成すれ
ば、第4図(C)および(d)で示すRIE法により形
成された金属膜10のエツチング断面Aがウェットエツ
チングにより形成された円孤状の断面Bにより緩和され
るため、PSG膜等の保護膜14の被着性が改善される
。しかも、上記のウェットエツチングは工程が簡単で手
軽に行えるから、製造工程はこれによって特に煩雑化す
ることはない。
尚上記実施例では、ウェットエツチングにより金属膜を
まずその膜厚の約40%エツチングし、続いて反応性イ
オンエツチングにより残りの金属膜をエツチングする場
合につき述べた。
まずその膜厚の約40%エツチングし、続いて反応性イ
オンエツチングにより残りの金属膜をエツチングする場
合につき述べた。
この初めに行うエツチングのエツチングのエツチング量
は必ずしも金属膜の膜厚の40%である必要はないが、
膜厚の約30〜50%の範囲が望ましい。
は必ずしも金属膜の膜厚の40%である必要はないが、
膜厚の約30〜50%の範囲が望ましい。
さらに金属膜の膜厚は1μに限るものではなく、また保
護膜としてPSG膜を用いる場合につき述べたが、例え
ばシリコン窒化膜等信のものを保護膜として被着しても
よい、。
護膜としてPSG膜を用いる場合につき述べたが、例え
ばシリコン窒化膜等信のものを保護膜として被着しても
よい、。
以上のようにこの発明の半導体装置によれば金属配線の
上部両角部が斜めに除去され・この金属配線上に被着さ
れる保護膜の断差部の形状を緩和できるため、微細化を
損うことなく保護膜におけるクラックの発生を防止でき
、歩留と信頼性の向上に寄与するものである。
上部両角部が斜めに除去され・この金属配線上に被着さ
れる保護膜の断差部の形状を緩和できるため、微細化を
損うことなく保護膜におけるクラックの発生を防止でき
、歩留と信頼性の向上に寄与するものである。
また、この発明による半導体装置の製造方法によれば、
上記保護膜のクラックの発生の防止された半導体装置を
、製造工程の煩雑化を沼くことなく製造することができ
る。
上記保護膜のクラックの発生の防止された半導体装置を
、製造工程の煩雑化を沼くことなく製造することができ
る。
第1図乃至第3図はそれぞれ従来の半導体装置を説明す
る断面図、第4図はこの発明の一実施例に係る半導体装
置を製造過程と共に示す断面図である。 1θ・・・配線用金属膜、11・・・ウニへ表面、I2
・・・金属配線、13・・・レジスト、14・・・保護
j摸。 出願人代理人 弁理士 鈴 江 武 彦・−2α
る断面図、第4図はこの発明の一実施例に係る半導体装
置を製造過程と共に示す断面図である。 1θ・・・配線用金属膜、11・・・ウニへ表面、I2
・・・金属配線、13・・・レジスト、14・・・保護
j摸。 出願人代理人 弁理士 鈴 江 武 彦・−2α
Claims (4)
- (1)半導体ウェハ上に設けられた金属配線が断面形状
において方形の上部両角部が斜め円孤状に除去されたメ
サ形と方形とを重ねた形状を有し、この配線上に保護膜
が被着されていることを特徴とする半導体装置。 - (2)半導体ウェハ上に配線用金属膜を被着する工程と
、この配線用金属膜上にレジストを塗布し写真蝕刻によ
りレジストのパターンを形成する工程と、上記レジスト
のパターンをマスクとして等方性エツチングにより上記
金属i膜を完全にエツチングし切らない範囲で予備上 エツチングにより上記金属膜を完全にエラ外ングし金属
配線を形成する工程とを具備することを特徴とする半導
体装置の製造方法。 - (3)上記異方性エツチングf、’tK応性イオンエツ
チングであることを特徴とする特許請求の範囲第2項記
載の半導体装置の製造方法。 - (4)上記予備エツチングのエツチング量が上記配線用
金属膜の膜厚のおよそ30%乃至50%の範囲であるこ
とを特徴とする特許請求の範囲第2項または第3項記載
の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23280682A JPS59119745A (ja) | 1982-12-25 | 1982-12-25 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23280682A JPS59119745A (ja) | 1982-12-25 | 1982-12-25 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59119745A true JPS59119745A (ja) | 1984-07-11 |
Family
ID=16945055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23280682A Pending JPS59119745A (ja) | 1982-12-25 | 1982-12-25 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59119745A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04323821A (ja) * | 1991-04-23 | 1992-11-13 | Rohm Co Ltd | 半導体装置及びその電極用導電体の形成方法 |
-
1982
- 1982-12-25 JP JP23280682A patent/JPS59119745A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04323821A (ja) * | 1991-04-23 | 1992-11-13 | Rohm Co Ltd | 半導体装置及びその電極用導電体の形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0100735B1 (en) | Lift-off process for fabricating self-aligned contacts | |
EP0122776A2 (en) | Dry etching aluminum or aluminum alloy layer | |
EP0034483B1 (en) | Process for patterning a layer, for forming a contact through hole | |
US6242358B1 (en) | Method for etching metal film containing aluminum and method for forming interconnection line of semiconductor device using the same | |
JPH0770511B2 (ja) | 二酸化珪素への改良された選択性を有する単結晶シリコンのためのプラズマエッチングプロセス | |
US20050009323A1 (en) | Method for forming metal wiring of semiconductor device | |
JPH0626202B2 (ja) | パターン付け方法 | |
JPS59119745A (ja) | 半導体装置およびその製造方法 | |
JPH0313744B2 (ja) | ||
JP2757919B2 (ja) | 半導体装置の製造方法 | |
JP2872522B2 (ja) | 半導体装置のドライエッチング方法 | |
KR0131730B1 (ko) | 금속배선층 형성방법 | |
JPH07135247A (ja) | 半導体装置の製造方法 | |
KR20000004332A (ko) | 반도체 소자의 금속 배선 형성방법 | |
JP3323264B2 (ja) | 半導体装置の製造方法 | |
KR100568098B1 (ko) | 금속 패턴 형성 방법 | |
JPH05175159A (ja) | 半導体素子の製造方法 | |
JPH0249017B2 (ja) | ||
JPS60165765A (ja) | 半導体装置の製造方法 | |
JP2624352B2 (ja) | 半導体装置のエッチング方法 | |
JPS59232443A (ja) | 半導体装置の製造方法 | |
JPH0555218A (ja) | 半導体装置及びその製造方法 | |
US20060003590A1 (en) | Process for producing a mask on a substrate | |
KR960003755B1 (ko) | 역 경사 단차에서의 잔류물 제거 방법 | |
JPS6218034A (ja) | 半導体装置の製造方法 |