KR960003755B1 - 역 경사 단차에서의 잔류물 제거 방법 - Google Patents

역 경사 단차에서의 잔류물 제거 방법 Download PDF

Info

Publication number
KR960003755B1
KR960003755B1 KR1019920026843A KR920026843A KR960003755B1 KR 960003755 B1 KR960003755 B1 KR 960003755B1 KR 1019920026843 A KR1019920026843 A KR 1019920026843A KR 920026843 A KR920026843 A KR 920026843A KR 960003755 B1 KR960003755 B1 KR 960003755B1
Authority
KR
South Korea
Prior art keywords
thin film
film
passivation layer
residual
layer
Prior art date
Application number
KR1019920026843A
Other languages
English (en)
Other versions
KR940016539A (ko
Inventor
박해성
Original Assignee
현대전자산업주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업주식회사, 김주용 filed Critical 현대전자산업주식회사
Priority to KR1019920026843A priority Critical patent/KR960003755B1/ko
Publication of KR940016539A publication Critical patent/KR940016539A/ko
Application granted granted Critical
Publication of KR960003755B1 publication Critical patent/KR960003755B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음.

Description

역 경사 단차에서의 잔류물 제거 방법
제 1 도는 종래의 식각 잔류물 형성도.
제 2 도는 본 발명에 따른 식각 잔류물 제거 공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : 하층 박막 2 : 폴리실리콘막
2' : 잔류 폴리실리콘막 3, 6 : 질화막
3', 6' : 잔류 질화막 4 : 감광막
본 발명은 반도체 소자 공정에서 발생하는 식각 잔류물에 관한 것으로, 특히 폴리실리콘막의 식각 잔류물 제거를 용이하게 하는 역 경사 단차에서의 잔류물 제거 방법에 관한 것이다.
종래의 폴리실리콘막의 식각 잔류물을 제 1 도를 통하여 상세히 살펴보면, 도면에서 1은 하층 박막, 2는 폴리실리콘막, 2'는 잔류 폴리실리콘막을 각각 나타낸다.
집적도의 증가에 따라 선폭 가공기술에 플라즈마(Plasma)를 이용한 식각기술이 사용됨에 따라 발생한다.
제 1 도에 도시된 바와 같이 식각 대상 박막의 하층 구조가 급격한 단차 내지 역 경사 단차를 지니고 있을때 단차 상부의 박막을 선폭의 손상없이 식각하게 되면 단차에 따른 잔유물이 남게 된다.
그러나 플라즈마를 이용한 박막 식각은 특히 하층 박막이 역 경사 단차를 지닐 때 가공 박막의 선폭 손상이 없이는 상기 잔류물을 제거하기 어렵고, 따라서 선폭 가공 기술이 보다 정밀하게 제어되어야 하는 고집적도의 제품 개발에 있어서는 건식식각으로써 잔류물을 제거할 수 없어 소자의 신뢰도를 감소시키는 문제점이 있었다.
상기 종래의 문제점을 해결하기 위하여 안출된 본 발명은 식각 잔류물을 용이하게 제거하여 소자의 신뢰도를 향상 시킬 수 있는 역 경사 단차에서의 잔유물 제거 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은 하층 박막 상에 상층 박막이 증착되어 있는 역 경사 단차에서의 잔유물 제거 방법에 있어서, 상기 상층 박막 상에 제 1 보호막을 증착하고 감광막 패턴을 상기 제 1 보호막상에 형성하는 제 1 단계, 상기 제 1 단계 후에 노출된 상기 제 1 보호막과 상층 박막을 차례로 식각하여 제 1 잔류 보호막과 상층 박막이 형성되고 제 2 보호막을 증착하는 제 2 단계, 상기 제 2 단계 후에 역 경사 지역에 존재하는 상기 제 2 보호막을 건식식각 하여 제 2 잔류 보호막을 형성하는 제 3 단계, 상기 제 3 단계 후에 상기 잔류 상층 박막을 등방성 습식식각 하여 역 경사 지역에 잔류되어 있는 상기 잔류 상층 박막을 제거하는 제 4 단계, 및 상기 제 4 단계 후에 상기 제 2 잔류 질화막을 제거하는 제 5 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면 제 2 도를 통하여 본 발명을 상세히 설명하면, 도면에서 3, 6은 질화막, 3', 6'는 잔류 질화막, 4는 감광막을 각각 나타낸다.
하층 박막(1) 상에 폴리실리콘막(2)이 증착되어 있는 상태에서 상기 폴리실리콘막(2)을 습식식각에서 보호하기 위해, 상기 폴리실리콘막(2) 상에 제 1 질화막(3)을 증착하고 감광막(4) 패턴을 상기 제 1 질화막(3)상에 형성한다(제 2 도(a)).
이어서 상기 감광막(4) 패턴을 따라 노출된 상기 제 1 질화막(3)과 폴리실리콘막(2)을 차례로 식각하고, 이 식각으로 노출되어지게 되는 상기 폴리실리콘막(2) 측벽을 습식식각으로부터 보호하기 위해 제 2 질화막(6)을 증착한다. 이때 역 경사가 형성된 부위에서는 상기 제 1 질화막(3)과 폴리실리콘막(2)의 일부가 식각되지 않아 제 1 잔류 질화막(3')과 잔류 폴리실리콘막(2')이 형성되게 된다(제 2 도(b)).
그리고 상기 식각 잔류물이 형성되어 있는 역 경사 지역에 존재하는 상기 제 2 질화막(6)을 건식식각 하여 제 2 잔류 질화막(6')이 형성된다(제 2 도(c)).
상기 제 2 질화막(6)을 건식식각한 후에 상기 잔류 폴리실리콘막(2')을 등방성 습식식각 하여 역 경사 지역에 잔류되어 있는 상기 잔류 폴리실리콘막(2')을 제거한다(제 2 도(d)).
이때 상기 잔류 폴리실리콘막(2')의 습식식각 용액은 질화막과 산화막에 대해 고 식각선택비를 갖는 HF : CH3COOH : HNO3(1 : 0 : 100) 또는 HF : CH3COOH : HNO3(2 : 1 : 200)을 적용한다. 그리고 이들 습식식각 용액은 모두 질화막과 산화막에 대해서 매우 높은 식각 선택비를 갖는다.
끝으로, 제 2 잔류 질화막(6')을 제거함으로써 잔류물이 존재하지 않는 박막 패턴을 형성한다(제 2 도(e)).
또한 본 발명은 금속 박막의 잔류물 제거에도 효과적이다.
즉, 금속 박막의 식각 잔류물 제거시에는 보호막으로 TiN 박막, PECVD(Plasma Enhenced Chemical Vapor Deposition) 산화막, PECVD 질화막을 사용하고, 최종적인 금속 잔류물 제거를 위한 습식식각 용액은 TiN 박막 또는 PECVD 질화막을 보호용 박막으로 사용했을시는 BOE(100 : 1)의 사용이 가능하다.
또한, 보호용막으로 PECVD 산화막 사용시는 금속 잔유물 제거용 습식식각 용액은 H2SO4계통으로 또는 HNO3등을 사용하게 된다.
상기와 같이 이루어지는 본 발명은 반도체 소자의 공정에서 흔히 발생되는 역 경사 단치 내지 직접도의 증가에 따른 심한 단차에서 발생하는 식각 잔류물을 제거함으로써 소자의 신뢰도를 증대시키는 효과가 있다.

Claims (5)

  1. 하층 박막(1) 상에 상층 박막(2)이 증착되어 있는 역 경사 단차에서의 잔류물 제거 방법에 있어서, 상기 상층 박막(2) 상에 제 1 보호막(3)을 증착하고 감광막(4) 패턴을 상기 제 1 보호막(3) 상에 형성하는 제 1 단계, 상기 제 1 단계 후에 노출된 상기 제 1 보호막(3)과 상층 박막(2)을 차례로 식각하여 제 1 잔류 보호막(3')과 상층 박막(2')이 형성되고 제 2 보호막(6)을 증착하는 제 2 단계, 상기 제 2 단계 후에 역 경사 지역에 존재하는 상기 제 2 보호막(6)을 건식식각 하여 제 2 잔류 보호막(6')을 형성하는 제 3 단계, 상기 제 3 단계후에 상기 잔류 상층 박막(2')을 등방성 습식식각 하여 역 경사 지역에 잔류되어 있는 상기 잔류 상층 박막(2')을 제거하는 제 4 단계, 및 상기 제 4 단계 후에 상기 제 2 잔류 질화막(6')을 제거하는 제 5 단계를 포함하여 이루어지는 것을 특징으로 하는 역 경사 단차에서의 잔유물 제거 방법.
  2. 제 1 항에 있어서, 상기 상층 박막(2)은 폴리실리콘막인 것을 특징으로 하는 역 경사 단차에서의 잔류물 제거 방법.
  3. 제 1 항에 있어서, 상기 상층 박막(2)은 금속인 것을 특징으로 하는 역 경사 단차에서의 잔류물 제거 방법.
  4. 제 1 항에 있어서, 상기 보호막(3)은 TiN 박막, PECVD(Plasma Enhenced Chemical Deposition) 산화막, 질화막인 것을 특징으로 하는 역 경사 단차에서의 잔류물 제거 방법.
  5. 제 1 항에 있어서, 상기 제 3 단계의 습식식각 용액은 HF : CH3COOH : HNO3(1 : 0 : 100), HF : CH3COOH : HNO3(2 : 1 : 200), H2SO4, HNO3중 어느 하나로 이루어지는 것을 특징으로 하는 역 경사 단차에서의 잔유물 제거 방법.
KR1019920026843A 1992-12-30 1992-12-30 역 경사 단차에서의 잔류물 제거 방법 KR960003755B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920026843A KR960003755B1 (ko) 1992-12-30 1992-12-30 역 경사 단차에서의 잔류물 제거 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920026843A KR960003755B1 (ko) 1992-12-30 1992-12-30 역 경사 단차에서의 잔류물 제거 방법

Publications (2)

Publication Number Publication Date
KR940016539A KR940016539A (ko) 1994-07-23
KR960003755B1 true KR960003755B1 (ko) 1996-03-22

Family

ID=19347976

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920026843A KR960003755B1 (ko) 1992-12-30 1992-12-30 역 경사 단차에서의 잔류물 제거 방법

Country Status (1)

Country Link
KR (1) KR960003755B1 (ko)

Also Published As

Publication number Publication date
KR940016539A (ko) 1994-07-23

Similar Documents

Publication Publication Date Title
US4497684A (en) Lift-off process for depositing metal on a substrate
CN111524795B (zh) 自对准双重图形化方法及其形成的半导体结构
US5872063A (en) Self-aligned contact structures using high selectivity etching
JPH0728008B2 (ja) 酸化膜と窒化膜を利用したトレンチ側面壁ドーピング方法及びその半導体素子
KR970052489A (ko) 반도체소자의 배선구조와 그 형성방법
KR960003755B1 (ko) 역 경사 단차에서의 잔류물 제거 방법
EP0924753A2 (en) Etching method
JPH05259269A (ja) 素子分離領域の形成方法
KR19990075921A (ko) 피식각막 식각방법
US5281550A (en) Method for etching a deep groove in a silicon substrate
US3293092A (en) Semiconductor device fabrication
JP2778127B2 (ja) 半導体装置の製造方法
JPS63260134A (ja) スル−・ホ−ルの形成方法
US5523187A (en) Method for the fabrication of liquid crystal display device
KR100568098B1 (ko) 금속 패턴 형성 방법
KR100248345B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR960026234A (ko) 반도체 소자의 텅스텐-플러그 형성방법
KR100338091B1 (ko) 반도체소자제조방법
JPH07135198A (ja) エッチング方法
KR100256241B1 (ko) 반도체장치의 경사면을 갖는 콘택홀 형성방법
KR20030091452A (ko) 피팅 현상을 방지하는 패턴 형성 방법
KR0149319B1 (ko) 테이퍼 에칭을 사용한 액정 디스플레이 아몰퍼스 박막 트랜지스터의 제조 방법
KR100615822B1 (ko) 반도체 소자의 파티클 제거 방법
KR0144140B1 (ko) 금속배선방법
JPH10116819A (ja) アルミニウム膜又はアルミニウム合金膜のエッチング方 法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090223

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee