KR0149319B1 - 테이퍼 에칭을 사용한 액정 디스플레이 아몰퍼스 박막 트랜지스터의 제조 방법 - Google Patents

테이퍼 에칭을 사용한 액정 디스플레이 아몰퍼스 박막 트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR0149319B1
KR0149319B1 KR1019950026039A KR19950026039A KR0149319B1 KR 0149319 B1 KR0149319 B1 KR 0149319B1 KR 1019950026039 A KR1019950026039 A KR 1019950026039A KR 19950026039 A KR19950026039 A KR 19950026039A KR 0149319 B1 KR0149319 B1 KR 0149319B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
etched
etching
layer
amorphous silicon
Prior art date
Application number
KR1019950026039A
Other languages
English (en)
Other versions
KR970013122A (ko
Inventor
서영갑
김치우
강호철
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to US08/517,878 priority Critical patent/US5723371A/en
Priority to KR1019950026039A priority patent/KR0149319B1/ko
Publication of KR970013122A publication Critical patent/KR970013122A/ko
Application granted granted Critical
Publication of KR0149319B1 publication Critical patent/KR0149319B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

테이퍼 에칭(Taper Etching)된 반도체층을 갖는 박막 트랜지스터(TFT)의 제조방법에 관한 내용으로서,
베어 유리판 위에 게이트 전극을 형성하는 단계와;
상기 게이트 전극 위에 절연막을 적층하는 단계와;
상기 절연막 위에 플라즈마 화학 기상 성장을 이용하여 아몰퍼스 실리콘막과 N+ 아몰퍼스 실리콘막을 차례로 적층시켜 반도체층을 형성하는 단계와;
상기 반도체층의 막질이 손상 또는 식각 되지 않게 하면서 포토레지스트 스컴을 제거하여, 상기 반도체층 형성시에 발생하는 실리콘 잔사를 완전히 제거하는 디스커밍 단계와;
상기 반도체층의 하부막인 절연층과 상기 반도체층의 고선택적 에칭에 의하여 절연막은 에칭이 일어나지 않게 오버에 칭하여 에칭되는 경계면의 각도가 완만하게 하는 테이퍼 에칭 단계와;
상기 반도체층 위에 금속층을 적층시켜 소스와 드레인 전극을 형성시키는 단계로 이루어져 있다.

Description

테이퍼 에칭을 사용한 액정 디스플레이 아몰퍼스 박막 트랜지스터의 제조 방법
제1도는 종래의 박막 트랜지스터의 단면 구조도이고,
제2도의 (a),(b),(c),(d),(e)는 이 발명의 실시예에 따른 박막 트랜지스터의 공정 순서에 따른 단면도이고,
제3도는 이 발명의 실시예에 따른 박막 트랜지스터 단면 구조도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 베어 유리판(Bare Glass) 2 : 금속라인
3 : 절연막층 4 : 아몰퍼스 실리콘층
5 : N+ 아몰퍼스 실리콘층 7 : 금속 라인
7-1 : 소스 전극 7-2 : 드레인 전극
α : 각도
이 발명은 테이퍼 에칭(Taper Etching)을 사용한 액정 디스플레이 아몰퍼스 박막 트랜지스터 (TFT)의 제조방법에 관한 것으로서, 특히 아몰퍼스 실리콘과 N+ 아몰퍼스 실리콘이 차례로 적층된 반도체층의 에칭전에 CF4와 O2가스를 사용하여, 포토레지스터를 디벨로프(develop)한 후에 디벨로프되지 않고 남겨진 포토레지스터 찌꺼기를 제거한 뒤, SF6HCL 가스를 에칭 가스로 사용하여 플라즈마 에칭하여, 그 에칭면이 일정한 각을 갖게 함으로써, 상기 반도체층 위에 금속층을 증착할 때 금속층이 부분적으로 오픈됨이 없이 증착되도록 하는 것을 특징으로 하는 액정 디스플레이 박막 트랜지스터의 제조방법에 관한 것이다.
일반적으로 종래 제조 라인에서 사용되고 있는 박막 트랜지스터는 다음과 같은 제조공정을 거친다.
먼저, 유리판 위에 게이트 전극을 형성하는 단계와;
상기 게이트 전극 위에 절연막을 증착하는 단계와;
상기 절연막 층위에 아몰퍼스 실리콘 막과 N+ 아몰퍼스 실리콘 막을 차례로 적층시켜 반도체층을 형성하는 단계와;
상기 반도체층을 위에 금속층을 적층시켜 소스와 드레인 전극을 형성하는 단계로 이루어져 있다.
상기와 같이 이루어진 종래의 박막 트랜지스터는 다음과 같은 단점이 있다.
먼저, 아몰퍼스 실리콘막(4)과 N+ 아몰퍼스 실리콘막(5)으로 구성된 반도체층의 형성은 일반적으로 가스를 이용한 플라즈마 에칭법을 사용하는데, 이때 상기 반도체층의 하부막인 절연층(3)에 잔류하는 실리콘 잔사에 의해 에칭면이 매끈하게 이루어지지 않고, 에칭된 N+ 아몰퍼스 실리콘막(5)과 아몰퍼스 실리콘(4)의 단면이 수직 또는 역단차가 형성되어 상기 반도체층 위에 금속층(7a, 7b)을 증착할 때 금속층의 증착이 위의 에칭단면 때문에 부분적으로 이루어지지 않아 금속라인이 오픈되는 단점이 있다.
또한 상기 반도체층의 에칭시, 하부의 아몰퍼스 실리콘막과 상부의 N+ 아몰퍼스 실리콘막의 에칭 비율(단위시간당 에칭되는 양: Etch Rate)이 동일하므로 인해 에칭단면이 수직하게 형성된다.
따라서, 에칭시 실리콘 잔사에 의한 에칭면의 불규칙한 요철을 방지하기 위해, 에칭하기 전에 O2가스를 이용하여 실리콘 잔사를 제거하는 방법을 취하는데, 그 결과 실리콘 잔사는 제거할 수 있다. 그러나 이때 포토레지스터(PR)의 C성분과 상기 O2가스가 반응하여, 패턴 경계면에 O2와 C의 합성물을 형성되고, 이 합성물은 포토레지스터 박리 공정 후에도 패턴 경계면에 잔류한다.
이 합성물을 제거하기 위해 BOE(Bufferd Oxide Etching) 용액에 약 1분간 처리하면 이 합성물은 제거되나 이 BOE 용액에 의해 절연층 파괴가 이루어져 상기 소오스, 드레인 금속 라인과 상기 게이트 금속 라인의 절연에 문제가 있다.
그러므로 이 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서, 아몰퍼스 실리콘막과 N+ 아몰퍼스 실리콘막으로 이루어진 반도체층을 테이퍼 에칭함으로써, 소오스-드레인 금속의 증착을 용이하게 하는데 있다.
상기한 목적을 달성하기 위한 이 발명의 구성은,
유리판 위에 금속층을 형성하여 게이트 전극을 형성하는 단계와;
상기 게이트 전극 위에 절연막을 형성하는 단계와;
상기 절연막 위에 아몰퍼스 실리콘막과 N+ 아몰퍼스 실리콘막을 차례로 적층하는 단계와;
상기 반도체층의 패턴 형성시, 실질적인 반도체층 에칭전에 포토레지스터 스컴을 제거하기 위한 디스커밍 단계와;
HCL과 SF6가스를 사용하여 상기 반도체층을 고선택적 에칭하고 하부막인 절연막은 에칭되지 않게 하고, 오버 에칭하여 에칭되는 경계면의 각도를 완만하게 하는 테이퍼 에칭 단계를 포함하는 것을 특징으로 하는 테이퍼 에칭된 반도체층을 갖는 박막 트랜지스터의 제조방법.
이하, 첨부된 도면을 참고로 하여 테이퍼 에칭된 반도체층을 갖는 박막 트랜지스터 반도체층 테이퍼 에칭 공정 기술의 실시예를 상세히 설명한다.
제2도를 참고로 하여 테이퍼 에칭(Taper Etching)된 반도체층을 갖는 박막 트랜지스터(TFT)의 제조 방법을 설명한다. 그 방법은 다음과 같은 공정으로 이루어져 있다.
먼저, 제2도의 (a)에 도시한 바와 같이, 베어 유리판(1) 위에 게이트 전극(2)을 형성하여 게이트 전극을 형성한다.
다음에, 제2도의 (b)에 도시한 바와 같이, 상기 게이트 전극(2) 위에 절연막(3)을 형성한다.
제2도의 (c)에 도시한 바와 같이, 상기 절연막(3)위에 플라즈마 화학 기상 성장을 이용하여 아몰퍼스 실리콘막(4)을 N+ 아몰퍼스 실리콘막(5)을 차례로 적층시켜 반도체층(6)을 증착하고 포토레지스터(8)를 이용하여 반도체층을 패터닝한다.
다음에, 제2도의 (d)에 도시한 바와 같이, 상기 반도체층(4, 5)의 막질이 손상 또는 식각 되지 않으면서 포토레지스터(8) 스컴(scum) 제거함으로써 에칭후 남게 되는 실리콘 잔사만을 없애는 디스커밍 단계를 기한다.
이를 위한 O2가스와 CH4가스의 비율은 200:1 정도로 CF4가스의 비율을 적게 하는 것이 반도체막 손상 방지를 위해서 용이하다.
다음에, 제2도의 (e)에 도시한 바와 같이, 상기 반도체층(4, 5)을 고선택적으로 플라즈마 에칭하여, 상기 반도체층(6)의 하부막인 절연막(3)은 에칭이 되지 않으므로 오버에칭이 가능하다. 이러한 오버 에칭에 의해서 에칭되는 경계면의 각도가 완만하게 되는 테이퍼 에칭이 이루어진다.
이러한 고선택적 에칭을 위해서는 SF6가스에 HCL 가스를 1:1 정도 혼합하여 사용한다. HCL 가스가 어느 정도 이상 많아지면 에칭이 이루어지지 않고 반대로 증착이 아루어지므로 주의해야 한다.
마지막으로 제3도에 도시한 바와 같이, 상기 반도체층(6) 위에 금속층(7)을 적층시켜 소스전극(7a)과 드레인 전극(7b)을 형성시킨다.
상기와 같이 이루어진 테이퍼 에칭을 사용한 액정 디스플레이 박막 트랜지스터의 제조방법은,
반도체층(4, 5) 형성시에 발생하는 실리콘 잔사를 에칭단계 전에 완전히 제거하기 위해서, O2가스에 CF4가스를 적정한 조합비로 첨가시켜, CF4가스가 O2가스와 반응하여, O2가스와 포토레지스트의 C성분의 항성이 일어나지 않도록 하는 효과가 있다.
또한, 상기 반도체층을 HCL 가스를 이용한 플라즈마 에칭법을 이용하여, 상기 반도체층의 하부막인 절연층은 에칭이 일어나지 않게 오버 에칭함으로써, 에칭되는 경계면의 각도를 완만하게 하여 후속공정인 소스 및 드레인 전극 형성시 라인 오픈이 일어나지 않게 하는 것이다.

Claims (2)

  1. 유리판 위에 금속층을 형성하여 게이트 전극을 형성하는 단계와; 상기 게이트 전극 위에 절연막을 형성하는 단계와; 상기 절연막 위에 아몰퍼스 실리콘막과 N+ 아몰퍼스 실리콘막을 차례로 적층하는 단계와; 상기 반도체층의 패턴 형성시, 실질적인 반도체층 에칭전에 포토레지스트 스컴을 제거하기 위한 디스커밍 단계와; HCL 과 SF6가스를 사용하여 상기 반도체층을 고선택적 에칭하고 하부막인 절연막은 에칭되지 않게하고, 오버 에칭하여 에칭되는 경계면의 각도를 완만하게 하는 테이퍼 에칭 단계를 포함하는 것을 특징으로 하는 테이퍼 에칭된 반도체층을 갖는 박막 트랜지스터의 제조방법.
  2. 제1항에서, 상기 디스커밍 단계는 O2가스와 CF4가스를 적절히 조합하여 사용하는 것을 특징으로 하는 테이퍼 에칭된 반도체층을 갖는 박막 트랜지스터의 제조방법.
KR1019950026039A 1994-08-23 1995-08-23 테이퍼 에칭을 사용한 액정 디스플레이 아몰퍼스 박막 트랜지스터의 제조 방법 KR0149319B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US08/517,878 US5723371A (en) 1994-08-23 1995-08-23 Method for fabricating a thin film transistor having a taper-etched semiconductor film
KR1019950026039A KR0149319B1 (ko) 1995-08-23 1995-08-23 테이퍼 에칭을 사용한 액정 디스플레이 아몰퍼스 박막 트랜지스터의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950026039A KR0149319B1 (ko) 1995-08-23 1995-08-23 테이퍼 에칭을 사용한 액정 디스플레이 아몰퍼스 박막 트랜지스터의 제조 방법

Publications (2)

Publication Number Publication Date
KR970013122A KR970013122A (ko) 1997-03-29
KR0149319B1 true KR0149319B1 (ko) 1998-12-01

Family

ID=19424165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950026039A KR0149319B1 (ko) 1994-08-23 1995-08-23 테이퍼 에칭을 사용한 액정 디스플레이 아몰퍼스 박막 트랜지스터의 제조 방법

Country Status (1)

Country Link
KR (1) KR0149319B1 (ko)

Also Published As

Publication number Publication date
KR970013122A (ko) 1997-03-29

Similar Documents

Publication Publication Date Title
KR100376628B1 (ko) 집적회로내의전도성상호접속구조및전도성상호접속형성방법
JP4417439B2 (ja) エッチング・ストップ層を利用する半導体装置構造とその方法
GB2214709A (en) A method of enabling connection to a substructure forming part of an electronic device
JP3107047B2 (ja) 半導体装置の製造方法
US4030952A (en) Method of MOS circuit fabrication
KR0149319B1 (ko) 테이퍼 에칭을 사용한 액정 디스플레이 아몰퍼스 박막 트랜지스터의 제조 방법
JPH02253643A (ja) 層間絶縁膜の形成方法
US5723371A (en) Method for fabricating a thin film transistor having a taper-etched semiconductor film
JPH09321053A (ja) 半導体装置及びその製造方法
JP2001274411A (ja) 薄膜トランジスタの製造方法
US6103633A (en) Method for cleaning metal precipitates in semiconductor processes
US5523187A (en) Method for the fabrication of liquid crystal display device
KR0152919B1 (ko) 반도체 소자 제조방법
KR20020048616A (ko) 플래시 메모리 장치의 게이트 패턴 형성 방법
JP2873759B2 (ja) 半導体装置のウエットエッチング前処理方法
JPH1022379A (ja) 半導体装置の製造方法
JPH0982794A (ja) トレンチ分離形成方法
JPH0799178A (ja) 半導体装置の製造方法
KR100277935B1 (ko) 반도체장치의 배선형성방법
KR100663293B1 (ko) 박막트랜지스터 액정 표시장치의 제조방법
JPH03297134A (ja) パターン形成方法
KR100223942B1 (ko) 반도체 소자의 적층 게이트 형성방법
JPH07135198A (ja) エッチング方法
KR100615822B1 (ko) 반도체 소자의 파티클 제거 방법
KR20000052271A (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee