JP2001274411A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP2001274411A JP2001274411A JP2000089379A JP2000089379A JP2001274411A JP 2001274411 A JP2001274411 A JP 2001274411A JP 2000089379 A JP2000089379 A JP 2000089379A JP 2000089379 A JP2000089379 A JP 2000089379A JP 2001274411 A JP2001274411 A JP 2001274411A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gas
- etching
- metal
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims description 80
- 238000004519 manufacturing process Methods 0.000 title claims description 60
- 229910052751 metal Inorganic materials 0.000 claims abstract description 137
- 239000002184 metal Substances 0.000 claims abstract description 137
- 238000005530 etching Methods 0.000 claims abstract description 134
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 111
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 111
- 239000010703 silicon Substances 0.000 claims abstract description 111
- 238000000059 patterning Methods 0.000 claims abstract description 19
- 239000000203 mixture Substances 0.000 claims abstract description 9
- 239000010408 film Substances 0.000 claims description 317
- 238000000034 method Methods 0.000 claims description 95
- 239000000758 substrate Substances 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 230000000873 masking effect Effects 0.000 claims 1
- 239000012528 membrane Substances 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 16
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 16
- 229910021332 silicide Inorganic materials 0.000 abstract description 11
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 abstract 1
- 239000005001 laminate film Substances 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 130
- 229910021417 amorphous silicon Inorganic materials 0.000 description 66
- 238000012545 processing Methods 0.000 description 20
- 238000001312 dry etching Methods 0.000 description 15
- XMPZTFVPEKAKFH-UHFFFAOYSA-P ceric ammonium nitrate Chemical compound [NH4+].[NH4+].[Ce+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O XMPZTFVPEKAKFH-UHFFFAOYSA-P 0.000 description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 7
- 206010040844 Skin exfoliation Diseases 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 5
- 229910052731 fluorine Inorganic materials 0.000 description 5
- 239000011737 fluorine Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 229910004205 SiNX Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000004380 ashing Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 101100316860 Autographa californica nuclear polyhedrosis virus DA18 gene Proteins 0.000 description 1
- 101150042515 DA26 gene Proteins 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Plasma & Fusion (AREA)
- Thin Film Transistor (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】シリコン膜及び金属膜の積層膜に対して、金属
膜をパターニングした後、異種膜間に形成される変質膜
は、上層膜の成膜条件及びその条件変動により、変質膜
の厚さ及び組成自体が変動し、異種膜間に形成される変
質膜は、上層膜のオーバーエッチング状態によっても、
変質膜の残存率が変動し、変質膜の厚さ、組成の変動に
よりシリコン膜のエッチング再現性が不安定であった。 【解決手段】金属膜７とシリコン膜６との界面に形成さ
れる変質膜を、Ｏ2ガスのＣＨＦ3ガスに対する含有率が
３０〜５００％の範囲の混合ガスを用いてシリコン膜６
のエッチング処理前に除去することで、異種膜間に形成
されエッチングを疎外する変質膜（金属膜の残さ、金属
膜のシリサイド化物、シリコン酸化膜等）を全て除去
し、上層の金属膜７のエッチング後に行う下層のシリコ
ン膜６のエッチングにおいて、スムーズで、均一性、選
択性の良いエッチングが可能となる。
膜をパターニングした後、異種膜間に形成される変質膜
は、上層膜の成膜条件及びその条件変動により、変質膜
の厚さ及び組成自体が変動し、異種膜間に形成される変
質膜は、上層膜のオーバーエッチング状態によっても、
変質膜の残存率が変動し、変質膜の厚さ、組成の変動に
よりシリコン膜のエッチング再現性が不安定であった。 【解決手段】金属膜７とシリコン膜６との界面に形成さ
れる変質膜を、Ｏ2ガスのＣＨＦ3ガスに対する含有率が
３０〜５００％の範囲の混合ガスを用いてシリコン膜６
のエッチング処理前に除去することで、異種膜間に形成
されエッチングを疎外する変質膜（金属膜の残さ、金属
膜のシリサイド化物、シリコン酸化膜等）を全て除去
し、上層の金属膜７のエッチング後に行う下層のシリコ
ン膜６のエッチングにおいて、スムーズで、均一性、選
択性の良いエッチングが可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
の製造方法、特に、薄膜トランジスタを構成するシリコ
ン膜及びその上の金属膜のエッチング方法に関するもの
である。
の製造方法、特に、薄膜トランジスタを構成するシリコ
ン膜及びその上の金属膜のエッチング方法に関するもの
である。
【０００２】
【従来の技術】液晶表示装置用アクティブマトリクスと
して薄膜トランジスタパネルが知られている。その製造
方法として、アモルファスシリコンを用いた逆スタガ構
造が有り、バックチャネルエッチ方式が、特開昭５６−
１３５９６８号公報、特開昭６０−４２８６８号公報等
に記載されている。この構造は、製造工程が少なくて済
み、かつ良好な特性が得やすい利点を有する。
して薄膜トランジスタパネルが知られている。その製造
方法として、アモルファスシリコンを用いた逆スタガ構
造が有り、バックチャネルエッチ方式が、特開昭５６−
１３５９６８号公報、特開昭６０−４２８６８号公報等
に記載されている。この構造は、製造工程が少なくて済
み、かつ良好な特性が得やすい利点を有する。
【０００３】上記技術では、バックチャネルエッチング
において、エッチングの基板内均一性や再現性について
は、配慮されていない。通常このバックチャネルエッチ
ングにおいては、前工程履歴、即ち、エッチング部に成
膜されていたソース・ドレイン用金属電極の成膜条件の
変動、又その金属膜のエッチング条件の変動の影響を大
きき受け、バックチャネルエッチングの均一性、再現性
も不安定であった。
において、エッチングの基板内均一性や再現性について
は、配慮されていない。通常このバックチャネルエッチ
ングにおいては、前工程履歴、即ち、エッチング部に成
膜されていたソース・ドレイン用金属電極の成膜条件の
変動、又その金属膜のエッチング条件の変動の影響を大
きき受け、バックチャネルエッチングの均一性、再現性
も不安定であった。
【０００４】その原因として、バックチャネルエッチン
グを疎外している物質、金属膜の残さ、金属膜のシリサ
イド化物、シリコン酸化膜の発生が考えられている。
グを疎外している物質、金属膜の残さ、金属膜のシリサ
イド化物、シリコン酸化膜の発生が考えられている。
【０００５】このバックチャネルエッチングを疎外して
いる物質の様子を、ＴＦＴのチャネル部を形成する前後
の製造工程について、ＴＦＴのチャネル部近傍の断面図
である図１２を用いて説明する。
いる物質の様子を、ＴＦＴのチャネル部を形成する前後
の製造工程について、ＴＦＴのチャネル部近傍の断面図
である図１２を用いて説明する。
【０００６】ガラス基板１０１の表面にはゲート電極１
０２、さらに、その上に、プラズマＣＶＤ法により、シ
リコン酸化膜（ＳｉＯ2）からなる絶縁膜１０３を約１
００ｎｍ、さらにその上に、シリコン窒化膜（ＳｉＮ
ｘ）からなる絶縁膜１０４を約３５０ｎｍ、アモルファ
スシリコン（ａ−Ｓｉ）薄膜１０５を約２００ｎｍ、ｎ
型アモルファスシリコン（ｎ+ａ−Ｓｉ）薄膜１０６を
約３０ｎｍの厚さに順次堆積する。更に、スパッタ法で
Ｃｒ膜を約１００ｎｍ形成する。
０２、さらに、その上に、プラズマＣＶＤ法により、シ
リコン酸化膜（ＳｉＯ2）からなる絶縁膜１０３を約１
００ｎｍ、さらにその上に、シリコン窒化膜（ＳｉＮ
ｘ）からなる絶縁膜１０４を約３５０ｎｍ、アモルファ
スシリコン（ａ−Ｓｉ）薄膜１０５を約２００ｎｍ、ｎ
型アモルファスシリコン（ｎ+ａ−Ｓｉ）薄膜１０６を
約３０ｎｍの厚さに順次堆積する。更に、スパッタ法で
Ｃｒ膜を約１００ｎｍ形成する。
【０００７】次に、フォトリソグラフィ法で形成したレ
ジストパターン１０８をマスクとして、Ｃｒ膜をパター
ニングしてＣｒ電極配線１０７を形成するが、このパタ
ーニングには、硝酸第２セリウムアンモニウム系エッチ
ング液のウェットエッチングを用いるか、又は、ドライ
エッチングを用いる。
ジストパターン１０８をマスクとして、Ｃｒ膜をパター
ニングしてＣｒ電極配線１０７を形成するが、このパタ
ーニングには、硝酸第２セリウムアンモニウム系エッチ
ング液のウェットエッチングを用いるか、又は、ドライ
エッチングを用いる。
【０００８】Ｃｒ電極配線１０７をセルフアライメント
に利用し、下層のｎ+ａ−Ｓｉ薄膜１０６の全膜厚及び
ａ−Ｓｉ薄膜１０５の一部である約２０ｎｍをドライエ
ッチングする場合に、ｎ+ａ−Ｓｉ薄膜１０６の露出表
面上のＣｒ残さ、シリサイド金属膜の残さ、シリコン酸
化膜等を除去せず、いきなりｎ+ａ−Ｓｉ薄膜１０６及
びａ−Ｓｉ薄膜１０５を、ＳＦ6／ＨＣｌガスを用いた
エッチング処理を行うと、ｎ+ａ−Ｓｉ薄膜１０６及び
ａ−Ｓｉ薄膜１０５をスムーズにエッチングすることが
出来ない。
に利用し、下層のｎ+ａ−Ｓｉ薄膜１０６の全膜厚及び
ａ−Ｓｉ薄膜１０５の一部である約２０ｎｍをドライエ
ッチングする場合に、ｎ+ａ−Ｓｉ薄膜１０６の露出表
面上のＣｒ残さ、シリサイド金属膜の残さ、シリコン酸
化膜等を除去せず、いきなりｎ+ａ−Ｓｉ薄膜１０６及
びａ−Ｓｉ薄膜１０５を、ＳＦ6／ＨＣｌガスを用いた
エッチング処理を行うと、ｎ+ａ−Ｓｉ薄膜１０６及び
ａ−Ｓｉ薄膜１０５をスムーズにエッチングすることが
出来ない。
【０００９】即ち、エッチング開始前にｎ+ａ−Ｓｉ薄
膜１０６の上に図１２（ａ）に示すように、多量の残さ
１１１が発生しており、ｎ+ａ−Ｓｉ薄膜１０６の表面
にこれらの変質膜が残存したままエッチングを行うと、
図１２（ｂ）に示すように、ピラー１１２状のエッチン
グが起こってしまう。
膜１０６の上に図１２（ａ）に示すように、多量の残さ
１１１が発生しており、ｎ+ａ−Ｓｉ薄膜１０６の表面
にこれらの変質膜が残存したままエッチングを行うと、
図１２（ｂ）に示すように、ピラー１１２状のエッチン
グが起こってしまう。
【００１０】
【発明が解決しようとする課題】このバックチャネルエ
ッチングの均一性、再現性を向上させる方法として、特
開平５−２８３４２７号公報及び特開平４−３５０９４
４号公報が提案されている。
ッチングの均一性、再現性を向上させる方法として、特
開平５−２８３４２７号公報及び特開平４−３５０９４
４号公報が提案されている。
【００１１】前者は、バックチャネルエッチングの前に
酸素（Ｏ2）プラズマ処理により金属残さを除去するも
のであるが、この処理の効果は、純粋に酸素（Ｏ2）プ
ラズマ処理による金属膜の酸化・除去という効果より
も、ソース・ドレイン電極金属のエッチングに引き続き
処理するために起る残留エッチングガスと酸素（Ｏ2）
の組み合わせによるプラズマ処理が起すもので有り、純
粋な酸素（Ｏ2）プラズマ処理による金属膜の酸化除去
レートはかなり小さいものであり、処理時間と共に残留
エッチングガスも減少する為、金属膜の酸化除去率は、
不安定である。
酸素（Ｏ2）プラズマ処理により金属残さを除去するも
のであるが、この処理の効果は、純粋に酸素（Ｏ2）プ
ラズマ処理による金属膜の酸化・除去という効果より
も、ソース・ドレイン電極金属のエッチングに引き続き
処理するために起る残留エッチングガスと酸素（Ｏ2）
の組み合わせによるプラズマ処理が起すもので有り、純
粋な酸素（Ｏ2）プラズマ処理による金属膜の酸化除去
レートはかなり小さいものであり、処理時間と共に残留
エッチングガスも減少する為、金属膜の酸化除去率は、
不安定である。
【００１２】更に、この例の場合、先に指摘したバック
チャネルエッチングを疎外している物質のうちシリコン
酸化膜は除去出来ず残さの除去としては不完全である。
チャネルエッチングを疎外している物質のうちシリコン
酸化膜は除去出来ず残さの除去としては不完全である。
【００１３】後者は、バックチャネルエッチング処理自
体のガスに、エッチングガスと８％以上の酸素を含むプ
ラズマによって処理する方法であるが、エッチングガス
の実施例として、ＣＦ4／Ｏ2＝２５／２（ｓｃｃｍ）以
上（この場合アモルファスシリコンと窒化膜のエッチン
グ選択性が小さくアモルファスシリコン以上に、窒化膜
のエッチングレートが大）等が示され、バックチャネル
部以外（ＴＦＴトランジスタのソース・ドレイン金属、
アモルファスシリコン以外の部分）の部分が通常、窒化
膜等の絶縁膜がむき出しの状態でバックチャネルエッチ
ングされることを考えると、この部分がエッチングされ
てしまい問題である。
体のガスに、エッチングガスと８％以上の酸素を含むプ
ラズマによって処理する方法であるが、エッチングガス
の実施例として、ＣＦ4／Ｏ2＝２５／２（ｓｃｃｍ）以
上（この場合アモルファスシリコンと窒化膜のエッチン
グ選択性が小さくアモルファスシリコン以上に、窒化膜
のエッチングレートが大）等が示され、バックチャネル
部以外（ＴＦＴトランジスタのソース・ドレイン金属、
アモルファスシリコン以外の部分）の部分が通常、窒化
膜等の絶縁膜がむき出しの状態でバックチャネルエッチ
ングされることを考えると、この部分がエッチングされ
てしまい問題である。
【００１４】又、実際ＦガスとＯ2ガスの混合ガスでバ
ックチャネルエッチングを行なうと、Ｆイオンのアモル
ファスシリコン中残存、及びアモルファスシリコン表面
の酸化により、バックチャネル部のリークが起り易い界
面が形成されると言う欠点があった。
ックチャネルエッチングを行なうと、Ｆイオンのアモル
ファスシリコン中残存、及びアモルファスシリコン表面
の酸化により、バックチャネル部のリークが起り易い界
面が形成されると言う欠点があった。
【００１５】又、両者は、ソース・ドレイン電極表面
を、その処理のダメージから保護する為、ソース・ドレ
インＰＲ（レジスト）有りの状態で行っても、Ｏ2プラ
ズマ、特にＣＦ4／Ｏ2プラズマ処理は、ＰＲ（レジス
ト）に対するダメージが大きく、処理時間と共に、変形
又は消滅し、ソース・ドレイン金属膜のダメージ保護に
役立たないと言う欠点も有った。
を、その処理のダメージから保護する為、ソース・ドレ
インＰＲ（レジスト）有りの状態で行っても、Ｏ2プラ
ズマ、特にＣＦ4／Ｏ2プラズマ処理は、ＰＲ（レジス
ト）に対するダメージが大きく、処理時間と共に、変形
又は消滅し、ソース・ドレイン金属膜のダメージ保護に
役立たないと言う欠点も有った。
【００１６】本発明の目的は、シリコン膜の上に金属膜
を堆積させ、金属膜をパターニングして薄膜トランジス
タのソース・ドレイン電極を含む金属配線を形成する薄
膜トランジスタの製造方法において、スムーズで、均一
性、選択性の良い薄膜トランジスタのバックチャネルの
形成方法を提供することにある。
を堆積させ、金属膜をパターニングして薄膜トランジス
タのソース・ドレイン電極を含む金属配線を形成する薄
膜トランジスタの製造方法において、スムーズで、均一
性、選択性の良い薄膜トランジスタのバックチャネルの
形成方法を提供することにある。
【００１７】
【課題を解決するための手段】本発明の第１の薄膜トラ
ンジスタの製造方法は、シリコン膜の上に堆積した金属
膜をパターニングして金属配線を形成し、前記金属配線
に覆われない前記シリコン膜を前記金属配線の端部に沿
ってエッチングする薄膜トランジスタの製造方法であっ
て、前記金属配線を形成する工程と前記金属配線に覆わ
れない前記シリコン膜を前記金属配線の端部に沿ってエ
ッチングする工程との間に、前記シリコン膜の表面に存
在する残留物を除去するために、ＣＨＦ3ガス及びＯ2ガ
スを含み、Ｏ2ガスのＣＨＦ3ガスに対する含有率が３０
〜５００％の範囲となる構成の混合ガスにより前記シリ
コン膜をエッチングすることを特徴とし、第１の薄膜ト
ランジスタの製造方法の一適用形態として、基板の上方
にシリコン膜及び金属膜を順次堆積し、前記金属膜をパ
ターニングして前記金属膜が少なくとも前記シリコン膜
の上において電極の両端部を構成すべく分離され、前記
電極間に露出した前記シリコン膜をその表面から前記電
極の端部に沿って一部除去して前記シリコン膜に前記電
極の端部に沿った凹部を形成する薄膜トランジスタの製
造方法であって、前記金属膜が少なくとも前記シリコン
膜の上において電極の両端部を構成すべく分離される工
程と前記電極間に露出した前記シリコン膜をその表面か
ら前記電極の端部に沿って一部除去して前記シリコン膜
に前記電極の端部に沿った凹部を形成する工程との間
に、前記シリコン膜の表面に存在する残留物を除去する
ために、ＣＨＦ3ガス及びＯ2ガスを含み、Ｏ2ガスのＣ
ＨＦ3ガスに対する含有率が３０〜５００％の範囲とな
る構成の混合ガスにより前記シリコン膜をエッチングす
ることを特徴とする、という形態が可能である。
ンジスタの製造方法は、シリコン膜の上に堆積した金属
膜をパターニングして金属配線を形成し、前記金属配線
に覆われない前記シリコン膜を前記金属配線の端部に沿
ってエッチングする薄膜トランジスタの製造方法であっ
て、前記金属配線を形成する工程と前記金属配線に覆わ
れない前記シリコン膜を前記金属配線の端部に沿ってエ
ッチングする工程との間に、前記シリコン膜の表面に存
在する残留物を除去するために、ＣＨＦ3ガス及びＯ2ガ
スを含み、Ｏ2ガスのＣＨＦ3ガスに対する含有率が３０
〜５００％の範囲となる構成の混合ガスにより前記シリ
コン膜をエッチングすることを特徴とし、第１の薄膜ト
ランジスタの製造方法の一適用形態として、基板の上方
にシリコン膜及び金属膜を順次堆積し、前記金属膜をパ
ターニングして前記金属膜が少なくとも前記シリコン膜
の上において電極の両端部を構成すべく分離され、前記
電極間に露出した前記シリコン膜をその表面から前記電
極の端部に沿って一部除去して前記シリコン膜に前記電
極の端部に沿った凹部を形成する薄膜トランジスタの製
造方法であって、前記金属膜が少なくとも前記シリコン
膜の上において電極の両端部を構成すべく分離される工
程と前記電極間に露出した前記シリコン膜をその表面か
ら前記電極の端部に沿って一部除去して前記シリコン膜
に前記電極の端部に沿った凹部を形成する工程との間
に、前記シリコン膜の表面に存在する残留物を除去する
ために、ＣＨＦ3ガス及びＯ2ガスを含み、Ｏ2ガスのＣ
ＨＦ3ガスに対する含有率が３０〜５００％の範囲とな
る構成の混合ガスにより前記シリコン膜をエッチングす
ることを特徴とする、という形態が可能である。
【００１８】上記第１の薄膜トランジスタの製造方法及
びその一適用形態の薄膜トランジスタの製造方法は、前
記金属膜をパターニングする工程が、前記金属膜の上方
に形成されたレジストパターンをマスクとして前記金属
膜をエッチング除去することにより行われる工程であっ
て、ＣＨＦ3ガス及びＯ2ガスを含み、Ｏ2ガスのＣＨＦ3
ガスに対する含有率が３０〜５００％の範囲となる構成
の混合ガスにより前記シリコン膜をエッチングする工程
が、前記金属膜の上方の前記レジストパターンを除去し
た状態、或いは、前記金属膜の上方に前記レジストパタ
ーンを有する状態にて行われる、という形態も採り得
る。
びその一適用形態の薄膜トランジスタの製造方法は、前
記金属膜をパターニングする工程が、前記金属膜の上方
に形成されたレジストパターンをマスクとして前記金属
膜をエッチング除去することにより行われる工程であっ
て、ＣＨＦ3ガス及びＯ2ガスを含み、Ｏ2ガスのＣＨＦ3
ガスに対する含有率が３０〜５００％の範囲となる構成
の混合ガスにより前記シリコン膜をエッチングする工程
が、前記金属膜の上方の前記レジストパターンを除去し
た状態、或いは、前記金属膜の上方に前記レジストパタ
ーンを有する状態にて行われる、という形態も採り得
る。
【００１９】また、上記第１の薄膜トランジスタの製造
方法及びその一適用形態の薄膜トランジスタの製造方法
において、前記混合ガスが、Ｏ2ガスのＣＨＦ3ガスに対
する含有率が８０〜３００％の範囲となる構成の混合ガ
スであり、前記混合ガスは、ＣＨＦ3ガス及びＯ2ガスに
Ｈｅガスを加えることにより構成される、という形態を
採る。
方法及びその一適用形態の薄膜トランジスタの製造方法
において、前記混合ガスが、Ｏ2ガスのＣＨＦ3ガスに対
する含有率が８０〜３００％の範囲となる構成の混合ガ
スであり、前記混合ガスは、ＣＨＦ3ガス及びＯ2ガスに
Ｈｅガスを加えることにより構成される、という形態を
採る。
【００２０】本発明の第２の薄膜トランジスタの製造方
法は、シリコン膜の上に堆積した金属膜をパターニング
して金属配線を形成し、前記金属配線に覆われない前記
シリコン膜を前記金属配線の端部に沿ってエッチングす
る薄膜トランジスタの製造方法であって、前記金属配線
に覆われない前記シリコン膜を前記金属配線の端部に沿
ってエッチングする工程が、前記金属配線に覆われない
前記シリコン膜をＣＨＦ3ガス及びＯ2ガスの混合ガスで
エッチングすることにより行われることを特徴とし、第
２の薄膜トランジスタの製造方法の一適用形態として、
基板の上方にシリコン膜及び金属膜を順次堆積し、前記
金属膜をパターニングして前記金属膜が少なくとも前記
シリコン膜の上において電極の両端部を構成すべく分離
され、前記電極間に露出した前記シリコン膜をその表面
から前記電極の端部に沿って一部除去して前記シリコン
膜に前記電極の端部に沿った凹部を形成する薄膜トラン
ジスタの製造方法であって、前記電極間に露出した前記
シリコン膜をその表面から前記電極の端部に沿って一部
除去して前記シリコン膜に前記電極の端部に沿った凹部
を形成する工程が、前記電極間に露出した前記シリコン
膜をＣＨＦ3ガス及びＯ2ガスの混合ガスでエッチングす
ることにより行われることを特徴とする、という形態を
採り得る。
法は、シリコン膜の上に堆積した金属膜をパターニング
して金属配線を形成し、前記金属配線に覆われない前記
シリコン膜を前記金属配線の端部に沿ってエッチングす
る薄膜トランジスタの製造方法であって、前記金属配線
に覆われない前記シリコン膜を前記金属配線の端部に沿
ってエッチングする工程が、前記金属配線に覆われない
前記シリコン膜をＣＨＦ3ガス及びＯ2ガスの混合ガスで
エッチングすることにより行われることを特徴とし、第
２の薄膜トランジスタの製造方法の一適用形態として、
基板の上方にシリコン膜及び金属膜を順次堆積し、前記
金属膜をパターニングして前記金属膜が少なくとも前記
シリコン膜の上において電極の両端部を構成すべく分離
され、前記電極間に露出した前記シリコン膜をその表面
から前記電極の端部に沿って一部除去して前記シリコン
膜に前記電極の端部に沿った凹部を形成する薄膜トラン
ジスタの製造方法であって、前記電極間に露出した前記
シリコン膜をその表面から前記電極の端部に沿って一部
除去して前記シリコン膜に前記電極の端部に沿った凹部
を形成する工程が、前記電極間に露出した前記シリコン
膜をＣＨＦ3ガス及びＯ2ガスの混合ガスでエッチングす
ることにより行われることを特徴とする、という形態を
採り得る。
【００２１】上記第２の薄膜トランジスタの製造方法及
びその一適用形態の薄膜トランジスタの製造方法は、前
記金属膜をパターニングする工程が、前記金属膜の上方
に形成されたレジストパターンをマスクとして前記金属
膜をエッチング除去することにより行われる工程であっ
て、前記シリコン膜をＣＨＦ3ガス及びＯ2ガスの混合ガ
スでエッチングする工程が、前記金属膜の上方の前記レ
ジストパターンを除去した状態、或いは、前記金属膜の
上方に前記レジストパターンを有する状態にて行われ
る、という形態も採り得る。
びその一適用形態の薄膜トランジスタの製造方法は、前
記金属膜をパターニングする工程が、前記金属膜の上方
に形成されたレジストパターンをマスクとして前記金属
膜をエッチング除去することにより行われる工程であっ
て、前記シリコン膜をＣＨＦ3ガス及びＯ2ガスの混合ガ
スでエッチングする工程が、前記金属膜の上方の前記レ
ジストパターンを除去した状態、或いは、前記金属膜の
上方に前記レジストパターンを有する状態にて行われ
る、という形態も採り得る。
【００２２】また、上記第２の薄膜トランジスタの製造
方法及びその一適用形態の薄膜トランジスタの製造方法
において、前記混合ガスは、Ｏ2ガスのＣＨＦ3ガスに対
する含有率が３０〜５００％の範囲となる構成の混合ガ
スであり、望ましくは、Ｏ2ガスのＣＨＦ3ガスに対する
含有率が８０〜３００％の範囲となる構成の混合ガスで
ある、というものである。
方法及びその一適用形態の薄膜トランジスタの製造方法
において、前記混合ガスは、Ｏ2ガスのＣＨＦ3ガスに対
する含有率が３０〜５００％の範囲となる構成の混合ガ
スであり、望ましくは、Ｏ2ガスのＣＨＦ3ガスに対する
含有率が８０〜３００％の範囲となる構成の混合ガスで
ある、というものである。
【００２３】上記第１、２の薄膜トランジスタの製造方
法において、前記混合ガスにより、前記シリコン膜をエ
ッチングする工程において、前記シリコン膜の他に絶縁
膜の表面が前記混合ガスに晒され、また、前記絶縁膜
は、シリコン窒化膜（ＳｉＮｘ）であり、さらに、前記
シリコン膜は、下から順にノンドープシリコン膜、ドー
プトシリコン膜からなり、という形態も可能である。
法において、前記混合ガスにより、前記シリコン膜をエ
ッチングする工程において、前記シリコン膜の他に絶縁
膜の表面が前記混合ガスに晒され、また、前記絶縁膜
は、シリコン窒化膜（ＳｉＮｘ）であり、さらに、前記
シリコン膜は、下から順にノンドープシリコン膜、ドー
プトシリコン膜からなり、という形態も可能である。
【００２４】最後に、上記第１、２の薄膜トランジスタ
の製造方法において、前記金属膜をパターニングする工
程が、前記金属膜の上に形成された透明導電膜のパター
ンに沿って前記金属膜をエッチングすることにより行わ
れ、又は、前記金属膜が、Ｃｒ膜、或いは、透明導電膜
である、という形態も採り得る。
の製造方法において、前記金属膜をパターニングする工
程が、前記金属膜の上に形成された透明導電膜のパター
ンに沿って前記金属膜をエッチングすることにより行わ
れ、又は、前記金属膜が、Ｃｒ膜、或いは、透明導電膜
である、という形態も採り得る。
【００２５】
【発明の実施の形態】本発明の実施形態の説明に入る前
に、本発明の特徴を簡記しておく。
に、本発明の特徴を簡記しておく。
【００２６】本発明の薄膜トランジスタの製造方法で
は、金属膜及びシリコン膜の積層膜に対する金属膜とシ
リコン膜の連続エッチングにおいて、上下層界面に形成
される変質膜をＣＨＦ3ガス及びＯ2ガスを含む混合ガス
を使用し、特にＯ2ガスの含有率がＣＨＦ3ガスに対し３
０〜５００％の混合ガスであることを特徴とする。
は、金属膜及びシリコン膜の積層膜に対する金属膜とシ
リコン膜の連続エッチングにおいて、上下層界面に形成
される変質膜をＣＨＦ3ガス及びＯ2ガスを含む混合ガス
を使用し、特にＯ2ガスの含有率がＣＨＦ3ガスに対し３
０〜５００％の混合ガスであることを特徴とする。
【００２７】この変質膜をエッチング除去するプロセス
を追加することで、金属膜とシリコン膜の積層膜のエッ
チングをスムーズで、均一性、再現性が良好な連続エッ
チングを可能にすることを特徴としている。
を追加することで、金属膜とシリコン膜の積層膜のエッ
チングをスムーズで、均一性、再現性が良好な連続エッ
チングを可能にすることを特徴としている。
【００２８】更に、そのドライエッチングプロセスにお
いて、エッチング時に露出している下層膜に対し変質膜
を選択的にエッチング除去するＲＦパワー、圧力条件を
採用することにより、変質膜のエッチング除去中に下層
シリコン膜も一部同時にエッチングすることを抑制（下
層シリコン膜の膜減り等が小さくなる。）すると、その
後の下層シリコン膜のエッチング時には、下層シリコン
膜に対して単独でエッチング量、均一性制御が可能とな
る。
いて、エッチング時に露出している下層膜に対し変質膜
を選択的にエッチング除去するＲＦパワー、圧力条件を
採用することにより、変質膜のエッチング除去中に下層
シリコン膜も一部同時にエッチングすることを抑制（下
層シリコン膜の膜減り等が小さくなる。）すると、その
後の下層シリコン膜のエッチング時には、下層シリコン
膜に対して単独でエッチング量、均一性制御が可能とな
る。
【００２９】積層膜の上層に用いる金属膜の例として、
Ｃｒ膜、透明導電膜等（以下、ＩＴＯ膜と呼ぶ。）
が挙げられる。この場合の変質膜としては、金属膜の残
さ、金属膜のシリサイド化物、シリコン酸化膜等が挙げ
られる。
Ｃｒ膜、透明導電膜等（以下、ＩＴＯ膜と呼ぶ。）
が挙げられる。この場合の変質膜としては、金属膜の残
さ、金属膜のシリサイド化物、シリコン酸化膜等が挙げ
られる。
【００３０】更に、フッ素系ガスとしてＣＨＦ3ガスを
使用する場合には、例えば、シリコン膜下のゲート絶縁
膜等を構成する窒化膜に対するエッチング選択性もとれ
るので、周辺に窒化膜が剥き出しのパターンで上記変質
膜のエッチング除去プロセスを行うことも出来る。
使用する場合には、例えば、シリコン膜下のゲート絶縁
膜等を構成する窒化膜に対するエッチング選択性もとれ
るので、周辺に窒化膜が剥き出しのパターンで上記変質
膜のエッチング除去プロセスを行うことも出来る。
【００３１】次に、本発明の第１の実施形態のシリコン
膜及び金属膜の積層膜エッチング方法について図１〜３
を用いて説明する。それぞれの図において、（ａ）は平
面図であり、（ｂ）は平面図（ａ）の切断線Ｘ−Ｘ’に
沿った断面図である。
膜及び金属膜の積層膜エッチング方法について図１〜３
を用いて説明する。それぞれの図において、（ａ）は平
面図であり、（ｂ）は平面図（ａ）の切断線Ｘ−Ｘ’に
沿った断面図である。
【００３２】最初に、ガラス基板１の表面に、ゲート電
極２となるアルミニウム膜をスパッタ成膜及びフォトリ
ソグラフィにより形成しておく。
極２となるアルミニウム膜をスパッタ成膜及びフォトリ
ソグラフィにより形成しておく。
【００３３】その上に、プラズマＣＶＤ法により、シリ
コン酸化膜（ＳｉＯ2）からなる絶縁膜３を約１００ｎ
ｍ、さらにその上に、シリコン窒化膜（ＳｉＮｘ）から
なる絶縁膜４を約３５０ｎｍ、アモルファスシリコン
（ａ−Ｓｉ）薄膜５を約２００ｎｍ、ｎ型アモルファス
シリコン（ｎ+ａ−Ｓｉ）薄膜６を約３０ｎｍの厚さに
順次堆積する。更に、スパッタ法でＣｒ膜７を約１００
ｎｍ形成する。
コン酸化膜（ＳｉＯ2）からなる絶縁膜３を約１００ｎ
ｍ、さらにその上に、シリコン窒化膜（ＳｉＮｘ）から
なる絶縁膜４を約３５０ｎｍ、アモルファスシリコン
（ａ−Ｓｉ）薄膜５を約２００ｎｍ、ｎ型アモルファス
シリコン（ｎ+ａ−Ｓｉ）薄膜６を約３０ｎｍの厚さに
順次堆積する。更に、スパッタ法でＣｒ膜７を約１００
ｎｍ形成する。
【００３４】次に、フォトリソグラフィ法で形成したレ
ジストパターン８をマスクとして、Ｃｒ膜をパターニン
グしてＣｒ電極配線７を形成するが、このパターニング
には、硝酸第２セリウムアンモニウム系エッチング液の
ウェットエッチングを用いるか、又は、Ｃｌ2／Ｏ2／Ｈ
ｅ＝１５０／３００／２００（ガス混合条件、単位：ｃ
ｃ／ｍｉｎ）、２０Ｐａ、１５００Ｗのプラズマ放電状
態でのドライエッチングを用いる（図１）。
ジストパターン８をマスクとして、Ｃｒ膜をパターニン
グしてＣｒ電極配線７を形成するが、このパターニング
には、硝酸第２セリウムアンモニウム系エッチング液の
ウェットエッチングを用いるか、又は、Ｃｌ2／Ｏ2／Ｈ
ｅ＝１５０／３００／２００（ガス混合条件、単位：ｃ
ｃ／ｍｉｎ）、２０Ｐａ、１５００Ｗのプラズマ放電状
態でのドライエッチングを用いる（図１）。
【００３５】その後更に、Ｃｒ電極配線７をセルフアラ
イメント用のマスクとして、ｎ+ａ−Ｓｉ薄膜６の全膜
厚及びａ−Ｓｉ薄膜５の一部である約２０ｎｍをドライ
エッチングにより除去する。この場合のエッチング処理
につき、以下に詳細に説明する。
イメント用のマスクとして、ｎ+ａ−Ｓｉ薄膜６の全膜
厚及びａ−Ｓｉ薄膜５の一部である約２０ｎｍをドライ
エッチングにより除去する。この場合のエッチング処理
につき、以下に詳細に説明する。
【００３６】まず、１ステップ目に、ｎ+ａ−Ｓｉ薄膜
６の露出表面上のＣｒ膜の残さ、シリサイド金属膜の残
さ、シリコン酸化膜等を除去する為、本発明の特徴であ
るＣＨＦ3ガス及びＯ2ガスを含む混合ガスを用い、以下
の条件にてエッチング処理する。 ガス：ＣＨＦ3／Ｏ2／Ｈｅ＝２００／２００／１００ｓ
ｃｃｍ 圧力：１０Ｐａ パワー：１０００Ｗ 処理時間：３０秒 なお、上記に示したＣＨＦ3ガス及びＯ2ガスの具体的な
ガス流量は、一例であって、筆者らの種々の実験から、
Ｏ2ガスのＣＨＦ3ガスに対する含有率が３０〜５００％
の範囲、さらに望ましくは、８０〜３００％の範囲の混
合ガスであれば、ｎ+ａ−Ｓｉ薄膜６の露出表面上の残
さを、上記混合ガスによるエッチングと同様に除去でき
ることが判明している。続いて、２ステップ目にｎ+ａ
−Ｓｉ薄膜６の全膜厚及びａ−Ｓｉ薄膜５の一部である
約２０ｎｍを除去するため、例として、 ガス：ＳＦ6／ＨＣｌ／Ｈｅ＝１５０／１５０／２００
ｓｃｃｍ 圧力：１０Ｐａ パワー：６００Ｗ 処理時間：３０秒 の条件にてエッチングする。
６の露出表面上のＣｒ膜の残さ、シリサイド金属膜の残
さ、シリコン酸化膜等を除去する為、本発明の特徴であ
るＣＨＦ3ガス及びＯ2ガスを含む混合ガスを用い、以下
の条件にてエッチング処理する。 ガス：ＣＨＦ3／Ｏ2／Ｈｅ＝２００／２００／１００ｓ
ｃｃｍ 圧力：１０Ｐａ パワー：１０００Ｗ 処理時間：３０秒 なお、上記に示したＣＨＦ3ガス及びＯ2ガスの具体的な
ガス流量は、一例であって、筆者らの種々の実験から、
Ｏ2ガスのＣＨＦ3ガスに対する含有率が３０〜５００％
の範囲、さらに望ましくは、８０〜３００％の範囲の混
合ガスであれば、ｎ+ａ−Ｓｉ薄膜６の露出表面上の残
さを、上記混合ガスによるエッチングと同様に除去でき
ることが判明している。続いて、２ステップ目にｎ+ａ
−Ｓｉ薄膜６の全膜厚及びａ−Ｓｉ薄膜５の一部である
約２０ｎｍを除去するため、例として、 ガス：ＳＦ6／ＨＣｌ／Ｈｅ＝１５０／１５０／２００
ｓｃｃｍ 圧力：１０Ｐａ パワー：６００Ｗ 処理時間：３０秒 の条件にてエッチングする。
【００３７】更に、レジストパターン８の剥離性を高め
る為、Ｏ2アッシング処理を施すが、例として、 ガス：Ｏ2＝３００ｓｃｃｍ 圧力：５０Ｐａ パワー：１０００Ｗ 処理時間：６０秒 の条件を用いる。その後、レジストパターン８をウェッ
ト剥離処理する。（図２）。
る為、Ｏ2アッシング処理を施すが、例として、 ガス：Ｏ2＝３００ｓｃｃｍ 圧力：５０Ｐａ パワー：１０００Ｗ 処理時間：６０秒 の条件を用いる。その後、レジストパターン８をウェッ
ト剥離処理する。（図２）。
【００３８】次に、再度フォトリソグラフィ法でレジス
トパターン１８を形成しａ−Ｓｉ薄膜５の残りを島状に
ドライエッチングすることによりＴＦＴを構成するシリ
コンアイランド１５を形成する。
トパターン１８を形成しａ−Ｓｉ薄膜５の残りを島状に
ドライエッチングすることによりＴＦＴを構成するシリ
コンアイランド１５を形成する。
【００３９】この時、レジストパターン１８は、Ｃｒ電
極配線７のソース・ドレイン電極１７間の電極間領域２
７（薄膜トランジスタのチャネル部）を少なくとも覆う
ように形成され（図中実線で示す）、レジストパターン
１８に覆われないａ−Ｓｉ薄膜５は、ソース・ドレイン
電極１７をマスクとしてエッチング除去される。ａ−Ｓ
ｉ薄膜５をエッチングする際に、ソース・ドレイン電極
１７がマスクとなるソース・ドレイン電極１７の領域
は、エッチングガスに晒されてダメージを少なからず受
けるため、このダメージを防ぐために、より望ましい形
で図中一点鎖線に示すような、ソース・ドレイン電極１
７、Ｃｒ電極配線７及び電極間領域２７（網目パターン
で示す）を完全に覆うレジストパターンを用いること
も、本実施形態の変形例として適用可能である。
極配線７のソース・ドレイン電極１７間の電極間領域２
７（薄膜トランジスタのチャネル部）を少なくとも覆う
ように形成され（図中実線で示す）、レジストパターン
１８に覆われないａ−Ｓｉ薄膜５は、ソース・ドレイン
電極１７をマスクとしてエッチング除去される。ａ−Ｓ
ｉ薄膜５をエッチングする際に、ソース・ドレイン電極
１７がマスクとなるソース・ドレイン電極１７の領域
は、エッチングガスに晒されてダメージを少なからず受
けるため、このダメージを防ぐために、より望ましい形
で図中一点鎖線に示すような、ソース・ドレイン電極１
７、Ｃｒ電極配線７及び電極間領域２７（網目パターン
で示す）を完全に覆うレジストパターンを用いること
も、本実施形態の変形例として適用可能である。
【００４０】このときのドライエッチング処理は、例え
ば、 ガス：ＳＦ6／ＨＣｌ／Ｈｅ＝１５０／１５０／２００
ｓｃｃｍ 圧力：１０Ｐａ パワー：１０００Ｗ 処理時間：１００秒 の条件にて行う（図３）。
ば、 ガス：ＳＦ6／ＨＣｌ／Ｈｅ＝１５０／１５０／２００
ｓｃｃｍ 圧力：１０Ｐａ パワー：１０００Ｗ 処理時間：１００秒 の条件にて行う（図３）。
【００４１】その後、レジストパターン１８をウェット
剥離処理し、さらに、プラズマＣＶＤ法でＳＩＮｘ膜を
成膜し、フォトエッチングプロセスによりパターンニン
グし、ＳＩＮｘ膜を保護膜とすることによりＴＦＴ部及
び金属Ｃｒ膜電極配線が形成される（図示省略）。
剥離処理し、さらに、プラズマＣＶＤ法でＳＩＮｘ膜を
成膜し、フォトエッチングプロセスによりパターンニン
グし、ＳＩＮｘ膜を保護膜とすることによりＴＦＴ部及
び金属Ｃｒ膜電極配線が形成される（図示省略）。
【００４２】本発明の第１の実施形態の効果として、ま
ず第一に、金属膜とシリコン膜との界面に形成される変
質膜を完全にエッチング除去するプロセスを、シリコン
膜（ａ−Ｓｉ薄膜５及びｎ+ａ−Ｓｉ薄膜６）のエッチ
ング処理前に、Ｏ2ガスのＣＨＦ3ガスに対する含有率が
３０〜５００％の範囲となる構成の混合ガスにより行う
ことで、異種膜間に形成されエッチングを疎外する変質
膜（金属膜の残さ、金属膜のシリサイド化物、シリコン
酸化膜等）が全て除去されるので、上層の金属膜のエッ
チング後に行う下層のシリコン膜のエッチングにおい
て、スムーズで、均一性の良いエッチングが可能とな
る。
ず第一に、金属膜とシリコン膜との界面に形成される変
質膜を完全にエッチング除去するプロセスを、シリコン
膜（ａ−Ｓｉ薄膜５及びｎ+ａ−Ｓｉ薄膜６）のエッチ
ング処理前に、Ｏ2ガスのＣＨＦ3ガスに対する含有率が
３０〜５００％の範囲となる構成の混合ガスにより行う
ことで、異種膜間に形成されエッチングを疎外する変質
膜（金属膜の残さ、金属膜のシリサイド化物、シリコン
酸化膜等）が全て除去されるので、上層の金属膜のエッ
チング後に行う下層のシリコン膜のエッチングにおい
て、スムーズで、均一性の良いエッチングが可能とな
る。
【００４３】次に、本発明の第２の実施形態の第１実施
例について、図４〜８を参照して説明する。図４〜６の
それぞれの図において、（ａ）は平面図であり、（ｂ）
は平面図（ａ）の切断線Ｙ−Ｙ’に沿った断面図であ
る。
例について、図４〜８を参照して説明する。図４〜６の
それぞれの図において、（ａ）は平面図であり、（ｂ）
は平面図（ａ）の切断線Ｙ−Ｙ’に沿った断面図であ
る。
【００４４】本実施形態のエッチング方法では、逆スタ
ガ構造のＴＦＴ製造工程を対象とするが、バックチャン
ネルエッチング前処理に、ソース・ドレイン電極となる
金属とオーミックシリコン層の界面に生成されエッチン
グの疎外要因となる変質膜、すなわち金属膜の残さ、金
属膜のシリサイド化物、シリコン酸化膜等を同時に除去
し、更に、エッチング対象でないシリコン窒化膜に対し
てはエッチング選択性持つエッチング処理として、ＣＨ
Ｆ3／Ｏ2ガス系で、Ｏ2ガスの含有率がＣＨＦ3に対し３
０〜５００％の範囲となる混合ガスを用いたドライエッ
チング処理を用いる。
ガ構造のＴＦＴ製造工程を対象とするが、バックチャン
ネルエッチング前処理に、ソース・ドレイン電極となる
金属とオーミックシリコン層の界面に生成されエッチン
グの疎外要因となる変質膜、すなわち金属膜の残さ、金
属膜のシリサイド化物、シリコン酸化膜等を同時に除去
し、更に、エッチング対象でないシリコン窒化膜に対し
てはエッチング選択性持つエッチング処理として、ＣＨ
Ｆ3／Ｏ2ガス系で、Ｏ2ガスの含有率がＣＨＦ3に対し３
０〜５００％の範囲となる混合ガスを用いたドライエッ
チング処理を用いる。
【００４５】このようにオーミックシリコン層表面のエ
ッチング疎外要因を除去した後のバックチャネルエッチ
ング処理では、エッチング均一性、再現性が向上する。
ッチング疎外要因を除去した後のバックチャネルエッチ
ング処理では、エッチング均一性、再現性が向上する。
【００４６】又、上記の混合ガスにおいて、特に、Ｏ2
ガスの含有率がＣＨＦ3に対し８０％以上含む混合ガス
を用いると、表面変質層を完全に除去出来、バックチャ
ネルエッチング処理が大幅に向上する。
ガスの含有率がＣＨＦ3に対し８０％以上含む混合ガス
を用いると、表面変質層を完全に除去出来、バックチャ
ネルエッチング処理が大幅に向上する。
【００４７】本実施形態の第１実施例では、以下の点で
従来例に比較し、利点が有る。
従来例に比較し、利点が有る。
【００４８】まず第一に、このＣＨＦ3ガスによる処理
の場合、他のフッ素系ガス（ＣＦ4、ＳＦ6等）使用の場
合に比較し、窒化膜のエッチング選択性が大きく、バッ
クチャネルエッチング時に、周辺にむき出しの窒化膜等
の絶縁膜は、エッチングされず周辺部に悪影響を及ぼさ
ないエッチングである点に効果が見いだされる。
の場合、他のフッ素系ガス（ＣＦ4、ＳＦ6等）使用の場
合に比較し、窒化膜のエッチング選択性が大きく、バッ
クチャネルエッチング時に、周辺にむき出しの窒化膜等
の絶縁膜は、エッチングされず周辺部に悪影響を及ぼさ
ないエッチングである点に効果が見いだされる。
【００４９】第二に、従来例のフッ素系ガス（ＣＦ4）
使用の場合には、バックチャネルエッチング処理中にソ
ース・ドレイン金属膜を保護するＰＲ（レジスト）膜の
エッチングが大きく、バックチャネルエッチング中にソ
ース・ドレイン金属膜がエッチングダメージを受け易い
という問題点があるが、ＣＨＦ3ガス使用の場合にはＰ
Ｒ膜に対する選択性（ＰＲ膜をエッチングしないエッチ
ング選択性）が大きく、ソース・ドレイン金属膜にエッ
チングダメージを及ぼさない点に効果が見いだされる。
使用の場合には、バックチャネルエッチング処理中にソ
ース・ドレイン金属膜を保護するＰＲ（レジスト）膜の
エッチングが大きく、バックチャネルエッチング中にソ
ース・ドレイン金属膜がエッチングダメージを受け易い
という問題点があるが、ＣＨＦ3ガス使用の場合にはＰ
Ｒ膜に対する選択性（ＰＲ膜をエッチングしないエッチ
ング選択性）が大きく、ソース・ドレイン金属膜にエッ
チングダメージを及ぼさない点に効果が見いだされる。
【００５０】以上２点が、従来の他のフッ素系ガス（Ｃ
Ｆ4、ＳＦ6等）使用の場合に比較し有利である。
Ｆ4、ＳＦ6等）使用の場合に比較し有利である。
【００５１】本実施形態の第１実施例のバックチャネル
エッチング処理工程前に、ＣＨＦ3／Ｏ2ガス系で、Ｏ2
ガスの含有率がＣＨＦ3に対し３０％以上含む混合ガス
を用いたドライエッチング処理する方法を用いた薄膜ト
ランジスタの製造方法について、図４〜６を用いて説明
する。それぞれの図において、（ａ）は平面図であり、
（ｂ）は平面図（ａ）の切断線Ｙ−Ｙ’に沿った断面図
である。
エッチング処理工程前に、ＣＨＦ3／Ｏ2ガス系で、Ｏ2
ガスの含有率がＣＨＦ3に対し３０％以上含む混合ガス
を用いたドライエッチング処理する方法を用いた薄膜ト
ランジスタの製造方法について、図４〜６を用いて説明
する。それぞれの図において、（ａ）は平面図であり、
（ｂ）は平面図（ａ）の切断線Ｙ−Ｙ’に沿った断面図
である。
【００５２】最初に、ガラス基板３１の表面に、ゲート
電極３２となるアルミニウム膜をスパッタ成膜及びフォ
トリソグラフィにより形成する。
電極３２となるアルミニウム膜をスパッタ成膜及びフォ
トリソグラフィにより形成する。
【００５３】その上にプラズマＣＶＤ法により、シリコ
ン酸化膜（ＳｉＯ2）からなる絶縁膜３３を約１００ｎ
ｍ、さらにその上に、シリコン窒化膜（ＳｉＮｘ）から
なる絶縁膜３４を約３５０ｎｍ、アモルファスシリコン
（ａ−Ｓｉ）薄膜を約２００ｎｍ、ｎ型アモルファスシ
リコン（ｎ+ａ−Ｓｉ）薄膜を約３０ｎｍの厚さに順次
堆積する。その後、ｎ+ａ−Ｓｉ薄膜とａ−Ｓｉ薄膜と
を同じマスクパターンでエッチングして、ａ−ＳｉＴＦ
Ｔの活性領域を島分離させ、ｎ+ａ−Ｓｉアイランド４
６及びａ−Ｓｉアイランド４５からなるアイランド５５
を形成する（図４）。
ン酸化膜（ＳｉＯ2）からなる絶縁膜３３を約１００ｎ
ｍ、さらにその上に、シリコン窒化膜（ＳｉＮｘ）から
なる絶縁膜３４を約３５０ｎｍ、アモルファスシリコン
（ａ−Ｓｉ）薄膜を約２００ｎｍ、ｎ型アモルファスシ
リコン（ｎ+ａ−Ｓｉ）薄膜を約３０ｎｍの厚さに順次
堆積する。その後、ｎ+ａ−Ｓｉ薄膜とａ−Ｓｉ薄膜と
を同じマスクパターンでエッチングして、ａ−ＳｉＴＦ
Ｔの活性領域を島分離させ、ｎ+ａ−Ｓｉアイランド４
６及びａ−Ｓｉアイランド４５からなるアイランド５５
を形成する（図４）。
【００５４】更に、スパッタ法でＣｒ膜を約１００ｎｍ
形成し、フォトリソグラフィ法で形成したレジストパタ
ーン４８をマスクとして、Ｃｒ膜をパターニングしてソ
ース・ドレイン電極配線４７を形成するが、このパター
ニングには、硝酸第２セリウムアンモニウム系エッチン
グ液のウェットエッチングを用いるか、又は、Ｃｌ2／
Ｏ2／Ｈｅ＝１５０／３００／２００（ガス混合条件、
単位：ｃｃ／ｍｉｎ）、２０Ｐａ、１５００Ｗのプラズ
マ放電状態でのドライエッチングを用いる（図５）。
形成し、フォトリソグラフィ法で形成したレジストパタ
ーン４８をマスクとして、Ｃｒ膜をパターニングしてソ
ース・ドレイン電極配線４７を形成するが、このパター
ニングには、硝酸第２セリウムアンモニウム系エッチン
グ液のウェットエッチングを用いるか、又は、Ｃｌ2／
Ｏ2／Ｈｅ＝１５０／３００／２００（ガス混合条件、
単位：ｃｃ／ｍｉｎ）、２０Ｐａ、１５００Ｗのプラズ
マ放電状態でのドライエッチングを用いる（図５）。
【００５５】更に、レジスト膜の剥離性を高める為、 ガス：Ｏ2＝３００ｓｃｃｍ 圧力：５０Ｐａ パワー：１０００Ｗ 処理時間：６０秒 の条件のＯ2アッシング処理を行なう。その後、レジス
トパターン４８をウェット剥離処理する。
トパターン４８をウェット剥離処理する。
【００５６】次に、ｎ+ａ−Ｓｉアイランド４６の露出
表面上の電極金属、シリサイド金属膜の残さ、シリコン
酸化膜等を除去する為、本実施形態の第１実施例の特徴
であるバックチャネル部のエッチング前処理として、Ｃ
ＨＦ3／Ｏ2を主に含むプラズマガス処理を行う。処理条
件は、 ガス：ＣＨＦ3／Ｏ2／Ｈｅ＝１００／１００／５０ｓｃ
ｃｍ 圧力：３０Ｐａ パワー：５００Ｗ 処理時間：２０秒 として、エッチング前処理した後、チャネル部のエッチ
ング処理を行う。チャネル部のエッチング処理条件とし
て、 ガス：ＳＦ6／Ｃｌ2＝５０／１００ｓｃｃｍ 圧力：３０Ｐａ パワー：５００Ｗ 処理時間：６０秒を用いる。
表面上の電極金属、シリサイド金属膜の残さ、シリコン
酸化膜等を除去する為、本実施形態の第１実施例の特徴
であるバックチャネル部のエッチング前処理として、Ｃ
ＨＦ3／Ｏ2を主に含むプラズマガス処理を行う。処理条
件は、 ガス：ＣＨＦ3／Ｏ2／Ｈｅ＝１００／１００／５０ｓｃ
ｃｍ 圧力：３０Ｐａ パワー：５００Ｗ 処理時間：２０秒 として、エッチング前処理した後、チャネル部のエッチ
ング処理を行う。チャネル部のエッチング処理条件とし
て、 ガス：ＳＦ6／Ｃｌ2＝５０／１００ｓｃｃｍ 圧力：３０Ｐａ パワー：５００Ｗ 処理時間：６０秒を用いる。
【００５７】ここまでの方法においては、ｎ+ａ−Ｓｉ
アイランド４６の露出表面上の残さと、ｎ+ａ−Ｓｉア
イランド４６の全膜厚及びａ−Ｓｉアイランド４５の一
部を除去するためにそれぞれガス条件の異なる２ステッ
プのエッチングにより行ったが、次のエッチング条件を
用いれば、ｎ+ａ−Ｓｉアイランド４６の露出表面上の
残さと、ｎ+ａ−Ｓｉアイランド４６の全膜厚及びａ−
Ｓｉアイランド４５の一部の合計１５０ｎｍとを一度に
エッチング処理及び除去して、チャネル部５８を形成す
ることも可能である。
アイランド４６の露出表面上の残さと、ｎ+ａ−Ｓｉア
イランド４６の全膜厚及びａ−Ｓｉアイランド４５の一
部を除去するためにそれぞれガス条件の異なる２ステッ
プのエッチングにより行ったが、次のエッチング条件を
用いれば、ｎ+ａ−Ｓｉアイランド４６の露出表面上の
残さと、ｎ+ａ−Ｓｉアイランド４６の全膜厚及びａ−
Ｓｉアイランド４５の一部の合計１５０ｎｍとを一度に
エッチング処理及び除去して、チャネル部５８を形成す
ることも可能である。
【００５８】さらに、この一度にエッチング処理及び除
去する方法は、後述する第２の実施形態の第２実施例の
ように、Ｃｒエッチング直後に行う場合についても、適
用できることは、言うまでもない。 ガス：ＣＨＦ3／Ｏ2＝１００／１００ｓｃｃｍ 圧力：３０Ｐａ パワー：５００Ｗ 処理時間：１００秒 上記に示したＣＨＦ3及びＯ2の具体的なガス流量は、一
例であって、筆者らの種々の実験から、Ｏ2ガスのＣＨ
Ｆ3ガスに対する含有率が３０〜５００％の範囲、より
望ましくは、８０〜３００％の範囲の混合ガスであれ
ば、同様に一度のエッチングにより、ｎ+ａ−Ｓｉアイ
ランド４６の露出表面上の残さと、ｎ+ａ−Ｓｉアイラ
ンド４６の全膜厚及びａ−Ｓｉアイランド４５の一部を
除去することが可能である。
去する方法は、後述する第２の実施形態の第２実施例の
ように、Ｃｒエッチング直後に行う場合についても、適
用できることは、言うまでもない。 ガス：ＣＨＦ3／Ｏ2＝１００／１００ｓｃｃｍ 圧力：３０Ｐａ パワー：５００Ｗ 処理時間：１００秒 上記に示したＣＨＦ3及びＯ2の具体的なガス流量は、一
例であって、筆者らの種々の実験から、Ｏ2ガスのＣＨ
Ｆ3ガスに対する含有率が３０〜５００％の範囲、より
望ましくは、８０〜３００％の範囲の混合ガスであれ
ば、同様に一度のエッチングにより、ｎ+ａ−Ｓｉアイ
ランド４６の露出表面上の残さと、ｎ+ａ−Ｓｉアイラ
ンド４６の全膜厚及びａ−Ｓｉアイランド４５の一部を
除去することが可能である。
【００５９】次に、第２の実施形態の第２実施例とし
て、ＣＨＦ3ガスとＣＨＦ3ガスに対して３０〜５００％
の範囲、より望ましくは、８０〜３００％の範囲の含有
率のＯ 2ガスを主として含む混合ガスプラズマで処理す
る方法をＣｒエッチング直後に行う場合について説明す
る。製造工程は第１実施例とほぼ同じなので、実施例１
の説明に用いた図４〜６を参照して説明する。
て、ＣＨＦ3ガスとＣＨＦ3ガスに対して３０〜５００％
の範囲、より望ましくは、８０〜３００％の範囲の含有
率のＯ 2ガスを主として含む混合ガスプラズマで処理す
る方法をＣｒエッチング直後に行う場合について説明す
る。製造工程は第１実施例とほぼ同じなので、実施例１
の説明に用いた図４〜６を参照して説明する。
【００６０】この場合、スパッタ法でＣｒ膜を形成した
後、ソース・ドレイン電極配線４７をウェットエッチン
グ又は、ドライエッチングで形成するところ（図５）ま
では第１実施例と同じであるが、その後レジスト膜の剥
離性を高める為のＯ2アッシング処理及び剥離処理を行
う前に、本実施例の特徴である処理として、ＣＨＦ3／
Ｏ2を主に含むプラズマガス処理を行う。処理条件は、 ガス：ＣＨＦ3／Ｏ2／Ｈｅ＝１００／１００／５０ｓｃ
ｃｍ 圧力：３０Ｐａ パワー：５００Ｗ 処理時間：２０〜６０秒 を用いる。これにより、ｎ+ａ−Ｓｉアイランド４６の
露出表面上の電極金属、シリサイド金属膜の残さ、シリ
コン酸化膜等を除去できる。
後、ソース・ドレイン電極配線４７をウェットエッチン
グ又は、ドライエッチングで形成するところ（図５）ま
では第１実施例と同じであるが、その後レジスト膜の剥
離性を高める為のＯ2アッシング処理及び剥離処理を行
う前に、本実施例の特徴である処理として、ＣＨＦ3／
Ｏ2を主に含むプラズマガス処理を行う。処理条件は、 ガス：ＣＨＦ3／Ｏ2／Ｈｅ＝１００／１００／５０ｓｃ
ｃｍ 圧力：３０Ｐａ パワー：５００Ｗ 処理時間：２０〜６０秒 を用いる。これにより、ｎ+ａ−Ｓｉアイランド４６の
露出表面上の電極金属、シリサイド金属膜の残さ、シリ
コン酸化膜等を除去できる。
【００６１】その後、レジスト膜の剥離性を高める為の
Ｏ2アッシング処理を行い、フォトレジストパターン４
８をウェット剥離処理する。
Ｏ2アッシング処理を行い、フォトレジストパターン４
８をウェット剥離処理する。
【００６２】この後のチャネル部のエッチング処理は、
条件として、 ガス：ＳＦ6／Ｃｌ2＝５０／１００ｓｃｃｍ 圧力：３０Ｐａ パワー：５００Ｗ 処理時間：６０秒 を用いる。これにより第１実施例同様に、ｎ+ａ−Ｓｉ
アイランド４６の全膜厚及びａ−Ｓｉアイランド４５の
一部の合計１５０ｎｍとをエッチング除去し、チャネル
部５８を形成する（図６）。
条件として、 ガス：ＳＦ6／Ｃｌ2＝５０／１００ｓｃｃｍ 圧力：３０Ｐａ パワー：５００Ｗ 処理時間：６０秒 を用いる。これにより第１実施例同様に、ｎ+ａ−Ｓｉ
アイランド４６の全膜厚及びａ−Ｓｉアイランド４５の
一部の合計１５０ｎｍとをエッチング除去し、チャネル
部５８を形成する（図６）。
【００６３】本実施形態の効果として、まず第一に、バ
ックチャネル部のエッチング前処理、又はバックチャネ
ルエッチング処理自体に、ＣＨＦ3／Ｏ2ガス系で、Ｏ2
ガスの含有率がＣＨＦ3ガスに対し３０〜５００％の範
囲、より望ましくは、８０〜３００％の範囲の混合ガス
を用いたドライエッチング処理を用いることで、ソース
・ドレイン電極となる金属とオーミックシリコン層の界
面に生成され、エッチングの疎外要因となる変質膜、す
なわち金属膜の残さ、金属膜のシリサイド化物、シリコ
ン酸化膜等を同時に除去するようにすることでオーミッ
クシリコン層表面のエッチング疎外要因をすべて除去し
た後又は同時にバックチャネルエッチング処理するよう
にしたので、バックチャネルエッチングの均一性、再現
性が飛躍的に向上する。
ックチャネル部のエッチング前処理、又はバックチャネ
ルエッチング処理自体に、ＣＨＦ3／Ｏ2ガス系で、Ｏ2
ガスの含有率がＣＨＦ3ガスに対し３０〜５００％の範
囲、より望ましくは、８０〜３００％の範囲の混合ガス
を用いたドライエッチング処理を用いることで、ソース
・ドレイン電極となる金属とオーミックシリコン層の界
面に生成され、エッチングの疎外要因となる変質膜、す
なわち金属膜の残さ、金属膜のシリサイド化物、シリコ
ン酸化膜等を同時に除去するようにすることでオーミッ
クシリコン層表面のエッチング疎外要因をすべて除去し
た後又は同時にバックチャネルエッチング処理するよう
にしたので、バックチャネルエッチングの均一性、再現
性が飛躍的に向上する。
【００６４】図７に、本実施形態のバックチャネルエッ
チング前処理に、ＣＨＦ3／Ｏ2ガス系で、Ｏ2ガスの含
有率がＣＨＦ3ガスに対し１００％含む混合ガス（すな
わちＣＨＦ3／Ｏ2／Ｈｅ＝１００／１００／５０ｓｃｃ
ｍ）を用いたドライエッチング処理を行った場合と行わ
なかった場合のチャネルエッチング時間とエッチング量
の関係を示す。
チング前処理に、ＣＨＦ3／Ｏ2ガス系で、Ｏ2ガスの含
有率がＣＨＦ3ガスに対し１００％含む混合ガス（すな
わちＣＨＦ3／Ｏ2／Ｈｅ＝１００／１００／５０ｓｃｃ
ｍ）を用いたドライエッチング処理を行った場合と行わ
なかった場合のチャネルエッチング時間とエッチング量
の関係を示す。
【００６５】また、図８に、本実施形態のバックチャネ
ルエッチング前処理に、ＣＨＦ3／Ｏ2ガス系で、Ｏ2ガ
スの含有率がＣＨＦ3ガスに対し１００％含む混合ガス
（すなわちＣＨＦ3／Ｏ2／Ｈｅ＝１００／１００／５０
ｓｃｃｍ）を用いたドライエッチング処理を行った場合
と行わなかった場合のチャネルエッチング時間とチャネ
ルにおけるエッチング均一性を示す。
ルエッチング前処理に、ＣＨＦ3／Ｏ2ガス系で、Ｏ2ガ
スの含有率がＣＨＦ3ガスに対し１００％含む混合ガス
（すなわちＣＨＦ3／Ｏ2／Ｈｅ＝１００／１００／５０
ｓｃｃｍ）を用いたドライエッチング処理を行った場合
と行わなかった場合のチャネルエッチング時間とチャネ
ルにおけるエッチング均一性を示す。
【００６６】第二の効果として、本実施形態の処理に使
用するフッ素系ガスとして、ＣＦ4、ＳＦ6等ではなく、
ＣＨＦ3ガスを選択することにより、バックチャネルエ
ッチング時にエッチング対象で無い周辺部のシリコン窒
化膜に対しては高いエッチング選択性を持たせることが
出来るので、周辺部に悪影響、ダメージを与えないチャ
ネル部のみの選択的処理が可能である。ＣＦ4、ＳＦ6等
を用いた場合には、この選択性がなく、周辺部に大きく
悪影響、ダメージを与え、ＴＦＴ特性、素子性能（絶縁
膜耐圧等）が劣化する問題が起きる。
用するフッ素系ガスとして、ＣＦ4、ＳＦ6等ではなく、
ＣＨＦ3ガスを選択することにより、バックチャネルエ
ッチング時にエッチング対象で無い周辺部のシリコン窒
化膜に対しては高いエッチング選択性を持たせることが
出来るので、周辺部に悪影響、ダメージを与えないチャ
ネル部のみの選択的処理が可能である。ＣＦ4、ＳＦ6等
を用いた場合には、この選択性がなく、周辺部に大きく
悪影響、ダメージを与え、ＴＦＴ特性、素子性能（絶縁
膜耐圧等）が劣化する問題が起きる。
【００６７】次に、本発明の第３の実施形態について、
図９〜１１を参照して説明する。それぞれの図におい
て、（ａ）は平面図であり、（ｂ）は平面図（ａ）の切
断線Ｚ−Ｚ’に沿った断面図である。
図９〜１１を参照して説明する。それぞれの図におい
て、（ａ）は平面図であり、（ｂ）は平面図（ａ）の切
断線Ｚ−Ｚ’に沿った断面図である。
【００６８】最初に、ガラス基板６１の表面に、ゲート
電極６２となるアルミニウム膜をスパッタ成膜及びフォ
トリソグラフィにより形成する。
電極６２となるアルミニウム膜をスパッタ成膜及びフォ
トリソグラフィにより形成する。
【００６９】その上に、プラズマＣＶＤ法により、シリ
コン酸化膜（ＳｉＯ2）からなる絶縁膜６３を約１００
ｎｍ、さらにその上に、シリコン窒化膜（ＳｉＮｘ）か
らなる絶縁膜６４を約３５０ｎｍ、アモルファスシリコ
ン（ａ−Ｓｉ）薄膜６５を約２００ｎｍ、ｎ型アモルフ
ァスシリコン（ｎ+ａ−Ｓｉ）薄膜６６を約３０ｎｍの
厚さに順次堆積する。更に、スパッタ法でＣｒ膜を約１
００ｎｍ形成する。
コン酸化膜（ＳｉＯ2）からなる絶縁膜６３を約１００
ｎｍ、さらにその上に、シリコン窒化膜（ＳｉＮｘ）か
らなる絶縁膜６４を約３５０ｎｍ、アモルファスシリコ
ン（ａ−Ｓｉ）薄膜６５を約２００ｎｍ、ｎ型アモルフ
ァスシリコン（ｎ+ａ−Ｓｉ）薄膜６６を約３０ｎｍの
厚さに順次堆積する。更に、スパッタ法でＣｒ膜を約１
００ｎｍ形成する。
【００７０】次に、フォトリソグラフィ法で形成したレ
ジストパターン６８をマスクとして、Ｃｒ膜、ｎ+ａ−
Ｓｉ薄膜６６、ａ−Ｓｉ薄膜６５を順次エッチング除去
して上から順にＣｒ膜アイランド７７、ｎ+ａ−Ｓｉア
イランド７６、ａ−Ｓｉアイランド７５からなるアイラ
ンド８５を形成するが、このパターニングには、硝酸第
２セリウムアンモニウム系エッチング液のウェットエッ
チングを用いるか、又は、Ｃｌ2／Ｏ2／Ｈｅ＝１５０／
３００／２００（ガス混合条件、単位：ｃｃ／ｍｉ
ｎ）、２０Ｐａ、１５００Ｗのプラズマ放電状態でのド
ライエッチングを用いる（図９）。
ジストパターン６８をマスクとして、Ｃｒ膜、ｎ+ａ−
Ｓｉ薄膜６６、ａ−Ｓｉ薄膜６５を順次エッチング除去
して上から順にＣｒ膜アイランド７７、ｎ+ａ−Ｓｉア
イランド７６、ａ−Ｓｉアイランド７５からなるアイラ
ンド８５を形成するが、このパターニングには、硝酸第
２セリウムアンモニウム系エッチング液のウェットエッ
チングを用いるか、又は、Ｃｌ2／Ｏ2／Ｈｅ＝１５０／
３００／２００（ガス混合条件、単位：ｃｃ／ｍｉ
ｎ）、２０Ｐａ、１５００Ｗのプラズマ放電状態でのド
ライエッチングを用いる（図９）。
【００７１】その後、レジストパターン６８をウェット
剥離処理する。続いて、スパッタ法でＩＴＯ膜を形成し
た後、再度レジストパターン７８を用いてＩＴＯ膜パタ
ーン７９を形成する（図１０）。
剥離処理する。続いて、スパッタ法でＩＴＯ膜を形成し
た後、再度レジストパターン７８を用いてＩＴＯ膜パタ
ーン７９を形成する（図１０）。
【００７２】更に、そのＩＴＯ膜パターン７９をセルフ
アライメントマスクに利用して、下層のＣｒ膜アイラン
ド７７をパターニングして、Ｃｒ電極配線を形成する
が、このパターニングには、硝酸第２セリウムアンモニ
ウム系エッチング液のウェットエッチングを用いるか、
又は、Ｃｌ2／Ｏ2／Ｈｅ＝１５０／３００／２００（ガ
ス混合条件、単位：ｃｃ／ｍｉｎ）、２０Ｐａ、１５０
０Ｗのプラズマ放電状態でのドライエッチングを用い
る。Ｃｒ電極配線は、ＴＦＴ部のａ−Ｓｉアイランド７
７の上においては、ソース・ドレイン電極８７を構成す
る。
アライメントマスクに利用して、下層のＣｒ膜アイラン
ド７７をパターニングして、Ｃｒ電極配線を形成する
が、このパターニングには、硝酸第２セリウムアンモニ
ウム系エッチング液のウェットエッチングを用いるか、
又は、Ｃｌ2／Ｏ2／Ｈｅ＝１５０／３００／２００（ガ
ス混合条件、単位：ｃｃ／ｍｉｎ）、２０Ｐａ、１５０
０Ｗのプラズマ放電状態でのドライエッチングを用い
る。Ｃｒ電極配線は、ＴＦＴ部のａ−Ｓｉアイランド７
７の上においては、ソース・ドレイン電極８７を構成す
る。
【００７３】更に、そのソース・ドレイン電極８７をセ
ルフアライメントに利用し、下層のｎ+ａ−Ｓｉアイラ
ンド７６の全膜厚及びａ−Ｓｉアイランド７７の一部を
ドライエッチングすることによりＴＦＴのチャネル部８
８を形成する。
ルフアライメントに利用し、下層のｎ+ａ−Ｓｉアイラ
ンド７６の全膜厚及びａ−Ｓｉアイランド７７の一部を
ドライエッチングすることによりＴＦＴのチャネル部８
８を形成する。
【００７４】このチャネル部８８を形成する際のエッチ
ング処理時には、１ステップ目に、例えば、 ガス：ＣＨＦ3／Ｏ2／Ｈｅ＝１８０／１８０／１００ｓ
ｃｃｍ 圧力：１０Ｐａ パワー：１０００Ｗ 処理時間：２０秒 の条件を用い、２ステップ目に、例えば、 ガス：ＳＦ6／ＨＣｌ／Ｈｅ＝１５０／１５０／２００
ｓｃｃｍ 圧力：１０Ｐａ パワー：１０００Ｗ 処理時間：３０秒 の条件を用いる。その後、レジストパターン７８をウェ
ット剥離処理する（図１１）。
ング処理時には、１ステップ目に、例えば、 ガス：ＣＨＦ3／Ｏ2／Ｈｅ＝１８０／１８０／１００ｓ
ｃｃｍ 圧力：１０Ｐａ パワー：１０００Ｗ 処理時間：２０秒 の条件を用い、２ステップ目に、例えば、 ガス：ＳＦ6／ＨＣｌ／Ｈｅ＝１５０／１５０／２００
ｓｃｃｍ 圧力：１０Ｐａ パワー：１０００Ｗ 処理時間：３０秒 の条件を用いる。その後、レジストパターン７８をウェ
ット剥離処理する（図１１）。
【００７５】さらに、プラズマＣＶＤ法でＳＩＮｘ膜を
成膜し、フォトエッチングプロセスによりパターンニン
グし、ＳＩＮｘ膜を保護膜とすることによりＴＦＴ部及
び金属Ｃｒ膜電極配線が形成される（図示省略）。
成膜し、フォトエッチングプロセスによりパターンニン
グし、ＳＩＮｘ膜を保護膜とすることによりＴＦＴ部及
び金属Ｃｒ膜電極配線が形成される（図示省略）。
【００７６】このように、Ｃｒ膜の上にＩＴＯ膜を積層
した構造に対しても、ＣＨＦ3／Ｏ2ガス系の混合ガスを
用いて、Ｃｒ電極配線形成後にｎ+ａ−Ｓｉ薄膜の表面
の残さを除去することにより、下層のシリコン膜のエッ
チングにおいて、スムーズで、均一性の良いエッチング
が可能となる。
した構造に対しても、ＣＨＦ3／Ｏ2ガス系の混合ガスを
用いて、Ｃｒ電極配線形成後にｎ+ａ−Ｓｉ薄膜の表面
の残さを除去することにより、下層のシリコン膜のエッ
チングにおいて、スムーズで、均一性の良いエッチング
が可能となる。
【００７７】この第３の実施形態の、金属膜の上にＩＴ
Ｏ膜を積層した構造において、パターニングしたＩＴＯ
膜をマスクとして金属膜及びその下のシリコン膜をエッ
チングする方法を、既に説明した第１、２の実施形態の
構造に対しても適用できることは勿論であり、第１、２
の実施形態における金属膜及びその下のシリコン膜をエ
ッチングする方法を、金属膜の上のパターニングされた
ＩＴＯ膜をマスクとして金属膜及びその下のシリコン膜
をエッチングする方法に置き換えることの出来る製造方
法であれば、本発明の第１、２の実施形態の変形例とし
てのエッチング方法として採用できることは、言うまで
もない。
Ｏ膜を積層した構造において、パターニングしたＩＴＯ
膜をマスクとして金属膜及びその下のシリコン膜をエッ
チングする方法を、既に説明した第１、２の実施形態の
構造に対しても適用できることは勿論であり、第１、２
の実施形態における金属膜及びその下のシリコン膜をエ
ッチングする方法を、金属膜の上のパターニングされた
ＩＴＯ膜をマスクとして金属膜及びその下のシリコン膜
をエッチングする方法に置き換えることの出来る製造方
法であれば、本発明の第１、２の実施形態の変形例とし
てのエッチング方法として採用できることは、言うまで
もない。
【００７８】最後に、上述した種々の本発明の実施形態
及び実施例は、それらを互いに組み合わせて種々の本発
明の別の実施形態とすることも可能であることは言うま
でもないことである。
及び実施例は、それらを互いに組み合わせて種々の本発
明の別の実施形態とすることも可能であることは言うま
でもないことである。
【００７９】
【発明の効果】上述のように、本発明の薄膜トランジス
タの製造方法によれば、シリコン膜及び金属膜の積層膜
に対して、金属膜をパターニングした後、金属膜とシリ
コン膜との界面に形成される変質膜を完全にエッチング
除去するプロセスを、シリコン膜のエッチング処理前
に、ＣＨＦ3／Ｏ2ガス系で、Ｏ2ガスの含有率がＣＨＦ3
に対し３０〜５００％の範囲、より望ましくは、８０〜
３００％の範囲となる混合ガスを用いてエッチングする
ことにより、異種膜間に形成されエッチングを疎外する
変質膜（金属膜の残さ、金属膜のシリサイド化物、シリ
コン酸化膜等）が全て除去され、上層の金属膜のエッチ
ング後に行う下層のシリコン膜のエッチングにおいて、
スムーズで、均一性、選択性の良いエッチングが可能と
なる。
タの製造方法によれば、シリコン膜及び金属膜の積層膜
に対して、金属膜をパターニングした後、金属膜とシリ
コン膜との界面に形成される変質膜を完全にエッチング
除去するプロセスを、シリコン膜のエッチング処理前
に、ＣＨＦ3／Ｏ2ガス系で、Ｏ2ガスの含有率がＣＨＦ3
に対し３０〜５００％の範囲、より望ましくは、８０〜
３００％の範囲となる混合ガスを用いてエッチングする
ことにより、異種膜間に形成されエッチングを疎外する
変質膜（金属膜の残さ、金属膜のシリサイド化物、シリ
コン酸化膜等）が全て除去され、上層の金属膜のエッチ
ング後に行う下層のシリコン膜のエッチングにおいて、
スムーズで、均一性、選択性の良いエッチングが可能と
なる。
【図１】本発明の第１の実施形態の薄膜トランジスタの
製造方法を製造工程順に示す平面図及び断面図である。
製造方法を製造工程順に示す平面図及び断面図である。
【図２】図１に続く製造工程を示す平面図及び断面図で
ある。
ある。
【図３】図２に続く製造工程を示す平面図及び断面図で
ある。
ある。
【図４】本発明の第２の実施形態の薄膜トランジスタの
製造方法を製造工程順に示す平面図及び断面図である。
製造方法を製造工程順に示す平面図及び断面図である。
【図５】図４に続く製造工程を示す平面図及び断面図で
ある。
ある。
【図６】図５に続く製造工程を示す平面図及び断面図で
ある。
ある。
【図７】本発明の第２の実施形態の効果を、チャネルエ
ッチング量のエッチング時間依存性により示すグラフで
ある。
ッチング量のエッチング時間依存性により示すグラフで
ある。
【図８】本発明の第２の実施形態の効果を、チャネルに
おけるエッチング均一性のエッチング時間依存性により
示すグラフである。
おけるエッチング均一性のエッチング時間依存性により
示すグラフである。
【図９】本発明の第３の実施形態の薄膜トランジスタの
製造方法を工程順に示す平面図及び断面図である。
製造方法を工程順に示す平面図及び断面図である。
【図１０】図９に続く製造工程を示す平面図及び断面図
である。
である。
【図１１】図１０に続く製造工程を示す平面図及び断面
図である。
図である。
【図１２】従来の薄膜トランジスタの製造方法の問題と
なる製造工程を示す断面図である。
なる製造工程を示す断面図である。
１、３１、６１、１０１ ガラス基板 ２、３２、６２、１０２ ゲート電極 ３、４、３３、３４、６３、６４、１０３、１０４
絶縁膜 ５ ａ−Ｓｉ膜 ６ ｎ+ａ−Ｓｉ膜 ７、１０７ Ｃｒ電極配線 ８、１８、３８、４８、６８、７８、１０８ レジス
トパターン １５ シリコンアイランド １７、４７、８７ ソース・ドレイン電極配線 ２７ 電極間領域 ４５、７５ ａ−Ｓｉアイランド ４６、７６ ｎ+ａ−Ｓｉアイランド ５５、８５ アイランド ５８、８８ チャネル部 ７７ Ｃｒ膜アイランド ７９ ＩＴＯ膜パターン ８７ ソース・ドレイン電極 １１１ 残さ １１２ ピラー
絶縁膜 ５ ａ−Ｓｉ膜 ６ ｎ+ａ−Ｓｉ膜 ７、１０７ Ｃｒ電極配線 ８、１８、３８、４８、６８、７８、１０８ レジス
トパターン １５ シリコンアイランド １７、４７、８７ ソース・ドレイン電極配線 ２７ 電極間領域 ４５、７５ ａ−Ｓｉアイランド ４６、７６ ｎ+ａ−Ｓｉアイランド ５５、８５ アイランド ５８、８８ チャネル部 ７７ Ｃｒ膜アイランド ７９ ＩＴＯ膜パターン ８７ ソース・ドレイン電極 １１１ 残さ １１２ ピラー
フロントページの続き Ｆターム(参考） 5F004 AA01 AA02 BB13 DA16 DA18 DA22 DA26 DA29 DB01 DB03 DB15 EA01 EA07 EA10 EB02 5F110 AA26 AA30 BB01 CC07 DD02 EE03 EE44 FF02 FF03 FF09 FF30 GG02 GG15 GG24 GG45 HK04 HK07 HK09 HK21 HK22 HK33 HK34 NN02 NN24 NN35 QQ04 QQ30
Claims (17)
- 【請求項１】 シリコン膜の上に堆積した金属膜をパタ
ーニングして金属配線を形成し、前記金属配線に覆われ
ない前記シリコン膜を前記金属配線の端部に沿ってエッ
チングする薄膜トランジスタの製造方法であって、前記
金属配線を形成する工程と前記金属配線に覆われない前
記シリコン膜を前記金属配線の端部に沿ってエッチング
する工程との間に、前記シリコン膜の表面に存在する残
留物を除去するために、ＣＨＦ3ガス及びＯ2ガスを含
み、Ｏ2ガスのＣＨＦ3ガスに対する含有率が３０〜５０
０％の範囲となる構成の混合ガスにより前記シリコン膜
をエッチングすることを特徴とする薄膜トランジスタの
製造方法。 - 【請求項２】 基板の上方にシリコン膜及び金属膜を順
次堆積し、前記金属膜をパターニングして前記金属膜が
少なくとも前記シリコン膜の上において電極の両端部を
構成すべく分離され、前記電極間に露出した前記シリコ
ン膜をその表面から前記電極の端部に沿って一部除去し
て前記シリコン膜に前記電極の端部に沿った凹部を形成
する薄膜トランジスタの製造方法であって、前記金属膜
が少なくとも前記シリコン膜の上において電極の両端部
を構成すべく分離される工程と前記電極間に露出した前
記シリコン膜をその表面から前記電極の端部に沿って一
部除去して前記シリコン膜に前記電極の端部に沿った凹
部を形成する工程との間に、前記シリコン膜の表面に存
在する残留物を除去するために、ＣＨＦ3ガス及びＯ2ガ
スを含み、Ｏ2ガスのＣＨＦ3ガスに対する含有率が３０
〜５００％の範囲となる構成の混合ガスにより前記シリ
コン膜をエッチングすることを特徴とする薄膜トランジ
スタの製造方法。 - 【請求項３】 前記シリコン膜の上に堆積した金属膜を
パターニングして金属配線を形成する工程が、前記金属
膜の上方に形成されたレジストパターンをマスクとして
前記金属膜をエッチング除去することにより行われる工
程であって、前記シリコン膜の表面に存在する残留物を
除去するために、ＣＨＦ3ガス及びＯ2ガスを含み、Ｏ2
ガスのＣＨＦ3ガスに対する含有率が３０〜５００％の
範囲となる構成の混合ガスにより前記シリコン膜をエッ
チングする工程が、前記金属膜の上方の前記レジストパ
ターンを除去した状態、或いは、前記金属膜の上方に前
記レジストパターンを有する状態にて行われる請求項１
記載の薄膜トランジスタの製造方法。 - 【請求項４】 前記金属膜をパターニングして前記金属
膜が少なくとも前記シリコン膜の上において電極の両端
部を構成すべく分離される工程が、前記金属膜の上方に
形成されたレジストパターンをマスクとして前記金属膜
をエッチング除去することにより行われる工程であっ
て、前記シリコン膜の表面に存在する残留物を除去する
ために、ＣＨＦ3ガス及びＯ2ガスを含み、Ｏ2ガスのＣ
ＨＦ3ガスに対する含有率が３０〜５００％の範囲とな
る構成の混合ガスにより前記シリコン膜をエッチングす
る工程が、前記金属膜の上方の前記レジストパターンを
除去した状態、或いは、前記金属膜の上方に前記レジス
トパターンを有する状態にて行われる請求項２記載の薄
膜トランジスタの製造方法。 - 【請求項５】 前記混合ガスが、Ｏ2ガスのＣＨＦ3ガス
に対する含有率が８０〜３００％の範囲となる構成の混
合ガスである請求項１、２、３又は４記載の薄膜トラン
ジスタの製造方法。 - 【請求項６】 前記混合ガスは、ＣＨＦ3ガス及びＯ2ガ
スにＨｅガスを加えることにより構成される請求項１、
２、３、４又は５記載の薄膜トランジスタの製造方法。 - 【請求項７】 シリコン膜の上に堆積した金属膜をパタ
ーニングして金属配線を形成し、前記金属配線に覆われ
ない前記シリコン膜を前記金属配線の端部に沿ってエッ
チングする薄膜トランジスタの製造方法であって、前記
金属配線に覆われない前記シリコン膜を前記金属配線の
端部に沿ってエッチングする工程が、前記金属配線に覆
われない前記シリコン膜をＣＨＦ3ガス及びＯ2ガスの混
合ガスでエッチングすることにより行われることを特徴
とする薄膜トランジスタの製造方法。 - 【請求項８】 基板の上方にシリコン膜及び金属膜を順
次堆積し、前記金属膜をパターニングして前記金属膜が
少なくとも前記シリコン膜の上において電極の両端部を
構成すべく分離され、前記電極間に露出した前記シリコ
ン膜をその表面から前記電極の端部に沿って一部除去し
て前記シリコン膜に前記電極の端部に沿った凹部を形成
する薄膜トランジスタの製造方法であって、前記電極間
に露出した前記シリコン膜をその表面から前記電極の端
部に沿って一部除去して前記シリコン膜に前記電極の端
部に沿った凹部を形成する工程が、前記電極間に露出し
た前記シリコン膜をＣＨＦ3ガス及びＯ2ガスの混合ガス
でエッチングすることにより行われることを特徴とする
薄膜トランジスタの製造方法。 - 【請求項９】 前記シリコン膜の上に堆積した金属膜を
パターニングして金属配線を形成する工程が、前記金属
膜の上方に形成されたレジストパターンをマスクとして
前記金属膜をエッチング除去することにより行われる工
程であって、前記金属配線に覆われない前記シリコン膜
を前記金属配線の端部に沿ってエッチングする工程が、
前記金属膜の上方の前記レジストパターンを除去した状
態、或いは、前記金属膜の上方に前記レジストパターン
を有する状態にて行われる請求項７記載の薄膜トランジ
スタの製造方法。 - 【請求項１０】 前記金属膜をパターニングして前記金
属膜が少なくとも前記シリコン膜の上において電極の両
端部を構成すべく分離される工程が、前記金属膜の上方
に形成されたレジストパターンをマスクとして前記金属
膜をエッチング除去することにより行われる工程であっ
て、前記電極間に露出した前記シリコン膜をその表面か
ら前記電極の端部に沿って一部除去して前記シリコン膜
に前記電極の端部に沿った凹部を形成する工程が、前記
金属膜の上方の前記レジストパターンを除去した状態、
或いは、前記金属膜の上方に前記レジストパターンを有
する状態にて行われる請求項８記載の薄膜トランジスタ
の製造方法。 - 【請求項１１】 前記混合ガスは、Ｏ2ガスのＣＨＦ3ガ
スに対する含有率が３０〜５００％の範囲となる構成の
混合ガスである請求項７、８、９又は１０記載の薄膜ト
ランジスタの製造方法。 - 【請求項１２】 前記混合ガスが、Ｏ2ガスのＣＨＦ3ガ
スに対する含有率が８０〜３００％の範囲となる構成の
混合ガスである請求項７、８、９又は１０記載の薄膜ト
ランジスタの製造方法。 - 【請求項１３】 前記混合ガスにより、前記シリコン膜
をエッチングする工程において、前記シリコン膜の他に
絶縁膜の表面が前記混合ガスに晒される請求項１、２、
３、４、５、６、７、８、９、１０又は１２記載の薄膜
トランジスタの製造方法。 - 【請求項１４】 前記絶縁膜は、シリコン窒化膜（Ｓｉ
Ｎｘ）である請求項１３記載の薄膜トランジスタの製造
方法。 - 【請求項１５】 前記シリコン膜は、下から順にノンド
ープシリコン膜、ドープトシリコン膜からなる請求項
１、２、３、４、５、６、７、８、９、１０、１１、１
２、１３又は１４記載の薄膜トランジスタの製造方法。 - 【請求項１６】 前記金属膜をパターニングする工程
が、前記金属膜の上に形成された透明導電膜のパターン
に沿って前記金属膜をエッチングすることにより行われ
る請求項１、２、３、４、５、６、７、８、９、１０、
１１、１２、１３、１４又は１５記載の薄膜トランジス
タの製造方法。 - 【請求項１７】 前記金属膜が、Ｃｒ膜、或いは、透明
導電膜である請求項１、２、３、４、５、６、７、８、
９、１０、１１、１２、１３、１４又は１５記載の薄膜
トランジスタの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000089379A JP3425925B2 (ja) | 2000-03-28 | 2000-03-28 | 薄膜トランジスタの製造方法 |
| KR10-2001-0015667A KR100467289B1 (ko) | 2000-03-28 | 2001-03-26 | 박막 트랜지스터의 제조방법 |
| KR1020040076956A KR100578611B1 (ko) | 2000-03-28 | 2004-09-24 | 박막 트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000089379A JP3425925B2 (ja) | 2000-03-28 | 2000-03-28 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001274411A true JP2001274411A (ja) | 2001-10-05 |
| JP3425925B2 JP3425925B2 (ja) | 2003-07-14 |
Family
ID=18605148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000089379A Expired - Lifetime JP3425925B2 (ja) | 2000-03-28 | 2000-03-28 | 薄膜トランジスタの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3425925B2 (ja) |
| KR (2) | KR100467289B1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008034635A (ja) * | 2006-07-28 | 2008-02-14 | Tokyo Electron Ltd | 半導体装置の製造方法、半導体装置の製造装置、コンピュータ記憶媒体及び処理レシピが記憶された記憶媒体 |
| JP2009081422A (ja) * | 2007-09-03 | 2009-04-16 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタの作製方法、及び表示装置の作製方法 |
| US7618898B2 (en) | 2004-03-31 | 2009-11-17 | Nec Corporation | Method and apparatus for forming contact hole |
| US7723221B2 (en) | 2006-05-16 | 2010-05-25 | Nec Corporation | Stacked film patterning method and gate electrode forming method |
| CN102820224A (zh) * | 2011-06-09 | 2012-12-12 | 上海中科高等研究院 | 用于tft干刻工艺中的界面层处理方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100986907B1 (ko) * | 2008-09-22 | 2010-10-08 | 하이디스 테크놀로지 주식회사 | 액정 디스플레이 패널 제조방법 및 그에 의해 제조된 액정 디스플레이 패널 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3431128B2 (ja) * | 1998-08-05 | 2003-07-28 | シャープ株式会社 | 半導体装置の製造方法 |
-
2000
- 2000-03-28 JP JP2000089379A patent/JP3425925B2/ja not_active Expired - Lifetime
-
2001
- 2001-03-26 KR KR10-2001-0015667A patent/KR100467289B1/ko not_active IP Right Cessation
-
2004
- 2004-09-24 KR KR1020040076956A patent/KR100578611B1/ko not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7618898B2 (en) | 2004-03-31 | 2009-11-17 | Nec Corporation | Method and apparatus for forming contact hole |
| US7723221B2 (en) | 2006-05-16 | 2010-05-25 | Nec Corporation | Stacked film patterning method and gate electrode forming method |
| JP2008034635A (ja) * | 2006-07-28 | 2008-02-14 | Tokyo Electron Ltd | 半導体装置の製造方法、半導体装置の製造装置、コンピュータ記憶媒体及び処理レシピが記憶された記憶媒体 |
| JP2009081422A (ja) * | 2007-09-03 | 2009-04-16 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタの作製方法、及び表示装置の作製方法 |
| US8501554B2 (en) | 2007-09-03 | 2013-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Methods for manufacturing thin film transistor and display device |
| US8703560B2 (en) | 2007-09-03 | 2014-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Methods for manufacturing thin film transistor |
| CN102820224A (zh) * | 2011-06-09 | 2012-12-12 | 上海中科高等研究院 | 用于tft干刻工艺中的界面层处理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100578611B1 (ko) | 2006-05-10 |
| KR20040088013A (ko) | 2004-10-15 |
| KR20010093694A (ko) | 2001-10-29 |
| JP3425925B2 (ja) | 2003-07-14 |
| KR100467289B1 (ko) | 2005-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7537998B2 (en) | Method for forming salicide in semiconductor device | |
| JP2001127296A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3425925B2 (ja) | 薄膜トランジスタの製造方法 | |
| US6461968B1 (en) | Method for fabricating a semiconductor device | |
| JPH10173198A (ja) | 薄膜トランジスタの製造方法 | |
| JPH11158663A (ja) | 白金食刻方法 | |
| JP2558995B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2000294544A (ja) | ドライエッチング方法 | |
| JP2650313B2 (ja) | ドライエッチング方法 | |
| JP2001223363A (ja) | 薄膜トランジスタの製造方法 | |
| JP3097338B2 (ja) | コンタクトホールの形成方法 | |
| JPH07106583A (ja) | 薄膜トランジスタの製造方法 | |
| JP2692914B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0823103A (ja) | アクティブマトリクス基板の製造方法 | |
| JPH0566419A (ja) | 液晶装置及びその製造方法 | |
| KR100955920B1 (ko) | 반도체소자의 살리사이드 형성방법 | |
| KR100955921B1 (ko) | 반도체소자의 살리사이드 형성방법 | |
| JPH05206079A (ja) | 薄膜のドライエッチング方法 | |
| JP3344051B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3258077B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR0149319B1 (ko) | 테이퍼 에칭을 사용한 액정 디스플레이 아몰퍼스 박막 트랜지스터의 제조 방법 | |
| JPH0743734A (ja) | Ｉｔｏパターニング層の形成方法 | |
| KR20040057641A (ko) | 반도체소자의 살리사이드 형성방법 | |
| KR100950890B1 (ko) | 반도체소자의 살리사이드 형성방법 | |
| JPH10270703A (ja) | 液晶表示素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030401 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3425925 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090509 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100509 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130509 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |