JPH11158663A - 白金食刻方法 - Google Patents

白金食刻方法

Info

Publication number
JPH11158663A
JPH11158663A JP10195370A JP19537098A JPH11158663A JP H11158663 A JPH11158663 A JP H11158663A JP 10195370 A JP10195370 A JP 10195370A JP 19537098 A JP19537098 A JP 19537098A JP H11158663 A JPH11158663 A JP H11158663A
Authority
JP
Japan
Prior art keywords
platinum
etching
mask
gas
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10195370A
Other languages
English (en)
Other versions
JP3441372B2 (ja
Inventor
Jun Sik Lee
ズン シック イ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH11158663A publication Critical patent/JPH11158663A/ja
Application granted granted Critical
Publication of JP3441372B2 publication Critical patent/JP3441372B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

(57)【要約】 【課題】白金に対する食刻選択性の高いマスク物質及び
食刻ガスを用いて信頼性ある白金食刻方法を提供する。 【解決手段】白金食刻方法は、絶縁体21上に白金層2
3を形成する工程と、白金層23上に白金に対する高食
刻選択性を有するマスク形成物質24を形成する工程
と、マスク形成物質24をパターニングする工程と、パ
ターニングされたマスク形成物質24を用いてマスク形
成物質24と白金層23との食刻選択比が2以上となる
ように選択された食刻ガスを注入して白金層23を食刻
する工程とを備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、高誘電膜の下部電
極の食刻に関し、特に白金で下部電極を形成しようとす
る際、白金に対する食刻選択性が優秀なマスク及び食刻
ガスを用いて高い信頼性で白金を食刻する方法に関す
る。
【0002】
【従来の技術】以下、添付図面に基づき従来の白金食刻
方法を説明する。図1a〜図2bは従来の白金食刻方法
を示す工程断面図である。
【0003】まず、図1aに示すように、シリコン絶縁
膜1上にチタン(Ti)及びチタン窒化物(TiN)を
それぞれ厚さ100Åになるよう順次に蒸着してグルー
層2を形成する。そして、グルー層2のチタン窒化物上
に、キャパシタの下部電極物質として用いられる白金
(Pt)層3を1000〜1500Åの厚さに蒸着す
る。
【0004】図1bに示すように、ハードマスクとして
用いられるシリコン酸化膜4を白金層3上に4000〜
5000Åの厚さに蒸着する。この後、シリコン酸化膜
4上に感光膜5を塗布した後、露光及び現像工程で感光
膜5を選択的にパターニングする。
【0005】図2aに示すように、パターニングされた
感光膜5をマスクとして用いて、シリコン酸化膜4を異
方性食刻する。図2bに示すように、食刻されたシリコ
ン酸化膜4をハードマスクとして用いて、MERIE(M
agnetron Enhanced Reactive Ion Etcher)タイプの装置
で低圧状態でCl2 /Ar/O2 を適切に調合して白金
層3及びグルー層2を食刻する。この際、白金層3とシ
リコン酸化膜4との最適な食刻選択比は1.2:1であ
る。この後、シリコン酸化膜4をHF溶液に浸けて湿式
食刻する。この際、シリコン酸化膜4を食刻した後に
も、白金層3及びグルー層2の両側面には白金層3及び
グルー層2の食刻時に発生した反応生成物6が残ってい
る。この反応生成物6の組成は、白金(Pt)が70%
程度、H、C、Oが30%程度となる。そして、この反
応生成物6は、シリコン酸化膜4が除去された後、白金
層3の上部両側面に残留しウサギ耳(rabbit ear)状をな
している。この反応生成物6はHCl溶液を用いて除去
される。
【0006】
【発明が解決しようとする課題】上記のような従来の白
金食刻方法には以下の問題点があった。 (1)白金とシリコン酸化膜との最適な食刻選択比が
1.2:1なので、素子が高集積化され、かつ白金層3
の厚さが大きくなるにつれてシリコン酸化膜4の厚さも
大きくなる。しかしながら、白金層3及びシリコン酸化
膜4の厚さが相に大きくなるのには限界があり、白金層
3を食刻するべくシリコン酸化膜4をパターニングする
際にパターン不良現象が発生し、このようなパターン不
良のシリコン酸化膜4をハードマスクとして用いること
によって白金層3の食刻信頼性が低下する。
【0007】(2)白金層3とシリコン酸化膜4との接
触性( 密着性) が悪いため、感光膜5のパターニング時
にピーリング(peeling) 現象が生じる。このため、安定
した白金層3を形成し難い。
【0008】(3)白金層3の上部両側面に、白金と反
応して形成された反応生成物6がウサギ耳形状をなして
形成されているため、後続工程を適切に進行し難くな
る。更に、このウサギ耳状の反応生成物6が完全に除去
されなかった場合、その反応生成物6を通じて、次後に
形成されるキャパシタへ漏洩電流が発生することがあ
る。
【0009】本発明は上記の問題を解決するためになさ
れたものであり、その目的は、白金に対する食刻選択性
の高いマスク物質及び食刻ガスを用いて信頼性ある白金
食刻方法を提供することにある。
【0010】
【課題を解決するための手段】上記の目的を達成するた
めの本発明の請求項1に記載の白金食刻方法は、絶縁体
上に白金層を形成する工程と、前記白金層上に、白金に
対する高食刻選択性を有するマスク形成物質を形成する
工程と、前記マスク形成物質をパターニングする工程
と、前記パターニングされたマスク形成物質を用いて前
記マスク形成物質と前記白金との食刻選択比が2以上と
なるように設定された食刻ガスを注入して前記白金層を
食刻する工程とを備えることを要旨とする。
【0011】請求項2に記載の発明は、請求項1記載の
白金食刻方法において、マスク形成物質がチタン、チタ
ン窒化物、又はアルミニウム合金(Al、Al/AlS
i、AlSiCu)から選択されることを要旨とする。
【0012】請求項3に記載の発明は、請求項2記載の
白金食刻方法において、前記マスク形成物質としてチタ
ン又はチタン窒化物を用いる際、食刻ガスとしてはHB
r+O2 ガス又はCl2 +O2 ガスを注入することを要
旨とする。
【0013】請求項4に記載の発明は、請求項2記載の
白金食刻方法において、前記マスク形成物質としてアル
ミニウム合金を用いる際、食刻ガスとしては、フッ素ベ
ースガスとしてのCFx、CyFx、C2 6 、又はC
3 8 ガスとO2 ガスとを注入することを要旨とする。
【0014】請求項5に記載の発明は、絶縁体上にグル
ー層を形成する工程と、前記グルー層上に白金層を形成
する工程と、前記白金層上に前記白金に対する高食刻選
択性を有するマスク形成物質を形成する工程と、前記マ
スク形成物質をパターニングする工程と、前記パターニ
ングされたマスク形成物質を用いて前記マスク形成物質
と前記白金との食刻選択比が2以上となるように設定さ
れた食刻ガスを注入して前記白金層を食刻する工程と、
前記マスク形成物質及び前記白金層をマスクとして用い
て前記グルー層を食刻する工程と、を備えることを要旨
とする。
【0015】請求項6に記載の発明は、請求項5記載の
白金食刻方法において、マスク形成物質は、チタン、チ
タン窒化物、又はアルミニウム合金(Al、Al/Al
Si、AlSiCu)から選択されることを要旨とす
る。
【0016】請求項7に記載の発明は、請求項6記載の
白金食刻方法において、前記マスク形成物質としてチタ
ン又はチタン窒化物層を用いる際、食刻ガスとしてはH
Br+O2 ガス又はCl2 +O2 ガスを注入することを
要旨とする。
【0017】請求項8に記載の発明は、請求項6記載の
白金食刻方法において、前記マスク形成物質としてアル
ミニウム合金を用する際、食刻ガスとしてはフッ素ベー
スガスとしてのCFx、CyFx、C2 6 、又はC3
8 ガスとO2 ガスとを注入することを要旨とする。
【0018】
【発明の実施の形態】本発明は、白金に対する高食刻選
択性を有するマスクを選定し、そのマスクに適合する食
刻ガスを用いて白金(Pt)を食刻する方法を提供す
る。このように、白金との食刻選択性の高いマスクを選
定するべく、種々のマスク形成物質及び種々の食刻ガス
を用いて白金(Pt)を食刻する実験を施した。
【0019】以下、種々の食刻ガスの注入時におけるマ
スクの白金との食刻選択性を図面に基づき説明する。図
3は白金との食刻選択性を示すグラフである。この際、
マスクには感光膜(photoresist:PR)、シリコン酸化膜
(SiO2 )、チタン窒化物(TiN)、チタン(T
i)、又はアルミニウム(Al)を用い、食刻ガスには
HBr+O2 ガス、Ar+Cl2 ガス、Cl2 +O2
ス、CF4 +O2 ガスをそれぞれ用いた。上記した各マ
スクに上記の食刻ガスをそれぞれ注入したときの白金と
の食刻選択性は次の通りである。
【0020】まず、感光膜PRをマスクとして用いた場
合には、HBr+O2 ガス、Ar+Cl2 ガス、Cl2
+O2 ガス、CF4 +O2 ガスによる白金(Pt)との
食刻選択比が1:1以下であった。そして、シリコン酸
化膜SiO2 をマスクとして用いた場合には、HBr+
2 ガス、Cl2 +O2 ガスのみで1.2:1の食刻選
択比を有し、他のガスでは1:1以下の食刻選択比を示
した。TiNをマスクとして用いた場合には、食刻ガス
としてHBr+O2 ガスを使用したときに白金と30:
1の食刻選択比を示し、Cl2 +O2 ガスを使用したと
きに10:1の食刻選択比を示した。Tiをマスクとし
て用いた場合には、HBr+O2 ガスを使用したときに
白金と50:1の食刻選択比を示し、Cl2 +O2 ガス
を使用したときに20:1の食刻選択比を示した。そし
て、アルミニウム(Al)をマスクとして用いた場合に
は、フッ素原子系のガス、例えばCF4 +O2 ガスを使
用したときに白金と50:1の食刻選択比を示した。
【0021】以下、上記の実験結果を参照して図面に基
づき本発明の白金食刻方法を説明する。図4a〜図6は
本発明の白金食刻方法を示す工程断面図である。
【0022】本発明の白金食刻方法は、図4aに示すよ
うに、シリコン絶縁膜21上にチタンTi及びチタン窒
化物TiNをそれぞれ100Åずつ順次にスパッタリン
グで蒸着してグルー層22を形成する。そして、グルー
層22のチタン窒化物TiN上に白金層23を2500
〜3000Åの厚さになるようスパッタリングで蒸着す
る。そして、前記白金層23上にチタン窒化物層24を
600Åの厚さを有するよう形成する。
【0023】この際、チタン窒化物層24でなく、チタ
ン層又はアルミニウム合金層(Al、Al/AlSi、
AlSiCu)を蒸着してもよい。更に、チタン窒化物
層24、チタン層又はアルミニウム合金層上に、非伝導
性物質としてシリコン酸化膜SiO2 、シリコン窒化膜
Si2 4 又は感光膜(photoresist) を更に蒸着しても
よい。
【0024】図4bに示すように、チタン窒化物層24
上に感光膜25を7500Åの厚さを有するよう塗布し
た後、0.43μmピッチ(0.21スペース)を有す
るKrFステッパ(stepper) を使用して感光膜35を選
択的にパターニングする。
【0025】図5aに示すように、パターニングされた
感光膜25をマスクとして用いてCl2 +HBrガスを
注入してチタン窒化物層24を食刻する。この後、感光
膜25を除去する。そして、チタン窒化物層24上に非
伝導性物質が更に蒸着されている場合には、パターニン
グされた感光膜をマスクとして用いて非伝導性物質を食
刻した後、食刻された非伝導性物質をマスクとして用い
てチタン窒化物層24を食刻する。
【0026】図5bに示すように、チタン窒化物層24
をマスクとして用いたときは、25HBr+25O2
スを使用し、5mTorrの圧力で高周波数供給器から
300〜600w(13.56MHz)範囲のエネルギ
ーを加え、低周波数供給器から0〜100w(450k
Hz)範囲のエネルギーを加えて200秒間白金層23
を食刻する工程を進行する。
【0027】又は、アルミニウム合金層をマスクに用い
たときは食刻ガスとしてフッ素ベースガスとしてのCF
x、CyFx、C2 6 、又はC3 8 ガスとO2 ガス
とを用いるが、例えば50CF4 +5O2 ガスを用いる
際には5mTorrの圧力で高周波数供給器から300
〜600w(13.56MHz)範囲のエネルギーを加
え、低周波数供給器から0〜100w(450kHz)
範囲のエネルギーを加えて300秒間白金層23を食刻
する工程を進行する。
【0028】以後、白金層23を食刻するに際して反応
生成物が発生することがあるが、チタン系のマスクを用
いた場合にはHBr+O2 ガス又はCl2 +O2 ガスを
使用して除去し、アルミニウム合金層をマスクに用いた
場合にはフッ素原子系のガスを使用して反応生成物を除
去する。参考として、反応生成物の構成成分は、白金
(Pt)が70%程度、C、H、Oが30%程度であ
る。
【0029】そして、図6に示すように、残留するチタ
ン窒化物(TiN)層及びグルー層22を食刻する。
【0030】
【発明の効果】本発明の白金食刻方法は以下の効果があ
る。請求項1乃至8に記載の発明によれば、感光膜又は
ハードマスクの厚さを大きくしなくても、白金と高選択
性を有するマスクを用いて白金を安定して食刻すること
ができる。
【0031】そして、白金との食刻選択性が優秀なマス
クを用いて、白金の側面に反応副産物が生成されること
を防止するため、以後に良質の誘電体膜を形成すること
ができる。
【0032】更に、マスクと白金との接触性が良くなっ
て、マスクのパターニング時にピーリング現象が発生す
るのを回避できるため、工程の信頼性を高めることがで
きる。
【図面の簡単な説明】
【図1】a、bは従来の白金食刻方法を示す工程断面
図。
【図2】a、bは従来の白金食刻方法を示す工程断面
図。
【図3】マスク及び食刻ガスによる白金(Pt)との食
刻選択比を示す実験データ図。
【図4】a、bは本発明の白金食刻方法を示す工程断面
図。
【図5】a、bは本発明の白金食刻方法を示す工程断面
図。
【図6】本発明の白金食刻方法を示す工程断面図。
【符号の説明】
21…シリコン絶縁膜 22…グルー層 23…白金層 24…チタン窒化物層 25…感光膜

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 絶縁体上に白金層を形成する工程と、 前記白金層上に白金に対する高食刻選択性を有するマス
    ク形成物質を形成する工程と、 前記マスク形成物質をパターニングする工程と、 前記パターニングされたマスク形成物質を用いて前記マ
    スク形成物質と前記白金との食刻選択比が2以上となる
    ように設定された食刻ガスを注入して前記白金層を食刻
    する工程と、を備えることを特徴とする白金食刻方法。
  2. 【請求項2】 マスク形成物質は、チタン、チタン窒化
    物、又はアルミニウム合金(Al、Al/AlSi、A
    lSiCu)から選択されることを特徴とする請求項1
    記載の白金食刻方法。
  3. 【請求項3】 前記マスク形成物質としてチタン又はチ
    タン窒化物を用いる際、食刻ガスとしてはHBr+O2
    ガス又はCl2 +O2 ガスを注入することを特徴とする
    請求項2記載の白金食刻方法。
  4. 【請求項4】 前記マスク形成物質としてアルミニウム
    合金を用いる際、食刻ガスとしては、フッ素ベースガス
    としてのCFx、CyFx、C2 6 、又はC3 8
    スとO2 ガスとを注入することを特徴とする請求項2記
    載の白金食刻方法。
  5. 【請求項5】 絶縁体上にグルー層を形成する工程と、 前記グルー層上に白金層を形成する工程と、 前記白金層上に前記白金に対する高食刻選択性を有する
    マスク形成物質を形成する工程と、 前記マスク形成物質をパターニングする工程と、 前記パターニングされたマスク形成物質を用いて前記マ
    スク形成物質と前記白金との食刻選択比が2以上となる
    ように設定された食刻ガスを注入して前記白金層を食刻
    する工程と、 前記マスク形成物質及び前記白金層をマスクとして用い
    て前記グルー層を食刻する工程と、を備えることを特徴
    とする白金食刻方法。
  6. 【請求項6】 マスク形成物質は、チタン、チタン窒化
    物、又はアルミニウム合金(Al、Al/AlSi、A
    lSiCu)から選択されることを特徴とする請求項5
    記載の白金食刻方法。
  7. 【請求項7】 前記マスク形成物質としてチタン又はチ
    タン窒化物層を用いる際、食刻ガスとしてはHBr+O
    2 ガス又はCl2 +O2 ガスを注入することを特徴とす
    る請求項6記載の白金食刻方法。
  8. 【請求項8】 前記マスク形成物質としてアルミニウム
    合金を用する際、食刻ガスとしてはフッ素ベースガスと
    してのCFx、CyFx、C2 6 、又はC 3 8 ガス
    とO2 ガスとを注入することを特徴とする請求項6記載
    の白金食刻方法。
JP19537098A 1997-11-14 1998-07-10 白金食刻方法 Expired - Fee Related JP3441372B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970060062A KR100252889B1 (ko) 1997-11-14 1997-11-14 백금식각방법
KR60062/1997 1997-11-14

Publications (2)

Publication Number Publication Date
JPH11158663A true JPH11158663A (ja) 1999-06-15
JP3441372B2 JP3441372B2 (ja) 2003-09-02

Family

ID=19524751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19537098A Expired - Fee Related JP3441372B2 (ja) 1997-11-14 1998-07-10 白金食刻方法

Country Status (5)

Country Link
US (1) US6077450A (ja)
JP (1) JP3441372B2 (ja)
KR (1) KR100252889B1 (ja)
DE (1) DE19852256B4 (ja)
TW (1) TW388937B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009278142A (ja) * 1998-01-20 2009-11-26 Tegal Corp エッチングすべき構造物の幅の臨界寸法増大を抑制する方法
KR100978250B1 (ko) * 2002-11-22 2010-08-26 엘지디스플레이 주식회사 패턴형성방법 및 이를 이용한 전기소자 제조방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100407983B1 (ko) * 1997-12-29 2004-03-20 주식회사 하이닉스반도체 백금식각방법
DE19849542C2 (de) 1998-10-27 2002-07-11 Infineon Technologies Ag Verfahren zur Herstellung eines Kondensators
US6420272B1 (en) * 1999-12-14 2002-07-16 Infineon Technologies A G Method for removal of hard mask used to define noble metal electrode
US6261967B1 (en) * 2000-02-09 2001-07-17 Infineon Technologies North America Corp. Easy to remove hard mask layer for semiconductor device fabrication
US6350699B1 (en) * 2000-05-30 2002-02-26 Sharp Laboratories Of America, Inc. Method for anisotropic plasma etching using non-chlorofluorocarbon, fluorine-based chemistry
JP3993972B2 (ja) * 2000-08-25 2007-10-17 富士通株式会社 半導体装置の製造方法と半導体装置
KR100825130B1 (ko) * 2001-07-06 2008-04-24 어플라이드 머티어리얼스, 인코포레이티드 금속 에칭 공정 동안 플라즈마 에칭 챔버내에서 파티클을감소시키는 방법
JP4865978B2 (ja) 2002-02-28 2012-02-01 富士通セミコンダクター株式会社 半導体装置の製造方法
JP4519512B2 (ja) * 2004-04-28 2010-08-04 株式会社半導体エネルギー研究所 半導体装置の作製方法、除去方法
US9117652B2 (en) 2013-06-18 2015-08-25 International Business Machines Corporation Nanoporous structures by reactive ion etching
CN111945128A (zh) * 2020-08-18 2020-11-17 江苏能华微电子科技发展有限公司 一种提高铂与衬底黏附性的方法及其产品

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3460347B2 (ja) * 1994-03-30 2003-10-27 松下電器産業株式会社 半導体装置の製造方法
JP3122579B2 (ja) * 1994-07-27 2001-01-09 シャープ株式会社 Pt膜のエッチング方法
KR100413649B1 (ko) * 1996-01-26 2004-04-28 마츠시타 덴끼 산교 가부시키가이샤 반도체장치의제조방법
JP3388089B2 (ja) * 1996-04-25 2003-03-17 シャープ株式会社 不揮発性半導体メモリ素子の製造方法
DE19728473A1 (de) * 1997-07-03 1999-01-07 Siemens Ag Strukturierungsverfahren

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009278142A (ja) * 1998-01-20 2009-11-26 Tegal Corp エッチングすべき構造物の幅の臨界寸法増大を抑制する方法
KR100978250B1 (ko) * 2002-11-22 2010-08-26 엘지디스플레이 주식회사 패턴형성방법 및 이를 이용한 전기소자 제조방법

Also Published As

Publication number Publication date
KR100252889B1 (ko) 2000-04-15
DE19852256A1 (de) 1999-05-20
US6077450A (en) 2000-06-20
TW388937B (en) 2000-05-01
KR19990039837A (ko) 1999-06-05
JP3441372B2 (ja) 2003-09-02
DE19852256B4 (de) 2010-06-24

Similar Documents

Publication Publication Date Title
JPS59134833A (ja) アルミニウムおよびアルミニウム合金をプラズマエツチングするための材料および方法
KR20030066673A (ko) 반도체 구조에서 텅스텐 또는 질화 텅스텐 전극 게이트식각 방법
JPH06140396A (ja) 半導体装置とその製法
JPH02244507A (ja) インジウムすず酸化物薄層のエッチング方法及び透明電気導電パターンの形成方法
JPH11158663A (ja) 白金食刻方法
KR20090119266A (ko) 박막패턴 형성방법
WO2003058700A1 (fr) Procede de traitement au plasma
US5914277A (en) Method for forming metallic wiring pattern
US7465672B2 (en) Method of forming etching mask
US7067429B2 (en) Processing method of forming MRAM circuitry
TW541618B (en) Manufacturing method of semiconductor device
US20030148622A1 (en) High selectivity and residue free process for metal on thin dielectric gate etch application
JP2650313B2 (ja) ドライエッチング方法
GB2320613A (en) Interconnect fabrication
JP2000077396A (ja) 半導体装置及びその製造方法
JP2001274411A (ja) 薄膜トランジスタの製造方法
JPH07263406A (ja) 半導体装置の製造方法
JPH05343363A (ja) ドライエッチング方法
JPH11330045A (ja) 酸化膜及びシリコン層の積層膜のエッチング方法
KR100407983B1 (ko) 백금식각방법
JPH06318573A (ja) 高融点金属のエッチング方法
JP2760426B2 (ja) レジスト膜のドライエツチング方法
JP2000077386A (ja) パターン形成方法
JPH07135198A (ja) エッチング方法
JPH05175159A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080620

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100620

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130620

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees