DE19852256A1 - Verfahren zum Ätzen von Platin - Google Patents

Verfahren zum Ätzen von Platin

Info

Publication number
DE19852256A1
DE19852256A1 DE19852256A DE19852256A DE19852256A1 DE 19852256 A1 DE19852256 A1 DE 19852256A1 DE 19852256 A DE19852256 A DE 19852256A DE 19852256 A DE19852256 A DE 19852256A DE 19852256 A1 DE19852256 A1 DE 19852256A1
Authority
DE
Germany
Prior art keywords
layer
platinum
mask
etching
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19852256A
Other languages
English (en)
Other versions
DE19852256B4 (de
Inventor
Jun Sik Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19852256A1 publication Critical patent/DE19852256A1/de
Application granted granted Critical
Publication of DE19852256B4 publication Critical patent/DE19852256B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Ätzen eines Platin­ films, der z. B. eine Elektrode unter einem Film mit hoher Dielektrizitätskonstante bildet.
Nun wird unter Bezugnahme auf die beigefügten Fig. 1a bis 1d ein bekanntes Verfahren zum Ätzen von Platin beschrieben.
Gemäß Fig. 1a werden eine 10 nm (100 Å) dicke Titan(Ti)­ schicht und eine 10 nm dicke Titannitrid(TiN)schicht aufein­ anderfolgend auf einem Film 1 aus einem isolierenden Sili­ ziummaterial abgeschieden, um eine Haftschicht 2 herzustel­ len. Auf der Titannitridschicht wird eine 100-150 nm dicke Platin(Pt)schicht 3, die als untere Elektrode in einem Kon­ densator verwendet wird, abgeschieden.
Gemäß Fig. 1b wird auf der Pt-Schicht 3 ein 400-500 nm di­ cker Siliziumoxidfilm 4 hergestellt, der als harte Maske verwendet wird. Auf den Siliziumoxidfilm 4 wird ein Photore­ sistfilm 5 aufgetragen, und dieser wird durch einen Belich­ tungs- und Entwicklungsprozeß strukturiert.
Gemäß Fig. 1c wird der Siliziumoxidfilm 4 anisotrop geätzt, wobei der strukturierte Photoresistfilm 5 als Maske dient.
Gemäß Fig. 1d werden die Pt-Schicht 3 und die Haftschicht 2 durch geeignetes Mischen von Cl2/Ar/O2 bei niedrigem Druck in einer Ausrüstung vom MERIE(magnetron enhanced reactive ion etcher = Magnetron-unterstützte Ätzvorrichtung für reak­ tives Ionenätzen)-Typ geätzt, wobei der strukturierte Sili­ ziumoxidfilm 4 als Maske dient.
Dabei beträgt das maximale Ätzverhältnis hinsichtlich der Platinschicht 3 und des Siliziumoxidfilms 4 1,2 : 1.
Der als harte Maske verwendete Siliziumoxidfilm 4 wird durch Eintauchen in eine HF-Lösung naß-geätzt. Nach dem Ätzen des Siliziumoxidfilms 4 verbleibt das erzeugte Reaktionsprodukt 6 auf der Seite Platinschicht 3 und der Haftschicht 2. Pla­ tin macht 70% dieses Reaktionsprodukts 6 aus, und die rest­ lichen 30% sind H, C und O. Dieses Reaktionsprodukt 6 in Form eines Hasenohrs wird durch HCl-Lösung entfernt.
Jedoch bestehen beim bekannten Verfahren zum Ätzen von Pla­ tin die folgenden Probleme. Da das maximale Ätzverhältnis betreffend eine Platinschicht und einen Siliziumoxidfilm 1,2 : 1 beträgt, ist der Siliziumoxidfilm umso dicker, je hö­ her integriert ein Bauteil ist. Da eine Grenze beim Erhöhen der Dicke eines Photoresistfilms existiert, können die Mus­ ter eines Siliziumoxidfilms schlecht werden. Wenn schlechte Muster als harte Maske verwendet werden, wird die Ätzzuver­ lässigkeit hinsichtlich Platin schlecht. Ferner entsteht beim Strukturieren eines Photoresistfilms ein Ablösen, da die Anhaftung zwischen einer Platinschicht und einem als harte Maske verwendeten Siliziumoxidfilm schlecht ist, wo­ durch es schwierig ist, eine stabile Platinschicht auszubil­ den. Ferner ist es, da das durch die Reaktion von Platin und des Siliziumoxidfilms erzeugte Reaktionsprodukt in Form ei­ nes Hasenohrs vorliegt, schwierig, stabil mit den folgenden Prozeßschritten fortzufahren. Dieses Reaktionsprodukt in Form eines Hasenohrs kann zu einem Leckstrom in Kondensato­ ren führen.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Ätzen von Platin zu schaffen, mit dem Strukturen in Platin stabil und genau hergestellt werden können.
Diese Aufgabe ist durch die Verfahren gemäß den beigefügten unabhängigen Ansprüchen 1 und 2 gelöst.
Zusätzliche Vorteile, Aufgaben und andere Merkmale der Er­ findung werden teilweise in der folgenden Beschreibung dar­ gelegt, und teilweise werden sie dem Fachmann bei der Unter­ suchung des Folgenden oder beim Ausüben der Erfindung er­ kennbar. Die Aufgaben und Vorteile der Erfindung werden spe­ ziell durch die Maßnahmen erzielt, wie sie in den beigefüg­ ten Ansprüchen dargelegt sind.
Die Erfindung wird aus der nachfolgenden detaillierten Be­ schreibung und den beigefügten Zeichnungen, die nur zur Ver­ anschaulichung dienen und demgemäß für die Erfindung nicht beschränkend sind, vollständiger zu verstehen sein.
Fig. 1a bis 1d sind Schnittansichten, die Prozeßschritte eines bekannten Verfahrens zum Ätzen von Platin veranschau­ lichen;
Fig. 2 zeigt experimentelle Daten betreffend das Ätzverhält­ nis eines Maskenmaterials und von Platin durch ein Ätzgas; und
Fig. 3a bis 3e sind Schnittansichten, die Prozeßschritte eines Verfahrens zum Ätzen von Platin gemäß einem Ausfüh­ rungsbeispiel der Erfindung veranschaulichen.
Gemäß der Erfindung ist eine Maske mit hoher Selektivität gegenüber Platin auszuwählen, und es ist ein entsprechendes Ätzgas zu verwenden, damit Platin genau geätzt wird. Es wur­ den viele verschiedene Maskenmaterialien und Ätzgase experi­ mentell untersucht, um ein optimales Maskenmaterial und ein optimales Ätzgas auszusuchen.
Fig. 2 veranschaulicht Versuchsergebnisse hinsichtlich Ätz- Selektivitäten für Platin, Photoresist, Siliziumoxid (SiO2), Titannitrid (TiN), Titan (Ti) und Aluminium (Al). Ätzgase gemäß der Darstellung sind HBr + O2, Ar + Cl2, Cl2 + O2 und CF4 + O2.
Wenn HBr + O2, Ar + Cl2, Cl2 + O2 oder CF4 + O2 als Ätzgas verwendet wird, beträgt das Ätzverhältnis hinsichtlich eines als Maske verwendeten Photoresistfilms PR zu Platin weniger als 1 : 1.
Wenn HBr + O2 oder Cl2 + O2 als Ätzgas verwendet wird, beträgt das Ätzverhältnis eines als Maske verwendeten Siliziumoxid­ films hinsichtlich Platin 1,2 : 1. Wenn eines der restlichen Gase verwendet wird, beträgt das Ätzverhältnis eines Sili­ ziumoxidfilms hinsichtlich Platin weniger als 1 : 1.
Wenn HBr + O2 als Ätzgas verwendet wird, beträgt das Ätzver­ hältnis hinsichtlich einer TiN-Schicht zu Platin 30 : 1. Wenn Cl2 + O2 verwendet wird, beträgt das Ätzverhältnis einer TiN- Schicht hinsichtlich Platin 10 : 1.
Wenn HBr + O2 verwendet wird, beträgt das Ätzverhältnis einer Ti-Schicht hinsichtlich Platin 50 : 1. Wenn Cl2 + O2 als Ätzgas verwendet wird, beträgt das Ätzverhältnis hinsichtlich einer Ti-Schicht zu Platin 20 : 1.
Wenn ein Fluor enthaltendes Gas wie CF4 + O2 verwendet wird, beträgt das Ätzverhältnis einer Al-Schicht zu Platin 50 : 1.
Gemäß Fig. 3a werden eine 10 nm dicke Titanschicht und eine 10 nm dicke Titannitridschicht aufeinanderfolgend auf einer Schicht 21 aus einem isolierenden Siliziummaterial abge­ schieden, so daß eine Haftschicht 22 ausgebildet ist, die aus der Ti-Schicht und der TiN-Schicht besteht. Auf der TiN- Schicht wird durch Sputtern eine 250-300 nm dicke Platin­ schicht 23 hergestellt, auf der wiederum eine 600 nm dicke TiN-Schicht 24 hergestellt wird. Anstelle dieser TiN-Schicht 24 kann eine Titanschicht oder eine Schicht aus einer Alumi­ niumlegierung wie Al, Al/AlSi oder AlSiCu abgeschieden wer­ den. Zusätzlich kann auf der TiN-Schicht 24 eine nichtlei­ tende Schicht wie eine Schicht aus Siliziumoxid oder aus Si­ liziumnitrid oder einem Photoresist abgeschieden werden.
Gemäß Fig. 3b wird auf die TiN-Schicht 24 ein 750 nm dicker Photoresistfilm 25 aufgetragen, der unter Verwendung einer schrittweise arbeitenden KrF-Belichtungsvorrichtung mit ei­ ner Schrittweite von 0,43 µm (Zwischenraum 0,21) selektiv strukturiert wird.
Gemäß Fig. 3c wird Cl2 + HBr eingeblasen, wobei der struktu­ rierte Photoresistfilm 25 als Maske zum Ätzen der TiN- Schicht 24 dient. Dann wird der verbliebene Photoresistfilm entfernt. Wenn eine nichtleitende Schicht auf der TiN- Schicht 24 abgeschieden ist, wird diese geätzt, wobei der strukturierte Photoresistfilm als Maske dient, und dann wird die TiN-Schicht 24 geätzt, wobei die geätzte nichtleitende Schicht als Maske dient.
Gemäß Fig. 3d wird, wenn die TiN-Schicht 24 als Maske dient, die Platinschicht 23 in 25 HBr + 25 O2 bei einem Druck von 5 mTorr (1 mTorr = 0,133 Pa) für 200 Sekunden dadurch ge­ ätzt, daß durch einen Hochfrequenzerzeuger eine Leistung von 300-600 W (bei 13,56 MHz) und durch einen Niederfre­ quenzerzeuger eine Leistung von 0-100 W (450 kHz) zuge­ führt werden.
Andernfalls, wenn eine Aluminiumlegierungsschicht als Maske verwendet wird, wird als Ätzgas ein solches auf Fluorbasis verwendet, wie CFx, CyFx, C2F6 oder C3F8 und O2. Wenn 50 CF4 + 50 O2 verwendet wird, wird die Platinschicht 23 bei einem Druck von 5 mTorr für 300 Sekunden dadurch geätzt, daß von einem Hochfrequenzerzeuger eine Leistung von 300-600 W (bei 13,56 MHz) und von einem Niederfrequenzerzeuger eine Leistung von 0-100 W (450 kHz) zugeführt werden. Wenn die Platinschicht 23 geätzt wird, kann ein Reaktionsprodukt er­ zeugt werden. Wenn eine Maske aus einem Material aus der Ti­ tangruppe besteht, wird das Reaktionsprodukt durch HBr + O2 oder Cl2 + O2 entfernt. Wenn eine Aluminiumlegierungsschicht als Maske verwendet wird, wird zum Entfernen des Reaktions­ produkts ein Fluor enthaltendes Gas verwendet. In der Zusam­ mensetzung des Reaktionsprodukts liegt Pt mit 70%, und C, H und O machen 30% aus.
Gemäß Fig. 3e werden die Titannitridschicht und die Haft­ schicht 22 geätzt.
Das erfindungsgemäße Verfahren zum Ätzen von Platin zeigt die folgenden Vorteile. Erstens kann Platin stabil geätzt werden, da eine Maske mit hohem Ätzverhältnis hinsichtlich Platin verwendet wird, ohne daß die Dicke einer harten Maske oder eines Photoresistfilms zu erhöhen wäre. Ferner kann ein guter dielektrischer Film hergestellt werden, da eine Maske mit gutem Ätzverhältnis zu Platin verwendet wird und auf der Seite des Platins kein Reaktionsprodukt erzeugt wird. Ferner kann das Problem einer Anhaftung zwischen der Maske und dem Platin vermieden werden, der Photoprozeß hin­ sichtlich Platin ist vereinfacht, und ferner ist die Pro­ zeßzuverlässigkeit hervorragend.

Claims (14)

1. Verfahren zum Ätzen von Platin, gekennzeichnet durch die folgenden Schritte:
  • - Abscheiden einer Platinschicht (23) auf einem Isolator (21);
  • - Abscheiden einer Maskenschicht (24) mit hoher Selektivität gegenüber Platin auf der Platinschicht;
  • - Strukturieren der Maskenschicht in solcher Weise, daß sie mit einem vorbestimmten Abstand beabstandet ist; und
  • - Einblasen eines Ätzgases, das so beschaffen ist, daß das Ätzverhältnis hinsichtlich des Platins und des Materials der Maskenschicht mehr als 2 beträgt, um die Platinschicht mit­ tels der strukturierten Maskenschicht, die als Maske dient, zu ätzen.
2. Verfahren zum Ätzen von Platin, gekennzeichnet durch die folgenden Schritte:
  • - Abscheiden einer Haftschicht (22) auf einem Isolator (22);
  • - Abscheiden einer Platinschicht (23) auf der Haftschicht;
  • - Abscheiden einer Maskenschicht (24) mit hoher Selektivität gegenüber Platin auf der Platinschicht;
  • - Strukturieren der Maskenschicht in solcher Weise, daß sie mit einem vorbestimmten Abstand beabstandet ist;
  • - Einblasen eines Ätzgases, das so beschaffen ist, daß das Ätzverhältnis hinsichtlich des Platins und des Materials der Maskenschicht mehr als 2 beträgt, um die Platinschicht mit­ tels der strukturierten Maskenschicht, die als Maske dient, zu ätzen; und
  • - Ätzen der Haftschicht, wobei die Maskenschicht und die Platinschicht als Masken dienen.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Haftschicht (22) aus einer Titanschicht und einer Titan­ nitridschicht hergestellt wird.
4. Verfahren nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß die Maskenschicht (24) aus Titan, Titannitrid oder einer Aluminiumlegierung wie Al, Al/AlSi oder AlSiCu hergestellt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß dann, wenn die Maskenschicht (24) aus Titan oder Titannitrid hergestellt wird, HBr + O2 oder Cl2 + O2 als Ätzgas eingeblasen wird.
6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß dann, wenn die Maskenschicht (24) aus einer Aluminiumlegierung hergestellt wird, ein Gas auf Fluorbasis wie CFx, CyFx, C2F6 oder C3F8 und O2 als Ätzgas eingeblasen wird.
7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß dann, wenn das Maskenmaterial aus Titan besteht und HBr + O2 oder Cl2 + O2 als Ätzgas verwendet wird, das Ätzverhältnis be­ treffend das Maskenmaterial und das Platin 20-50 : 1, vor­ zugsweise 10-30 : 1 beträgt.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß dann, wenn die Maskenschicht (24) aus Aluminium besteht und ein Fluor enthaltendes Gas als Ätzgas verwendet wird, das Ätzverhältnis hinsichtlich des Maskenmaterials und des Pla­ tins 50 : 1 beträgt.
9. Verfahren nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß dann, wenn die Platinschicht (23) geätzt wird, wobei die Maskenschicht (24) als Maske dient, ein Druck von 5-10 mTorr (1 mTorr = 0,133 Pa) verwendet wird.
10. Verfahren nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß dann, wenn die Platinschicht (23) mit der als Maske dienenden Maskenschicht (24) geätzt wird, 300-600 W von einem Hochfrequenzerzeuger (MHz) und 0-100 W von einem Niederfrequenzerzeuger (kHz) zugeführt wer­ den.
11. Verfahren nach einem der vorstehenden Ansprüche, ge­ kennzeichnet durch das Abscheiden einer nichtleitenden Schicht auf der Maskenschicht (24).
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die nichtleitende Schicht aus Siliziumoxid, Siliziumni­ trid oder einem Photoresist hergestellt wird.
13. Verfahren nach einem der Ansprüche 1-3, dadurch ge­ kennzeichnet, daß das Reaktionsprodukt, wie es erzeugt wird, wenn die zum Ätzen der Platinschicht (23) verwendete Maskenschicht (24) aus einem Titan enthaltenden Material besteht, durch Einblasen von HBr + O2 entfernt wird.
14. Verfahren nach einem der Ansprüche 1-3, dadurch ge­ kennzeichnet, daß das Reaktionsprodukt, wie es erzeugt wird, wenn die zum Ätzen der Platinschicht (23) verwendete Maskenschicht (24) aus einer Aluminiumlegierung besteht, da­ durch entfernt wird, daß ein Fluor enthaltendes Gas wie CFx, CyFx, C2F6 oder C3F8 + O2 eingeblasen wird.
DE19852256A 1997-11-14 1998-11-12 Verfahren zum Ätzen von Platin Expired - Fee Related DE19852256B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970060062A KR100252889B1 (ko) 1997-11-14 1997-11-14 백금식각방법
KR60062/97 1997-11-14

Publications (2)

Publication Number Publication Date
DE19852256A1 true DE19852256A1 (de) 1999-05-20
DE19852256B4 DE19852256B4 (de) 2010-06-24

Family

ID=19524751

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19852256A Expired - Fee Related DE19852256B4 (de) 1997-11-14 1998-11-12 Verfahren zum Ätzen von Platin

Country Status (5)

Country Link
US (1) US6077450A (de)
JP (1) JP3441372B2 (de)
KR (1) KR100252889B1 (de)
DE (1) DE19852256B4 (de)
TW (1) TW388937B (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0997928A1 (de) * 1998-10-27 2000-05-03 Infineon Technologies AG Verfahren zur Herstellung eines Kondensators
WO2001045153A1 (en) * 1999-12-14 2001-06-21 Infineon Technologies North America Corp. Method for removal of hard mask used to define noble metal electrode
EP1124254A2 (de) * 2000-02-09 2001-08-16 Infineon Technologies North America Corp. Leicht entfernbare Hartmaskenschicht für die Herstellung einer Halbleitervorrichtung
EP1341220A3 (de) * 2002-02-28 2007-08-01 Fujitsu Limited Herstellungsverfahren eines Halbleiterbauelements

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100407983B1 (ko) * 1997-12-29 2004-03-20 주식회사 하이닉스반도체 백금식각방법
US6287975B1 (en) * 1998-01-20 2001-09-11 Tegal Corporation Method for using a hard mask for critical dimension growth containment
US6350699B1 (en) * 2000-05-30 2002-02-26 Sharp Laboratories Of America, Inc. Method for anisotropic plasma etching using non-chlorofluorocarbon, fluorine-based chemistry
JP3993972B2 (ja) * 2000-08-25 2007-10-17 富士通株式会社 半導体装置の製造方法と半導体装置
KR100825130B1 (ko) * 2001-07-06 2008-04-24 어플라이드 머티어리얼스, 인코포레이티드 금속 에칭 공정 동안 플라즈마 에칭 챔버내에서 파티클을감소시키는 방법
KR100978250B1 (ko) * 2002-11-22 2010-08-26 엘지디스플레이 주식회사 패턴형성방법 및 이를 이용한 전기소자 제조방법
JP4519512B2 (ja) * 2004-04-28 2010-08-04 株式会社半導体エネルギー研究所 半導体装置の作製方法、除去方法
US9117652B2 (en) * 2013-06-18 2015-08-25 International Business Machines Corporation Nanoporous structures by reactive ion etching
CN111945128A (zh) * 2020-08-18 2020-11-17 江苏能华微电子科技发展有限公司 一种提高铂与衬底黏附性的方法及其产品

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3460347B2 (ja) * 1994-03-30 2003-10-27 松下電器産業株式会社 半導体装置の製造方法
JP3122579B2 (ja) * 1994-07-27 2001-01-09 シャープ株式会社 Ｐｔ膜のエッチング方法
KR100413649B1 (ko) * 1996-01-26 2004-04-28 마츠시타 덴끼 산교 가부시키가이샤 반도체장치의제조방법
JP3388089B2 (ja) * 1996-04-25 2003-03-17 シャープ株式会社 不揮発性半導体メモリ素子の製造方法
DE19728473A1 (de) * 1997-07-03 1999-01-07 Siemens Ag Strukturierungsverfahren

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0997928A1 (de) * 1998-10-27 2000-05-03 Infineon Technologies AG Verfahren zur Herstellung eines Kondensators
US6190991B1 (en) 1998-10-27 2001-02-20 Siemens Aktiengesellschaft Method for fabricating a capacitor
WO2001045153A1 (en) * 1999-12-14 2001-06-21 Infineon Technologies North America Corp. Method for removal of hard mask used to define noble metal electrode
EP1124254A2 (de) * 2000-02-09 2001-08-16 Infineon Technologies North America Corp. Leicht entfernbare Hartmaskenschicht für die Herstellung einer Halbleitervorrichtung
EP1124254A3 (de) * 2000-02-09 2004-09-22 Infineon Technologies North America Corp. Leicht entfernbare Hartmaskenschicht für die Herstellung einer Halbleitervorrichtung
EP1341220A3 (de) * 2002-02-28 2007-08-01 Fujitsu Limited Herstellungsverfahren eines Halbleiterbauelements
KR100851480B1 (ko) 2002-02-28 2008-08-08 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법
US7763545B2 (en) 2002-02-28 2010-07-27 Fujitsu Semiconductor Limited Semiconductor device manufacturing method

Also Published As

Publication number Publication date
KR19990039837A (ko) 1999-06-05
TW388937B (en) 2000-05-01
KR100252889B1 (ko) 2000-04-15
JP3441372B2 (ja) 2003-09-02
JPH11158663A (ja) 1999-06-15
DE19852256B4 (de) 2010-06-24
US6077450A (en) 2000-06-20

Similar Documents

Publication Publication Date Title
DE2754396C2 (de)
DE3689371T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung einschliesslich der Formierung einer vielschichtigen Interkonnektionsschicht.
DE2723944C2 (de) Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster
DE2036139A1 (de) Dunnfümmetallisierungsverfahren fur Mikroschaltungen
DE19852256A1 (de) Verfahren zum Ätzen von Platin
DE2709986A1 (de) Verfahren zum herstellen von koplanaren schichten aus duennen filmen
EP0094528A2 (de) Verfahren zum Herstellen von Strukturen von aus Metallsilizid und Polysilizium bestehenden Doppelschichten auf integrierte Halbleiterschaltungen enthaltenden Substraten durch reaktives Ionenätzen
EP0002669B1 (de) Verfahren zum Entfernen von Material von einem Substrat durch selektive Trockemätzung und Anwendung dieses Verfahrens bei der Herstellung von Leitungsmustern
DE19520768B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Dünnfilmwiderstand
DE4102422A1 (de) Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung
DE3604368A1 (de) Verfahren zur herstellung eines duennfilm-transistors
DE2709933A1 (de) Verfahren zum herstellen durchgehender metallischer verbindungen zwischen mehreren metallisierungsebenen in halbleitervorrichtungen
DE3414781A1 (de) Vielschicht-verbindungsstruktur einer halbleitereinrichtung
DE10063621A1 (de) Verfahren zum Bilden feiner Muster und dieses Verfahren verwendendes Verfahren zum Herstellen von Halbleiter- oder Flüssigkristallvorrichtungen
DE2432719B2 (de) Verfahren zum erzeugen von feinen strukturen aus aufdampfbaren materialien auf einer unterlage und anwendung des verfahrens
DE19717363C2 (de) Herstellverfahren für eine Platinmetall-Struktur mittels eines Lift-off-Prozesses und Verwendung des Herstellverfahrens
DE3689971T2 (de) Herstellung einer halbleiteranordnung.
EP0013728B1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
DE1954499A1 (de) Verfahren zur Herstellung von Halbleiterschaltkreisen mit Leitbahnen
EP0105189A1 (de) Verfahren zum Herstellen von Metallelektroden unterschiedlicher Dicke für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente wie Thyristoren
DE2720109A1 (de) Verfahren zum herstellen eines metallisierungsmusters mittels elektroplattierens
DE3219284A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE2307754A1 (de) Verfahren zur herstellung mehrschichtiger verbindungen
DE2703473C2 (de)
DE2331586C3 (de) Aluminium-Tantal-Schichten für Dünnschichtschaltungen sowie diskrete Widerstände und Kondensatoren

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140603