DE3219284A1 - Verfahren zum herstellen einer halbleitervorrichtung - Google Patents

Verfahren zum herstellen einer halbleitervorrichtung

Info

Publication number
DE3219284A1
DE3219284A1 DE19823219284 DE3219284A DE3219284A1 DE 3219284 A1 DE3219284 A1 DE 3219284A1 DE 19823219284 DE19823219284 DE 19823219284 DE 3219284 A DE3219284 A DE 3219284A DE 3219284 A1 DE3219284 A1 DE 3219284A1
Authority
DE
Germany
Prior art keywords
layer
ion etching
tasi
plasma
ccl
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19823219284
Other languages
English (en)
Other versions
DE3219284C2 (de
Inventor
Jean Serge 07974 New Providence N.J. Deslauriers
Hyman Joseph 07922 Berkeley Heights N.J. Levinstein
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE3219284A1 publication Critical patent/DE3219284A1/de
Application granted granted Critical
Publication of DE3219284C2 publication Critical patent/DE3219284C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Beschreibung
Verfahren zum Herstellen einer Halbleitervorrichtung
Die Erfindung bezieht sich auf ein Verfahren gemäß dem Oberbegriff des Anspruchs 1.
Es ist bekannt/ ein schwer schmelzbares Metallsilizid auf einem Polysiliciumträger zu verwenden, um eine auf Gateniveau liegende Metallisierung hoher elektrischer Leitfähigkeit für MOS-Bauelemente zu erzielen. Ein Beispiel für ein derartiges Verfahren ist in dem Aufsatz "Refractory Silicides of Titanium and Tantalum for Low-Resistivity Gates and Interconnects" von S. P. Murarka, D. B. Fräser, A. K. Sinha und H. J. Levinstein in der Zeitschrift "IEEE Journal of Solid-state Circuits" Bd. SC-15. Nr. 4, August 1980, Seiten 474 bis 482 beschrieben.
Eine TaSi2-auf-Polysilicium-Struktur stellt eine besonders interessante Zusammensetzung bei Verwendung in höchstintegrierten MOS-Bauelementen (VLSI-MOS-Bauelementen ) beispielsweise zur Bildung von Gateelektroden mit hohem Auflösungsvermögen dar. Die effektive Verwendung einer derartigen Zusammensetzung erfordert die Verfügbarkeit von Herstellungstechniken zur anisotropischen Mustergebung der TaSi-- und Polysiliciumschichten mit minimalem Verlust an Leiterbreite. Bislang waren jedoch alle bekannten Anstrengungen zum Auffinden eines effektiven Ätzverfahrens für eine TaSi--&5 Struktur, welches zur Festlegung baulicher Merkmale
1/2 - 5 -
*y]y U;;":-!;·.:V 3219234
-δ-in VLSI-Bauelementen mit hohem Auflösungsvermögen ausreichend wäre, erfolglos.
Die Aufgabe der Erfindung besteht darin, ein Verfahren der eingangs erwähnten Art zu schaffen, welches eine Mustergebung von aus TaSi- und Polysilicium zusammengesetzten Schichten mit minimalem Verlust an Leiterbreite und damit den Einsatz derartigen Schichten bei der Halbleiterherstellung erlaubt·
Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst.
Vorteilhafte Weiterbildungen und Ausgestaltungen des erfindungsgemäßen Verfahrens nach Anspruch 1 ergeben sich aus den Unteransprüchen.
Die Erfindung wird nachstehend anhand von Ausführungsbeispielen in den Zeichnungen näher erläutert. Es zeigt:
Fig. 1 eine schematische Darstellung einer bekannten reaktiven Ionenätzvorrichtung, die zur Durchführung des erfindungsgemäßen Verfahrens verwendet wird, und
Fign. 2
bis 4 vereinfachte, nicht-maßstäbliche Darstellungen eines Abschnitts eines beispielhaften Werk-Stücks, welches nach dem erfindungsgemäßen
Verfahren gemustert wird.
Das dargestellte Ausführungsbeispiel des erfindungsgemäßen Verfahrens bezweckt eine Verbesserung des Her-Stellungsverfahrens für VLSI-Bauelemente. Dabei
-6-
soll ferner ein Trockenätzverfahren zur Verfügung gestellt werden, das eine mit hohem Auflösungsvermögen erfolgende Mustergebung zusammengesetzter TaSi~-auf-Polysilicium-Strukturen für VLSI-MOS-Bauelemente ermöglicht.
Diese und weitere Ziele werden bei einem speziellen Ausführungsbeispiel der Erfindung verwirklicht, bei welchem TaSi-- und Polysiliciumschichten, die auf einer dünnen Gateoxidschicht angebracht sind, in einem reaktiven Ionenätzprozess anisotropisch gemustert werden. Das TaSi2 umfaßt eine Schicht aus gemeinsam niedergeschlagenem Tantal und Silicium, welche auf der Oberseite der Polysiliciumschicht gebildet wird.
Die Ätzung der erwähnten Schichten erfolgt in vorteilhafter Weise gemäß einem beispielhaften Merkmal der Erfindung in einer zweistufigen Verfahrensfolge, ehe die Schichten gesintert werden.
Zunächst wird auf der TaSi2-Schicht ein Maskierungsmuster gebildet. Anschließend wird die TaSi^-Schicht in einer reaktiven Ionenätzkammer in einem Plasma geätzt, das Radikale enthält, welche Fuor und Chlor als vorherrschende aktive Ätzmittelarten für Tantal bzw. Silicium umfassen. Das in die Kammer zur Bildung des Ä'tzplasmas eingeführte Gas besteht vorzugsweise aus CCl3F.
Beispielsweise werden die TaSi2~Schicht und ein Teil, jedoch nicht die Gesamtheit der darunterliegenden Polysiliciumschicht in dem vorgenannten Plasma anisotropisch geätzt. Anschließend wird der Rest der unter der gemusterten TaSi2~Schicht liegenden Polysiliciumschicht in einem Plasma anisotropisch geätzt, welches in bezug auf die darunter liegende, dünne
Gateoxidschicht selektiv ätzt. Beispielsweise enthält -dieses zuletzt erwähnte Plasma Chlor als vorherrschende aktive Ätzmittelart. Nach erfolgter Mustergebung werden die TaSi2- und Polysiliciumschichten gesintert, wodurch
man eine widerstandsarme, zusammengesetzte Struktur auf Gateniveau erhält.
Das erfindungsgemäße Verfahren kann in einer genormten, mit parallen Plattenelektroden versehenen, reaktiven
IQ Ionenätzvorrichtung der in Fig. 1 dargestellten Art durchgeführt werden. Die dort dargestellte Ionenätzvorrichtung umfaßt eine Ätzkammer 10, welche von einem zylindrischen, elektrisch nicht leitenden Teil 12 und zwei elektrisch leitenden Stirnplatten 14 und 16 gebildet wird. Das Teil 12 besteht beispielsweise aus Glas, während die Platten 14 und 16 aus Aluminium bzw. rostfreiem Stahl hergestellt sind. Ferner enthält die dargestellte Ionenätzvorrichtung einen elektrisch leitenden Werkstückhalter 18, welcher beipielsweise ebenfalls aus Aluminium besteht. Bei einem Ausführungsbeispiel bildet die Oberseite des Halters 18 eine kreisförmige Fläche mit einem Durchmesser von 10 Zoll ( = 25,4 cm ), auf dem sieben 3-Zol.l-Werkstücke ( = 7,62-cm-Werkstücke ) bzw. -Halbleiterscheiben Platz haben. Drei solcher Halbleiterscheiben 20 bis 22 sind in Fig. 1 dargestellt.
Der Werkstückhalter 18 gemäß Fig. 1 über eine genormte Anpassungsschaltung 26 mit einem Hochfrequenzgenerator 28 verbunden, der beispielsweise so ausgebildet ist, daß er den Halter 18 mit einer Frequenz von 13,56 MHz treibt.
Im Falle von Fig. 1 ist die obere Platte 14 mit einem .35 Referenzpotentialpunkt, beispielsweise Masse, verbunden. Die Platte 14 bildet die Anode der dargestellten
2/4 - 8 -
-δι Ionenätzvorrichtung. Der Werkstückhalter 18 bildet die getriebene Kathode der Ionenätzvorrichtung. Bei einer speziellen Ausführungsform der in Fig. 1 dargestellten Ionenätzvorrichtung betrug der Anoden-Kathoden-Abstand etwa 6 Zoll ( = 15,24 cm ), währen! der Durchmesser der Anodenplatte 14 etwa 18 Zoll ( = 45,72 cm ) betrug.
Die Grundplatte 16 der Vorrichtung nach Fig. 1 ist ebenfalls mit Masse verbunden. Zusätzlich ist ein endseitig offener, zylindrischer Schirm 30, welcher den Halter 18 umgibt, mit der Platte 16 und damit mit Masse verbunden. Der durch die Platte 16 verlaufende Teil des Halters 18 ist mittels einer elektrisch nichtleitenden Büchse 32 elektrisch gegenüber der Platte 16 isoliert.
Entsprechend dem Erfindungsgedanken der vorliegenden Erfindung werden in der Kammer 10 gemäß Fig. 1 spezieile, nachstehend im einzelnen erläuterte gasförmige Atmosphären bereitgestellt. Hierzu wird von einer genormten Gasversorgung 34 ein gesteuerter Gasstrom in die Kammer 10 geleitet. Ferner wird in der Kammer 10 ein vorgeschriebener Niederdruckzustand mittels eines herkömmlichen Pumpsystems 36 aufrechterhalten.
Durch Einführen eines geeigneten Gases in die Kammer 10 gemäß Fig. 1 aus der Gasversorgung 34 und durch Anlegen eines elektrischen Feldes zwischen der Anodenplatte 14 und der Kathodenplatte 16 wird in der Kammer 10 in der nachstehend im einzelnen erläuterten Weise ein reaktives Plasma erzeugt. Das dort bereitgestellte Plasma zeichnet sich durch einen gleichförmigen Dunkelraum in der unmittelbaren Nähe der Oberflächen der zu ätzenden Halbleiterscheiben aus. Die an der Oberfläche
der Halbleiterscheiben während des Ätzvorganges gebildeten flüchtigen Produkte werden mittels des Pumpsystems 36 aus der Kammer 10 abgesaugt,
In Fig. 2 ist ein Abschnitt eines der zu ätzenden Halbleiterscheiben 20 bis 22 im Schnitt dargestellt. Der dargestellte Abschnitt umfaßt eine dünne Gateoxidschicht 4Or welche auf der Oberfläche eines Siliciumkörpers 42 gebildet ist. Die dünne Gateoxidschicht 40 wird auf dem Körper 42 bis zu einer Dicke von beispielsweise etwa 100 nm gezüchtet. Auf der Oberseite der dünnen Gateoxidschicht 40 befindet sich eine 350 nm dicke Schicht 44 aus dotiertem Polysilicium. Beispielsweise wird die Schicht 44 mittels eines chemischen Dampfniederschlags bei geringem Druck und anschließender Phosphordiffusion gebildet. Des weiteren wird auf der Polysiliciumschicht 44 eine 250 nm dicke Schicht 46 aus TaSi- hergestellt. Beispielsweise wird das TaSi2 durch gemeinsames Aufstäuben von Tantal und Silicium aur der Oberseite der Schicht 44 auf bekannte Weise niedergeschlagen. An dieser Stelle des Herstellungsvorgangs, und zwar vor dem Sintern, enthält die Schicht 46 eine durch gleichzeitiges Aufstäuben niedergeschlagene, metastabile Feststofflösung.
Entsprechend dem Erfindungsgedanken der vorliegenden Erfindung werden die Schichten 44 und 46 gemäß Fig. 2 in einem reaktiven Ionenätzprozess liniert, um ein Metallisierungsmuster auf Gateniveau in einem MOS-Bauelement zu bilden. Zu diesem Zweck wird zuerst eine gemusterte Maskierungsschicht auf der Oberseite der TaSi2~Schicht 46 gebildet. Die Maskierungsschicht kann ein Muster aufweisen, das beispielsweise durch übliche fotolithografische Techniken in einer 1000 nm dicken
.35 Schicht aus einem herkömmlichen Fotoresist wie z.B.
4/5 - 10 -
-io-
HPR-204 definiert wird. HPR-204 ist ein handelsüblicher -positiver Fotoresist, der von der Fa. Philip A. Hunt Chemical Corp., Palisades Park, New Jersey hergestellt wird.
Es ist jedoch in besonderem Maße vorteilhaft, ein Maskierungsmuster für die Schichten 44 und 46 gemäß Fig. unter Verwendung des Verfahrens herzustellen, das in dem Aufsatz "High Resolution, Steep Profile, Resist Patterns" von J. M. Moran und D. Maydan in der Zeitschrift "The Bell System Technical Journal" , Bd. 58, Nr. 5, Mai-Juni 1979, Seiten 1027 bis 1036 beschrieben ist. Das dort erläuterte Verfahren, das gelegentlich als "3-Niveau-Verfahren" bezeichnet wird, zeichnet sich durch ein Submikrometer-Auflösungsvermögen bei ausgezeichneter Leiterbreitensteuerung und Stufenbedeckung aus.
Fig. 2 zeigt ein entsprechend dem vorstehend erwähnten "3-Niveau-Verfahren" hergestelltes Senkprofil-Maskierungsmuster mit hohem Auflösungsvermögen. Das dargestellte Maskierungsmuster ist in einer relativ dicken Schicht 48 aus einem gehärteten organischen Material ausgebildet. Beispielsweise ist die maskierte Schicht 48 etwa 2,5 μπι dick und enthält einen HPR-206 Fotoresist, der bei etwa 210 0C über einen Zeitraum von etwa 2 Stunden gebacken wurde. Auf der Oberseite der Schicht 48 ist eine sogenannte Zwischen-Maskierungsschicht 50 von ungefähr 120 nm Dicke aus beispielsweise im Plasma niedergeschlagenem Siliciumdioxid aufgebracht. In vorangegangenen Schrittendes üblichen "3-Niveau-Verfahrens" wurde die Schicht 50 selektiv geätzt ( beispielsweise in einem reaktiven Ionenätzschritt, welcher ein CHF3-Plasma verwendet ), wobei als Maske für die Schicht 50 ein dünnes,darüberliegendes,nicht darge-
5/6 - 11 -
stelltesFotoresistmuster mit hohem Auflösungsvermögen .verwendet wurde. Beispielsweise wird das Fotoresistmuster mit hohem Auflösungsvermögen durch herkömmliche Röntgenstrahl-Lithografie-Techniken in einer Schicht definiert, die aus einer Mischung aus Poly (2,3-dichloro-1-
propylacrylat) und Poly .(glycidyl^Metacrylat-coäthylacrylat ) besteht und unter der Bezeichnung DCOPA-Resist bekannt ist. Das Muster in der relativ dünnen Schicht 50 wurde dann auf die darunterliegende IQ Schicht 48 übertragen, um dort ein übereinstimmendes Muster zu erzeugen. Diese Übertragung erfolgt beispielsweise in einem reaktiven Ionenätzschritt in einem 0~- Plasma entsprechend dem Stand der Technik.
Gemäß dem Erfindungsgedanken der vorliegenden Erfindung wird die maskierte TaSi^-Schicht 46 gemäß Fig. 2 in einem reaktiven Ionenätzschritt gemustert. Bei einem bevorzugten Ausführungsbeispiel erfolgt diese Mustergebung in einem Plasma, das durch Einführen von CCl3F-Gas in die Reaktionskammer 10 ( Fig. 1 )hergestellt wird. CCl3F ist ein im Handel erhältliches Gas, das unter der Bezeichnung Freon 11 oder Halocarbon 11 bekannt ist. Unter den nachfolgenden Betriebsbedingungen in der Ionenätzvorrichtung wurde eine Ätzgeschwindigkeit von etwa 200 nm/min und ein anisotropisches Profil in der TaSi~-Schicht 46 erzielt:
CCl^F-Eintrittsdurchsatz von etwa 25 cm /min; CC13F-Partialdruck von etwa 5 Millitorr, und Leistungsdichte an der Oberfläche der geätzten Wafer von etwa 0,2 W/cm2..
Generell erhält man eine zufriedenstellende anisotropische Mustergebung der TaSi2~Schicht 4 6 gemäß Fig2. unter Verwendung von CCl-.F in einem reaktiven Ionenätzschritt unter folgenden Betriebsbedingungen:
6/7 - 12 -
CCl^F-Durchsatz von 5 bis 70 cm /min; -CCl-.F-Partialdruck von 2 bis 50 m Torr, und
Leistungsdichte von 0,04 bis 0,6 W/cm .
Es hat sich ferner gezeigt, daß man eine anisotropische reaktive Ionenätzung von TaSi2 auch unter Verwendung von CCl2F2 ( Freon 12 ) oder CClF3 ( Freon 13 ) bei den im unmittelbar vorstehenden Absatz erläuterten Betriebsbedingungen erhält.
Eine generelle Erklärung für die vorstehend erläuterte Ätzung von TaSi2 läßt sich wie folgt geben: Eine reaktive Ionenätzung von ungesintertem TaSi2 in einem Plasma kann in erster Linie Radikalen zugeschrieben werden, welche Fluor und Chlor als vorherrschende aktive Ätzmittelart für Tantal bzw. Silicium umfassen. Die vorgenannten Gase sind Beispiele zum Zuführen derartiger Radikale.
Der vorstehend erläuterte Ätzprozess für TaSi2 ist ferner beim anisotropischen Ätzen der Polysiliciumschicht 44 gemäß Fig. 2 wirksam. Im Prinzip lassen sich daher beide über der dünnen Siliciumdioxidschicht 40 liegende Schichten 44 und 46 ( aus TaSi2 bzw. Polysilicium ) vollständig unter Verwendung des vorstehend beschriebenen Plasmas der Musterformung unterziehen. Indessen ist dabei die Ätzgeschwindigkeit für TaSi2 und Polysilicium bezogen auf SiO- nur etwa 6:1. Da ferner in der Praxis eine gewisse Überätzung der TaSi2-auf-Polysilicium-Struktur typischerweise erforderlich ist, um Muster gegenüber abgestuften Oberflächen deutlich zu machen oder um die Effekte einer ungleichförmigen Ätzung über einem Wafer zu kompensieren, ist üblicherweise eine bessere Ätzselektivität bezüglich si02 vor9escnrieben·
- 13 -
Zur Verbesserung der vorstehend erwähnten Selektivität und damit zum besseren Schutz der dünnen Gateoxidschicht 40 ( Fig. 2 ) gegen Erosion ist es von Vorteil, die vorliegend betrachteten Halbleiterscheiben in einem zweistufigen reaktiven Ionenätzverfahren zu ätzen. Im ersten Ätzschritt werden die TaSi_-Schicht 46 und ein Teil, beispielsweise bis zur Hälfte,der darunterliegenden Polysiliciumschicht 44 gemäß dem vorstehend erläuterten speziellen Ätzprozess geätzt. An dieser Stelle des Verfahrens besitzt die hergestellte Struktur das Aussehen gemäß Fig. 3.
Anschließend wird zur Vervollständigung der Ätzung der teilweise gemusterten Polysiliciumschicht 44 ( Fig. 3 ) der zweite Schritt des zweistufigen reaktiven Ionenätzprozesses durchgeführt. Beispielsweise erfolgt dies durch Erzeugen eines Plasmas, welches Radikale enthält, die nur Chlor als vorherrschende aktive Ätzmittelart für die betrachtete Struktur umfassen. Ein derartiges Plasma wird beispielsweise durch Einführen von praktisch reinem Cl2~Gas in die reaktive Ionenätzkammer 10 ( Fig. 1 ) bereitgestellt. Unter den folgenden bevorzugten Betriebsbedingungen in der Ätzvorrichtung erhält man eine Ätzgeschwindigkeit von etwa 100 nm/min und ein anisotropisches Profil in der Polysiliciumschicht 44: Cl2~Eintrittdurchsatz von etwa 15 cm /min; Cl^-Partialdruck von von etwa 7 m Torr, und
2 Leistungsdichte von etwa 0,2 W/cm .
Unter diesem Betriebsbedingungen liegt die relative, auf SiO2 bezogene Ätzgeschwindigkeit von Polysj Ticium bei 22:1. Ferner wird unter diesen Betriebsbedingungen das früher festgelegte TaSi^-Muster ebenfalls sehr langsam mit einer Geschwindigkeit von nur etwa 3 nm/min geätzt. TaSi- dient daher als ausgezeichnete Maske zum Ätzen des restlichen Polysiliciums.
7/8 - 14 -
//.: \:--..:~:'s 3219234
Generell läßt sich eine zufriedenstellende anisotropi-• sehe Mustergebung der Polysiliciumschicht 44 gemäß Fig. 3 unter Verwendung von Cl2 in einem reaktiven Ionenätzschritt unter folgenden Betriebsbedingungen erzielen:
Cl^-Durchsatz von 5 bis 60 cm /min; Clo-Partialdruck von 2 bis 30 m Torr, und
Leistungsdichte von 0,05 bis 0,6 W/cm .
Nach Abschluß des vorstehenden erläuterten Polysilicium-Ätzschrittes hat die gemusterte Struktur das Aussehen gemäß Fig. 4. Danach wird die Fotoresistschicht 48 auf übliche Weise, beispielsweise durch chemische Auflösung in einer Mischung aus H2O2 und H3SO4, entfernt. Anschließend wird die verbliebene, zusammengesetzte TaSi2-auf-Polysilicium-Struktur auf Gateniveau einer Sinterung bei z.B. etwa 9000C in reinem Argon über einen Zeitraum von etwa 30 Minuten unterzogen. Nach erfolgter Sinterung wurde der spezifische Flächen-Widerstand bei einem Beispiel'dieser zusammengesetzten Struktur zu annähernd 2,2 Ohm pro Quadrat gemessen.
Es versteht sich, daß die vorstehend erläuterten Techniken nur Beispiele für den Erfindungsgedanken wiedergeben und daß sich der Erfindungsgedanke auf vielfältige Weise ändern oder abwandeln läßt, ohne daß hierdurch der Schutzumfang der Erfindung verlassen wird.
30
7/8
-45-
Leersei te

Claims (10)

  1. BLUMBACH ·..WEJSE1R*-..BE&jÖJ£N · ZWIRNER - HOFFMANN
    PATENTANWALT IN MÜNCHEN UND WIESBADEN
    Patentconsult Radedcestraße 43 8000 München 60 Telefon (069)883603/883604 Telex 05-212313 Telegramme Patentconsult Patentconsult Sonnenberger Straße 43 6200 Wiesbaden Telefon (06121) 562943/561998 Telex 04-186237 Telegramme Patentccnsult
    Western Electric Company, Incorporated Deslauriers New York, N. Y. 10038, USA
    Patentansprüche
    (i) Verfahren zum Herstellen einer Halbleitervorrichtung, bei dem eine Plasmaätzung einer Schicht durch Bildung eines Plasmas in einem Ätzmittelgas erfolgt, dadurch gekennzeichnet , daß die Schicht Tantal- und Siliciumkomponenten enthält und daß das Ätzmittel Fluor- und Chlorkomponenten als vorherrschende Ätzmittelarten für die Tantal-bzw, Siliciumkomponenten umfaßt.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
    - die Halbleitervorrichtung auf der Kathode einer reaktiven Ionenätzvorrichtung befestigt wird,
    - die Schicht aus TaSi2 besteht, und
    - der Partialdruck des Ätzmittelgases innerhalb der Ionenätzvorrichtung auf einen Wert im Bereich von 2 bis 50 m Tbrr und die Leistungsdichte an der Oberfläche der zu ätzenden Schicht auf einen Wert im Bereich
    2
    von 0,04 bis 0,6 W/cm eingestellt werden.
    10 - 2 -
    München: R. Kremer Dipl.-Ing. . W. Weser Dipl.-Phys. Dr. rer. nat. · E. Hoffmann Dlpl.-Ing. Wiesbaden: P. G. Blumbach Dipl.-Irg. · P. Bergen Prof. Dr. ju:. Dipl.-Ing., Pat.-Ass., Pat.-Anw. bis 1979 . G. Zwirner Dlpl.-Ing. Dlpl.-W.-Ing.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß -ein Gas, welches aus einer aus CCl3F, CCl3F2 und CClF3 bestehenden Gruppe ausgewählt ist, in die Ionenätzvorrichtung mit einem Durchsatz im Bereich von 5 bis 70 cm /min zur Bildung des Plasmas eingeführt wird.
  4. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß das Gas CClF enthält.
  5. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß CCl F in die Ionenätzvorrichtung mit einem Durchsatz
    3
    von 25 cm /min eingeführt wird und daß der Partialdruck des CCl F innerhalb der Ionenätzvorrichtung auf 5m.:-Ibrr. und'dde Leistungsdichte an der Oberfläche der zu
    ätzenden Schicht auf 0,2 W/cm eingestellt werden.
  6. 6. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Halbleitervorrichtung ein MOS-Bauelement enthält und daß die TaSi^-Schicht eine auf einer dotierten Polysiliciumschicht gebildete, ungesinterte, durch gemeinsames Zerstäuben niedergeschlagene, metastabile Feststofflösung umfaßt, wobei die Schichten eine über einer dünnen Gateoxidschicht liegende, zweilagige, aus TaSi2-auf-Polysilicium zusammengesetzte Metallisierung auf Gateniveau umfassen und wobei die gesamte TaSi-j-Schicht und ein Teil, jedoch nicht die Gesamtheit der Polysiliciumschicht bei der Mustergebung in einerreaktiven Ionenätzvorrichtung anisotropisch geätzt werden.
  7. 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der Rest der Polysiliciumschicht in der reaktiven Ionenätzvorrichtung in einem Plasma anisotropisch geätzt wird, welches aktive Ätzmittelradikale aufweist, die nur Chlorkomponenten als die vorherrschende Ätzmittelart enthalten.
    10/11 - 3 -
  8. 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß -das in die Ionenätzvorrichtung eingeführte Gas zur Bildung des für die Ätzung der TaSi^-Schicht verwendeten Plasmas CCl3F enthält und daß das in die Ionenätzvorrichtung eingeführte Gas zur Bildung des für die Ätzung der Polysiliciumschicht verwendeten Plasmas im wesentlichen reines Cl-, enthält.
  9. 9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die gemusterte, zusammengesetzte Metallisierung im Anschluß an deren Mustergebung gesintert wird.
  10. 10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Sinterung in praktisch reinem Argon bei etwa 9000C über einen Zeitraum von etwa 30 Minuten erfolgt.
    11/12 - 4 -
DE19823219284 1981-05-22 1982-05-22 Verfahren zum herstellen einer halbleitervorrichtung Granted DE3219284A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US26643381A 1981-05-22 1981-05-22

Publications (2)

Publication Number Publication Date
DE3219284A1 true DE3219284A1 (de) 1982-12-16
DE3219284C2 DE3219284C2 (de) 1989-08-10

Family

ID=23014579

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823219284 Granted DE3219284A1 (de) 1981-05-22 1982-05-22 Verfahren zum herstellen einer halbleitervorrichtung

Country Status (8)

Country Link
JP (1) JPS57198633A (de)
BE (1) BE893251A (de)
CA (1) CA1202597A (de)
DE (1) DE3219284A1 (de)
FR (1) FR2506519B1 (de)
GB (1) GB2098931B (de)
IT (1) IT1151209B (de)
NL (1) NL8202103A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3315719A1 (de) * 1983-04-29 1984-10-31 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von strukturen von aus metallsiliziden bzw. silizid-polysilizium bestehenden doppelschichten fuer integrierte halbleiterschaltungen durch reaktives ionenaetzen
DE4114741A1 (de) * 1990-07-04 1992-01-16 Mitsubishi Electric Corp Verfahren und vorrichtung zur bildung eines verbindungsmusters und halbleitereinrichtung mit einem derartigen verbindungsmuster

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3216823A1 (de) * 1982-05-05 1983-11-10 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von strukturen von aus metallsilizid und polysilizium bestehenden doppelschichten auf integrierte halbleiterschaltungen enthaltenden substraten durch reaktives ionenaetzen
US4414057A (en) * 1982-12-03 1983-11-08 Inmos Corporation Anisotropic silicide etching process
US4528066A (en) * 1984-07-06 1985-07-09 Ibm Corporation Selective anisotropic reactive ion etching process for polysilicide composite structures
NL8500771A (nl) * 1985-03-18 1986-10-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een op een laag siliciumoxide aanwezige dubbellaag - bestaande uit poly-si en een silicide - in een plasma wordt geetst.
EP0229104A1 (de) * 1985-06-28 1987-07-22 AT&T Corp. Verfahren zur herstellung von anordnungen mittels trockenätzens
US6177337B1 (en) * 1998-01-06 2001-01-23 International Business Machines Corporation Method of reducing metal voids in semiconductor device interconnection

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5519873A (en) * 1978-07-28 1980-02-12 Mitsubishi Electric Corp Forming method of metallic layer pattern for semiconductor

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
"IBM Techn. Discl. Bull.", Bd. 19, Nr. 9, Februar 1977, S. 3366 *
"IEEE Journal of Solid-State Circuits", Bd. SC-15, Nr. 4, August 1980, S. 411-416 *
"IEEE Transactions on Electron Devices", Bd. ED-26, Nr. 4, April 1979,S. 369-371 *
"J. Vac. Sci. Technol.", Bd. 17, Nr. 4, Juli/August 1980, S. 775-792 *
"Philips techn. Rdsch.", Bd. 38, Nr. 7/8, 1979, S. 203-214 *
"Solid State Technology", November 1980, H.11, S. 85-91 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3315719A1 (de) * 1983-04-29 1984-10-31 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von strukturen von aus metallsiliziden bzw. silizid-polysilizium bestehenden doppelschichten fuer integrierte halbleiterschaltungen durch reaktives ionenaetzen
DE4114741A1 (de) * 1990-07-04 1992-01-16 Mitsubishi Electric Corp Verfahren und vorrichtung zur bildung eines verbindungsmusters und halbleitereinrichtung mit einem derartigen verbindungsmuster
DE4114741C2 (de) * 1990-07-04 1998-11-12 Mitsubishi Electric Corp Verfahren zur Bildung einer Leiterbahn auf einem Halbleitersubstrat

Also Published As

Publication number Publication date
BE893251A (fr) 1982-09-16
JPS57198633A (en) 1982-12-06
DE3219284C2 (de) 1989-08-10
GB2098931A (en) 1982-12-01
IT8221430A0 (it) 1982-05-21
IT1151209B (it) 1986-12-17
FR2506519B1 (fr) 1985-07-26
CA1202597A (en) 1986-04-01
FR2506519A1 (fr) 1982-11-26
GB2098931B (en) 1985-02-06
NL8202103A (nl) 1982-12-16

Similar Documents

Publication Publication Date Title
DE2720893C3 (de) Verfahren zur Herstellung einer Schottky-Sperrschicht oder eines ohmschen Kontakts
DE68927699T2 (de) Trockenätzverfahren
EP1444724B1 (de) Photolithographisches strukturierungsverfahren mit einer durch ein plasmaverfahren abgeschiedenen kohlenstoff-hartmaskenschicht mit diamantartiger härte
DE69025300T2 (de) Integrierte Schaltung mit einer planarisierten dielektrischen Schicht
DE69724192T2 (de) Verfahren zum Ätzen von Polyzidstrukturen
DE68923305T2 (de) Elektrische Leitungen für elektronische Bauelemente.
DE3706127C2 (de)
DE69409347T2 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE3140890C2 (de) Photolithographisches Verfahren zum Herstellen einer integrierten Schaltungsvorrichtung
DE2617483C2 (de) Verfahren zum Abtragen von Silicium und Aluminium durch Ionenätzung unter Feldeinwirkung
DE2340442A1 (de) Verfahren zur herstellung von halbleiterelementen
EP0094528A2 (de) Verfahren zum Herstellen von Strukturen von aus Metallsilizid und Polysilizium bestehenden Doppelschichten auf integrierte Halbleiterschaltungen enthaltenden Substraten durch reaktives Ionenätzen
DE69626562T2 (de) Verfahren zum isotropen Ätzen von Silizium, das hochselektiv gegenüber Wolfram ist
DE112006000811B4 (de) Ätzprozess für CD-Reduzierung eines ARC-Materials
DE2930293A1 (de) Aetzverfahren bei der herstellung eines gegenstandes
DE69218069T2 (de) Verfahren zur Herstellung eines planarisierten Halbleiterbauelementes
DE69622261T2 (de) Verfahren zur herstellung einer struktur unter verwendung von wiederablagerung
DE19929239A1 (de) Verfahren zur Herstellung von Halbleitern
DE69322058T2 (de) Plasma-Ätzverfahren
DE69130787T2 (de) Ätzverfahren für eine leitende Doppelschicht-Struktur
DE69819023T2 (de) Methode, eine leitende schicht zu ätzen
DE3855636T2 (de) Plasma-Entschichtungsverfahren für organische und anorganische Schichten
DE1640486C3 (de) Verfahren zum reaktiven Zerstäuben von elementarem Silicium
EP0126969B1 (de) Verfahren zum Herstellen von Strukturen von aus Metallsiliziden bzw. Silizid-Polysilizium bestehenden Schichten für integrierte Halbleiterschaltungen durch reaktives Ionenätzen
DE3219284A1 (de) Verfahren zum herstellen einer halbleitervorrichtung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: AT & T TECHNOLOGIES, INC., NEW YORK, N.Y., US

D2 Grant after examination
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: BLUMBACH, KRAMER & PARTNER, 65193 WIESBADEN

8339 Ceased/non-payment of the annual fee