DE69409347T2 - Verfahren zum Herstellen von Halbleitervorrichtungen - Google Patents

Verfahren zum Herstellen von Halbleitervorrichtungen

Info

Publication number
DE69409347T2
DE69409347T2 DE69409347T DE69409347T DE69409347T2 DE 69409347 T2 DE69409347 T2 DE 69409347T2 DE 69409347 T DE69409347 T DE 69409347T DE 69409347 T DE69409347 T DE 69409347T DE 69409347 T2 DE69409347 T2 DE 69409347T2
Authority
DE
Germany
Prior art keywords
gas
etching
layer
semiconductor devices
sulfur
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69409347T
Other languages
English (en)
Other versions
DE69409347D1 (de
Inventor
Shoji Matsumoto
Satoshi Nakagawa
Hideo Nikou
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Application granted granted Critical
Publication of DE69409347D1 publication Critical patent/DE69409347D1/de
Publication of DE69409347T2 publication Critical patent/DE69409347T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/692Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/20Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/014Capacitor

Landscapes

  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Description

    GEBIET DER ERFINDUNG
  • Diese Erfindung bezieht sich auf ein Verfahren zum Herstellen von Halbleitervorrichtungen, bei dem ein Kapazitätselement gebildet wird, indem zuerst an der Oberseite eines Substrates mit bereits fertigen Schaltungselementen und einer Verdrahtung eine Isolierschicht, eine Pt-Schicht einer Bodenelektrode, eine dieelektrische Schicht und eine obere Pt-Elektrodenschicht vorgesehen und die obere Pt-Elektrodenschicht sowie die dieelektrische Schicht selektiv trockengeätzt werden, und hierauf selektiv die Pt-Schicht der Bodenelektrode trockengeätzt wird.
  • HINTERGRUND DER ERFINDUNG
  • Mitten im allgemeinen Trend zu feineren Strukturen von Halbleitervorrichtungen waren die Entwicklungsbemühungen auf dem Gebiete der Mikrocomputer bemerkenswert, welche Kondensatoren aus Materialien mit hoher dielektrischer Konstante besitzen, die bei der Verminderung unnötiger Strahlung oder elektromagnetischer Störungen wirksam sind, sowie auf dem Gebiete nicht-flüchtiger RAM mit eingebauten ferroelektrischen Kondensatoren, die den Betrieb mit niedriger Spannung und hoher Lese- bzw. Schreibgeschwindigkeit erleichtern. Die ferroelektrischen Materialien werden hauptsächlich aus Metalloxyd hergestellt und enthalten wesentliche Mengen an sehr reaktivem Sauerstoff. Bei der Bildung eines Kondensators mit einer solchen dielektrischen Schicht müssen seine Elektroden am wenigsten reaktiv sein; es müssen Edelmetalle, wie Pt, Palladium etc., verwendet werden.
  • FIG. 9 zeigt den typischen Aufbau eines Kondensators in einer Halbleitervorrichtung mit eingebautem dielektrischen Kondensator. Darin bezeichnet 1a eine obere Elektrode, 2a einen die Kapazität isolierenden Film, 3a eine Bodenelektrode, 4 eine Unterlage, 7 ein Kontaktloch, 8 eine Zwischenisolationsschicht (Oxydschicht) und 9 eine Verdrahtung.
  • Beim oben erwähnten Aufbau wird die Bodenelektrode 3a größer gemacht als die obere Elektrode 1a; der Grund ist, ein Kontaktieren individuell an zwei Punkten zu schaffen, nämlich der oberen Elektrode 1a und der Bodenelektrode 3a mit der oberen Verdrahtung 9.
  • Das Ätzverfahren zur Bildung des Kondensators besteht in demjenigen der oberen Pt-Elektrodenschicht und des dielektrischen Films, sowie jenem der Pt-Schicht der Bodenelektrode 3; wobei das Ätzen der oberen Pt-Elektrodenschicht und des dielektrischen Films mit einer anderen Geschwindigkeit durchzuführen ist als dem der Pt-Bodenelektrode.
  • Das Ätzen von Pt wurde durch Naßätzen mit aqua regia, durch Ionenmahlen mit Ar-Gas oder durch andere Mittel durchgeführt. Die Natur sowohl des Naßätzens als auch des Ionenmahlens ist isotropes Ätzen, was bedeutet, daß der Genauigkeitsgrad für die Verarbeitung eines feinen Musters nicht hoch genug ist. Insbesondere das Ionenmahlen trägt in sich den Nachteil, daß es keinen großen Unterschied in der Ätzgeschwindigkeit zwischen dem Pt- und dem Unterlagsmaterial gibt.
  • Um den oben erwähnten Nachteil zu vermeiden, wurden aktive Forschungs- und Entwicklungsanstrengungen beim Bearbeiten feiner Pt-Musterungen durch Trockenätzen unternommen; wobei als Ätzgas die Verwendung von Cl&sub2; und HBr berichtet werden (Extended Abstracts, Autumn Meeting 1991, The Japan Society of Applied Physics, 9p-ZF-17, S. 516; Extended Abstracts, Spring Meeting 1993, The Japan Society of Applied Physics, 30a-ZE-3, S. 577). Im folgenden wird nun eine Erläuterung über die Abhängigkeit des Pt-Ätzgeschwindigkeit von der elektrischen Hochfrequenzenergie (RF) gegeben, wenn Cl&sub2;-Gas als Ätzgas verwendet wird.
  • FIG. 10 zeigt die Abhängigkeit der Pt-Ätzgeschwindigkeit und des Verhältnisses der Ätzgeschwindigkeit von Pt/Abdecklack zur RF-Energie bei Cl&sub2;-Gas als Ätzgas. Darin bezeichnet die horizontale Achse die RF-Energie, die linke vertikale Achse die Pt-Ätzgeschwindigkeit und die rechte vertikale Achse das Verhältnisses der Ätzgeschwindigkeit von Pt/Abdecklack.
  • Das Gerät, welches zum Ätzen verwendet wurde, ist ein Magnetron-Trockenätzer mit einer Betriebsweise für reaktives Ionenätzen (RIE).
  • Die Ätzbedingungen sind: Cl&sub2;-Gasstrom 20 SCCM, Gasdruck 1 Pa. Die Temperatur des Wafers liegt während des Ätzens unter 20ºC, da seine Rückseite mit He gekühlt wird.
  • FIG. 10 veranschaulicht den Trend, wonach die Pt-Ätzgeschwindigkeit von 10 nm/min auf 100 nm/min erhöht wird, wenn die RF-Energie von 200W auf 600W vergrößert wird.
  • Das Verhältnis der Ätzgeschwindigkeit von Pt/Abdecklack zeigt ebenfalls einen Aufwärtstrend von 0,2 zu 0,3, wenn die RF-Energie von 200W auf 600W erhöht wird; doch bleibt das Atzgeschwindigkeitsverhältnis sehr niedrig. Die oben zitierten Dokumente berichten auch von ähnlichen Ergebnissen bei der Abhängigkeit der Pt-Ätzgeschwindigkeit zur RF-Energie, wenn Cl&sub2;- Gas verwendet wird.
  • Überdies beschreiben die oben zitierten Dokumente einen Fall, bei dem HBr-Gas als Ätzgas verwendet wurde; in welchem Falle, den Dokumenten zufolge, von der Pt-Ätzgeschwindigkeit berichtet wurde, sie habe 120 nm/min betragen.
  • In solch herkömmlichen Fällen, bei denen ein Gas einer einzigen Substanz, wie Cl&sub2; oder HBr als Ätzgas verwendet wird, ist die Pt-Ätzgeschwindigkeit sehr niedrig; was bedeutet, daß es sehr lange Zeit braucht, um Pt einer erforderlichen Dicke (mehrere hundert nm) zu ätzen, was daher den Nachteil eines verschlechterten Durchsatzes durch die Produktionsmittel darstellt.
  • Ferner kann die verlängerte Ätzzeit das Problem einer angeätzten Abdecklackschicht während der Ätzzeit verursachen. Fall die Abdecklackschicht dicker gemacht wird, beeinträchtigt dies wiederum die Strichschärfenqualität, was die Ausbildung feiner Musterungen sehr erschwert.
  • Eine Möglichkeit zur Erhöhung des Verhältnisses der Ätzgeschwindigkeit von Pt/Abdecklack besteht darin, ein eine Kohlenstoffkomponente enthaltendes Gas hinzuzufügen und das Ätzen mit Hilfe der Plasmapolymerisation durchzuführen und dabei eine Kohlenstoffschicht aufzubauen. Ein solches Verfahren ist im Dokument "Materials Research Society, Symposium Proceedings", Bd. 310, 13. April 1993, S. 127-132, beschrieben: "Reactive ion etching of Pt/Pb Zr Ti O&sub3;/Pt integrated ferroelectric capacitors", Van Glabbeek et al. Dieser Artikel beschreibt die Verwendung von CF&sub4;/Ar-Gas zum Ätzen von Pt-Schichten. Dieses Vorgehen verursacht jedoch den Aufbau einer Kohlenstoffschicht innerhalb der Reaktionskammer, die zur Quelle für die Erzeugung von Partikeln wird. Dies erfordert eine häufige Wartung der Geräte, was den Wirkungsgrad des Betriebes verschlechtert.
  • KURZFASSUNG DER ERFINDUNG
  • Es ist eine Aufgabe dieser Erfindung, ein neues Herstellungsverfahren für Halbleitervorrichtungen zu bieten, bei dem die Ätzgeschwindigkeit erhöht ist und somit der Durchsatz der Produktionsgeräte verbessert werden kann.
  • Das Ziel wird durch ein Verfahren zum Herstellen von Halbleitervorrichtungen der oben umschriebenen Art erreicht, welches dadurch gekennzeichnet ist, daß vor oder während jedes der selektiven Trockenätzschritte an der jeweiligen Pt-Elektrodenschicht Schwefel vorgesehen wird, so daß in der jeweiligen Schicht eine Pt-S-Verbindung gebildet wird, womit die Ätzgeschwindigkeit an der jeweiligen Elektrodenschicht erhöht wird.
  • Bevorzugte Ausführungsformen sind in den abhängigen Patentansprüchen angegeben.
  • Schwefel kann so vorgesehen werden, indem ein eine S- Komponente enthaltendes Gas als Ätzgas zum Pt-Ätzen verwendet wird, und/oder indem ein Ätzgas verwendet wird, das eine S- Komponente als Zusatzgas enthält; oder durch Ionenimplantieren von Schwefel in die jeweilige Pt-Elektrodenschicht vor dem Trockenätzen der jeweiligen Schicht.
  • Daher wird erfindungsgemäß während des Ätzens eine Verbindung von Pt und S zusammengesetzt. Da der Siedepunkt dieser Verbindung weitaus niedriger als der von Pt ist, kann die Ätzgeschwindigkeit für die Pt-Schicht auf einen verbesserten Durchsatz durch die Herstellungsgeräte angehoben werden. Die Pt-Ätzzeit kann verkürzt und ein Anätzen des Abdecklacks vermieden werden.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • FIG. 1(A) - (D) veranschaulicht die Bildung einer Kapazität nach einer Ausführungsform dieser Erfindung.
  • FIG. 2 ist ein Charakteristik-Diagramm, welches die Abhängigkeit der Pt-Ätzgeschwindigkeit und des Verhältnisses der Ätzgeschwindigkeit von Pt/Abdecklack zur RF-Energie bei der Ausführungsform 1 dieser Erfindung mit S&sub2;Cl&sub2;-Gas als Ätzgas veranschaulicht.
  • FIG. 3 ist ein Charakteristik-Diagramm, welches die Abhängigkeit der Pt-Ätzgeschwindigkeit vom Mischverhältnis des Ätzgases zwischen Cl&sub2;-Gas und S&sub2;Cl&sub2;-Gas bei der Ausführungsform 2 dieser Erfindung zeigt.
  • FIG. 4 ist ein Charakteristik-Diagramm, welches die Abhängigkeit der Pt-Ätzgeschwindigkeit und des Verhältnisses der Ätzgeschwindigkeit von Pt/Abdecklack zur RF-Energie bei der Ausführungsform 3 dieser Erfindung darstellt, bei dem das Ätzgas HBr-Gas und das Zusatzgas H&sub2;S-Gas war.
  • FIG. 5 ist ein Charakteristik-Diagramm, welches die Abhängigkeit der Pt-Ätzgeschwindigkeit vom Mischverhältnis zwischen HBr-Gas und H&sub2;S-Gas bei der Ausführungsform 3 dieser Erfindung illustriert.
  • FIG. 6(A) - (D) veranschaulicht die Bildung einer Kapazität bei der Ausführungsform 4 dieser Erfindung.
  • FIG. 7 ist ein Charakteristik-Diagramm, welches die Abhängigkeit der Pt-Ätzgeschwindigkeit von der RF-Energie bei der Ausführungsform 4 dieser Erfindung zeigt; wobei S in das Pt mittels Ionenimplantation implantiert wurde, um eine S- und Pt-Verbindung zusammenzusetzen, worauf das Pt mit Cl&sub2;-Gas geätzt wurde.
  • FIG. 8 ist ein Phasendiagramm einer Pt/S-Legierung.
  • FIG. 9 zeigt den Querschnitt durch einen typischen Kondensator, der mit einem herkömmlichen Verfahren zum Herstellen einer Halbleitervorrichtung hergestellt worden ist.
  • FIG. 10 ist ein Charakteristik-Diagramm, welches die Abhängigkeit der Pt-Ätzgeschwindigkeit und des Verhältnisses der Ätzgeschwindigkeit von Pt/Abdecklack zur RF-Energie beim obigen Herstellungsverfahren zeigt, bei dem Cl&sub2;-Gas als einzige Substanz als Ätzgas benutzt wurde.
  • BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN
  • Im folgenden wird eine Erläuterung einer Ausführungsform dieser Erfindung unter Bezugnahme auf die FIGn. gegeben.; worin denselben Teilen wie in dem in FIG. 9 gezeigten herkömmlichen Aufbau dieselben Bezugszeichen gegeben sind.
  • In FIG. 1(A) - (D) bezeichnet 1 die Pt-Schicht für die obere Elektrode, 1a die obere Elektrode, 2 die dielektrische Schicht, 2a die Isolationsschicht der Kapazität, 3 die Pt- Schicht für die Bodenelektrode, 4 die isolierende Unterlage, 5 und 6 Abdecklacke. Zur Vereinfachung scheinen Bereiche der Schaltungselemente auf dem Substrat in den Zeichnungen nicht auf.
  • Auf einer auf einem Halbleitersubstrat aus Silizium vorgesehenen Unterlage 4 ist eine 200nm dicke Pt-Schicht 3 für die Bodenelektrode aufgebaut; auf der Pt-Schicht 3 für die Bodenelektrode ist eine 180nm dicke dielektrische Schicht 2 aufgetragen, und auf der dielektrischen Schicht 2 ist eine 200nm dicke Pt-Lage 1 für eine obere Elektrode aufgeschichtet.
  • Nun wird eine Erläuterung des Verfahrens zum Bilden eines Kondensators aus der so hergestellten vielschichtigen Struktur gegeben.
  • Zuerst wird, zum Zwecke der Herstellung der oberen Elektrode 1a und der Isolationsschicht 2a der Kapazität, der Abdecklack 5 auf die Pt-Lage 1 für die obere Elektrode gebracht, wie in FIG. 1(A) gezeigt ist. Wie in FIG. 1(B) dargestellt wird, wird als nächstes die Pt-Lage 1 für die obere Elektrode und die dielektrische Schicht 2 niedergeätzt, um die obere Elektrode 1a und die Isolationsschicht 2a der Kapazität zu bilden; das Ätzen wird beendet, sobald die Fläche der Pt- Schicht 3 für die Bodenelektrode freigelegt ist. Sodann wird der Abdecklack 6 derart aufgebracht, daß er die obere Elektrode 1a und die Isolationsschicht 2a der Kapazität vollkommen abdeckt, wie in FIG. 1(C) veranschaulicht ist. Schließlich wird die Pt-Schicht 3 für die Bodenelektrode niedergeätzt, um die Bodenelektrode 3a zu bilden, wie in FIG. 1(D) gezeigt wird.
  • Als Ausführungsform 1 zur Herstellung eines Kondensators aus der oben erwähnten Struktur wird S&sub2;Cl&sub2;-Gas als Pt-Ätzgas verwendet.
  • FIG. 2 zeigt die Pt-Ätzgeschwindigkeit und das Verhältnis der Ätzgeschwindigkeit von Pt/Abdecklack unter einer sich verändernden RF-Energie bei dieser Ausführungsform.
  • Ein Vergleich zwischen der Charakteristik der FIG. 2 nach dieser Ausführungsform und FIG. 10, nämlich jener nach dem herkömmlichen Herstellungsverfahren, macht deutlich, daß die Pt-Ätzgeschwindigkeit bei der vorliegenden Ausführungsform zweimal so hoch ist und das Verhältnis der Ätzgeschwindigkeit von Pt/Abdecklack mit dem Anwachsen der RF-Energie von 200W auf 600W von 0,4 auf 0,5 ansteigt. Ferner wurde das Verhältnis der Ätzgeschwindigkeit von Pt/Abdecklack beinahe verdoppelt.
  • FIG. 3 zeigt als Ausführungsform 2 die Abhängigkeit der Pt-Ätzgeschwindigkeit vom Mischverhältnis des Ätzgases, wenn Cl&sub2;-Gas und S&sub2;Cl&sub2;-Gas gemischt und als Ätzgas verwendet werden. Die horizontale Achse bezeichnet das Gasmischungsverhältnis, die vertikale Achse die Pt-Ätzgeschwindigkeit.
  • Das benützte Gerät ist ein Magnetron-Trockenätzer mit RIE-Betriebsweise.
  • Die Ätzbedingungen sind: Das Mischverhältnis des S&sub2;Cl&sub2;/(S&sub2;Cl&sub2;+Cl&sub2;)-Ätzgases wird verändert, die RF-Energie ist 600W, der Gasdruck beträgt 1 Pa. Die Temperatur des Wafers wird während des Ätzens mittels Kühlung der Rückseite des Wafers auf unter 20ºC gehalten.
  • FIG. 3 macht deutlich, daß die Pt-Ätzgeschwindigkeit einem Aufwärtstrend von 100 nm/min. auf 200 nm/min. folgt, wenn das Mischverhältnis des Ätzgases von 100% Cl&sub2;-Gas auf 100% S&sub2;Cl&sub2;-Gas verändert wird.
  • Gemäß dem Falle dieser Ausführungsform kann die Pt-Ätzgeschwindigkeit durch die Verwendung eines eine S-Komponente enthaltenden Ätzgases vergrößert, der Durchsatz durch die Produktionsmittel gesteigert und das Verhältnis der Ätzgeschwindigkeit von Pt/Abdecklack erhöht werden
  • Im Falle dieser Ausführungsform wurde die Verwendung von Schwefelchloridgas, wie S&sub2;Cl&sub2;-Gas, oder die Benützung eines mit S&sub2;Cl&sub2; gemischten Gases als Ätzgases als Beispiel angegeben. Als S enthaltendes Gas kann jedoch auch Schwefelfluoridgas, wie SF&sub6;-Gas oder S&sub2;F&sub2;-Gas, verwendet werden, um dieselben Ergebnisse zu erhalten.
  • Als Ausführungsform 3 wird unter Bezugnahme auf die FIGn. der Fall erläutert, wenn H&sub2;S-Gas beim Pt-Ätzverfahren dem Ätzgas hinzugefügt wird.
  • FIG. 4 zeigt die Abhängigkeit der Pt-Ätzgeschwindigkeit und des Verhältnisses der Ätzgeschwindigkeit von Pt/Abdecklack von der RF-Energie, wenn HBr-Gas als Ätzgas und H&sub2;S-Gas als Zusatzgas verwendet werden. Die horizontale Achse bezeichnet die RF-Energie, die linke vertikale Achse die Pt-Ätzgeschwindigkeit und die rechte vertikale Achse das Verhältnisses der Ätzgeschwindigkeit von Pt/Abdecklack.
  • Das benützte Gerät ist ein Magnetron-Trockenätzer mit RIE-Betriebsweise.
  • Die Ätzbedingungen sind: HBr-Gasströmung 20 SCCM, H&sub2;S- Gasströmung 10 SCCM, der Gasdruck beträgt 1 Pa. Die Temperatur des Wafers wird während des Ätzens mittels Kühlung der Rückseite des Wafers auf unter 20ºC gehalten.
  • FIG. 4 macht deutlich, daß die Pt-Ätzgeschwindigkeit einem Aufwärtstrend von 20 nm/min. auf 200 nm/min. folgt, wenn die RF-Energie von 200W auf 600W erhöht wird; im Vergleich zum herkömmlichen, in FIG. 10 gezeigten Fall wird die Pt-Ätzgeschwindigkeit beinahe verdoppelt. Das Verhältnis der Ätzgeschwindigkeit von Pt/Abdecklack steigt mit dem Anwachsen der RF-Energie von 200W auf 600W von 0,4 auf 0,5 an. Im Vergleich zu dem Falle, wenn Cl&sub2;-Gas als Pt-Ätzgas verwendet wurde, ist das Verhältnis der Ätzgeschwindigkeit von Pt/Abdecklack beinahe verdoppelt.
  • FIG. 5 zeigt die Abhängigkeit der Pt-Ätzgeschwindigkeit vom Gasmischverhältnis, wenn HBr-Gas als Ätzgas verwendet wird und H&sub2;S-Gas als Zusatzgas. Die horizontale Achse bezeichnet das Gasmischungsverhältnis, die vertikale Achse die Pt-Ätzgeschwindigkeit.
  • Das benützte Gerät ist ein Magnetron-Trockenätzer mit RIE-Betriebsweise. Die Ätzbedingungen sind: Das Mischverhältnis von H&sub2;S/(H&sub2;S+HBr) wird verändert, die RF-Energie ist 600W, der Gasdruck beträgt 1 Pa. Die Temperatur des Wafers wird während des Ätzens mittels Kühlung der Rückseite des Wafers auf unter 20ºC gehalten.
  • FIG. 5 macht deutlich, daß die Pt-Ätzgeschwindigkeit die schnellste, nämlich von 200 nm/min., wird, wenn das Mischungsverhältnis der Gase um 30% liegt.
  • Gemäß dem Falle dieser Ausführungsform kann die Pt-ätzgeschwindigkeit durch Verwendung eines eine S-Komponente enthaltenden Gases als Zusatzgas vergrößert, der Durchsatz durch die Produktionsmittel gesteigert und das Verhältnis der Ätzgeschwindigkeit von Pt/Abdecklack erhöht werden.
  • Im Falle dieser Ausführungsform wurde die Verwendung von H&sub2;S-Gas als Beispiel angegeben. Als eine S-Komponente enthaltendes Gas kann jedoch auch SO&sub2;-Gas verwendet werden, um dieselben Ergebnisse zu erhalten.
  • Als nächstes wird die Ausführungsform 4 dieser Erfindung an Hand eines Falles erläutert, in dem mittels Ionenimplantation S in Pt implantiert wird, um eine Verbindung von S und Pt zusammenzusetzen; anschließend wird Pt trockengeätzt.
  • FIG. 6(A) - (D) veranschaulicht die Bildung eines Kondensators im Falle dieser Ausführungsform; 1 ist die Pt-Schicht für die obere Elektrode, 1a die obere Elektrode, 2 die dielektrische Schicht, 3 die Pt-Schicht für die Bodenelektrode, 4 die aus einer Isolierschicht hergestellte Unterlage und 5 ein Abdecklack.
  • Auf einer auf einem Halbleitersubstrat aus Silizium vorgesehenen Unterlage 4 ist eine 200nm dicke Pt-Schicht 3 für die Bodenelektrode aufgebaut; auf der Pt-Schicht 3 für die Bodenelektrode ist eine 180nm dicke dielektrische Schicht 2 aufgetragen, und auf der dielektrischen Schicht 2 ist eine 200nm dicke Pt-Lage 1 für eine obere Elektrode aufgeschichtet.
  • Nun wird eine Erläuterung des Verfahrens zum Bilden eines Kondensators aus der so hergestellten vielschichtigen Struktur gegeben.
  • Zuerst wird der Abdecklack 5 auf die Pt-Schicht 1 für die obere Elektrode gelegt, wie in FIG. 6(A) gezeigt ist. Wie in FIG. 6(B) veranschaulicht wird, werden als nächstes mittels lonenimplantation S-Ionen in die Pt-Schicht 1 für die obere Elektrode implantiert, um eine Verbindung von Pt und S im wegzuätzenden Bereich zusammenzusetzen, wie in FIG. 6(C) gezeigt wird. In diesem Stadium wird kein S in die dielektrische Schicht 2 implantiert. Wie in FIG. 6(D) dargestellt ist, wird dann die Pt- und S-Verbindung weggeätzt.
  • FIG. 7 zeigt die Abhängigkeit der Pt-Ätzgeschwindigkeit von der RF-Energie, wenn S mittels Ionenimplantation in Pt implantiert wird, um eine Verbindung von Pt und S zusammenzusetzen, und dann Cl&sub2;-Gas als Ätzgas verwendet wird. Die horizontale Achse bezeichnet die RF-Energie, die vertikale Achse die Pt-Ätzgeschwindigkeit.
  • Das benützte Gerät ist ein Magnetron-Trockenätzer mit RIE-Betriebsweise. Die Ionenimplantationsbedingungen sind: Beschleunigungsspannung 600 KeV, die Dotierungsmenge beträgt 5x10¹&sup5;atm/cm². Die Ätzbedingungen sind: Cl&sub2;-Gasströmung 20 SCCM, der Gasdruck beträgt 1 Pa. Die Temperatur des Wafers wird während des Ätzens mittels Kühlung der Rückseite des Wafers auf unter 20ºC gehalten.
  • FIG. 7 macht deutlich, daß die Pt-Ätzgeschwindigkeit einem Aufwärtstrend von 15 nm/min. auf 150 nm/min. folgt, wenn die RF-Energie von 200W auf 600W erhöht wird.
  • Im Vergleiche zum herkömmlichen Falle der FIG. 10 ist die Pt-Ätzgeschwindigkeit etwa 1,5 mal so hoch.
  • Gemäß dem Falle dieser Ausführungsform kann die Ätzgeschwindigkeit der Pt-Schicht 1 für die obere Elektrode erhöht werden, indem zuerst S mittels Ionenimplantation in die Pt- Schicht implantiert wird, um eine Verbindung von Pt und S zusammenzusetzen, und dann die Verbindung trockengeätzt wird. Damit kann der Durchsatz durch die Produktionsmittel verbessert werden.
  • Nun sei ein Fall in Betracht gezogen, bei dem ein eine S- Verbindung enthaltendes Gas als Ätzgas benutzt und ein eine S- Verbindung enthaltendes Gas als Zusatzgas verwendet wird, sowie ein anderer Fall, bei dem Pt trockengeätzt wird, während die Verbindung von Pt und S zusammengesetzt wird, oder wenn die Verbindung von Pt und S zuerst zusammengesetzt und dann trocken geätzt wird, und es wird der Mechanismus erläutert, wie die Pt-Ätzgeschwindigkeit erhöht wird.
  • FIG. 8 ist ein Phasendiagramm einer Pt/S-Legierung, aus welchem man sieht, daß durch Zumischen einer sehr geringen Menge an S in Pt es bei 1175ºC zu verdampfen beginnt.
  • Es ist bekannt, daß der Siedepunkt von Pt so hoch wie 3804ºC ist. Wie oben jedoch erwähnt wird, wird der Siedepunkt von Pt durch Zumischen einer sehr geringen Menge von S in das Pt herabgesetzt.
  • S&sub2;Cl&sub2;-Gas und S&sub2;F&sub2;-Gas, welche beide S enthaltende Gase sind, haben ein großes S/X-Verhältnis (X=Cl, F) und schichten leicht S auf, wenn sie im Plasma dissoziiert werden.
  • Wenn daher ein S enthaltendes Gas als Ätzgas verwendet und ein S enthaltendes Gas als Zusatzgas benützt wird, reagiert die im Plasma dissoziierte S-Komponente mit dem Pt, um eine Verbindung mit niedrigem Siedepunkt zusammenzusetzen. Deswegen wird die Pt-Ätzgeschwindigkeit im Vergleich zu dem Fall erhöht, wenn Cl&sub2;-Gas als Ätzgas verwendet wird.
  • So wird in demjenigen Vorgang, bei dem die Pt-Schicht 1 für die obere Elektrode und die dielektrische Schicht 2 geätzt werden sollen, das Ätzen unter relativ langsamen Ätzbedingungen durchgeführt und beendet, sobald die Pt-Schicht 3 für die Bodenelektrode freigelegt ist. Beim nächsten Vorgang, bei dem die Pt-Schicht 3 für die Bodenelektrode geätzt werden soll, wird das Ätzen unter schnellen Pt-Ätzbedingungen durchgeführt. Auf diese Weise kann die gewünschte Kondensatorstruktur gebildet werden.
  • Wie die oben erwähnten Ausführungsformen deutlich machten, wird beim Verfahren nach dieser Erfindung ein S enthaltendes Gas als Pt-Ätzgas oder ein eine S-Komponente enthaltendes Gas als Zusatzgas dazu benutzt, das Pt für die Elektrode in eine S/Pt-Verbindung mit niedrigem Siedepunkt zu verändern; und das Ätzen wird durchgeführt, nachdem die Verbindung zusammengesetzt worden ist;
  • daher kann die Pt-Ätzgeschwindigkeit erhöht werden. Das Verhältnis der Ätzgeschwindigkeit relativ zu der des Abdecklackes kann ebenfalls vergrößert werden.
  • Diese Erfindung setzt daher ein neues Verfahren zum Herstellen von Halbleitervorrichtungen ins Werk, das eine hohe Verarbeitungsgenauigkeit und einen hohen Durchsatz durch die Produktionsmittel schafft.

Claims (7)

1. Verfahren zum Herstellen von Halbleitervorrichtungen, bei dem ein Kapazitätselement gebildet wird, indem
zuerst an der Oberseite eines Substrates mit bereits fertigen Schaltungselementen und einer Verdrahtung eine Isolierschicht (4), eine Pt-Schicht (3) einer Bodenelektrode, eine dieelektrische Schicht (2) und eine obere Pt-Elektrodenschicht (1) vorgesehen werden;
die obere Pt-Elektrodenschicht sowie die dieelektrische Schicht selektiv trockengeätzt, und hierauf selektiv die Pt- Schicht der Bodenelektrode trockengeätzt wird; wobei
vor oder während jedes der selektiven Trockenätzschritte an der jeweiligen Pt-Elektrodenschicht Schwefel vorgesehen wird, so daß in der jeweiligen Schicht eine Pt-S-Verbindung gebildet wird, womit die Ätzgeschwindigkeit an der jeweiligen Elektrodenschicht erhöht wird.
2. Verfahren zum Herstellen von Halbleitervorrichtungen nach Anspruch 1, bei dem der Schwefel durch Benützung eines S enthaltenden Gases als Ätzgas geliefert wird.
3. Verfahren zum Herstellen von Halbleitervorrichtungen nach Anspruch 2, bei dem das S enthaltende Gas entweder Schwefelfluorid oder Schwefelchlorid ist.
4. Verfahren zum Herstellen von Halbleitervorrichtungen nach Anspruch 1, bei dem der Schwefel durch Benützung eines S enthaltenden Zusatzgases im Ätzgas geliefert wird.
5. Verfahren zum Herstellen von Halbleitervorrichtungen nach Anspruch 4, bei dem das S enthaltende Zusatzgas wenigstens ein aus der aus Schwefelfluorid, Schwefelchlorid, H&sub2;S und SO&sub2; bestehenden Gruppe gewählter Vertreter ist.
6. Verfahren zum Herstellen von Halbleitervorrichtungen nach Anspruch 1, bei dem der Schwefel durch Ionenimplantieren von Schwefel in die jeweilige Pt-Elektrodenschicht vor dem Trokkenätzen der jeweiligen Schicht geliefert wird.
7. Verfahren zum Herstellen von Halbleitervorrichtungen nach Anspruch 1, bei dem der Schwefel durch Benutzung eines S-enthaltenden Gases als Ätzgas sowie eines S-enthaltenden Gases als Zusatzgas geliefert wird.
DE69409347T 1993-12-28 1994-12-27 Verfahren zum Herstellen von Halbleitervorrichtungen Expired - Fee Related DE69409347T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33616193 1993-12-28

Publications (2)

Publication Number Publication Date
DE69409347D1 DE69409347D1 (de) 1998-05-07
DE69409347T2 true DE69409347T2 (de) 1998-07-23

Family

ID=18296312

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69409347T Expired - Fee Related DE69409347T2 (de) 1993-12-28 1994-12-27 Verfahren zum Herstellen von Halbleitervorrichtungen

Country Status (7)

Country Link
US (2) US5492855A (de)
EP (1) EP0661730B1 (de)
KR (1) KR0171060B1 (de)
CN (1) CN1076519C (de)
DE (1) DE69409347T2 (de)
SG (2) SG63739A1 (de)
TW (1) TW296466B (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0574275B1 (de) * 1992-06-12 1998-04-15 Matsushita Electronics Corporation Halbleiterbauelement mit Kondensator
KR0167889B1 (ko) * 1995-06-09 1999-02-01 김주용 반도체 소자의 비아홀의 형성방법
JP3246274B2 (ja) * 1995-06-22 2002-01-15 松下電器産業株式会社 半導体装置
US6048435A (en) 1996-07-03 2000-04-11 Tegal Corporation Plasma etch reactor and method for emerging films
EP0925605A4 (de) 1996-07-03 2003-11-05 Tegal Corp Verfahren und anordnung zur ätzung von halbleiterscheiben
US6127277A (en) * 1996-07-03 2000-10-03 Tegal Corporation Method and apparatus for etching a semiconductor wafer with features having vertical sidewalls
US6500314B1 (en) 1996-07-03 2002-12-31 Tegal Corporation Plasma etch reactor and method
KR100224730B1 (ko) * 1996-12-17 1999-10-15 윤종용 반도체장치의 패턴 형성방법 및 이를 이용한 커패시터 제조방법
TW365691B (en) * 1997-02-05 1999-08-01 Samsung Electronics Co Ltd Method for etching Pt film of semiconductor device
EP0865079A3 (de) * 1997-03-13 1999-10-20 Applied Materials, Inc. Verfahren zur Beseitigung von auf geätzten Platinflächen abgelagerten Verunreinigungen
DE19712540C1 (de) * 1997-03-25 1998-08-13 Siemens Ag Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
US6846424B2 (en) * 1997-11-10 2005-01-25 Advanced Technology Materials, Inc. Plasma-assisted dry etching of noble metal-based materials
US6018065A (en) * 1997-11-10 2000-01-25 Advanced Technology Materials, Inc. Method of fabricating iridium-based materials and structures on substrates, iridium source reagents therefor
JP3974697B2 (ja) * 1997-11-28 2007-09-12 ローム株式会社 キャパシタおよびその製法
US6344413B1 (en) * 1997-12-22 2002-02-05 Motorola Inc. Method for forming a semiconductor device
KR20010034127A (ko) 1998-01-13 2001-04-25 조셉 제이. 스위니 이방성 플라티늄 프로화일을 위한 에칭 방법
US6919168B2 (en) 1998-01-13 2005-07-19 Applied Materials, Inc. Masking methods and etching sequences for patterning electrodes of high density RAM capacitors
US6265318B1 (en) 1998-01-13 2001-07-24 Applied Materials, Inc. Iridium etchant methods for anisotropic profile
US6323132B1 (en) 1998-01-13 2001-11-27 Applied Materials, Inc. Etching methods for anisotropic platinum profile
US6541375B1 (en) * 1998-06-30 2003-04-01 Matsushita Electric Industrial Co., Ltd. DC sputtering process for making smooth electrodes and thin film ferroelectric capacitors having improved memory retention
US20020123008A1 (en) 2000-12-21 2002-09-05 Ning Xiang J. Isotropic etch to form MIM capacitor top plates
DE10104265B4 (de) * 2001-01-31 2008-09-25 Qimonda Ag Verfahren zum Herstellen einer Halbleiterschaltungsanordnung
US20050109980A1 (en) * 2003-11-25 2005-05-26 Hongyu Wang Polishing composition for CMP having abrasive particles
CN104752154A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 电容器的制作方法
CN110491781A (zh) * 2019-07-26 2019-11-22 上海华虹宏力半导体制造有限公司 Mip电容的制造方法
US11688604B2 (en) * 2019-07-26 2023-06-27 Tokyo Electron Limited Method for using ultra thin ruthenium metal hard mask for etching profile control

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3923568A (en) * 1974-01-14 1975-12-02 Int Plasma Corp Dry plasma process for etching noble metal
JPS5622981B2 (de) * 1974-12-26 1981-05-28
JP2754578B2 (ja) * 1988-07-25 1998-05-20 ソニー株式会社 エッチング方法
NL9000602A (nl) * 1990-03-16 1991-10-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum.
JPH04257227A (ja) * 1991-02-08 1992-09-11 Sony Corp 配線形成方法
US5384729A (en) * 1991-10-28 1995-01-24 Rohm Co., Ltd. Semiconductor storage device having ferroelectric film
JPH05175174A (ja) * 1991-12-20 1993-07-13 Nec Corp 誘電体膜の反応性ドライエッチング方法
US5381302A (en) * 1993-04-02 1995-01-10 Micron Semiconductor, Inc. Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same
US5439840A (en) * 1993-08-02 1995-08-08 Motorola, Inc. Method of forming a nonvolatile random access memory capacitor cell having a metal-oxide dielectric
US5440173A (en) * 1993-09-17 1995-08-08 Radiant Technologies High-temperature electrical contact for making contact to ceramic materials and improved circuit element using the same

Also Published As

Publication number Publication date
SG42870A1 (en) 1997-10-17
EP0661730B1 (de) 1998-04-01
SG63739A1 (en) 1999-03-30
DE69409347D1 (de) 1998-05-07
US5492855A (en) 1996-02-20
KR0171060B1 (ko) 1999-03-30
CN1076519C (zh) 2001-12-19
TW296466B (de) 1997-01-21
EP0661730A1 (de) 1995-07-05
US5500386A (en) 1996-03-19
CN1111817A (zh) 1995-11-15

Similar Documents

Publication Publication Date Title
DE69409347T2 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE3706127C2 (de)
EP0015403B1 (de) Verfahren zum reaktiven Ionenätzen von Silicium
EP0010596B1 (de) Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen
DE3841588C2 (de)
DE69633367T2 (de) Verfahren zur Herstellung eines in einer Halbleitervorrichtung integrierten Kondensators
DE69513758T2 (de) Ätzverfahren und Plasmareaktor zur Durchführung desselben
DE68923305T2 (de) Elektrische Leitungen für elektronische Bauelemente.
DE3340563C2 (de) Schichtkondensator und Verfahren zur Herstellung desselben
EP0094528A2 (de) Verfahren zum Herstellen von Strukturen von aus Metallsilizid und Polysilizium bestehenden Doppelschichten auf integrierte Halbleiterschaltungen enthaltenden Substraten durch reaktives Ionenätzen
DE2930292A1 (de) Aetzverfahren bei der herstellung eines gegenstandes
EP0002669B1 (de) Verfahren zum Entfernen von Material von einem Substrat durch selektive Trockemätzung und Anwendung dieses Verfahrens bei der Herstellung von Leitungsmustern
EP0528281A2 (de) Schaltungsstuktur mit mindestens einem Kondensator und Verfahren zu dessen Herstellung
DE3326929A1 (de) Bauelement-herstellungsverfahren mit plasmaaetzen
DE2617483A1 (de) Reaktive ionenaetzung von halbleitern und metallen
DE19649670C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitervorrichtung und auf diese Weise hergestellter Kondensator
DE4130391C2 (de) Verfahren zum selektiven entfernen einer schicht und dessen verwendung
DE2203080C2 (de) Verfahren zum Herstellen einer Schicht auf einem Substrat
DE10256964A1 (de) Plasmaätzen von Ir und PZT unter Verwendung einer Hartmaske und einer chemischen Zusammensetzung aus CL¶2¶/N¶2¶/O¶2¶ und CL¶2¶/CHF¶3¶/O¶2¶
EP0013711A2 (de) Verfahren zum Ätzen von Chrom
DE19757269A1 (de) Silicium-Auf-Isolator-Halbleitersubstrat und Herstellungsverfahren hierfür
EP0126969B1 (de) Verfahren zum Herstellen von Strukturen von aus Metallsiliziden bzw. Silizid-Polysilizium bestehenden Schichten für integrierte Halbleiterschaltungen durch reaktives Ionenätzen
DE19733391C2 (de) Strukturierungsverfahren
DE2908146A1 (de) Amorpher halbleiter und verfahren zu seiner herstellung
DE19613669B4 (de) Verfahren zur Herstellung eines Halbleiterelements mit einer Platinschicht

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD., KADOMA,

8339 Ceased/non-payment of the annual fee