JP3974697B2 - キャパシタおよびその製法 - Google Patents

キャパシタおよびその製法 Download PDF

Info

Publication number
JP3974697B2
JP3974697B2 JP32685097A JP32685097A JP3974697B2 JP 3974697 B2 JP3974697 B2 JP 3974697B2 JP 32685097 A JP32685097 A JP 32685097A JP 32685097 A JP32685097 A JP 32685097A JP 3974697 B2 JP3974697 B2 JP 3974697B2
Authority
JP
Japan
Prior art keywords
oxide
noble metal
etching
capacitor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32685097A
Other languages
English (en)
Other versions
JPH11163270A (ja
Inventor
孝 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP32685097A priority Critical patent/JP3974697B2/ja
Priority to US09/200,315 priority patent/US20010005026A1/en
Publication of JPH11163270A publication Critical patent/JPH11163270A/ja
Priority to US10/393,443 priority patent/US6783998B2/en
Application granted granted Critical
Publication of JP3974697B2 publication Critical patent/JP3974697B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92Capacitors having potential barriers
    • H01L29/94Metal-insulator-semiconductors, e.g. MOS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は強誘電体材料や高誘電率材料を用いたキャパシタおよびその製法に関する。さらに詳しくは、強誘電体材料や高誘電率材料を成膜するのに適すると共に、エッチングによるパターニングを容易に行いやすい電極材料を有するキャパシタおよびその製法に関する。
【0002】
【従来の技術】
強誘電体メモリに用いられるキャパシタは、たとえばPZT(Pb(Zr,Ti)O3 )系や、SBT(SrBi2 Ta2 9 )系などの強誘電体材料が用いられる。また、DRAMなどに用いられるキャパシタには常誘電体ではあるが、高誘電率のBST((Ba,Sr)TiO3 )系の誘電体材料などが用いられる。これらの誘電体材料は成膜後に結晶化のため、650〜850℃の酸素雰囲気でのアニールを必要とする。また、強誘電体層を結晶化させるため、その格子定数が隣接する電極材料の格子定数とマッチングしている必要がある。これらの点からこの種のキャパシタの電極材料としては格子定数が強誘電体材料と近く、熱的に安定なPtやIrまたはこれらの合金が用いられている。また、IrO2 、RuO2 、RhO2 、RhO3 、PtO2 、OsO2 などの貴金属の酸化物も導電性があり、前述の金属層との複層により、または単独で電極として使用されることもある。
【0003】
【発明が解決しようとする課題】
前述のように、電極材料としてPtまたはIrなどの貴金属あるいはその酸化物が用いられることにより、結晶化のアニール処理のときにも結晶性や導電性を害する酸化は殆ど生ぜず、この種の誘電体層の電極材料として適している。しかし、これらの電極材料は、たとえば図2(a)に示されるように、スパッタリング法などにより金属膜22を基板21の表面に全面に設け、その後にフォトレジスト膜23によりマスクをしてエッチングをし、パターニングをすることにより形成される。しかし、電極材料として用いられるPtやIrなどの貴金属は化学的にも安定であるため、反応させてエッチングをすることができず、Arなどの不活性ガスを用いたイオンミリングなどのイオンを照射して物理的に削り取るスパッタエッチングをしなければならない。このような物理的なエッチングをすると、エッチングされた電極材料そのものの分子が飛び出す。そして、図2(b)に示されるように、その分子が金属膜22のエッチング端面およびマスク23の端面にバリ(サイドウォール)22aとして付着する。付着したバリ22aは、PtやIrなどやその化合物の微粉そのままであるため、反応させて除去することができず、図2(c)に示されるように、フォトレジスト膜23を除去してもそのまま残存してしまう。そのため、微細加工を必要とするところには使用できないという問題がある。この問題は、PtやIrなどの貴金属単体でなくても、IrO2 、RuO2 などの導電性の貴金属の酸化物でも同様である。
【0004】
一方、近年の半導体メモリなどの高集積化に伴い、一層の微細加工が要求されており、電極材料のエッチングが微細加工のネックになっている。また、このような物理的エッチングを行うと、誘電体のエッチング面にダメージが入り、キャパシタ特性の劣化を引き起こすという問題もある。
【0005】
本発明は、このような問題を解決するためになされたもので、強誘電体材料などの誘電体材料を結晶化させる高温の熱処理にも耐え、かつ、エッチングによる微細加工を容易に行うことができる材料を電極材料とするキャパシタおよびその製法を提供することを目的とする。
【0006】
【課題を解決するための手段】
本発明によるキャパシタは、強誘電体または高誘電率材料からなる誘電体材料と、該誘電体材料の少なくとも一方側に設けられる貴金属を含む材料からなる電極とを具備するキャパシタであって、前記貴金属を含む材料が、Os、Ir、Pt、RuおよびRhの群れから選ばれた少なくとも1種の貴金属の酸化物で正方晶系の酸化物にReが添加された材料からなっている。
【0007】
ここに貴金属とは、熱的、化学的に安定な金属で、優れた電気伝導性を有するものを意味し、Au、Pt、Ir、Os、Ag、Pd、Rh、Ruなどを含む。また、キャパシタには、誘電体層が両側から金属電極により挟持されるキャパシタのほか、強誘電体メモリFETのように、チャネル領域の半導体層上に強誘電体およびゲート電極が設けられるMFS構造などのFET型構造のものも含む。
【0008】
この構成にすることにより、Reがフッ素または塩素などと比較的低い温度で化合して遊離するため、PtやIrの結晶構造中に入り込んでいるReが遊離するとその遊離したところのPtやIrも遊離しやすくなり、物理的ではなくて化学的にエッチングをすることができる。
【0009】
また、前記電極が、導電性材料の積層構造からなり、該積層構造の少なくとも1層が前記貴金属の酸化物を含む材料からなり、該1層に前記Reが含まれていてもよい。
【0010】
本発明のキャパシタ構造を有する半導体装置は、半導体層と、該半導体層の上に設けられる強誘電体または高誘電率材料からなる誘電体層と、該誘電体層の上に設けられる電極とを少なくとも有するキャパシタ構造を具備する半導体装置であって、前記電極の材料が、Os、Ir、Pt、RuおよびRhの群れから選ばれた少なくとも1種の貴金属の酸化物で正方晶系の酸化物にReが添加される材料からなっている。
【0011】
本発明のキャパシタの製法は、強誘電体または高誘電率材料からなる誘電体材料の少なくとも一方に貴金属の酸化物を含む電極を設け、該電極をエッチングによりパターニングするキャパシタの製法であって、前記貴金属の酸化物が、Os、Ir、Pt、RuおよびRhの群れから選ばれた少なくとも1種の貴金属にReを添加した金属の正方晶系の酸化物からなり、前記エッチングをフッ素系または塩素系のガスを導入したドライエッチングにより行うことを特徴とする。
【0012】
前記塩素ガスを導入してドライエッチングを行う場合、酸化源を供給しながら行うことが、充分に酸素が供給されて一層Reの酸素塩化物(ReClO3 、ReCl4 O)として遊離しやすくなるため好ましい。
【0013】
【発明の実施の形態】
本発明者は、前述のように強誘電体や高誘電率材料を有するキャパシタ構造の電極をパターニングする際に、エッチングした電極材料が飛散して再度付着するという問題を解決しながら強誘電体材料などの誘電体層の結晶成長などに支障を来さない材料を使用するため、鋭意検討を重ねた結果、後述するように、Reが高温に対しても酸化せず安定な状態を維持しながら比較的低温でフッ素系または塩素系のガスと反応して蒸発しやすいことを見出し、従来用いられているPtやIrなどにReを混入した合金とすることにより、誘電体材料の結晶性を損なうことなく、エッチング特性が優れていることを見出したものである。
【0014】
キャパシタの構造は、通常図1(a)に示されるように、たとえば半導体基板10上に絶縁膜4などを介して、下部電極1が設けられ、その上に誘電体材料が成膜されて形成される誘電体層2と、さらに上部に上部電極3が設けられ、パターニングすることにより形成される。このパターニングは3層まとめてエッチングしたり、下部電極1のみをパターニングしてから誘電体層2と上部電極3とをエッチングしたり、各層別々にパターニングしたり種々の方法で形成される。また、図1(b)に示されるように、半導体基板10のソース領域11とドレイン領域12との間の半導体基板10上にゲート酸化膜5を介して強誘電体材料からなる強誘電体層6が設けられ、その上にゲート電極7が設けられたMFIS構造や半導体層上に直接強誘電体層が設けられるMFS構造などの強誘電体メモリFETのようなキャパシタ型構造に形成される場合もある。
【0015】
これらの誘電体層2、6に強誘電体メモリFETに用いられる強誘電体や、DRAMに用いられる高誘電率材料が使用される場合、たとえばPZT(Pb(Zr,Ti)O3 )やSBT(SrBi2 Ta2 9 )などを用いる場合、成膜した後に酸化雰囲気中で650〜850℃程度の高温で1〜60分程度の熱処理をして結晶化を図っている。この熱処理の際に電極1、3、7が酸化すると不導電性の酸化物が表面に形成されて電気特性が損なわれたり、誘電体の結晶性が損なわれたりする。そのため、熱処理に対しても変化しない材料が必要となり、前述のように、従来はPtやIrなどの貴金属または貴金属の酸化物であるIrO2 やRuO2 などが用いられている。
【0016】
本発明ではこの電極材料に、さらにReが含まれていることに特徴がある。たとえばPtやIrにReを含ませた電極を形成するには、Pt-ReやIr-Reの合金を作製してそれをターゲットとしてスパッタリングをしたり、PtとReなどの両方のターゲットを回転させながらスパッタリングをすることにより形成することができる。Reの添加割合は、そのターゲットのReの割合で設定することができる。また、たとえばIrO2 にReを添加する場合は、Reを含む合金酸化物のターゲットを作製してスパッタリングをしたり、前述の金属ターゲットを酸化雰囲気中でスパッタすることにより、Reを含む貴金属酸化物電極を形成することができる。
【0017】
つぎに、本発明の貴金属を含む電極材料にReを添加することにより、電極特性が優れ、かつ、パターニングのエッチングを容易に行うことができるという根拠の検討結果について詳述する。前述のように、この種の電極材料としては、酸化雰囲気中での高温の熱処理に耐える必要がある。このような温度で酸化しない金属材料は限られており、表1に比較的高温酸化雰囲気に強い貴金属を中心に酸素雰囲気化での反応を示す。この中で、強誘電体の結晶化のための高温酸化雰囲気でも酸化しないものとして、Ir、Pt、Au、Ag、Pd、Reなどを挙げることができる。
【0018】
【表1】
Figure 0003974697
【0019】
つぎに、ドライエッチングのための材料条件について考える。前述のように、Arなどの不活性ガスを用いたドライエッチングでは、付着物が残存したり、エッチング面にダメージを与えるため、ハロゲンガスまたはハロゲン化合物(まとめてハロゲンという)によるエッチングを例にとって説明をする。ハロゲンでエッチングするために必要となる金属材料の特性を考えると、(1)低温でハロゲンと反応する、(2)生成したハロゲン化合物の融点、沸点が低い、の2点が必要となる。
【0020】
まず、ハロゲンとの反応であるが、先の説明で強誘電体の結晶化雰囲気に耐えられそうな金属を列挙したが、その殆どは高温下でないとハロゲンと反応しない。低圧下のエッチングでも、物理的エッチング要素がかなり大きくなる。一方、Reは比較的低温でFと反応する。さらに、仮にハロゲンと反応しても、その反応生成物が気化しなければドライエッチングはできない。そこで、先に挙げた金属のハロゲン化物の融点、沸点を表2に示す。
【0021】
【表2】
Figure 0003974697
【0022】
表2から明らかなように、殆どの化合物が非常に高い融点、沸点を示すか、分解してしまうかのいずれかである。融点、沸点が高いと、エッチングの際に反応が起ったとしても、気化せず固体や液体となってマスク材の側壁などに付着してしまう。また、分解すると貴金属などの分解生成物がまた付着してしまう。注目する点は、ReF6 の融点、沸点が非常に低いことである。先にも述べたように、Reは比較的フッ素系ガスに反応しやすくエッチングの際に反応性のエッチングが期待できる。その生成物であるReF6 は沸点が低いため気化し、マスク材などへの再付着が起らない。また、同様に、IrとPtの六フッ化物も比較的沸点は低く、低圧下で行うドライエッチングの雰囲気では気化させることができる。しかし、IrやPtはフッ素系ガスとの反応性が非常に低く高温下でしかフッ化物を作らないため、反応性のドライエッチングは非常に困難であった。
【0023】
そこで、本発明ではReのフッ素系ガスとの高い反応性を利用してPtやIrのフッ素化合物との反応を促進し、反応性ドライエッチングを可能にするものである。PtやIr電極の一部をReで置換することによりフッ素系ガスに対して反応性が高くなり、反応生成物であるPtx Re1-x 6 やIrx Rr1-x 6 は沸点が低く気化させることができるため、側壁への付着がなく、サイドウォール(エッチング端面などへの付着によるバリ)ができない。
【0024】
また、この効果はフッ素系ガスだけではなく、塩素系ガスでも期待できる。Reの塩化物は融点、沸点が高く、生成したRe塩化物は気化せずに側壁に付着してしまう虞れがある。しかし、表2からも分るように、Reの酸素塩化物は比較的融点、沸点は低く低圧下では気化させることが可能である。すなわち、酸素が存在する雰囲気で塩素系ガスをエッチャントに用いることで先に述べたフッ素系ガスでのエッチングの場合と同様の効果が期待できる。酸素の供給源としては、酸素ガスやオゾン、NOx などの酸化性ガスをエッチャントとして加えるとよい。しかし、フォトレジストやSiO2 のような酸素を含んだマスク材を用いると、酸化性ガスの供給なしに酸素を存在させることが可能となる。
【0025】
また、導電性金属酸化物で前述の強誘電体キャパシタ電極として使用可能な程度の伝導性を有するものを表3に示す。表3から明らかなように、強誘電体の結晶化温度に耐えられるものは、IrO2 、RuO2 、RhO2 、RhO3 、ReO2 である。
【0026】
【表3】
Figure 0003974697
【0027】
また、ドライエッチングのための材料条件については、前述の金属材料の場合と同様に、(1)低温でハロゲンと反応する、(2)生成したハロゲン化合物の融点、沸点が低い、の2点が必要となる。ハロゲンとの反応性については、Re、Ruが比較的低温でFと反応する。しかし、Ruは複数の価数をとり得ることができ、高温において4価以外のRuイオンが発生する。この発生したイオンは反応性が高く、強誘電体材料と反応を起し、キャパシタ特性劣化につながる。一方、Reは6価の酸化物ReO3 は400℃程度で分解してしまいReO2 となるため、約1000℃でReO3 が分解してRe2 7 となるまでは安定して4価の酸化物が保持される。
【0028】
一方、ハロゲンと反応して生成される生成物の融点、沸点で、前述の表2に示される以外のハロゲン化物の融点、沸点の特性を表4に示す。
【0029】
【表4】
Figure 0003974697
【0030】
表4から明らかなように、Rhは融点、沸点が高いか分解してしまい、Osの六フッ化物は比較的沸点が低く、低圧下で行うドライエッチングの雰囲気では気化させることができる。しかし、Osはフッ素系ガスとの反応性が非常に低く、高温下でしかフッ化物を作らないため、反応性ドライエッチングは非常に困難であった。したがって、結局前述の導電性酸化物を構成する金属でドライエッチングの条件を満たすものは、前述の金属の場合と同様に、Reのフッ素系ガスとの高い反応性を利用してIrO2 などの酸化物電極の一部をReで置換することにより、フッ素系ガスに対して反応性が高くなり、反応生成物であるIrx Re1-x 6 などは沸点が低く気化させることができるため、側壁への付着がなくサイドウォールができない。また、Reの酸素塩化物も低圧下で気化させることができることは前述と同様で、塩素系ガスの下でドライエッチングをすることもできる。この場合、とくに電極材料がもともと酸化物であるため、酸素が存在しており、酸化ガスを導入しなくてもエッチングをすることができる。したがって、加工しにくいIrO2 などの導電性酸化物を電極として用いる場合、高温での耐酸化性が優れているReを一部置換することにより、側壁に付着物のない反応性ドライエッチングが可能となる。
【0031】
以上のように、本発明者は誘電体の結晶化処理の酸化雰囲気における高温熱処理に対しても酸化せず、しかもエッチングを反応性エッチングにより行うことができる材料を得るために鋭意検討を重ねた結果、Pt、Ir、IrO2 などの貴金属を含む電極材料にReを添加することにより、高温の熱処理に対しても耐性があり、しかも反応性エッチングをすることができて微細な加工をすることができることを見出した。すなわち、Reが存在することにより、前述のように、ハロゲンと反応して気化しやすいため、ハロゲンガスをエッチャントとしてドライエッチングをすることにより、Reがハロゲン化物となって遊離する。Reが遊離するとそのReの抜けたところにハロゲンが化合しやすく、Reが結合していたPtやIrなどが遊離しやすくなる。これを繰り返して反応性エッチングをすることができる。このReを添加する量は、Re自身も耐熱性があるため、多くても支障がないが、強誘電体などの結晶との整合を考慮すると、PtやIrの方が望ましいため、余り多くない方が好ましい。また、反応性エッチングには多いほど好ましいが、僅かでも存在すれば、前述のように、連鎖的に反応するため、余り多くしなくても反応性エッチングをすることができる。これらの点からReの添加量は原子%で5〜20at%程度が好ましい。
【0032】
【発明の効果】
本発明によれば、強誘電体材料または高誘電率材料を挟持する電極材料がPtおよび/またはIr、あるいは導電性の酸化物にReが含まれている材料からなっているため、フッ素系や塩素系のハロゲンガスをエッチャントとしてドライエッチングをすることにより、PtやIrなどの貴金属を物理的エッチングではなく、反応性エッチングをすることができる。その結果、エッチングされた貴金属がエッチング端面の周囲などに再度付着することがなく、微細な加工をすることができる。しかも、Reも耐熱性があり、PtやIrなどの耐熱性と共に、熱による電極材料の変化がなく、誘電体材料の結晶化などのための熱処理に対しても、変質することがない。したがって、高性能の強誘電体や高誘電率の誘電体からなるキャパシタが得られる。
【図面の簡単な説明】
【図1】キャパシタの構造例を示す図である。
【図2】従来の貴金属からなる電極材料のエッチングによる問題の説明図である。
【符号の説明】
1 下部電極
2 誘電体層
3 上部電極
6 強誘電体層
7 ゲート電極

Claims (6)

  1. 強誘電体または高誘電率材料からなる誘電体材料と、該誘電体材料の少なくとも一方側に設けられる貴金属を含む材料からなる電極とを具備するキャパシタであって、前記貴金属を含む材料が、Os、Ir、Pt、RuおよびRhの群れから選ばれた少なくとも1種の貴金属の酸化物で正方晶系の酸化物にReが添加された材料であるキャパシタ。
  2. 前記電極が、導電性材料の積層構造からなり、該積層構造の少なくとも1層が前記貴金属の酸化物を含む材料からなり、該1層に前記Reが含まれる請求項1記記載のキャパシタ。
  3. 半導体層と、該半導体層の上に設けられる強誘電体または高誘電率材料からなる誘電体層と、該誘電体層の上に設けられる電極とを少なくとも有するキャパシタ構造を具備する半導体装置であって、前記電極の材料が、Os、Ir、Pt、RuおよびRhの群れから選ばれた少なくとも1種の貴金属の酸化物で正方晶系の酸化物にReが添加される材料からなる半導体装置。
  4. 強誘電体または高誘電率材料からなる誘電体材料の少なくとも一方に貴金属の酸化物を含む電極を設け、該電極をエッチングによりパターニングするキャパシタの製法であって、前記貴金属の酸化物が、Os、Ir、Pt、RuおよびRhの群れから選ばれた少なくとも1種の貴金属にReを添加した金属の正方晶系の酸化物からなり、前記エッチングをフッ素系のガスを導入したドライエッチングにより行うキャパシタの製法。
  5. 強誘電体または高誘電率材料からなる誘電体材料の少なくとも一方に貴金属の酸化物を含む電極を設け、該電極をエッチングによりパターニングするキャパシタの製法であって、前記貴金属の酸化物が、Os、Ir、Pt、RuおよびRhの群れから選ばれた少なくとも1種の貴金属にReを添加した金属の正方晶系の酸化物からなり、前記エッチングを塩素系のガスを導入したドライエッチングにより行うキャパシタの製法。
  6. 前記ドライエッチングを酸化源を供給しながら行う請求項5記載のキャパシタの製法。
JP32685097A 1997-11-28 1997-11-28 キャパシタおよびその製法 Expired - Fee Related JP3974697B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP32685097A JP3974697B2 (ja) 1997-11-28 1997-11-28 キャパシタおよびその製法
US09/200,315 US20010005026A1 (en) 1997-11-28 1998-11-25 Conductive thin film, a capacitor using the same and a method of manufacturing.
US10/393,443 US6783998B2 (en) 1997-11-28 2003-03-20 Conductive thin film, a capacitor using the same and a method of manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32685097A JP3974697B2 (ja) 1997-11-28 1997-11-28 キャパシタおよびその製法

Publications (2)

Publication Number Publication Date
JPH11163270A JPH11163270A (ja) 1999-06-18
JP3974697B2 true JP3974697B2 (ja) 2007-09-12

Family

ID=18192422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32685097A Expired - Fee Related JP3974697B2 (ja) 1997-11-28 1997-11-28 キャパシタおよびその製法

Country Status (2)

Country Link
US (2) US20010005026A1 (ja)
JP (1) JP3974697B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495413B2 (en) * 2001-02-28 2002-12-17 Ramtron International Corporation Structure for masking integrated capacitors of particular utility for ferroelectric memory integrated circuits
JP2003133531A (ja) * 2001-10-26 2003-05-09 Fujitsu Ltd 電子装置とその製造方法
JP4036707B2 (ja) * 2002-08-12 2008-01-23 三洋電機株式会社 誘電体素子および誘電体素子の製造方法
DE10255841A1 (de) 2002-11-29 2004-06-17 Infineon Technologies Ag Kondensator mit ruthenhaltigen Elektroden

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5348894A (en) * 1993-01-27 1994-09-20 Texas Instruments Incorporated Method of forming electrical connections to high dielectric constant materials
US5471364A (en) * 1993-03-31 1995-11-28 Texas Instruments Incorporated Electrode interface for high-dielectric-constant materials
KR0171060B1 (ko) * 1993-12-28 1999-03-30 스기야마 카즈히코 반도체장치의 제조방법
US5566045A (en) * 1994-08-01 1996-10-15 Texas Instruments, Inc. High-dielectric-constant material electrodes comprising thin platinum layers
US5622893A (en) * 1994-08-01 1997-04-22 Texas Instruments Incorporated Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes
JPH08250660A (ja) 1995-03-14 1996-09-27 Ulvac Japan Ltd キャパシタンス素子、及びキャパシタンス素子製造方法
JPH10261772A (ja) * 1997-01-14 1998-09-29 Mitsubishi Electric Corp 半導体記憶装置及びその製造方法
EP0865079A3 (en) * 1997-03-13 1999-10-20 Applied Materials, Inc. A method for removing redeposited veils from etched platinum surfaces
JP3484324B2 (ja) * 1997-07-29 2004-01-06 シャープ株式会社 半導体メモリ素子
DE19733391C2 (de) * 1997-08-01 2001-08-16 Siemens Ag Strukturierungsverfahren
US6536449B1 (en) * 1997-11-17 2003-03-25 Mattson Technology Inc. Downstream surface cleaning process
US6171970B1 (en) * 1998-01-27 2001-01-09 Texas Instruments Incorporated Method for forming high-density integrated circuit capacitors
JP2000021859A (ja) * 1998-07-03 2000-01-21 Matsushita Electric Ind Co Ltd ドライエッチング方法及び装置

Also Published As

Publication number Publication date
US20030232453A1 (en) 2003-12-18
US6783998B2 (en) 2004-08-31
US20010005026A1 (en) 2001-06-28
JPH11163270A (ja) 1999-06-18

Similar Documents

Publication Publication Date Title
US5258093A (en) Procss for fabricating a ferroelectric capacitor in a semiconductor device
US6143191A (en) Method for etch fabrication of iridium-based electrode structures
US6207465B1 (en) Method of fabricating ferroelectric integrated circuit using dry and wet etching
KR100313468B1 (ko) 유전체 캐패시터에 대한 하부 전극 구조 및 그 제조 방법
US20020117701A1 (en) Process and structure for masking integrated capacitors of particular utility for ferroelectric memory integrated circuits
JPH0697121A (ja) 半導体装置を製造する方法
US20040072401A1 (en) Method for forming capacitor
JPH11238861A (ja) 薄膜キャパシタ及びその製造方法
US7221013B2 (en) Semiconductor device
KR100334354B1 (ko) 강유전체집적회로의 제조방법
JP2003510839A (ja) バリア層を有する集積回路およびその製造方法
KR101084408B1 (ko) 반도체 장치 및 그 제조방법
JP3419665B2 (ja) 半導体装置の製造方法
JP3974697B2 (ja) キャパシタおよびその製法
KR101227446B1 (ko) 강유전체막의 형성 방법 및 이를 이용한 강유전체커패시터의 제조 방법
JP4331442B2 (ja) 強誘電体キャパシタ及びその製造方法並びに強誘電体メモリ
KR100421506B1 (ko) 반도체 장치 및 그 제조방법
JP3971499B2 (ja) 貴金属含有パターンの形成方法
JP2002521820A (ja) 層状超格子材料の製造および層状超格子材料を含む電子デバイスを作製するための低温プロセス
US7371588B2 (en) Method of manufacturing a semiconductor device
JP2006005152A (ja) 強誘電体キャパシタ、強誘電体キャパシタの製造方法および強誘電体メモリの製造方法
JPH11354505A (ja) 誘電体薄膜素子の製造方法
JP3400964B2 (ja) 半導体記憶装置の製造方法
JP2002203916A (ja) 半導体装置およびその製造方法
JP3390340B2 (ja) 誘電体素子の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070615

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees