KR100313468B1 - 유전체 캐패시터에 대한 하부 전극 구조 및 그 제조 방법 - Google Patents

유전체 캐패시터에 대한 하부 전극 구조 및 그 제조 방법 Download PDF

Info

Publication number
KR100313468B1
KR100313468B1 KR1019970707603A KR19970707603A KR100313468B1 KR 100313468 B1 KR100313468 B1 KR 100313468B1 KR 1019970707603 A KR1019970707603 A KR 1019970707603A KR 19970707603 A KR19970707603 A KR 19970707603A KR 100313468 B1 KR100313468 B1 KR 100313468B1
Authority
KR
South Korea
Prior art keywords
metal
layer
substrate
metal oxide
precious
Prior art date
Application number
KR1019970707603A
Other languages
English (en)
Other versions
KR19990008079A (ko
Inventor
마사미찌 아즈마
카를로스 패즈 드 아라유조
조셉 쿠치아로
Original Assignee
마쯔시타 일렉트로닉스 코포레이션
시메트릭스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시타 일렉트로닉스 코포레이션, 시메트릭스 코포레이션 filed Critical 마쯔시타 일렉트로닉스 코포레이션
Publication of KR19990008079A publication Critical patent/KR19990008079A/ko
Application granted granted Critical
Publication of KR100313468B1 publication Critical patent/KR100313468B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

집적 회로 캐패시터(20)는 부착 금속 부분(34)을 가지는 하부 전극 구조(24), 희귀 금속 부분(36), 및 제 2 희귀 금속층(40)을 포함한다. 제조 방법은 장벽 지역(38)을 형성하기 위하여 제 2 희귀 금속층(40)의 증착전에 부착 금속 부분(34) 및 희귀 금속 부분(36)을 어닐링한다. 전극(24)은 바람직하게 페로브스카이트 또는 페로브스카이트형 층진 초격자 재료로 만들어진 금속 산화물층(26)과 접촉한다. 임시 캡핑 층(59)은 제조시 형성되고 제거되면, 적어도 40%까지 소자로부터의 극성 전위를 상승시키기 위하여 사용한다.

Description

유전체 캐패시터에 대한 하부 전극 구조 및 그 제조 방법{BOTTOM ELECTRODE STRUCTURE FOR DIELECTRIC CAPACITORS AND METHOD OF MAKING THE SAME}
집적 회로 소자는 재료의 비친화성으로 인하여 결함이 생기거나 성능 저하가 유발될 수 있다. 박막층이 인접한 층으로부터의 확산에 의해 오염될 수 있다. 또한, 제조시 소자를 가열할 필요가 있는 경우, 갈라짐, 벗겨짐 및 불규칙 표면 문제가 각층의 다른 열팽창 계수로 인해 발생될 수 있다. 층이 형성되는 기판을 고려하지 않고 주어진 층의 열적 성능을 예측하는 것이 불가능하기 때문에 이들 문제점이 회로 층의 미세 박막 성질에 의해 두드러지게 나타난다. 따라서, 회로 설계자는 각각의 박막 층을 형성할 재료를 주의깊게 선택하여야 한다.
일반적인 회로 결함 메카니즘은 인접 층 사이의 빈약한 결합으로 인해 한 박막층이 다른 층으로부터 떨어져 갈라지거나 벗겨짐으로써 유도되는 단락을 포함한다. 실리콘 기술 소자에서, 백금 권선층 또는 전극은 실리콘 웨이퍼로부터 백금 전극을 분리하는 이산화 실리콘 또는 이산화 티타늄과 빈약하게 결합할 수 있다.연구자들은 백금 전극을 스퍼터링하기 전에 티타늄 금속 부착층을 절연층에 제공함으로써 갈라짐 경향을 성공적으로 감소시켰다; 그러나, 티타늄 금속의 제공은 문제점을 제공한다. 부가된 티타늄은 티타늄 확산을 통하여 다른 층을 오염시킨다. 확산된 티타늄 오염 물질은 티타늄 양이온이 격자 결함을 유도하는 다양한 원자가 상태, 즉, +2, +3, 및 +4를 나타내기 때문에 집적 회로에서 특히 문제이다. 금속 질화물 확산 장벽은 부착층 금속을 분리시키기 위한 시도로서 구성되었다. 티타늄 질화물 확산 장벽층의 사용을 나타내는 라르손에 의한 미국특허 제 5,005,102 호 및 가스아우등에 의한, "Ti-Pt-Au 빔 레스(beam less) 금속 시스템에서 확산 장벽층으로서의 TiN"이 발명의 명칭이고, 60 고상 박막, 237-247, 2번(1979)을 예를들어, 금속 질화물 어닐링은 유전체 또는 강유전 캐패시터 단락을 유도하는 불규칙 표면, 예를들어, 힐럭(hillock)을 생성할 수 있다.
잘 부착되고 단락 유도 불규칙 표면을 가지지 않는 효과적인 하부 전극 구조가 필요하다. 부가적으로, 실리콘 기술 소자에서, 종래 장벽층은 높은 유전체 캐패시터 성능을 상당히 저하시키는 실리콘 또는 이산화 실리콘의 확산 또는 블루밍(blooming)에 대해 효과적이지 않다.
본 발명은 집적 회로 소자에 대한 권선층, 특히 확산 장벽층을 포함하는 전극 및 상기 구조물을 제조하기 위한 방법에 관한 것이다. 특히, 확산 장벽층은 유전체 캐패시터 전극 또는 강유전 캐패시시터에 사용된다.
도 1은 확산 장벽 지역을 형성하기 위하여 혼합되거나 상호확산된 귀금속 전도층 부분 및 부착 금속층 부분을 가지는 하부 전극을 포함한 박막 캐패시터 소자를 도시한 도.
도 2는 도 1의 장벽 지역층을 더 자세히 개략적으로 도시한 도.
도 3은 도 1의 캐패시터를 만드는데 사용하기 위한 흐름도.
도 4는 임시 캡핑 층을 포함하는 구조의 중간 단계에서 도 1의 캐패시터를 도시한 도.
도 5는 임시 캡핑 층을 제거후 도 4의 캐패시터를 도시한 도.
도 6은 도 3 처리시 사용될 수 있는 액체 전구체 용액을 만드는데 사용하기 위한 프로세스 흐름도.
도 7은 최상부 표면상에 큰 힐럭 구조를 가지는 불안전한 하부 전극 구조를 도시한 도.
도 8은 다른 조건하에서 처리된 캐패시터로부터 얻어진 평균 분극 값을 비교한 막대 그래프.
본 발명은 실질적으로 불규칙 표면이 없는 확산 장벽 층 및 전극을 포함하는 전극 구조를 제공함으로써 상기 약술된 문제점을 극복한다. 상기 장벽층은 금속 질화물의 부재시 조차 부착 금속 확산 및 실리콘 확산 또는 블루밍을 제거 또는 감소시키는데 효과적이다. 장벽층은 특히 안정한 장벽 지역 격자를 제공하기 위하여부착 금속 부분 및 귀금속 부분을 상호확산시키고, 일시적인 금속 산화물 또는 스핀-온 글래스("SOG")층으로 격자를 씌우는 특정 프로세스에 따라 생산된다. 일시적인 층은 제거되고, 비교적 순수하거나 확산되지 않은 귀금속은 전극 및 장벽 지역을 완성하기 위하여 제공된다.
이런 형태의 하부 전극 구조를 가진 전극을 포함하는 강유전 캐패시터 소자는 특정 프로세스에 따르지 않는 동일 재료로 만들어진 소자와 비교하여 분극(polarization)이 100 % 또는 그 이상을 개선됨을 나타낸다. 장벽층은 유전체 캐패시터에 놀라운 성능 개선을 부가한다.
본 발명은 확산된 금속으로 형성된 확산 장벽 지역을 가지는 전극 구조를 포함한다. 장벽 포함 전극 구조는 박막 강유전 캐패시터 및 유전체 캐패시터같은 집적 회로 소자에 특히 유용하다. 장벽 지역은 각각의 부분을 적어도 부분적으로 결합하기 위하여 동시에 어닐링함으로써 적어도 부분적으로 서로 확산되지 않는 부착 금속 부분 및 귀금속 부분으로 형성된다.
SOG 또는 금속 산화물로 형성된 일시적인 층은 장벽 지역 꼭대기에 형성되고 장벽 지역과 함께 동시에 어닐링된다. 어닐링동안, 부착 금속은 장벽 지역 및 일시적 층에 걸쳐 확산한다. 층 경계에서 일반적으로 발생하는 것외에 부착 금속 플럭스의 급격한 변화는 일시적 층의 제거에 의해 추후에 발생된다. 전극은 귀금속층으로 장벽층을 커버하거나 씌움으로써 완성된다.
장벽 지역은 부착 금속 부분, 기판 부분, 및 그것의 혼합부분으로 구성된 그룹으로부터 선택된 확산 부분의 제 1 평균 플럭스를 나타낸다. 귀금속층은 확산가능 부분의 제 1 평균 플럭스보다 작은 제 2 평균 플럭스를 나타낸다. 플럭스 변화는 장벽 지역 격자의 안정화전에 부착 금속 부분을 수용하는 일시적 층의 제거를 유도한다. 전극은 기판에 의해 지지되고 유전체 또는 강유전 재료같은 추가 층으로 커버된다.
본 발명의 바람직한 형태에서, 기판은 실리콘 기판이지만, 임의의 다른 기판일 수 있다. 장벽 지역의 귀금속 부분 및 귀금속층의 귀금속은 동일 형태의 귀금속이고, 가장 바람직하게는 백금이다. 부착 금속은 바람직하게는 티타늄 또는 탄탈륨이다. 바람직하게는 장벽 지역의 귀금속 부분은 부착 금속 부분의 두께에 대해 3 내지 8배 범위의 두께로 제공된다.
특히 본 발명의 바람직한 형태는 집적 회로 캐패시터 소자를 포함한다. 캐패시터는 완성된 장벽 전극의 귀금속층 상부에 증착된 금속 산화물층을 포함한다. 금속 산화물층은 바람직하게는 강유전 금속 산화물, 실리콘 이산화물보다 크거나 같은 유전 상수를 가지는 높은 유전체 금속 산화물, 및 그것의 결합물로 구성된 그룹으로부터 선택된 재료로 형성된다. 강유전 금속 산화물은 특히 바람직하다. 상부 전극은 캐패시터를 완성시키기 위하여 금속 산화물층상에 배치된다.
높은 유전체 캐패시터의 경우에, 금속 산화물 재료는 바람직하게는 실험식 ABO3를 가지는 페로브스카이트이고, 여기서 A는 A 사이트 금속 양이온이고, B는 B 사이트 금속 양이온이고, O는 산소이다. 가장 바람직한 형태의 페로브스카이트는 바륨 스트론튬 티탄산염("BST")이고, 이것은 구조적으로 똑같은 A 사이트 바륨 및스트론튬 금속의 상대적 양에 따라 강유전 또는 비강유전 이다. 비록 양쪽 형태의 BST가 실리콘 이산화물의 유전 상수를 초과하는 높은 유전 상수를 가질지라도, 비강유전 BST의 사용은 유전체로서 사용하기에 바람직하다. 장벽층은 실리콘 및 실리콘 이산화물의 확산된 부분으로부터 필수적으로 자유로운 BST를 유지하기 위하여 사용한다. 그렇지 않으면 이들 확산된 실리콘 부분은 BST 층으로 이동하고 유전 성능을 감소시킨다. 가장 바람직한 BST 실험식은 Ba0.7Sr0.3TiO3의 평균 실험식을 가진다.
강유전 캐패시터에서, 금속 산화물 재료는 바람직하게는 페로브스카이트형 층상 초격자 재료이다. "페로브스카이트형"은 비스무쓰같은 3가 금속을 포함하는 초격자 발생층에 의해 분리된 각각의 산소 8면체 층으로 형성된 격자를 말한다. 이들 재료는 넓게 분류하면 강유전 재료로 인식되지만, 소자 신뢰성 문제로 인해 집적 회로 소자에 성공적으로 적용되지 못했다. 층상 초격자 재료의 페로브스카이트형 부분은 이산 층으로 형성된다. 이들 층은 모서리에 큰 A 사이트 금속에 의해 형성된 입방체내에 배치된 산소 8면체를 가지는 주요 셀을 포함한다. 산소 원자는 입방체의 평면 중심을 차지하고 작은 B 사이트 엘리먼트는 입방체의 중심을 차지한다. 몇몇 예에서, 산소 8면체 구조는 A 사이트 엘리먼트의 부재시 보존될 수 있다.
가장 바람직한 층상 초격자 재료는 평균 실험식 SrBi2Ta2O9를 가지는 스트론튬 비스무쓰 탄탈레이트 재료이다. 초격자 발생층은 가장 바람직하게는 (Bi2O2)2+재료로 형성되지만, 금속으로서 탈륨(Ⅲ)을 포함한다. 따라서 가장 바람직한 산소 8면체 구조층은 평균 실험식 (SrTa2O7)2-를 가진다. 각각의 층은 금속 유기 전구체 용액의 어닐링후 층상 초격자를 자연스럽게 형성한다. 산소 8면체 층은 강유전이고 전체 결정 전하의 균형을 잡기 위하여 초격자 발생층에 의해 오프셋되는 이온 전하를 가지는 평균 실험식을 가진다. 장벽층은 부착 금속에 필수적으로 자유로운 층상 초격자 재료를 유지하기 위하여 사용하고, 이것은 포인트 결함을 유발함으로써 분극을 저하시킨다.
바람직한 방법은 박막 장벽 포함 전극 소자를 생성하는 것이다. 부착 금속 부분은 기판상에 증착되고, 제 1 귀금속 부분은 부착 금속 부분에 제공된다. 양쪽 부착 금속 및 귀금속은 바람직하게는 스퍼터링에 의해 증착된다. 일시적인 금속 산화물 또는 SOG 코팅, 예를들어, SiO2또는 SrBi2Ta2O9는 전극 구조 상부에 증착된다. 임시층은 첫째로 어닐링되고, 상호 확산된(interdiffused) 부착 및 귀금속 부분을 포함하는 장벽 지역을 가진 하부 전극을 남기기 위하여 에칭에 의해 제거된다. 제 2 귀금속층은 바람직하게는 장벽 지역 상부에, 바람직하게는 스퍼터링된다. 유전체 또는 강유전 금속 산화물 층은 제 2 귀금속 부분상에 증착되고, 결합된 층은 제 2 어닐링된다.
특히 바람직한 방법은 약 450˚ 내지 850℃ 범위의 온도에서 장벽 지역 및 임시 금속 산화물 코팅부를 함께 어닐링하는 것이다. 가장 바람직한 어닐링 온도는 600℃이다. 제 2 귀금속층은 임시 층 또는 코팅부가 제거된후 증착되고, 제 2금속 산화물층은 바람직하게는 제 2 귀금속층상에 형성된다. 각각의 금속 산화물층을 형성하는 가장 바람직한 방법은 전구체 필름을 형성하기 위하여 액체 전구체 재료를 증착하고, 금속 산화물을 형성하기 위하여 전구체 필름을 가열한다.
도 1은 기판(22), 하부 전극(24), 금속 산화물층(26), 및 상부 전극(28)을포함하는 캐패시터(20)를 도시한다. 기판(22)은 바람직하게는 절연층(32)에 의해 캡핑된 통상의 실리콘층(30)을 포함한다. 실리콘 층(30)은 단결정 또는 다결정 실리콘이고, 상업적으로 실리콘 웨이퍼로부터 다양한 소스로 이용 가능하다. 층(30)은 갈륨 비화물, 인듐 안티몬, 마그네슘 산화물, 스트론튬 티탄산염, 사파이어, 석영 및 다른 재료뿐 아니라 상기된 결합물같은 다른 공지된 기판 재료로 형성된다. 절연층(32)은 확산노의 산소하에서 층(30)의 SOG 증착 또는 베이킹같은 공지된 처리에 의해 층(32)상에 형성된 두꺼운 실리콘 이산화물로 이루어진다. 여기에 사용된 바와같이, 용어 "기판"은 어떤 다른 층에 대하여 지지부를 제공하는 층을 특히 의미한다. 기판(22)은 모든 다른 층을 지지하기 위하여 사용하지만, 용어 기판은 다른 층과 결합하는 기판(22)을 의미한다. 따라서, 기판(22) 및 하부 전극(24)의 결합은 차례로 상부 전극(28)에 대한 지지부를 제공하는 금속 산화물층(26)에 대한 기판 또는 지지부를 제공한다.
하부 전극(24)은 부착 금속 부분(34), 제 1 귀금속 부분(36), 확산 장벽 지역(38) 및 제 2 귀금속층(40)을 포함하는 다수의 각각의 층을 포함한다.
부착 금속 부분(34)은 약 50Å 내지 250Å 범위의 두께로 스퍼터링되는 티타늄 또는 탄탈륨으로 이루어지고, 가장 바람직하게는 100Å이다. 제 1 귀금속 부분(36)은 바람직하게는 백금이지만, 또한 금, 은, 팔라듐, 이리듐, 레늄, 루테늄, 및 오스뮴같은 다른 귀금속뿐 아니라 이들 금속의 전도성 산화물도 가능하다. 제 1 귀금속 부분(36)은 부착 금속 부분(34)의 두께에 3 내지 15 배의 두께로 부착 금속 부분(34) 상부에 백금을 바람직하게는 스퍼터링함으로써 증착되고, 가장 바람직한 두께는 부착 금속 부분이 100Å일 때 약 1000 Å이다. 바람직한 범위 값 이상의 두께는 여전히 사용할수 있지만, 귀금속 부분(36)이 보다 얇게 되면 부착 금속 부분에서 귀금속 부분(36)의 상부 층으로 확산이 일어난다. 귀금속 부분(36)이 보다 두꺼워지면 귀금속 재료가 크게 낭비된다.
증착후, 바람직하게는 부분(34 및 36)이 이들 사이의 상호확산을 진척시키기 위하여 어닐링되고, 이에 의해 장벽 지역(38)이 제공된다. 지역(38)은 하부 라인(42) 및 상부 라인(44) 사이의 재료로 정해진다. 라인(42)은 절연층(32)인 산화물층 및 부착 금속 부분(34) 사이의 인터페이스 위치를 포함하는 부착 금속층(34)내의 어느곳에나 배치된다. 유사하게, 라인(44)은 층(40), 또는 층(36)내의 제 1 귀금속 부분 및 제 2 귀금속층(40) 사이의 인터페이스(48)까지 배치될 수 있다. 인터페이스(50)는 부착 금속 부분(34) 및 제 1 귀금속 부분(36) 사이에 배치되고, 장벽 지역(38)을 형성하는 확산전의 시간에 내부층 경계를 나타낸다. 인터페이스(50)는 반드시 하부 전극의 최종 구조로 관찰되는 것이 아니라, 상기 인터페이스는 몇몇 확산 가능 부분이 부분(34 및 36) 사이에 교차된 후에도 식별될 수 있다. 대부분의 경우에, 장벽 지역(38)은 제 1 귀금속 부분(36)을 통하여 전체적으로 인터페이스(48)로 연장되지만, 그러나 부분적으로, 부착 금속 층(34)으로 연장된다. 확산은 피크의 법칙(Fick's Law)에 의해 발생하지만, 또한 각각의 금속간의 밀도 차 함수로서 중력에 의해 영향을 받는다.
도 2는 보다 상세히 장벽 지역(38)을 도시한다. 어두운 원, 예를들어, 원(52)은 부착 금속 부분(34)의 부착 금속 원자를 나타낸다. 하얀색 원, 예를들어, 원(54)은 제 1 귀금속 부분(36)의 귀금속 원자이다. 실질적으로 귀금속 원자의 확산은 라인(42) 아래의 층(34)에 발생되지 않는다. 지역(38)은 부착 금속 원자 및 귀금속 원자의 혼합물을 포함한다. 부분(34 및 36)의 상호확산은 격자의 안정성을 증가시키기 위하여 사용하고, 따라서 이것은 지역(38)을 통한 또는 지역(38)으로부터의 확산에 대한 저항성을 향상시킨다. 도시된 바와같이 지역(38)이 부착 금속 원자 및 귀금속 원자의 비균질 분포를 포함한다는 것이 이해되어야 한다. 보다 긴 어닐링 시간 및 보다 높은 어닐링 온도는 지역(38)내의 원자 분포 균일성을 증가시키기 위하여 사용하고, 이런 분포는 양쪽 부분(34 및 36)에 걸쳐 실질적으로 균일할 수 있다. 실리콘 원자(56)(사선) 및 산소 원자(58)(점)에 의해 표현된 층(32)으로부터 이산화실리콘과 같은 다른 확산된 부분이 존재할 수 있다.
원자(56 및 58)로서 나타난 형태의 중간 내지 저 유전율 실리콘 또는 이산화실리콘은 때때로 재료의 블룸(bloom) 또는 슬러그(slug)처럼 각각의 금속 층(부분 34 및 36)을 통하여 이동할 수 있다. 만약 이들 원자가 높은 유전 재료, 예를들어 층(26)으로 이동하면, 낮은 유전체 실리콘 이산화물이 높은 유전 성능을 상당히 감소시킨다. 지역(38)에 나타내진 격자는 사실상 도식적인 것이다. 지역(38)의 정밀한 격자 구조는 변화될 수 있고, 도시된 바와같은 형태와 다를 수 있다.
제 2 귀금속 층(40)은 바람직하게는 제 1 귀금속 부분(36)과 동일한 귀금속으로 만들어진다. 이런 귀금속은 가장 바람직하게는 약 1000Å의 두께를 가지는 백금이고, 즉 그 두께는 귀금속 부분(36)의 두께와 같다. 층(40)을 어닐링하는 경우, 장벽 지역(38)의 상부 경계가 위쪽 층(40)으로 그리고 인터페이스(48)를 가로질러 이동되는 것은 가능하다; 그러나, 이런 환경에서, 층(40)내의 확산 가능 부분의 농도는 부분(36)의 농도에 비해 크게 감소되거나 심지어 무시할 수 있다. 제 2 귀금속 층(40)의 형성은 하부 전극(24)의 구조를 완성시킨다.
부착 금속 부분(34) 및 귀금속 부분(36)은 제 2 귀금속 층(40)의 증착전에 장벽 지역(38)을 형성하기 위하여 어닐링된다. 관련된 일반적인 이론의 설명은 본 발명의 이해를 용이하게 한다.
확산 계수는 피크의 법칙에 의해 현상학적으로 정의된다.
J = -D(dn/dx),
여기에서 J는 농도 기울기(dn/dx)에 따른 분자 플럭스이고, D는 확산 계수이다. 고체를 통한 확산은 일반적으로 매우 느리다; 그러나, 박막 재료에서, 층간 원자 이동 거리는 매우 작다. 어닐링 처리동안, 플럭스는 상승된 온도가 임의의 원자 운동을 증가시킬 때 가속된다. 이들 운동은 주어진 엘리먼트의 높은 농도로부터 낮은 농도쪽으로 순(net) 방향의 플럭스로서 확산을 진척시킨다.
일단 부분(34 및 36)의 상호확산 부분이 냉각되면, 결과적인 격자는 내부 혼합된 귀금속 및 부착 금속 원자가 각각의 순수 금속 층과 비교하여 증가된 힘으로 함께 결합되기 때문에 증가된 열역학적 안정성을 가진다. 증가된 힘은 안정화된 격자를 통하여 원자 또는 분자 확산에 대한 에너지 장벽을 제공한다. 이런 방식으로, 포스트 어닐링 확산은 상당히 감소되거나 모두 제거된다. 그러므로, 제 2 귀금속층(40)은 층(40)이 실질적으로 순수 조건에서 형성되거나 매우 낮은 농도의 확산 가능 부분을 갖는 조건에서 형성되기 때문에 장벽 지역(38)과 비교하여 확산 가능 부분의 농도보다 상당히 감소된 플럭스를 가진다. 실제 결과는 중력 및 어닐링동안 기판의 배향에 의해 영향을 받는다. 기판은 바람직하게는 수평 배향으로 어닐링된다.
만약 제 2 귀금속 층(40)이 제 1 어닐링 부분(34 및 36)없이 제 1 귀금속 부분(36) 상부에 단순히 증착되면, 층(40)을 통하여 부착 금속 원자의 확산을 감소시키는 지역(38) 격자가 존재하지 않게된다. 이때는, 부착 금속 원자가 금속 산화물층(26)에 바로 인접부에서 매우 높은 농도로 존재하고, 따라서 보다 높은 비율의 오염물로서 금속 산화물층(26)로 확산된다. 이러한 보다 높은 비율은 어닐링 처리 단계동안 가장 중요한 문제가 된다.
금속 산화물층(26)은 바람직하게는 페로브스카이트 또는 페로브스카이트형 층상 초격자 구조를 가지는 유전체 또는 강자성 재료이다. 바람직한 유전체 재료는 액체 증착 ABO3페로브스카이트를 포함한다. 특히 바람직한 페로브스카이트는 BST를 포함한다. 가장 바람직한 BST는 Ba0.7Sr0.3TiO3의 평균 실험식을 가지며, 이것은 비강자성이고 박막의 높은 유전 재료로서 기능한다. BST에서, 바륨 및 스트론듐은 A 사이트 엘리먼트이고, 티타늄은 B 사이트 엘리먼트이다. 바람직한 강유전 재료는 페로브스카이트형 층상 초격자 재료를 포함한다. 특히 바람직한 층상 초격자 재료는 스트론튬 비스무쓰 탄탈레이트 재료를 포함한다. 가장 바람직한 스트론튬 비스무쓰 탄탈레이트는 SrBi2Ta2O9의 평균 실험식을 가진다.
ABO3구조는 다른 원자가를 가지는 각각 A 및 B 엘리먼트로 구성된다. 이들A 및 B 사이트 엘리먼트는 3원 산화물로서 결합된다. 공지된 A-B 3원 산화물은 A+1B+5재료(예를들어, 칼륨 니오베이트), A+2B+4재료(예를들어, 스트론튬 티탄산염 또는 바륨 티탄산염), A+3B+3재료(예를들어, 가돌리늄 철 산화물), A+2(B+3 .7B+6 .3) 형태의 복합 산화물[예를들어,Sr(Cr0.67Re0.33)], A+2(B+3 0.5B+5 0.5) 형태의 복합 산화물, 및 다수의 다른 복합 산화물을 포함한다.
많은 고유전율 페로브스카이트는 강유전이고, 많은 페로브스카이트형 층상 초격자 강유전체는 고유전율을 갖는다. 비강유전 유전체는 강유전 분극 스위칭 현상이 전류를 저장하고 방출하기 때문에 유전체 응용에 사용하기에 적당하고, 이것은 때때로 집적 회로, 예를들어 제어 논리 회로의 다른 부분 동작과 간섭할 수 있는 서지를 생성한다.
여기에 주장된 본 발명은 강유전 재료 및, 특히, 층상 초격자 강유전에 대한 중요한 분극 개선을 제공한다. 층상 초격자 재료에는 각각 아래와 같은 평균 실험식을 갖는 적어도 모두 3개의 스몰렌스키이(Smolenskii)형 강유전 층상 초격자 재료가 포함된다:
(1) Am-1S2BmO3m+3;
(2) Am+1BmO3m+1; 및
(3) AmBmO3m+2
여기에서 A는 페로브스카이트형 초격자의 A 사이트 금속이고, B는 페로브스카이트형 초격자의 B 사이트 금속이고, S는 비스무쓰 또는 탈륨같은 3가 초격자 발생 금속이고, m은 전체 실험식 하전 균형을 맞추는데 충분한 수이다. m이 전체 식에서 분수인 경우, 통상적으로 식은 다른 정수값을 각각 가지는 다수의 서로 다른 또는 혼합된 페로브스카이트형 층을 제공한다. A 사이트 금속 및 B 사이트 금속은 유사한 이온 반경을 가지는 양이온 혼합물을 포함한다.
식(1)에 따른 층상 초격자 재료에서, 열역학은 아래 식에 따른 m 8면체 두께를 가지는 층에 산소 8면체 구조를 형성한다.
(4) (Am-1BmO3m+1)2-
여기에서 m은 1보다 큰 정수이고 다른 변수는 상기에서 정의되었다. 이들 층은 아래 식을 가지는 비스무쓰 산화물층에 의해 분리된다
(5) (Bi2O2)2+
여기에서 Bi는 식(1)의 S이다.
초격자 발생층(S)은 비스무쓰(Ⅲ) 산화물을 포함하고, 탈륨(Ⅲ)같은 다른 유사한 크기의 3가 금속 양이온을 포함한다. 비스무쓰는 만약 식(Ⅰ)에 따른 층상 초격자 재료를 발생하기 위하여 화학양론적으로 요구된 양을 초과하면 페로브스카이트형 격자의 A 사이트 금속으로 기능한다.
상부 전극(28)은 바람직하게는 금속 산화물 층(26)상에 스퍼터된 귀금속이다. 상부 전극(28)의 두께는 바람직하게는 약 1000Å 내지 약 2000Å 범위이지만, 두께는 이런 범위 밖의 값일 수 있다. 전극(28)은 가장 바람직하게는 백금으로 만들어진다.
도 3은 캐패시터(20)를 만들기 위한 처리 흐름도를 도시한다. 상기 처리는 도 1의 실시예에 논의되었지만, 당업자는 다른 실시예에 응용 가능성을 이해할 것이다.
단계(P60)에서, 실리콘 웨이퍼는 실리콘층(30) 및 그 산화물층인 실리콘 이산화물층(32)을 가지는 기판(22)으로서 제공된다. 실리콘층(30)은 표면 불순물 및 물을 제거하고 실리콘 이산화물층(32)의 산화물 코팅층이 형성되도록 약 500℃ 내지 약 1100℃ 범위의 온도로 확산노의 산소하에서 베이킹된다. 일반적으로, 구성될 소자의 성질에 따라, 단계(P60)는 트랜지스터 또는 메모리 회로에 대한 콘택 홀 에칭(도시되지 않음)과 층(30)(일반적으로 기판(22))의 도핑과 같은 통상의 프로세스를 포함한다.
단계(P62)는 종래 기술에 공지된 바와 같은 종래 프로토콜에 따라 약 50Å 내지 250Å 범위의 바람직한 두께로 산화물층(32) 위에 스퍼터링 티타늄 부착 금속 부분(34)을 포함한다. 단계(P64)는 부분(34) 위에 약 1000Å 내지 2000Å 범위의 바람직한 두께로 백금 제 1 귀금속 부분(36)을 스퍼터링하는 단계를 포함한다. 바람직한 원자 스퍼터링 프로토콜 예는 무선 주파수 스퍼터링 및 DC 마그네트론 스퍼터링을 포함한다.
단계(P66)는 귀금속 부분(36) 상부에 금속 산화물 전구체 또는 SOG 전구체를증착하는 단계를 포함한다. 이런 전구체는 바람직하게는 액체 전구체이지만, 고체 타켓으로부터 스퍼터링될 수 있다. 통상적으로 이용 가능한 SOG 전구체 용액이 바람직한 전구체가 된다. 가장 바람직한 전구체는 단계(P73)에 제공될 전구체와 동일한 전구체이고, 특히 스트론튬 비스무쓰 탄탈레이트 층상 초격자 재료이다. SOG 전구체는 바람직하게는 약 3000 rpm으로 기판을 회전하는 동안 약 1000 Å의 두께로 증착된다. 단계(P73)의 전구체가 제공되는 경우, 기판은 약 750Å의 두께를 얻기 위하여 바람직하게는 약 1500 rpm으로 회전된다. 액체 전구체는 약 5분 내지 약 30분의 시간 주기동안 약 200℃ 내지 500℃ 범위의 온도로 선택적으로 건조된다.
단계(P68)는 다른 어닐링 단계로부터 구별하기 위하여 "제 1 어닐링"으로서 불리운다; 그러나, 다른 어닐링 단계가 "제 1 어닐링" 전에 발생할수 있다는 것이 이해되어야 한다. 예를들어, 단계(P60 및 P62)는 각각 다수의 어닐링 단계를 포함한다. 단계(P68)에서, 부분(34 및 36)을 포함하는 기판은 바람직하게는 30 분 내지 2 시간 범위 시간동안 450℃ 내지 1000℃ 범위의 온도로 산소 분위기 하의 확산노에서 가열된다. 단계(P68)는 바람직하게는 600℃ 내지 800℃ 범위의 온도로 처리되고, 가장 바람직한 어닐링 온도는 8분동안 약 600℃이다. 단계(P68)의 제 1 어닐링은 노에 "푸쉬(push)"를 위한 5분 및 노의 "풀(pull)"을 위한 5분을 포함하는 푸쉬/풀 처리에서 발생한다. 지시된 어닐링 시간은 노의 열적 경사를 형성하기 위하여 사용된 시간을 포함한다.
상업적인 제조 처리에서, 일정한 그리고 재생 가능한 결과를 제공하기 위하여 모든 어닐링 온도 및 시간의 주의깊은 제어를 제공하는 것은 바람직하다. 실온으로 기판을 냉각하는 것에 의해 도 1 및 도 2에 일반적으로 도시되어 있는 장벽 지역(38)이 생성된다.
도 4는 단계(P68)를 거친 캐패시터(20)의 구조를 도시한다. 소자는 금속 산화물 또는 SOG 층의 임시 캡핑층(59)으로 캡핑된다. 도 4에 도시된 바와같이, 확산 지역 경계(44)(티타늄 오염물)는 인터페이스(48)를 층(59)에 교차시킨다. 도 4의 나머지 층은 도 1에 도시된 바와같다.
단계(P70)는 에칭에 의해 층(59)을 제거하는 단계를 포함한다. 바람직하게는 액체 에칭 기술이 사용된다. 층(59)이 SOG일 때, 그것은 뉴저지주의 General Chemical of Parisippane)사로부터 상기 목적을 위하여 이용할 수 있는 10:1 BOE 용액같은 버퍼된 산화물 에칭제를 사용하여 제거된다. 이들 용액은 물과 암모늄 불화물 버퍼를 가진 불화수소산의 혼합물을 포함한다. 에칭 비율은 초당 약 20Å 내지 25Å 범위이다. BOE 에칭제는 스트론튬 비스무쓰 탄탈레이트같은 층상 초격자 재료를 위하여 적당하지 않다.
층(59)이 스트론튬 비스무쓰 탄탈레이트일 때, 에칭제는 바람직하게는 HNO3, H2O 및 HF 혼합물을 포함한다. 이들 성분은 다음 체적 부분으로 혼합된다: 60% 내지 70% HNO3의 200 부분(물과 혼합된 중량 퍼센트); 증류된 H2O 80 부분; 및 46% 내지 49% HF의 3 부분(물과 혼합된 중량 퍼센트). 에칭 비율은 통상적으로 20℃에서 분당 240Å 내지 300Å 범위이지만, 처리 조건은 분당 50Å 내지 500Å 범위의 비율을 제공하도록 변화할 수 있다.
에칭제는 증류된 물 덤프 세척 욕조에서 세척함으로써 가셔지고, 물은 바람직하게는 약 1500 rpm에서 회전 건조된다.
단계(P72)는 어닐링된 장벽 지역(38)상에 약 1000Å 내지 2000Å 범위의 바람직한 두께로 백금 제 2 귀금속층(40) 증착을 포함한다. 증착은 바람직하게는 스퍼터링에 의해 발생한다. 단계(P72)는 하부 전극(24)(도 1)을 완성시킨다. 도 5는 에칭에 의해 제거된 층(59)을 가지는 도 4의 구조를 도시한다.
단계(P73)는 전구체 용액의 건조 및 어닐링후 금속 산화물층(26)을 생성하기에 효과적인 양의 다수의 금속 부분을 가지는 액체 전구체 용액을 제공한다. 이런 전구체 용액의 제공을 포함하는 추가의 목록은 아래에 제공될 것이다.
단계(P74)에서, 단계(P73)으로부터의 전구체 용액은 단계(P72)로부터 기판에 제공되고, 이것은 액체 전구체를 수용하기 위하여 하부 전극(24)의 최상부 표면을 나타낸다. 이런 응용은 바람직하게는 액체 전구체 용액을 주위 온도로 떨어뜨리고 하부 전극(24)의 최상부 표면위로 누르고 어떤 추가의 용액을 제거하고 박막 액체 잔류물을 제거하기 위하여 바람직하게는 약 30초동안 약 1500 RPM 내지 2000 RPM으로 기판을 회전시킴으로써 처리된다. 가장 바람직한 회전 속도는 1500 RPM이다. 선택적으로, 액체 전구체는 여기에서 전체적으로 개시된 바와 동일 범위로 참조된 공동계류중인 출원 제 07/993,380 호에 기술된 기술과 같은 증기 증착 기술에 의해 적용된다. 바람직한 전구체 용액은 층상 초격자 재료를 생성하기 위하여 효과적인 양의 금속 부분을 가진다. 가장 바람직한 층상 초격자 재료는 스트론튬 비스무쓰탄탈레이트이다.
단계(P75)에서, 단계(P74)로부터의 액체 전구체 필름은 바람직하게는 약 200℃ 내지 500℃의 온도로 건조 공기 분위기에서 바람직하게는 핫 플레이트상에서 건조된다. 건조 시간 및 온도는 액체 박막으로부터 유기 재료 모두를 실질적으로 제거하고 건조된 금속 산화물 잔류물을 남기기에 충분하여야 한다. 건조 시간은 바람직하게는 약 1 내지 약 30분 범위이다. 단일 단계 건조에 대하여, 공기에서 약 2 내지 10분 기간 이상의 400℃ 건조 온도는 가장 바람직하다. 그러나 단계적 간격으로 액체 필름을 건조하는 것이 보다 바람직하다. 예를들어, 필름은 260℃에서 5분 및 400℃에서 5분동안 건조된다. 부가적으로, 30초동안 725℃로 기판을 가열하기 위하여 텅스텐 니켈 램프를 사용하여, 700℃를 초과하는 온도로 짧은 가열 간격으로 건조 사이클을 마무리하는 것은 바람직하다. 건조 단계(P75)는 최종 금속 산화물 금속 화합물에서 예측 가능하거나 반복 가능한 전자 특성을 얻는 것은 필수적이다.
단계(P76)에서, 만약 단계(P75)로부터 결과적인 건조 필름이 목표된 두께를 갖지 않으면, 단계(P72, P74 및 P75)는 목표된 두께가 달성될때까지 반복된다. 약 1800Å 내지 2000Å의 두께는 통상적으로 여기에 개시된 파라미터하에서 0.130M 내지 0.200M 전구체 용액의 2번 코팅을 요구한다.
단계(P78)에서, 단계(P75)로부터 건조된 전구체 잔류물은 층(26)의 금속 산화물을 형성하기 위하여 어닐링된다. 이런 어닐링 단계는 다른 어닐링 단계로부터 구별하기 위하여 제 2 어닐링으로 불린다. 이런 제 2 어닐링은 바람직하게는단계(P68)에서 제 1 어닐링의 조건과 같은 조건하에서 처리된다.
단계(P80)에서, 상부 전극(28)은 바람직하게는 금속 산화물층(26) 위에 백금을 스퍼터링함으로써 증착된다. 단계(P82)의 제 3 어닐링은 선택적으로, 바람직하게는 단계(P68)의 제 1 어닐링과 같은 조건하에서 발생한다.
상기 소자는 예를들어 단계(P84)에서 이온 에칭 석판술 다음 포토레지스트의 적용을 포함하는 종래 포토에칭 처리에 의해 패턴화된다. 이런 패터닝은 제 4 패터닝이 캐패시터(20)로부터 패터닝 스트레스를 제거하고 패터닝 과정에 의해 생성되는 어떤 결함을 수정하기 위하여 사용하도록 단계(P86)의 제 4 어닐링 전에 발생한다.
제 4 어닐링 단계(P86)는 바람직하게는 단계(P68)에서 제 1 어닐링과 같은 방식으로 처리된다.
마지막으로, 단계(P88)에서 소자는 완성되고 평가된다. 완성품은 당업자에 의해 이해될 바와같이 부가층의 증착, 접촉 홀의 이온 에칭, 및 다른 과정을 수반한다. 기판 또는 웨이퍼(22)는 동시에 생성된 다수의 집적 회로 소자를 분리하기 위하여 분리 유니트로 톱질된다.
단계(P73)의 폴리오식알킬레이트 금속을 제공하기 위한 바람직한 일반적인 처리는 여기에 참조된 1993년 10월 6일자 출원된 제 08/132,744 호, 및 여기에 참조된 제 07/965,190 호에 제공된다. 처리는 바람직하게는 금속 알콕사이드를 형성하기 위하여 알콕사이드(예를들어, 2 메톡시에탄올)과 금속을 반응하는 단계, 및 일반화된 식중 하나에 따라 금속 알콕시카르복실레이트를 형성하기 위하여 카르복실레이트(예를들어, 2 에틸헥사노에이트)와 금속 알콕사이드를 반응하는 단계를 포함한다:
(6) (R´-COO-)aM(-O-R)n, 또는
(7) (R´-C-O-)aM(-O-M´-(O-C-R˝)b-1)N
여기서 M은 (a+n)의 외부 원자가를 가지는 금속 양이온이고 M´은 b의 외부 원자가를 가지는 금속 양이온이고, M 및 M´은 바람직하게는 탄탈륨, 칼슘, 비스무쓰, 납, 이트륨, 스칸듐, 란탐, 앤티모니, 크롬, 탈륨, 하프늄, 텅스텐, 니오븀, 바나듐, 지르코늄, 망간, 철, 코발트, 니켈, 마그네슘, 몰리브덴, 스토론튬, 바륨, 티타늄 및 아연으로 구성된 그룹으로부터 각각 선택된다; R 및 R´은 4 내지 9의 탄소 원자를 가지는 알킬 그룹이고 R˝은 바람직하게는 3 내지 8 탄소 원자를 가지는 알킬 그룹이다. 중심 -O-M-0-M´-O- 구조를 가지는 추후 식은 최종 고체 금속 산화물 생성물에 존재할 금속 대 산소 결합중 적어도 50% 용액의 형성으로 인해 특히 바람직하다.
액체 전구체는 바람직하게는 금속 알콕사이드 또는 금속 카복실레이트이고, 가장 바람직하게는 목표된 농도로 크실렌 또는 옥탄이 증류된 금속 알콕시카복실레이트이다. 필수적으로 무수물 금속 알콕시카복실레이트의 사용은 알콕사이드 리간드를 포함하는 용액의 저장 수명을 상당히 감소시킬 수 있는 물 유도 중합 또는 교질화를 피함으로 인해 특히 바람직하다. 용액에서 바람직하게는 어떤 가수분해 유도 부분의 존재가 방지되거나 최소화된다. 종래 졸-겔같은 가수분해 전구체는 사용될수있지만, 증가된 용액 점착성은 바람직한 스핀 온 응용 처리로부터 유도된 균일한 두께를 손상시키고, 가수분해 용액의 특성은 시간을 빠르게 변화시킨다. 결과적으로, 만들어지고 준비된 가수분해 겔은 시간 주기상에 모순되지 않은 특성의 빈약한 특성 금속 산화물 필름을 생성한다. 바람직한 방법은 필요한 시간 전에 전구체 용액을 제공한다.
전구체 용액은 대응 층상 초격자 재료 또는 페로브스카이트를 생성하도록 목표되고, 산소 8면체 구조의 형성이 가능한한 열역학적으로 호의적인 것은 이해된다. 일반적으로, 페로브스카이트형 8면체 구조 또는 페로브스카이트 8면체 구조의 한측면에서, 등가 대체는 실질적으로 유사한 이온 반경을 가지는 금속 양이온 사이에서 이루어지고, 상기 반경은 각각 격자 사이트에서 단지 20% 정도 변화한다. 이들 용액은 전구체 용액에 다른 금속 부분을 부가함으로써 이루어진다.
전구체 용액의 바람직한 성분은 실험식에 따라 화학양론적으로 비교평가된 결합물에 목표된 페로브스카이트 금속 또는 층상 초격자 재료를 포함한다. A 사이트 부분은 Ba, Bi, Sr, Pb, La, Ca 및 그것의 혼합물로 구성된 A 사이트 그룹으로부터 선택된 적어도 하나의 A 사이트 엘리먼트를 가지는 바람직하게는 알콜 또는 카르복실산과 반응함으로써 형성된다. 바람직하게는 B 사이트 부분은 Zr, Ta, Mo, W, V, Nb 및 그것의 혼합물로 구성된 B 사이트 그룹으로부터 선택된 적어도 하나의 B 사이트 엘리먼트를 가지는 알콜 또는 카르복실산을 반응시킴으로써 유도된다. 가능한한 동일한 반경의 B 사이트 엘리먼트로서 티타늄을 사용하는 것은 다른 집적 회로 구성요소에 티타늄 확산을 유도하는 문제 및 티타늄 이온 가운데 다른 원자가상태로 발생하는 포인트 전하 결함 문제로 인해 실제적으로 바람직하지 않다. 예외적인 유전체 작업 및 BST 재료의 수명은 티타늄 확산 가능성을 수용하도록 하는데에 가치있게 만든다. 층상 초격자 재료의 경우에, 바람직하게는 비스무쓰인 3가의 초격자 발생 금속이 부가된다. 가열로 비스무쓰 성분은 층상 초격자 재료의 비스무쓰 산화물층을 자연스럽게 생성하지만, 비스무쓰 초과 부분은 페로브스카이트형 격자에 대한 A 사이트 엘리먼트를 제공할 수 있다.
도 6은 단계(P72)에 사용될 액체 전구체 용액을 제공하기 위한 본 발명에 따른 일반화된 처리 흐름도를 도시한다. 단어 "전구체"는 이 기술에서 모호하게 사용된다. 그것은 최종 용액을 형성하기 위하여 다른 재료와 혼합될 하나의 금속을 포함하는 용액을 의미하거나, 기판에 적용하기 위한 몇몇 금속을 포함하는 용액을 의미한다. 이런 논의에서 당업자는 만약 다른 의미가 본문으로부터 명확하지 않으면, "전구체"로서 전구체 준비 형태로 부른다. 중간 단계에서 용액은 "사전 전구체"로서 불린다.
초기 금속 전구체 부분을 생성하는데 사용하기 위한 금속 알콕사이드의 액체 용액, 금속 카르복실레이트, 및 금속 알콕시카르복실레이트의 형성에 대한 바람직한 일반화된 반응 화학식은 다음과 같다:
(8) 알콕사이드 - M+n+ nR-OH → M(-O-R)n+ n/2H2
(9) 카르복실레이트 - M+n+ n(R-COOH) → M(-OOC-R)n+ n/2H2
(10) 알콕시카르복실레이트 - M(-O-R´)n+ bR-COOH + 열 →
(R-O-)n-bM(-OOC-R)b+ bHOR
여기서 M은 n의 전하를 가지는 금속 양이온이고; b는 0 내지 n 범위의 카르복실산의 몰수이고; R´는 4 내지 15개의 탄소 원자를 가지는 알킬 그룹이고 R은 3 내지 9의 탄소 원자를 가지는 알킬 그룹이다.
단계(P90)에서 상기 방정식에 의해 M으로 지시된 제 1 금속은 금속 알콕시카르복실레이트 사전 전구체를 형성하기 위하여 알콜 및 카르복실산과 반응된다. 바람직하게는 프로세스는 방정식(8)에 따른 금속 알콕사이드를 형성하기 위하여 알콜(예를들어, 2-메스옥시에탄올)과 금속을 반응시키고, 방정식(10)에 따라 금속 알콕시카르복실레이트를 형성하기 위하여 카르복실산(예를들어, 2-에틸헥사노산)과 금속 알콕사이드를 반응시킨다. 방정식(9)에 따른 반응늠 반응되지 않은 금속이 알콜 및 카르복실산과 동시에 결합될 때 바람직한 모드로 관찰된다. 바람직하게는 동시 반응은 카르복시레이트 리간드에 의해 알콕사이드 부분을 대체하기 위하여 하루 내지 이틀동안 약 200℃ 범위의 온도를 가지는 핫 플레이트에 의해 가열된 환류 응축기에서 처리된다. 초기에 하루 또는 이틀 동안의 반응 주기 끝에, 환류 응축기는 바람직하게는 주위 환경에 개방되고, 용액 온도는 용액으로부터 모든 물 및 알콜 부분의 실질적인 제거를 가리키는 부분 증류 플래토우(plateau)를 관찰하기 위하여 감시되고, 플래토우는 용액이 열 소스로부터 제거되는 적어도 약 100℃를 초과한다. 대기 압력에 대한 증류 온도는 바람직하게는 적어도 115℃의 온도, 가장 바람직하게는 약 123℃ 내지 127℃의 온도이다.
상기 방정식에서, 바람직하게는 금속은 탄탈륨, 칼슘, 비스무쓰, 납, 이트륨, 스칸듐, 란탄, 앤티모니, 크롬, 탈륨, 하프늄, 텅스텐, 바나듐, 니오븀, 지르코늄, 망간, 철, 코발트, 니켈, 마그네슘, 스트론튬, 바륨, 티타늄, 바나듐, 및 아연으로 구성된 그룹으로부터 선택된다. 바람직하게는 사용될 수 있는 알콜은 2-메스옥시에탄올, 1-부탄올, 1-펜타놀, 2-펜타놀, 1-헥사놀, 2-헥사놀, 3-헥사놀, 2-에틸-1-부타놀, 2-에스옥시에탄올, 및 2-메틸-1-펜타놀, 바람직하게는 2-메소옥시에탄올을 포함한다. 사용될 수 있는 카르복실산은 바람직하게는 2-에틸헥사노산, 옥타노산, 및 네오디카노산를 포함하며, 바람직하게는 2-에틸헥사노산을 포함한다.
단계(P90) 및 추후 단계의 반응은 바람직하게는 호환할 수 있는 용매를 사용함으로써 촉진된다. 사용될 수 있는 용매는 많은 다른 것뿐 아니라, 크실렌, 2-메소에탄올, n-부틸 아세테이트, n-디에틸포마마이드, 2-메소옥시에틸 아세테이트, 메틸 이소부틸 케톤, 메틸 이소아밀케톤, 이소아밀 알콜, 사이클로헥사논, 2-에스옥시에탄올, 2-메소옥시에틸 에테르, 메틸 부틸 케톤, 헥실 알콜, 2-펜타놀, 에틸 부틸레이트, 니트로에탄, 피리마이딘, 1,3,5 트리옥산, 이소부틸 이소부틸레이트, 이소부틸 프로피오네이트, 프로필 프로피오네이트, 에틸 랙테이트, n-부타놀, n-펜타놀, 3-펜타놀, 톨루엔, 에틸벤젠, 및 옥탄을 포함한다. 이들 용매는 바람직하게는 기판에 전구체를 적용하기 전에 물을 제거하기 위하여 전구체를 증류하도록 물의 끓음점을 초과하는 끓음점을 가진다. 코솔벤트는 서로 섞이고 다른 부분, 특히 전구체 합성물을 완전히 용해하는데 필요한 폴라 및 어폴라 용매 사이에서 적합하게 혼합된다.
단계(P90) 부분은 중간 금속 반응물이 순수 연구 차원에서 얻어지는 경우 건너뛸 수 있다. 예를들어, 탄탈륨 이소부토사이드가 이용되는 경우, 방정식(10)에 따라 2-에틸헥사노산같은 카르복실산과 금속 알콕사이드를 반응시킴으로써 허용 가능한 카르복실레이트 리간드로 이소부토사이드 부분을 대체하는 것이 바람직하다.
통상적인 제 2 단계(P92)에서, 금속-카르복실레이트, 금속-알콕사이드 또는 양쪽은 층(26)에 대한 고체 금속 산화물을 생성할 수 있는 초격자 형성 금속 부분의 화학양론적 밸런싱 혼합물을 가지는 중간 전구체를 형성하기 위하여 효과적인 양의 금속 알콕시카르복실레이트에 부가된다. 이때 혼합물은 만약 필요하다면, 상대적 열적 불안정성으로 인해 추후에 부가될 비스무쓰 화합물을 포함한다. 상기된 금속중 임의의 것은 금속 카르복실레이트를 형성하기 위하여 상기된 카르복실산중 임의의 것과 반응되고, 반면 상기된 금속중 임의의 것은 알콕사이드를 형성하는 알콜중 임의의 것과 반응된다. 특히 카르복실레이트 리간드와 알콕사이드 리간드를 부분적으로 대치하기 위하여 카르복실산의 약간 초과량과 상기 반을 처리하는 것이 바람직하다.
단계(P94)에서, 금속알콕시카르복실레이트 혼합물, 금속 카르복실레이트 및/또는 금속 알콕사이드는 금속 산소 금속 결합을 형성하고 반응에 의해 생성된 어떤 끓음점 유기질을 제거하기 위하여 필요한 만큼 가열되고 뒤섞인다. 일반화된 반응 이론에 따라, 만약 금속 알콕사이드가 금속 알콕시카르복실레이트에 부가되고, 용액이 가열되면, 다음과 같은 반응식이 발생한다:
(11) (R-COO-)xM(-O-C-R`)a+ M´(-O-C-R˝)b→
(R-COO-)xM-O-M´(-O-C-R˝)b-1)a+ aR´-C-O-C-R˝
(12) (R-COO-)xM(-O-C-R´)a+ xM´(-O-C-R˝)b→
(R`-C-O-)aM(-O-M´(-O-C-R˝)b-1)x+ xR-COO-C-R˝
여기에서 M 및 M´은 금속이고; R 및 R´은 상기에서 정의되었고; R˝은 약 0부터 16개의 탄소를 가지는 알킬 그룹이고; 및 a, b, 및 x는 M 및 M´의 각각의 원자가 상태에 대응하는 대응 대치물의 상대적 양을 나타내는 정수이다. 일반적으로 식(11)의 반응은 금속 카복실레이트보다 쉽게 금속 알콕사이드가 반응하기 때문에 우선적으로 발생한다. 그래서, 낮은 끓음점을 가지는 에테르는 일반적으로 형성된다. 이들 에테르는 감소된 유기 성분 및 이미 부분적으로 형성된 최종 목표 금속 산화물의 금속 산소 금속 결합을 가지는 최종 생성품을 남기도록 사전 전구체 가스를 끓인다. 만약 가열이 충분하면, 몇몇의 반응(12)이 발생하여, 금속 산소 금속 결합 및 에스테르를 형성한다. 에스테르는 일반적으로 보다 높은 끓음점을 가지며 용액에 잔류한다. 이들 높은 끓음점 유기질은 최종 전구체가 기판에 적용된후 건조 처리를 느리게하고, 이것은 갈라짐 및 결함을 감소시키고, 그래서, 금속 산소 금속 결합이 형성되고 최종 전구체 성능이 향상된다.
단계(P94)는 처리된 식(11) 및 (12)의 반응으로서 용액으로부터 휘발 부분을 제거하기 위한 증류 단계이다. 용액으로부터 휘발 부분의 제거는 높은 비율의 효율성으로 완료하기 위해 반응을 조정한다. 용액으로부터 휘발성 부분의 제거는 용액에서 휘발성 부분의 존재와 관련된 필름 갈라짐 및 다른 결함을 방지하기 위하여 사용한다. 따라서, 반응식(11) 및 (12)의 처리는 용액이 차지하는 유체 체적뿐 아니라 용액 가열 비율까지 감시된다. 적어도 115℃, 보다 바람직하게는 120℃, 및 가장 바람직하게는 123℃ 내지 127℃의 끓는점 플래토우로 용액을 가열하는 것은 바람직하다.
만약 금속 카르복실레이트가 금속 알콕시카르복실레이트에 부가되고 혼합물이 가열되면, 다음 반응식이 발생한다:
(13) (R-COO-)xM(-O-C-R´)a+ xM´(-OOC-R˝)b→
(R`-C-O-)aM(-O-M´(-OOC-R˝)b-1)x+ xR-COOOC-R´
여기서 R-COOOC-R´는 산 무수물이고, 용어는 상기에 정의되었다. 이런 반응은 상기 반응(11) 및 (12)보다 많은 가열을 요구하고 보다 느린 비율로 진행한다.
금속 알콕시카복실레이트를 생성하는 상기 반응외에, 반응식은 다음과 같이 발생한다:
(14) M(-OR)a+ aHO2C8H15+ 열 → M(-O2C8H15)a+ aHOR
여기서 용어는 상기에 정의되었다. 과도한 카르복실산의 존재를 가열하는 이런 반응은 실질적으로 전체 카르복실레이트를 형성하기 위하여 중간 금속 알콕시카르복실레이트의 알콕사이드를 대치한다; 그러나, 카르복실레이트의 알콕사이드 전체 대치는 여기에 개시된 파라미터로 발생하는 것이 믿어진다. 카르복실레이트의 전체 대치는 보다 많은 가열을 요구하고, 쉽게 발생하지 않는다.
단계(P94) 끝에, 금속 산화물층(26)중 적어도 50%의 금속 대 산소 결합 용액으로 형성되는 것은 바람직하다. 반응은 주위 압력에 개방 용기에서 바람직하게는 처리되고 용액 온도가 용액으로부터, 즉, 적어도 100℃를 초과하는 플래토우로부터 모든 물, 알콜, 에테르, 및 다른 반응 부산물 부분을 실질적으로 제거하는 것을 가리키는 부분 증류 플래토우를 관찰하기 위하여 감시될때까지 약 120℃ 내지 약 200℃ 범위의 온도를 가지는 핫 플레이트에 의해 가열된다. 이때, 연장된 환류는 아주 작은 증류에 의해 용액으로부터 제거하기 어려운 에스테르 또는 산 무수물 부산물의 목표되지 않은 양을 생성할 수 있다. 초과의 산 무수물 농도의 잠재적 문제는 용액을 환류하기에 필요한 것을 제거하기 위하여 단계(P92)에서 금속 카르복실레이트만을 첨가함으로써 방지된다.
단계(P96)는 선택적인 용매 교환 단계이다. 다양한 전구체 용액의 공통 용매 사용은 속도 및 부착력같은 유체 파라미터의 예측성으로 인해 바람직하고, 이것은 기판에 적용된후 액체 전구체 필름의 두께에 영향을 준다. 이들 유체 파라미터는 건조된 전구체 잔류물의 어닐링후 대응 금속 산화물 필름의 질 및 전기 성능에 영향을 준다. 단계(P96)에서, 바람직하게는 크실렌 또는 n-옥탄인 표준 용매는 초격자 성분의 목표된 몰(molarity)로 중간 전구체를 조절하기에 적당한 양으로 첨가된다. 이들 몰은 금속 산화물 재료에 대한 실험식의 측면에서 약 0.100M 내지 약 0.400M이고, 리터 용액으로부터 형성될 수 있는 금속 산화물 재료의 몰의 측면에서 바람직하게는 약 0.130M 내지 0.200M이다. 표준 용매의 추가후, 용액은 어떤 비표준 용매를 증류하고 목표된 몰을 가지는 용액을 남기기에 충분한 온도로 가열된다.
단계(P98)는 비스무쓰를 포함하는 층상 초격자 재료에 대한 전구체 가스인 경우에만 사용된다. 비스무쓰(Bi3+)는 가장 바람직한 초격자 생성 엘리먼트이고, 비스무쓰 사전 전구체는 바람직하게는 비스무쓰 트리-2-에틸헥사노에이트이다. 단계(P94)의 가열 다음 비스무쓰 사전 전구체의 부가는 이들 사전 전구체의 상대적 불안정으로 인해 바람직하다. 즉, 실질적인 가열은 우수한 박막 금속 산화물을 양산하기 위하여 용액의 능력에 잠재적인 해로운 효과를 가지는 공유 결합을 분쇄한다. 단계(P98)는 비스무쓰 사전 전구체가 문제없이 단계(P90 및 P94)의 어떤 곳에 부가될수있다는 의미에서 선택적이다.
특정 문제는 전구체 용액의 가열 및, 특히 목표된 화학양론적 부분의 층상 초격자 재료를 형성시 건조된 전구체 잔류물의 고온 어닐링동안 비스무쓰 휘발에 대한 잠재성과 관련하여 존재한다. 따라서, 단계(P98)에서, 예상된 비스무쓰 손실에 대해 전구체 용액을 보상하기 위하여 약 5% 내지 약 15% 초과 비스무쓰를 부가하는 것이 바람직하다. 약 1 시간의 주기동안 약 600℃ 내지 약 850℃ 범위 어닐링 온도에서, 이런 전구체 용액의 초과 비스무쓰 부분은 화학양론적으로 밸런스된 층상 초격자 생성물에 대하여 5% 내지 15% 범위 양이다. 초과 비스무쓰가 금속 산화물 생성물의 형성동안 완전히 휘발되지 않는 경우에, 잔류 초과 비스무쓰 부분은 A 사이트 재료로서 작용하고, 그래서 결과적인 층상 초격자 결정의 포인트 결함을 유도한다.
단계(P100)에서, 용액은 실질적인 균질성으로 혼합되고, 만약 최종 용액이며칠 또는 몇주일내에 소비되지 않는다면 바람직하게는 건조된 질소 또는 아르곤의 불활성 환경하에 저장된다. 저장소에서 이런 예방조치는 용액이 필수적으로 물없이 유지되고 물 유도 중합화, 점착성 겔링, 및 알콕사이드 리간드에 유도할 수 있는 금속 부분의 침전물의 해로운 효과를 피하는 것을 보장한다. 건조된 불활성 저장 예방조치는 바람직하게는 전구체가 카르복실레이트 리간드 및 알콕시카르복실레이트에 결합된 금속으로 우선적으로 구성될 때 반드시 필요하지 않다.
상기된 반응 처리의 예시적 논의는 일반화되고 그러므로 비제한적이다. 발생하는 특정 반응은 금속, 알콜 및 카르복실산뿐 아니라 적용되는 열의 양에 따른다. 상세한 실시예는 아래에 제공된다.
다음 비제한적인 실시예는 본 발명을 실행하기 위한 바람직한 재료 및 방법을 나타낸다.
실시예 1
BST 전구체 용액의 제공
BST를 증착하기 위하여 사용된 전구체를 제공하는 처리의 상세한 실시예는 아래에 제공된다. 단계(P90)에서 도 6을 참조하여, 테이블 1에 도시된 화합물이 측정된다.
바륨 스트론튬 티탄산염(BST)를 생성할 수 있는 전구체에 대한 주요 반응물-Ba0.7Sr0.3TiO3
화합물 FW g m 몰 Equiv
바륨 137.33 9.4255 68.635 0.69986
2-에틸헥사노산 144.21 19.831 137.51 1.4022
스트론튬 87.62 2.5790 29.434 0.30014
2-에틸헥사노산 144.21 8.5005 88.945 0.6010
티타늄 이소프로프 산화물 284.26 27.878 98.072 1.0000
표 1에서, "FW"는 공식 웨이트이고, "g"는 그램을 가리키고, "m몰"은 밀리몰을 가리키고, "Equiv"는 용액에서 몰의 등가수를 가리킨다.
바륨은 100 ml(밀리리터)의 2-메소에탄올에 배치된다. 2-에틸헥사노산은 부가되고 혼합물은 섞는 동안 반응한다. 이런 단계는 2-메소옥시에탄올에 바륨을 배치하고, 그것을 반응하도록 하고, 2-에틸헥사노산을 부가하고, 혼합 반응동안 뒤섞음으로써 수행된다. 수소 가스는 반응 부산물이고 용액으로부터 배기된다. 바륨의 발열 반응은 용액을 가열한다. 용액이 뜨거운동안, 스트론튬은 부가되고 반응된다. 바륨 반응으로부터 용액의 열은 스트론튬 반응에 도움을 준다. 스트론튬이 반응될 때, 2-에틸헥사노산의 제 2 측정치가 부가되고, 용액은 115℃의 최대 온도에서 몇시간동안 가열되는 동안 뒤섞여진다. 이것은 어떤 물의 존재가 증발되는 것을 보장한다.
혼합물은 냉각되고, 단계(P92)에서 티타늄 이소프로포사이드는 200 ml의 총 용액을 만들기 위하여 충분한 2-메소옥시에탄올의 추가 다음에 부가된다. 용액은 가열되고 뒤섞여진다. 에테르 및 몇몇 에스테르는 반응동안 냄새가 난다. 에테르는 에스테르가 용액에서 남겨지는 보다 높은 끓음점 액체인동안 낮은 끓음점 액체이고 일반적으로 용액을 끓인다. 가열동안, 최대 온도는 116℃이고, 이것은 실질적으로 모든 이소프로파놀 및 물이 증류되는 것을 보장한다. 결과적인 용액은 200ml 총 용액에 대해 부가적인 2-메소옥시에탄올로 희석된다. 그 결과는 바륨 대 스트론튬이 0.69986 : 0.30014의 비율을 가지는 0.490 몰라 농도의 최종 BST 전구체이다. 용액은 도 3의 단계(P73)에 대하여, 박막 캐패시터 형성을 위하여 BST 코팅 처리에 사용할 준비가 된다.
실시예 2
층상 초격자 전구체 용액의 제공
표 1의 전구체 성분은 도시돈 부분을 얻기 위하여 표시된 상업적 소스로부터 얻어지고 나누어진다.
성분 공식 웨이트(g/몰) 그램 m몰 몰라 Equiv 벤더
탄탈륨 펜타부토사이드Ta(OC4H9)5 546.52 43.722 80.001 2.0000 브니핌
2-에틸헥사노산 144.21 72.684 504.01 12.600 알드리히
스트론튬 87.62 3.5048 40.000 1.0000 스트렘
비스무쓰 트리-2에틸-엑사노에이트 (나프타에서)Bi(O2C6H11)5 (765.50) 66.752 87.201 2.1800 스트렘
탄탈륨 펜타부토사이드 및 252.85 m몰 부분의 2-에틸헥사노산은 40 ml의 크실렌을 가지는 250 ml 에어렌메이어 플래스크에 배치된다. 즉, 각각 100 밀리몰의 탄탈륨에 대하여 약 50 ml 크실렌을 가진다. 플래스크는 50 ml 비이커로 덮여져서 환류하는데 도움을 주고 주변 물로부터 함유물을 분리시킨다. 혼합물은 부탄올 및 탄탈륨 2-에틸헥사노에이트를 포함하는 실질적으로 균일한 용액을 형성하기 위하여48 시간동안 160℃ 핫 플레이트상에서 자기적 뒤섞임으로 환류된다. 용액에서 부토사이드 부분은 2-에틸헥사노산에 의해 거의 완전히 대치되지만, 전체적인 대치는 이런 실시예의 가열 파라미터내에서 발생하지 않는다. 48 시간 실험에서, 50 ml 비이커는 제거되고 핫 플레이트 온도는 용액으로부터 동일물을 제거하도록 부탄올 부분 및 물의 증류를 위하여 200℃로 상승된다. 플라스크는 실질적으로 모든 부탄올 및 물이 용액을 여기시키는 것을 가리키는 온도로서 124℃의 온도에 용액이 우선적으로 도달할 때 핫 플레이트로부터 제거된다. 플라스크 및 그것의 함유물은 실온으로 냉각된다.
스트론튬 및 50 ml의 2-메소옥시에탄올 용매는 스트론튬 디-2-에틸헥사노에이트를 형성하도록 반응하기 위한 냉각 혼합물에 부가된다. 100 ml의 크실렌 부분은 스트론튬 혼합물에 부가되고, 플라스크 및 그것의 함유물은 200℃에서 핫 플레이트에 리턴되고 방정식(6)에 따라 우세한 탄탈륨-스트론튬 알콕시카르복실레이트 생성물을 형성하도록 반응하기 위하여 제자리에서 다시 50 ml 비이커로 5 시간동안 환류된다. 비이커는 제거되고 용액 온도는 어떤 에테르, 알콜, 또는 용액의 물뿐 아니라, 용액으로부터 2-메소옥시에탄올 용매의 제거를 위하여 125℃로 상승한다. 열 소스의 제거후, 플라스크는 실온으로 냉각된다. 비스무쓰 트리-2-에틸헥사노에이트는 냉각된 용액에 부가되고, 이것은 비스무쓰 휘발이 없을 때 0.200 몰의 SrBi2.18Ta2O9.27를 형성할 수 있는 전구체 용액을 형성하기 위하여 크실렌을 가지는 200 ml로 더 희석된다.
따라서, 이런 실시예는 단계(P90), 즉, 스트론튬 금속, 알콜, 및 카르복실 산의 반응은 탄탈륨 펜타부토사이드 및 2-에틸헥산-오익 산으로부터 유도된 탄탈륨 알콕시카르복실레이트를 가지는 용액에서 발생한다. 그러므로, 단계(P90 및 P92)는 하나의 용액에서 처리되고, 도 6의 시퀀스의 반대이다.
전구체 포뮬레이션은 액체 전구체로부터 고체 금속 산화물을 제조하는 동안 비스무쓰 휘발에 대하여 보상하기 위하여 설계된다. 특히, Bi2.18부분은 대략 9 퍼센트 초과(0.18) 비스무쓰 부분을 포함한다. 다음 어닐링 단계동안 예상되는 비스무쓰 휘발을 고려후, 전구체 용액은 식(3)에 따라 화학양론적으로 m=2 재료, 즉, 용액 리터당 0.2 몰의 SrBi2Ta2O9를 생성하는 것이 기대된다.
실시예 3
일시적인 캡핑 층을 사용하고 부가적인 백금 금속을 가지는
어닐링된 하부 전극을 코팅하여 강유전 캐패시터 형성
도 1에 도시된 형태의 강유전 캐패시터는 도 3의 일반적인 방법에 따라 생성된다. 종래 4인치 직경 다결정 물 또는 기판(30)은 실시예 2의 SrBi2Ta2O9를 수용하기 위하여 제공된다. 상기 제공은 두꺼운 실리콘 산화물(32)층(도 1)을 생성하기 위한 종래 프로토콜에 따라 산소에서 1100℃로 베이킹하는 확산노를 포함한다.
실리콘 산화물(32)을 포함하는 기판은 실온으로 냉각되고 종래 DC 마그네슘 스퍼터링에 대한 진공 챔버에 삽입된다. 95 볼트의 방전 전극 및 0.53 암페어 전류는 실리콘 산화물층(32)상의 부착 금속 부분(34)같은 100Å 두께의 티타늄 금속을 스퍼터링하기 위하여 0.0081 토르의 스퍼터 압력에서 사용된다. 130 볼트의 방전 전압 및 0.53 암페어의 전류는 티타늄 금속 상부에 1000Å 두께의 백금을 스퍼터링하기 위하여 사용된다.
실시예 2에 따라 제공된 0.2M SrBi2Ta209의 2 ml 체적은 1.08 ml n-부틸 아세테이트의 부가에 의해 0.13M 농도로 조절되고 0.2 ㎛ 필터를 통하여 통과된다. 점안기는 2 ml의 전구체 용액을 기판에 인가하기 위하여 사용되고, 이것은 종래 회전 코팅장치에서 1500 rpm으로 회전된다. 이들 액션은 단계(P66)를 통하여 도 3의 처리를 완료시킨다. 액체 전구체 필름은 단계(P68)의 제 1 어닐링전에 건조되지 않는다.
액체 박막을 포함하는 기판은 산소 분위기 하에서 확산노에 600℃ 온도로 30분동안 어닐링된다. 이런 시간의 상기 노에 5분 동안 푸쉬 및 5분동안 풀을 포함한다. 결과적인 구조는 도 4에 도시된 바와같이 층(59)을 포함한다. 이들 액션은 단계(P68)를 완료시킨다.
층(59)은 20℃에서 2분 동안 공기 분위기하에서 액체 에칭 용액과 층(59)을 접촉시킴으로써 단계(P70)에서 제거된다. 에칭 용액은 상기된 바와같이 200:80:3의 체적 부분에서 70%(w/w) HNO3, H2O 및 49%(w/w) HF의 혼합물을 포함한다. 에칭제는 증류된 물 덤프 세척제에서 가셔지고, 기판은 1500 rpm에서 회전 건조된다.
1000Å 두께의 백금은 상기된 바와같은 동일 스퍼터링 조건하에서 층(40)(도 1)처럼 스퍼터링된다.
실시예 2로부터 0.2M SrBi2Ta2O9전구체의 2 ml 체적은 1.08 ml n-부틸 아세테이트의 부가에 의해 0.13M 농도로 조절되고 0.2 ㎛ 필터를 통하여 통과된다. 점안기는 2 ml 전구체 용액을 기판에 인가하기 위하여 사용되고, 이것은 상기된 바와같이 종래 회전 코팅 장치로부터 제거된다. 전구체 코팅 기판은 회전 코팅 장치로부터 제거되고 140℃ 핫 플레이트상에서 2분 동안 공기에서 건조된다. 기판은 260℃에서 제 2 핫 플레이트상에 추가 4분동안 건조된다. 기판은 1200 W 텅스텐 할로겐 램프(가시적 스펙트럼; 일본의 우시오 J208V 벌브를 사용하여, AG 어소시에이트, 인코포레이티드에 의한 펄스 410)를 사용하여 725℃에서 산소에 부가적인 3 초동안 건조된다. 회전 코팅 및 건조 과정은 약 1800Å으로 층(26)의 전체 두께를 증가시키기 위하여 2번 반복된다.
건조된 전구체 잔류물의 2가지 코팅을 포함하는 기판(22)은 5분동안 노에서 푸쉬 및 5분동안 풀을 포함하는 70분동안 800℃의 온도로 산소 분위기하에서 확산노에서 어닐링된다. 이들 액션은 단계(P78)를 통하여 도 3의 처리를 완료시킨다.
백금 금속은 층(26)상에 1000Å 두께의 백금에 상부 전극(28)으로서 스퍼터링된다. 포토레지스트는 적용되고 레지스트를 제거한 종래 프로토콜에 따라 에칭된다. 패턴화된 소자는 노에 5분동안 푸쉬 및 풀을 포함하는 30 분 동안 800℃에서 산소 분위기하에서 확산 노에서 어닐링된다. 이들 액션은 단계(P88)를 통하여 도 3의 처리를 완료시키고, 층(26)으로서 스트론튬 비스무쓰 탄탈레이트를 가지는 도 1에 도시된 형태의 강유전 캐패시터가 제공된다.
이들 처리는 단계(P66)에서 실시예 2의 전구체를 대신한 뉴저지주 페리시판의 제너럴 캐미컬로부터의 표준 SOG 요액을 제외하고 동일 방식으로 반복된다. 액체 SOG는 회전 코팅 장치에서 3000 rpm으로 기판을 회전하는 동안 적용된다. 실시예 2의 전구체는 단계(P74)에서 사용된다.
실시예 4
일시적인 캡핑 층을 사용하고 부가적인 백금 금속을 가지는
어닐링된 하부 전극을 코팅하지 않고 강유전 캐패시터 형성
도 1에 도시된 형태의 스트론튬 비스무쓰 탄탈레이트 캐패시터를 포함하는 웨이퍼는 도 3과 다른 방법에 따라 생성된다. 상기 과정은 실시예 3과 동일하고, 예외는 아래와 같다 : (1) 2000Å 두께(1000Å 도시되지 않음)의 백금이 단계(P64)에서 제 1 귀금속 부분(36)으로서 스퍼터링되고; 및 (2) 단계(P72)는 결코 수행되지 않는다. 그래서, 마지막 생성품은 도 1과 동일하지만, 부분(36 및 40)을 포함하는 2000Å의 하부 전극 백금은 단일층으로서 증착된다. 제 1 캐패시터에서, 도 4의 층(59)은 실시예 3에서 처럼 스트론튬 비스무쓰 탄탈레이트로서 증착되고 제거된다. 이런 수정된 방법에 따라 제공된 제 2 캐패시터에서, 층(59)은 실시예 3처럼 SOG로서 증착되고 제거된다.
실시예 5
일시적 캡핑 층을 사용하지 않고 부가적인 백금 금속을 가지는
어닐링된 하부 전극을 코팅하지 않고 강유전 캐패시터 형성
도 1에 도시된 형태의 강유전 캐패시터를 포함하는 웨이퍼는 도 3과 다른 방법에 따라 생성된다. 상기 과정은 실시예 3과 동일하고, 예외는 아래와 같다 : (1) 단계(P64)에서 제 1 귀금속 부분(36)으로서 스퍼터되고; 및 (2) 단계(P66, P70 및 P72)는 수행되지 않는다. 이런 방식으로, 100Å Ti 및 2000 Å Pt로 형성된 하부 전극은 산소에서 30분 동안 600℃로 사전 어닐링되지만, 일시적인 캡핑 층(59)(도 4)은 증착되지 않는다.
또다른 웨이퍼가 단계(P68)를 생략한 처리에 의해 생성된다. 즉, 하부 전극(24)은 스트론튬 비스무쓰 탄탈레이트 액체 전구체의 증착전에 사전 어닐링되지 않는다.
실시예 6
하부 전극 표면 불규칙 특징의 주사 전자 현미경 비교
실시예 3,4 및 5로부터 유도된 샘플들이 노출된 하부 전극(24)을 나타내는 기판을 제공하기 위하여 부분적으로 반복되었다. 실시예 3은 층(59)(도 4)을 형성하기 위하여 스트론튬 비스무쓰 탄탈레이트 전구체 용액을 사용하여 단계(P70)까지 반복되었고, 단계(P70)에서 제거되었다. 실시예 4는 단계(P70)까지 반복되었다. 실시예 5는 사전 어닐링된 샘플에 대하여는 단계(P68)까지, 사전 어닐링되지 않은 샘플에 대하여는 단계(P64)까지 반복되었다.
주사 전자 현미경("SEM")는 약 40,000X의 확대시 각 샘플의 하부 전극 표면 구조를 관찰하기 위하여 사용된다. 도 7은 실시예 5의 사전 어닐링된 샘플에 대한 SEM 결과를 개략적으로 도시한다. 하부 전극(24)의 최상부 표면은 날카롭고, 불규칙적으로 간격지고, 상부로 뾰족한 힐럭, 예를들어, 힐럭(104 및 106)으로 커버되고, 이것은 대략적으로 900Å의 거리에 대하여 표면(102)을 상승시킨다. 이들 힐럭은 하부 전극(24) 및 아래 놓여있는 기판 사이의 열적 수축의 다른 상대적 비율에 의해 유발된다. 각각의 층은 가열후 확장된다. 냉각후, 층(32 및 34)의 수축은 금속 부분(34 및 36)의 수축보다 크다. 부분(34)는 층(32)에 부착되고, 결과적인 내부층 스트레스는 힐럭 형성을 유도한다.
박막 강유전 또는 유전체 층은 층(26)으로서 표면(102)상에 액체 증착된다. 이들 필름은 바람직하게는 500Å 내지 3000Å 두께 범위이다. 힐럭(102 및 104)형 힐럭은 층(26)을 가로질러 단락함으로써 처리 생산물을 감소시키기 위하여 사용하고, 추가로 오랫동안 소자 신뢰성을 나타낸다.
날카로운 힐럭은 다른 샘플에서 관찰된다. 몇몇 표면 불규칙성은 관찰된다. 즉, 둥근 모습이 관찰되지만, 이들 모습은 표면(102)상에 약 50Å 내지 80Å보다 작게 상승되도록 제거된다. 이들 보다 작은 기복 구조는 그것들이 소자 성능에 중요한 위협을 나타내지 않기 때문에 무시할 수 있다. 즉, 실시예(3 및 4)의 전극은 실질적으로 힐럭이 존재하지 않는다.
실시예 6
캐패시터 소자의 비교 평가
실시예(3, 4 및 5)로부터의 웨이퍼는 대략적으로 1800Å 두께의 강유전 SrBi2Ta2O9를 포함한다. 각각의 웨이퍼로부터 선택된 캐패시터는 헤울리트 패카드 3314A 기능 발생기 및 헤울리트 패카드 54502A 디지털 오실로스코프를 포함하는 완성되지 않은 소우-타우어 회로상의 극성 히스테리시스 측정에 영향을 받는다. 측정은 주파수 10,000 Hz 및 0.25, 0.5, 1.0, 1.5, 2.0, 2.5, 3.0, 4.0, 5.0 및 7.0V의 전압 크기를 가지는 사이파 함수를 사용하여 20℃에서 얻어진다.
도 8은 3V 스위칭 측정을 위하여 얻어진 2Pr 극성 값(μC/㎠)의 막대 그래프를 도시한다. 각각의 막대 그래프는 주어진 웨이퍼상에 선택된 캐패시터로부터 얻어진 데이터의 3개의 포인트 평균을 나타낸다. 각각의 막대 그래프는 샘플을 식별하기 위하여 쉬운 기준에 대한 도시적인 정보뿐 아니라 대응 문자, A, B, C, D, E 및 F로 라벨링된다. 막대 그래프 A 및 B 사이의 차이는 막대 그래프 A에 대해 대략 60% 개선 극성이 제공된 산소의 제 1 어닐링을 가리킨다. 막대 B의 극성은 200Å 부분(34)으로부터의 티타늄이 단계(P68)의 제 1 600℃ 어닐링 동안 표면(102)(도 4)상에 티타늄 산화물을 형성하기 위하여 위에 놓여있는 백금 금속을 통하여 확산되기 때문에 개선된다. 표면(102)상의 티타늄 산화물은 막대 B를 생성하는 샘플의 극성을 개선하기 위하여 확산 장벽 지역으로 작동한다.
막대(C 및 D)의 각각의 극성은 막대(B)의 극성보다 작지만, 막대 A에 대해 대략 40$ 개선을 나타낸다. 막대(C 및 D)를 생성한 샘플이 티타늄 산화물 표면 코팅을 포함하지 않는 것이 이론화 되었지만, 일시적인 층(59)의 사용은 확산 기울기를 갑자기 자름으로써 강유전층(26)에서 티타늄 오염물의 레벨을 감소시킨다. 부가적으로, 막대(D)는 막대(C)보다 약 9% 크고, 이것은 층(59)에 대한 스트론튬 비스무쓰 탄탈레이트를 사용하기에 충분히 효과적이지 않다는 것을 가리킨다.
막대(E 및 F)는 가장 큰 전체 극성을 나타내고, 막대(A)에 관해 110% 개선을나타낸다.
다음 논의는 본 발명의 바람직하지 않은 변화를 제공하기 위하여 사용된다. 예를들어, 부착 금속은 티타늄 산화물, 탄탈륨, 탄탈륨 산화물, 또는 다른 공지된 부착 금속을 포함한다. 층(26)은 다수의 다른 층으로 형성되고, 상기 모든 층은 필수적으로 금속 산화물은 아니다. 게다가, 도 1, 2, 4 및 5에 도시된 구조 및 상대적 두께는 단지 도시를 위하여 나타낸다. 이들 도면은 지리적 및 두께에서 상당히 변화시킬 수 있는 실제 재료의 스케일 모델을 반영하지 않는다.
당업자는 상기된 바람직한 실시예가 본 발명의 범위 및 사상을 벗어나지 않는 변형을 나타내는 것을 이해할 것이다. 따라서, 본 발명자는 본 발명의 모든 권리를 보호받기 위해서 균등론에 의존하고자 한다.

Claims (12)

  1. 기판(22) 및 상기 기판에 의해 지지되는 하부 전극(24)을 포함하는 박막 집적 회로 전극 소자(20)에 있어서,
    어닐링된 부착 금속 및 귀금속의 혼합물(52, 54)을 가지는 안정화된 격자를 포함하는 상기 기판상의 상호확산 지역(38); 및
    상기 상호확산 지역상의 귀금속 층(40)으로서, 80Å 이상 융기된 불규칙 표면이 없는 편평한 표면(102)를 갖는 귀금속 층(40)을 포함하는 것을 특징으로 하는 박막 집적 회로 전극 소자.
  2. 제 1항에 있어서, 상기 하부 전극은 상기 상호확산 지역 및 상기 귀금속층 사이의 인터페이스(44)에서 상기 부착 금속에 대해 확산 기울기의 급격한 변화를 특징으로 하는 소자.
  3. 제 2항에 있어서, 상기 기판은 상기 기판 및 상기 상호확산 지역 사이에 끼워진 절연 층(32)을 특징으로 하는 소자.
  4. 제 1항에 있어서, 상기 상호확산 지역은 백금 및 티타늄으로 구성되는 것을 특징으로 하는 소자.
  5. 제 1항에 있어서, 상기 귀금속층은 백금으로 구성되는 것을 특징으로 하는 소자.
  6. 제 1항에 있어서, 상기 귀금속층 및 상기 상호확산 지역을 통하여 상기 기판과 접촉하는 금속 산화물층(26)을 포함하는데, 상기 금속 산화물층은 강유전 금속 산화물, 실리콘 이산화물보다 크거나 같은 유전 상수를 가지는 유전체 금속 산화물, 및 그것의 결합으로 구성된 그룹으로부터 선택된 금속 산화물 재료를 포함하고; 및
    상기 금속 산화물층을 통하여 상기 제 1 귀금속 층과 접촉하는 상부 전극(28)을 포함하는 것을 특징으로 하는 소자.
  7. 제 6항에 있어서, 상기 금속 산화물층은 층상 초격자 금속인 것을 특징으로 하는 소자.
  8. 기판(30, 32)상에 부착 금속 부분(34)을 증착(P62)하고 상기 부착 층에 귀금속 부분(36)을 제공(P64)함으로써 집적 회로에서 사용하기 위한 박막 전극 소자(20)를 제조하기 위한 방법으로서,
    상기 귀금속층상에 임시 캡핑 층(59)을 형성하는 단계(P66);
    제 1 어닐링 온도로 상기 부착 금속 부분 및 상기 귀금속 부분을 가열하여 확산 장벽 지역(38)을 제공하도록 상기 부착 금속 부분 및 상기 귀금속 부분을 포함하는 상기 기판을 상호확산하는 단계(P68);
    상기 임시 캡핑 층을 제거하는 단계(P70);
    상기 확산 장벽 지역상에 제 2 귀금속 층(28)을 축적하는 단계(P72); 및
    80Å 이상 융기하는 불규칙 표면이 없는 평활한 표면(102)을 제공하기 위하여 상기 제 2 귀금속 층을 포함하는 상기 기판을 어닐링하는 단계를 포함하는 것을 특징으로 하는 박막 전극 소자 제조 방법.
  9. 제 8항에 있어서, 상기 상호확산 단계는 450℃ 내지 850℃ 범위의 온도로 상기 부착 금속 부분 및 상기 귀금속 부분을 포함하는 상기 기판을 가열하는 것을 특징으로 하는 방법.
  10. 제 9항에 있어서, 상기 방법은 상기 임시층의 제거후 상기 제 2 귀금속 층상에 금속 산화물 재료를 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  11. 제 10항에 있어서, 상기 형성 단계는 얇은 전구체 필름을 형성하기 위하여 액체 전구체 용액과 상기 귀금속층을 접촉시키는 단계를 포함하는데, 상기 액체 전구체 용액은 산소 분위기에서 열적 처리후 상기 금속 산화물 재료를 생성하기 위한 다량의 금속 부분을 가지며; 및
    상기 금속 산화물을 생성하기 위하여 산소에서 얇은 전구체 필름을 어닐링하는 단계를 포함하는 것을 특징으로 하는 방법.
  12. 제 11항에 있어서, 상기 어닐링 단계는 약 600℃ 내지 850℃ 범위의 온도로 산소에서 상기 얇은 전구체 필름을 가열하는 것을 특징으로 하는 방법.
KR1019970707603A 1995-04-26 1996-04-25 유전체 캐패시터에 대한 하부 전극 구조 및 그 제조 방법 KR100313468B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/427,897 US5708302A (en) 1995-04-26 1995-04-26 Bottom electrode structure for dielectric capacitors
US8/427,897 1995-04-26
US08/427897 1995-04-26
PCT/US1996/005867 WO1996034407A1 (en) 1995-04-26 1996-04-25 Bottom electrode structure for dielectric capacitors and method of making the same

Publications (2)

Publication Number Publication Date
KR19990008079A KR19990008079A (ko) 1999-01-25
KR100313468B1 true KR100313468B1 (ko) 2002-01-17

Family

ID=23696756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970707603A KR100313468B1 (ko) 1995-04-26 1996-04-25 유전체 캐패시터에 대한 하부 전극 구조 및 그 제조 방법

Country Status (8)

Country Link
US (1) US5708302A (ko)
EP (1) EP0823126B1 (ko)
JP (1) JPH11511903A (ko)
KR (1) KR100313468B1 (ko)
CN (1) CN1181840A (ko)
DE (1) DE69624350T2 (ko)
TW (1) TW329564B (ko)
WO (1) WO1996034407A1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660610B2 (en) * 1996-07-08 2003-12-09 Micron Technology, Inc. Devices having improved capacitance and methods of their fabrication
JPH10209392A (ja) * 1997-01-22 1998-08-07 Sony Corp 半導体メモリセル用キャパシタの電極及び半導体メモリセル用キャパシタ、並びに、それらの作製方法
US6104049A (en) * 1997-03-03 2000-08-15 Symetrix Corporation Ferroelectric memory with ferroelectric thin film having thickness of 90 nanometers or less, and method of making same
US5784310A (en) * 1997-03-03 1998-07-21 Symetrix Corporation Low imprint ferroelectric material for long retention memory and method of making the same
US6051879A (en) 1997-12-16 2000-04-18 Micron Technology, Inc. Electrical interconnection for attachment to a substrate
KR100505455B1 (ko) * 1997-12-30 2005-10-07 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성 방법
US6541375B1 (en) * 1998-06-30 2003-04-01 Matsushita Electric Industrial Co., Ltd. DC sputtering process for making smooth electrodes and thin film ferroelectric capacitors having improved memory retention
KR100293720B1 (ko) 1998-10-01 2001-07-12 박종섭 반도체 소자의 캐패시터 형성 방법
US6541806B2 (en) * 1999-01-14 2003-04-01 Symetrix Corporation Ferroelectric device with capping layer and method of making same
US6465828B2 (en) 1999-07-30 2002-10-15 Micron Technology, Inc. Semiconductor container structure with diffusion barrier
DE19937503C1 (de) * 1999-08-09 2001-01-04 Siemens Ag Verfahren zum Ätzen von wismuthaltigen Oxidfilmen
DE19959711A1 (de) * 1999-12-10 2001-06-21 Infineon Technologies Ag Verfahren zur Herstellung einer strukturierten Metallschicht
JP3608459B2 (ja) * 1999-12-28 2005-01-12 株式会社村田製作所 薄膜積層体、強誘電体薄膜素子およびそれらの製造方法
US6417537B1 (en) 2000-01-18 2002-07-09 Micron Technology, Inc. Metal oxynitride capacitor barrier layer
DE10041699A1 (de) * 2000-08-24 2002-03-21 Infineon Technologies Ag Niedertemperatur-Prozessierung ferroelektrischer Strontium-Wismuth-Tantalat-Schichten und Herstellung ferroelektrischer Bauelemente daraus
US7327582B2 (en) * 2000-09-21 2008-02-05 Ultrasource, Inc. Integrated thin film capacitor/inductor/interconnect system and method
US6890629B2 (en) 2001-09-21 2005-05-10 Michael D. Casper Integrated thin film capacitor/inductor/interconnect system and method
AU2001296281A1 (en) 2000-09-21 2002-04-02 Michaeld. Casper Integrated thin film capacitor/inductor/interconnect system and method
US7914755B2 (en) * 2001-04-12 2011-03-29 Eestor, Inc. Method of preparing ceramic powders using chelate precursors
US6489645B1 (en) * 2001-07-03 2002-12-03 Matsushita Electric Industrial Co., Ltd. Integrated circuit device including a layered superlattice material with an interface buffer layer
US6998696B2 (en) 2001-09-21 2006-02-14 Casper Michael D Integrated thin film capacitor/inductor/interconnect system and method
US7425877B2 (en) * 2001-09-21 2008-09-16 Ultrasource, Inc. Lange coupler system and method
US7030425B1 (en) * 2002-10-01 2006-04-18 Tram, Inc. Buried emitter contact for thyristor-based semiconductor device
KR100524935B1 (ko) * 2002-11-04 2005-10-31 삼성전자주식회사 반도체 메모리 소자의 제조방법
US7824990B2 (en) * 2005-12-05 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-metal-oxide high-K gate dielectrics
US7545042B2 (en) * 2005-12-22 2009-06-09 Princo Corp. Structure combining an IC integrated substrate and a carrier, and method of manufacturing such structure
US7993611B2 (en) * 2006-08-02 2011-08-09 Eestor, Inc. Method of preparing ceramic powders using ammonium oxalate
US8853116B2 (en) * 2006-08-02 2014-10-07 Eestor, Inc. Method of preparing ceramic powders
US20100285316A1 (en) * 2009-02-27 2010-11-11 Eestor, Inc. Method of Preparing Ceramic Powders
KR20110123782A (ko) * 2009-02-27 2011-11-15 에스톨, 인코포레이티드 산화물 분말의 습식 화학 공침을 위한 반응 튜브 및 열수 처리 방법
CN108122790B (zh) * 2016-11-29 2020-12-18 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4300149A (en) * 1979-09-04 1981-11-10 International Business Machines Corporation Gold-tantalum-titanium/tungsten alloy contact for semiconductor devices and having a gold/tantalum intermetallic barrier region intermediate the gold and alloy elements
US5046043A (en) * 1987-10-08 1991-09-03 National Semiconductor Corporation Ferroelectric capacitor and memory cell including barrier and isolation layers

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5005102A (en) * 1989-06-20 1991-04-02 Ramtron Corporation Multilayer electrodes for integrated circuit capacitors
EP0490288A3 (en) * 1990-12-11 1992-09-02 Ramtron Corporation Process for fabricating pzt capacitors as integrated circuit memory elements and a capacitor storage element
US5348894A (en) * 1993-01-27 1994-09-20 Texas Instruments Incorporated Method of forming electrical connections to high dielectric constant materials

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4300149A (en) * 1979-09-04 1981-11-10 International Business Machines Corporation Gold-tantalum-titanium/tungsten alloy contact for semiconductor devices and having a gold/tantalum intermetallic barrier region intermediate the gold and alloy elements
US5046043A (en) * 1987-10-08 1991-09-03 National Semiconductor Corporation Ferroelectric capacitor and memory cell including barrier and isolation layers

Also Published As

Publication number Publication date
EP0823126B1 (en) 2002-10-16
EP0823126A1 (en) 1998-02-11
US5708302A (en) 1998-01-13
TW329564B (en) 1998-04-11
KR19990008079A (ko) 1999-01-25
DE69624350T2 (de) 2003-06-26
WO1996034407A1 (en) 1996-10-31
DE69624350D1 (de) 2002-11-21
JPH11511903A (ja) 1999-10-12
CN1181840A (zh) 1998-05-13

Similar Documents

Publication Publication Date Title
KR100313468B1 (ko) 유전체 캐패시터에 대한 하부 전극 구조 및 그 제조 방법
US5439845A (en) Process for fabricating layered superlattice materials and making electronic devices including same
KR100516630B1 (ko) 층형상초격자재료 및 ａｂｏ₃형 금속산화물을 제조하고,산소에 노출시키는 일없이 이들 재료를 포함하는전자디바이스를 제작하는 방법
KR100433819B1 (ko) 초격자재료층및이를포함하는전자소자제조방법
JP4067563B2 (ja) 低リーク電流および低分極疲労を有する電子デバイスを製造するためのｕｖ照射プロセス
JPH11502673A (ja) 積層超格子材料およびそれを含む電子デバイスの低温製造方法
EP0665981B1 (en) Process for fabricating layered superlattice materials and electronic devices including same
KR19980702979A (ko) 혼합된 층형성 초격자 물질을 갖는 집적 회로 및 이들을 제조하는 방법에 사용하기 위한 전구체 용액
JPH0855967A (ja) 強誘電体薄膜キャパシタの製造方法
JP3803583B2 (ja) 超格子材料を製造する高速ランプアニール法
JP4240542B2 (ja) 集積回路の電極構造とその作製方法
KR19990044056A (ko) 분극혼화성의 버퍼층을 가지는 금속절연체반도체구조
KR100333234B1 (ko) 기판및배선층사이에버퍼층을가진집적회로
US6133092A (en) Low temperature process for fabricating layered superlattice materials and making electronic devices including same
JP2001107238A (ja) プラチナ電極上の単相ペロブスカイト強誘電体膜およびその形成方法
JP3789934B2 (ja) オクタン溶剤中の金属ポリオキシアルキル化前駆体溶液およびその製造方法
KR100234621B1 (ko) 금속산화물을 만들기 위한 프레커스와 이의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee