JP4240542B2 - 集積回路の電極構造とその作製方法 - Google Patents

集積回路の電極構造とその作製方法 Download PDF

Info

Publication number
JP4240542B2
JP4240542B2 JP52903398A JP52903398A JP4240542B2 JP 4240542 B2 JP4240542 B2 JP 4240542B2 JP 52903398 A JP52903398 A JP 52903398A JP 52903398 A JP52903398 A JP 52903398A JP 4240542 B2 JP4240542 B2 JP 4240542B2
Authority
JP
Japan
Prior art keywords
layer
electrode
platinum
minutes
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP52903398A
Other languages
English (en)
Other versions
JP2001505367A (ja
Inventor
クチャロ,ジョーゼフ・ディー
マクミラン,ラリー・ディー
パス・デ・アラウジョ,カルロス・エイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Symetrix Corp
Original Assignee
Symetrix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Symetrix Corp filed Critical Symetrix Corp
Publication of JP2001505367A publication Critical patent/JP2001505367A/ja
Application granted granted Critical
Publication of JP4240542B2 publication Critical patent/JP4240542B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4412Details relating to the exhausts, e.g. pumps, filters, scrubbers, particle traps
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45561Gas plumbing upstream of the reaction chamber
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563Gas nozzles
    • C23C16/4558Perforated rings
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C23C16/482Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation using incoherent light, UV to IR, e.g. lamps
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52Controlling or regulating the coating process
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/1208Oxides, e.g. ceramics
    • C23C18/1216Metal oxides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1229Composition of the substrate
    • C23C18/1245Inorganic substrates other than metallic
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/125Process of deposition of the inorganic material
    • C23C18/1295Process of deposition of the inorganic material with after-treatment of the deposited inorganic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/65Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

発明の背景
1.発明の分野
本発明は、集積回路のキャパシタと他の薄膜電子要素とのための電極構造に関し、より詳細には、耐熱性金属接着層と組合せて貴金属を利用する、そのような電極に関する。
2.課題の陳述
貴金属を用いて形成された電極は、集積回路と他の薄膜電子装置とにおいて広く使用されている。貴金属電極は、記憶装置用途において使用される強誘電体キャパシタのような強誘電体装置の電極として特に好まれており、というのは最も有効な強誘電体は、酸素雰囲気中でアニーリング温度約600℃から850℃を必要とする金属酸化物類であるからである。そのようなアニールは一般に、電極用に従来使用されている他の金属類を酸化させるかまたは溶融し、生じた金属酸化物類はCMOS構造を汚染することがあり、また、望ましいものよりも一般に導電性が低い。高温で酸素にさらされた場合、白金のような貴金属類は、酸化に耐えかつ優れた電気伝導度を保持する能力があるため、電極として理想的である。例えば、厚さが1000Å〜5000Åの薄膜における白金の電気伝導度は、約0.5〜0.8オーム/平方である。
しかしながら、最先端の集積回路及び薄膜応用分野では、強誘電体キャパシタが分離層例えば二酸化ケイ素(SiO2)を覆うように作製する必要がある。白金及び他の貴金属類は一般に、そのような分離層とは良く接合しない。例えば、二酸化ケイ素中の白金の固溶解度はゼロである。従って、貴金属が分離層の表面に接して存在する場合、剥離のような機械的故障が生じる傾向があり、というのは、集積回路または他の薄膜電子装置の引き続く処理工程によって、応力が引き起こされるからである。この理由で、チタンのような接着層を一般に、分離層と貴金属電極との間に堆積するが、これは、接着層が白金中に拡散しかつ二酸化ケイ素と反応する能力があるためである。例えば、1991年4月2日にWilliam.L.Larsonに発行された米国特許第5,005,102号を参照されたい。接着層は貴金属中に拡散し、かつ、分離層と良く接合する酸化物を形成することにより分離層と反応する。しかしながら接着材料は、さらなる安定性の問題と電気伝導度の低下とをもたらす。例えば、K.Sreenivas et al.,Investigation of Pt/Ti bilayer metallization on silicon for ferroelectric thin film integration,J.of Applied Physics,Vol.75(1),1 January 1994(本発明の従来技術ではない)を参照されたい。従来技術における全ての組合せの接着層/貴金属電極は、かなりの数のヒロック(hillock)、ボイド及び他の欠陥(これは電極の抵抗率を上げかつ信頼性を低下させる)を生じることが分かっている。さらに、チタンは白金中に非常に速やかに拡散し、多くの場合に、引き続くアニール処理の最中に、白金を完全に通り抜け、白金の表面で絶縁層を形成する。K.Sreenivas et al.上記、p.235を参照されたい。従って、高温での酸素アニールを必要とする強誘電体と他の材料とのために、電極の良好な電気伝導度と安定性とをもたらす構造と方法とが必要である。
発明の要約
本発明は、上記の課題を解決し、接着層中の接着材料の量を最小にすることにより、優れた貴金属電極を提供する。本発明はまた、接着材料中のルチル酸化物類を最小にする。
本発明によると、接着材料の層は、厚さ500オングストローム(Å)以下とするべきである。好ましくは、接着層の厚さは25Åと500Åとの間である。接着層の厚さ対貴金属層の厚さの比は、1:10以下である。好ましくは電極を、酸素中で高ランプ速度でアニールし、すなわち、10分未満で、最も好ましくは5分以下でアニール温度に達するようなランプ速度でアニールする。
二酸化ケイ素分離層にとって最適の電極は、二酸化ケイ素分離層に接して形成された約200Å厚さのチタンの層、続いて約2000Åの白金の層を備えるもので、この電極は、約650℃、酸素中で、約5分以下でアニール温度に達するようなランプ速度でアニールされるものである。
本発明は、合計厚さ1ミクロン未満を有する薄膜電極を作製する方法を提供し、該方法は:基板を提供する工程と;前記基板に接して、導電性材料を含む接着層を形成する工程と;前記接着層に接して、前記接着層材料とは異なり、前記接着層の厚さより少なくとも8倍厚い貴金属の層を形成する工程と;前記基板に接する前記電極を、前記接着層材料の最低酸化物共晶温度(minimum oxide eutectic temperature)以上の温度でアニールする工程と;を含む。好ましくは、接着層を形成する工程は、厚さが25Åと500Åとの間の層を形成することを含む。好ましくは前記貴金属層は、前記接着層より少なくとも10倍厚い。好ましくは前記アニーリングの工程は、前記基板に接する前記電極を、10分以内に前記温度に達するようなランプ速度でアニーリング炉中に移動させることを含む。好ましくは前記ランプ速度は、5分以下で前記温度に達するようなものである。好ましくは前記接着層はチタンを含み、前記貴金属は白金を含む。好ましくは前記チタン層の厚さは200Å以下であり、前記白金層の厚さは少なくとも2000Åである。好ましくは前記アニーリング温度は622℃と850℃の間であり、前記アニールを5分と45分の間で実行する。最も好ましくは、前記アニーリング温度は650℃であり、前記アニールを30分間実行する。
別の態様においては、本発明は、合計厚さ1ミクロン未満を有する薄膜電極を作製する方法を提供し、該方法は:基板を提供する工程と;前記基板に接して、導電性材料を含む接着層を形成する工程と;前記接着層に接して、前記接着層材料とは異なる貴金属の層を形成する工程と;前記基板に接する前記電極を、前記接着層材料の最低酸化物共晶温度以上の温度でアニールする工程と;を含み、前記アニーリングの工程は、前記基板に接する前記電極を、10分以内に前記温度に達するようなランプ速度でアニーリング炉中に移動させることを含む。好ましくは前記ランプ速度は、5分以下で前記温度に達するようなものである。好ましくは前記接着層材料はチタンであり、前記貴金属は白金である。好ましくは前記アニーリング温度は、622℃と850℃の間である。好ましくは前記アニールを、5分と45分の間で実行する。好ましくは、前記アニーリング温度は650℃であり、前記アニールを30分間実行する。
本発明はまた、第一の電極と、第二の電極と、前記第一と第二の電極の間の強誘電体材料とを備える集積回路の強誘電体キャパシタを提供し、前記第一の電極は:厚さ500Åまでの材料の層を含む接着層と;前記接着層に接して形成され、前記接着層材料とは異なる材料を含む、前記接着層より少なくとも8倍厚い貴金属層と;を備える。好ましくは前記貴金属層は、前記接着層より少なくとも10倍厚い。好ましくは前記接着層は二酸化チタンを含み、前記貴金属は白金を含む。好ましくは前記酸化チタン層の厚さは200Åまでであり、前記白金層の厚さは少なくとも2000Åである。
さらに別の態様においては、本発明は、第一の電極と、第二の電極と、前記第一と第二の電極の間の強誘電体材料とを備える集積回路の強誘電体キャパシタを提供し、前記第一の電極は:第一の材料を用いて形成された接着層と;前記強誘電体材料と前記接着層との間にあり、前記第一の材料とは異なる第二の材料を含み、厚さTを有する貴金属層と;前記接着層と前記貴金属層との界面に形成された拡散領域と;を備え、該拡散領域は、前記第一の材料が前記貴金属層中に拡散するような領域を含み、前記拡散領域は、厚さLを有し;L≦0.5Tである。好ましくはL≦.25Tである。好ましくは前記接着層は二酸化チタンを含み、前記貴金属は白金を含む。
さらなる態様においては、本発明は、集積回路中で強誘電体材料と組合せて使用するための電極を提供し、該電極は:第一の材料を用いて形成された接着層と;前記強誘電体材料と前記接着層との間にあり、前記第一の材料とは異なる第二の材料を含み、厚さTを有する貴金属層と;前記接着層と前記貴金属層との界面に形成された拡散領域と;を備え、該拡散領域は、前記第一の材料が前記貴金属層中に拡散するような領域を含み、前記拡散領域は、厚さLを有し;L≦0.5Tである。好ましくはL≦.25Tである。好ましくは前記接着層は二酸化チタンを含み、前記貴金属は白金を含む。
またさらに別の態様においては、本発明は、集積回路中で強誘電体材料と組合せて使用するための電極を提供し、該電極は:厚さ500Å未満の材料の層を含む接着層と;前記強誘電体材料と前記接着層との間にあり、前記接着層材料とは異なる材料を含む貴金属層と;を備える。好ましくは前記貴金属層は、前記接着層より少なくとも8倍厚い。好ましくは前記接着層は二酸化チタンを含み、前記貴金属は白金を含む。
またさらなる態様においては、本発明は、集積回路中で強誘電体材料と組合せて使用するための電極を提供し、該電極は:接着層と;前記強誘電体材料と前記接着層との間にあり、前記接着層材料とは異なる材料を含み、前記接着層より少なくとも8倍厚い貴金属層と;を備える。好ましくは前記接着層は二酸化チタンを含み、前記貴金属は白金を含む。
本発明はさらに、集積回路中で強誘電体材料と組合せて使用するための電極を提供し、該電極はチタンを含む層を備え、該層は厚さ400Åまでである。好ましくは前記層は、厚さ200Åまでである。
上記電極は、数年にわたって安定で有効であることが分かっている。本電極の研究によると、二酸化チタンの最低酸化物共晶形成温度すなわち622℃を超える温度まで迅速にランプアップすると、チタンを二酸化チタン中に素早く固定する(tie up)ことにより、白金の諸部分へのチタンの拡散がチタン/白金界面近くに制限される。チタンが少量であると、存在するTiO2の量が制限され、また、急速なアニールは、酸化チタンのルチル相、すなわち、Ti24、Ti36等の形成を防ぐ。TiO2はチタンと比較して体積膨張比9:5を有し、ルチル相はさらに高い体積膨張係数を有する。従って、二酸化チタン、特にルチル相の量を制限することで、応力をより低下させ、ヒロック、ボイド、及び他の欠陥の数を大きく低減する。
【図面の簡単な説明】
図1は、本発明による電極を形成する方法の主要な工程を示す流れ図である。
図2は、本発明の電極構造と作製方法とを使用して作った、DRAM集積回路メモリセルの好適な実施例の断面図である。
図3は、シリコンウェーハの平面図であり、このウェーハ表面の、本発明による薄膜キャパシタは非常に拡大して示されている。
図4は、本発明による薄膜キャパシタ装置を示す、線4−4で切った図3の断面の一部である。
図5は、本発明にとって重要な電極の態様を示す、図2、3及び4のキャパシタの下部電極構造の詳細を示す。
好適な実施例の詳細な説明
図2では、本発明による電極を利用する典型的な集積回路100の一部分を示す。示されているこの一部分は、トランジスタ72とキャパシタ80とを含む1T/1C DRAM/FERAMメモリセル76を含む。メモリセル76は、層82が誘電体である場合、DRAMメモリセルであり、層82が強誘電体である場合、FERAMメモリセルである。従って、本発明者らは、これを、誘電体/強誘電体層82を含むDRAM/FERAMセル76、または単にメモリセル76と呼ぶことにする。キャパシタ80は、キャパシタをトランジスタ72から分離する厚い絶縁層77に接して形成される。キャパシタの強誘電体/誘電体82をトランジスタ72から分離して、強誘電体/誘電体中の原子がトランジスタのシリコンに移動するのを防ぐことが必要であるかまたは望ましい場合、この実施例は、強誘電体または誘電体材料、例えばABO3タイプ酸化物類及び層状超格子材料(layered superlattice materials)にとって、特に好ましい。集積回路100は、下に位置する基板71、好ましくは単結晶シリコンウェーハ(その表面にトランジスタ72が形成される)を含む。トランジスタ72は、下に位置する基板71の諸領域にドーピングすることにより形成されたソース/ドレイン活性領域73A及び73Bと、ゲート74とを備える。集積回路100はさらに、フィールド酸化膜領域75と、表面上にキャパシタ80が形成される第一の絶縁層77とを含む。第一の絶縁層77はゲート酸化物と熱酸化物とを含み、これらは周知のように、互いに異なる工程において形成されるが、同じ材料で作られるので本質的に一体化する。第一の絶縁層77はさらに、1995年11月21日に発行された米国特許第5,468,684号に説明される他の層も含んでよい。キャパシタ80は、第一の電極79と、強誘電体/誘電体層82と、第二の電極84とを含む。第一の電極79は、接着層98と貴金属81とを含む。第二の絶縁層86は、キャパシタ80の上に存在し、また、しばしばメタライゼーション層と呼ばれる配線層88は、活性領域73Bをキャパシタ80の第一の電極81に接続し、活性領域73Aと第二の電極84とを回路の他の部分に接続する。配線層88は好ましくは多層構造であり、この構造は、好ましくは白金で作られるがしかし好ましくはアニール処理の際に、活性領域73Aと73Bとに接触する領域90において、ケイ化白金を形成する層89と、好ましくはチタンで作られている第二の層91と、キャパシタの電極81と84のそれぞれの表面99と97に接触する、好ましくは白金で作られている第三層93とを含む。キャッピング層95は、好ましくは窒化ケイ素または酸窒化ケイ素のようなハーメチック材料であるか、または未ドープの二酸化ケイ素及びリンドープしたSOGの別の層であり、集積回路の層状構造を完全なものにする。再度、本発明は、特に電極79を作製する方法に関し、そのために、そのような電極の構造と作製方法とを下記でより詳細に検討する。他の部分は、1995年11月21日に発行された米国特許第5,468,684号に開示されるように作製するか、または任意の他の従来方法で作製してよい。周知のように、集積回路、例えば100を一般にウェーハ表面に作製し、引き続いてウェーハを数百の個別の集積回路チップに切断し、各チップは数千または数百万のセル76を含む。次に各チップをパッケージングして、完成した集積回路を得る。
下記の検討において、本発明者らは、図2のDRAM/FERAMの実施例によって本発明の方法を検討する。というのはこれは、本発明の構造と方法とを利用する電子装置100の好適な実施例であるからである。しかしながら、本方法を、他のDRAM/FERAMの実施例と、及び薄膜電極を利用する多くの他の電子装置と組合せても使用できることを、本発明が予測していることは理解できるはずである。さらに、図2のキャパシタは、キャパシタ及びその一部と集積回路の他の一部との間の大まかな関係を示すために有用な一般化であることと、本発明の方法により形成されかつ本発明の構造を利用する実際のキャパシタは、幾分異なった形態を有するかもしれないこととは理解できるはずである。
「基板」という用語は、集積回路の業界ではしばしばあいまいに使用されることは理解できるはずである。しばしばこれは、表面に集積回路が作製されるシリコン、ヒ化ガリウムまたは他のウェーハ、例えば図2の71、を指すために使用される。本発明者らはこれを上記で「下に位置する基板」と呼んだ。他の場合には、この用語を使用して、表面に特定の層が形成される集積回路の未完成の部分を指す。例えば、この意味では、表面に図2のキャパシタ80が形成される「基板」は、全般的な見地からは、層77までの未完成の集積回路である。さらに他の場合には、「基板」という語を使用して、表面にある材料が形成される隣接した層を意味する。この意味では層77は、表面にキャパシタ80が形成される隣接した基板である。本明細書においては、「基板」という用語を広く使用して、表面に他の層が形成される任意の層を意味する。特に、図2の80のようなキャパシタを検討している場合、最も隣接した「基板」は層77であり、より広くは層77とその下の諸層である。図2の強誘電体/誘電体層82のような活性層を検討している場合、最も隣接した「基板」は貴金属層81であり、より広くは下部電極79とその下の未完成の集積回路の全ての層である。
本開示における「薄膜」という用語は、集積回路の見地から見て薄い膜を意味することは理解できるはずである。すなわち、「薄膜」という用語は時々、肉眼レベルの(macroscopic)装置業界では、厚さ約100ミクロン未満の膜を意味するものとして使用される。一般に、こうしたいわゆる「薄膜」は、最も薄いものでも1ミクロンを超える厚さである。そのような膜は、集積回路の見地からは薄くはなく、集積回路とは適合しない方法によって常に作られる。本開示においては、「薄膜」は厚さ1ミクロン未満であり、好ましくは厚さ0.5ミクロン未満である膜を意味する。
図1に転じると、流れ図は、本発明による好ましい方法の諸工程を示す。この方法を、本発明に従って集積回路の薄膜キャパシタ装置の品質試験試料を既に作製してある典型的なウェーハ300(図3〜5)によって検討する。こうした図は、実際のキャパシタの何らかの特定の部分の実際の平面図または断面図となるものではなく、別の方法で可能なよりも明確にかつ十分に本発明の構造と方法とを描写するために用いる、理想化した図であることは理解できるはずである。図4に示すのは、線4−4で切った図3のウェーハ300の断面である。図1、3、4及び5を参照すると、ウェーハ300は好ましくは、工程10(図1)において提供されたP型シリコン基板322を含む。工程12において、約5000Åの二酸化ケイ素絶縁層324を水蒸気成長させる。次に工程14において、薄い接着層326を二酸化ケイ素324表面に、好ましくはその場で(in situ)スパッタリングにより堆積する。好ましくは層326はチタンで厚さ500Å以下であり、最も好ましくは厚さ200Åのチタンの層である。次に、工程16において、厚さTの貴金属層328(図5)を堆積する。好ましくは貴金属は白金であるが、パラジウムまたは任意の他の貴金属でもよい。好ましくは層328は、接着層326より少なくとも10倍厚い。最も好ましくはこれは2000Åの白金328であり、その場でスパッタリングにより堆積する。「その場で」により意味するのは、チタンと白金の両方とも真空を破らずにスパッタ成膜するということである。下記に詳細に検討するように、チタンは二酸化ケイ素と反応し、かつ、白金中に拡散してここで酸化され、また、最小量のチタンを使用するので、シリコンの内側から白金内へと二酸化チタンは本質的に連続性があり、これは白金328が二酸化ケイ素324に接着するのを助ける。工程18において、電極329をアニールする。好ましくはこのアニールは、酸素炉中で450℃から850℃の間で、5分から45分間プラス押し込み及び引き出し時間で行う。好ましくはウェーハを、ランプ速度5インチ毎分以上で炉内に導入し、これは温度の見地からは、初期温度約100℃〜150℃から上昇して完全アニール温度に10分未満で達する温度ランプ速度となる。最も好ましくは、酸素は100%で5リットル毎分のフロー、ランプ速度は9.0インチ毎分であり、これは初期温度(100℃〜150℃)から炉の温度650℃までの温度ランプ速度が5分以下となり、合計アニール時間は、30分プラスエレファント(elephant)を炉内に押し込み及び引き出すための時間である。代わりに、酸素は1気圧未満の減圧で使用してよい。アニール処理においては、チタンは白金中に距離L拡散する。チタンはまた、二酸化ケイ素内に拡散し、二酸化ケイ素と反応し、二酸化チタンと二酸化ケイ素との混合した薄い層326′(図5)を形成する。厚い二酸化ケイ素層324との界面近くでは、層326′は主として二酸化ケイ素であり、他に二酸化ケイ素を還元することで形成された若干のシリコンを含み、また、層327との界面近くでは、主として二酸化チタンであり、他に二酸化ケイ素を還元することで形成された若干のシリコンを含む。拡散距離Lの範囲内では、チタンは、白金結晶粒の結晶粒界に沿って存在する二酸化チタンとなる。距離Lは、白金層328の厚さTの1/2以下、好ましくは白金の厚さの0.1と0.25倍の間である。次に工程20において、集積回路は完成する。この完成工程は、下記に詳細に説明する処理によって強誘電体または誘電体材料の層330を形成することと、第二の電極332を形成することを含む。第二の電極332は好ましくは、2000Åの白金332の層であり、好ましくはスパッタリングにより形成する。しかしながら、これは多層電極、例えば、白金の層と、タングステンまたはニッケル等の別の金属の層と、アルミニウムの層としてよい。または何らかの他の電極構造としてよい。材料330は好ましくは層状超格子材料、例えばタンタル酸ストロンチウムビスマス、ニオブ酸ストロンチウムビスマスタンタル、及びニオブ酸バリウムビスマスである。層状超格子材料に関する完全な説明は、1996年5月21日に本発明者らに発行された米国特許第5,519,234号に示されている。材料330はまた、ABO3型ペロブスカイト、例えばBST及びPZTまたは他の金属酸化物材料としてよい。材料330の堆積後、ウェーハ300を再度アニールし、フォトマスク方法を用いてパターン形成し、電極層328までエッチングし、広い面積の電極328により分離される様々なサイズの矩形のキャパシタ装置317A、317B、317C等(図3)を作る。装置317A、317B、317C等のサイズは、図3では非常に誇張してある。各装置317A、317B、317C等の試験は、試験装置の一つのリードを白金電極層328に接続し、かつ、特定の装置317A、317B、317C等の他の電極層332を、試験装置の他のリードに接続した細いプローブに接触させることで行うことができる。
図3〜5に示されるタイプの典型的な装置の作製を、下記の実施例において詳細に説明する。各説明の前には、作製方法で利用する反応性成分を列記する表があり、各々には続いて適宜に、強誘電性及び/または誘電体特性の説明がある。使用する溶媒を、各表の後の処理の説明内で説明する。表において、「FW」は式量を示し、「g」はグラムを示し、「mmole」はミリモルを示し、「Equiv.」は溶液中のモルの当量数を示す。「キシレン類」は、キシレンの三つの異なる分別、すなわち、代わりに単にパラ、メタ(meda)、またはオルトキシレンを含む市販のキシレン溶液を示す。ビスマス2−エチルヘキサノエートは、市販の、74%ナフサ中のビスマス2−エチルヘキサノエートのビスマス溶液を示し;この場合に式量はかっこ内に示され、これは全体としての溶液中のビスマスの当量式量であり、単にビスマス2−エチルヘキサノエートの式量ではなく、ナフサの存在を考慮していることを示す。全ての処理を、特に断らない限り、Colorado Springs,Coloradoの大気圧で実行した。下記の初めの六つの実施例では、説明される材料が表面に作製された全ての初期ウェーハ基板は、層状基板であり、これは図4では層322、324、326、及び328により示され、電極アニール工程18の後は、図5に示すように層322、324、326′、327及び328になり、また、シリコン基板322は、5オーム−cmと25オーム−cmとの間の抵抗率のP型シリコンで作製され、湿式成長して約5000Åにしたフィールド酸化膜層324と、スパッタ成膜したチタンの厚さ200Åの層326と、スパッタ成膜した白金の2000Åの層328とを有した。層330と332とを実施例において説明するように堆積した後に、フォトマスク工程と組合せてポジ型またはネガ型フォトレジストを使用して、ウェーハ300を図3に示すようにパターン形成した。実施例においてポジ型フォトレジストと示した場合には、レジストを5000RPMでスピンコートし、ホットプレート上で95℃、2分間ソフトベークし、続いて標準的なフォトマスク方法で7秒UV露光、1分現像、1分水洗、及び5分、140℃でハードベークを行う。実施例においてネガ型フォトレジストと示した場合には、ネガ型レジストを5000RPMでスピンコートし、ホットプレート上で90℃、5分間ソフトベークし、続いて標準的なフォトマスク方法で4秒UV露光、1分現像、1分水洗、及び5分、140℃でハードベークを行う。IPC剥離と示した場合には、これは酸素プラズマ剥離であり、Ion Plasma Corporation「バレルエッチャー」を500mトールの酸素、350ワットで使用する。急速熱処理(rapid thermal process)(RTP)と示した場合には、処理をAG Associatesモデル410Heat Pulserを用いて行い、与えられたランプ速度は温度を作業温度にまで上昇させる時間帯に用い、与えられた時間は温度を作業温度に保持する時間帯である。全ての場合に、酸素フロー3リットル/分をRTPアニールにおいて使用する。
実施例1
タンタル酸ストロンチウムビスマス−SrBi2Ta29
表Iに示す化合物に関して測定した。
Figure 0004240542
ストロンチウムを、2−エチルヘキサン酸の第一の測定量と80mlの2−メトキシエタノールに合わせた。混合物を、約70℃と90℃の間の低熱で撹拌して、反応速度を大きくした。全てのストロンチウムを反応させてから、溶液をほぼ室温に冷却した時に、タンタルエトキシドを加え、続いて2−エチルヘキサン酸の第二の測定量を加えた。混合物を撹拌し、かつ、最高温度115℃に加熱して、エタノールと水とを蒸留除去した。次に75mlのキシレン類を加え、続いてビスマス2−エチルヘキサノエートを加えた。溶液を撹拌し、かつ、最高温度約125℃で加熱して、60.0mlの溶液のみを残した。濃度はリットル当たり0.102モルのSrBi2Ta29だった。ウェーハを140℃、空気中で30分間ベークして脱水した。図4のように白金下部電極328までの層を堆積したウェーハ300上に、点滴器(eyedropper)を使用して、1mlのSrBi2Ta29溶液を置いた。ウェーハを1500RPM、20秒間スピンさせた。次にウェーハをホットプレート上に置いて、約250℃、空気中で3分間ベークした。点滴器を使用して溶液をウェーハ上に堆積させる工程からホットプレート上でベークする工程までを、別の層に関して繰り返した。次にウェーハを拡散炉に移し、750℃、酸素フロー5l/mで、2時間アニールした。2000Åの白金の上部層332をスパッタ成膜し、レジストを適用し、続いて標準的なフォトマスク方法、イオンミルエッチ(ion mill etch)、IPC剥離、及び最終コンタクトアニールを750℃、酸素フロー5l/mで、30分間行った。得られた試料を試験し、1010サイクルにわたって疲労を無視できる分極率を有することが分かった。こうした結果は、従来技術の材料と比較した場合、驚くべきことであり、このキャパシタが強誘電体スイッチングメモリ中で無期限に持続すると思われることを示す。
より新しい試料では、上記に説明したような、濃度0.2モルSrBi2Ta29を用いたキシレン類中の前駆体溶液を、n−酢酸ブチルを用いて0.13モルに希釈し、次にウェーハの上にスピンコートし、上記に説明したように処理した。試験した時に、こうした試料では疲労が無視できたのみならず、試料のうち2つの2Prの値はそれぞれ23.39及び25.06マイクロクーロン毎cm2であり、これは従来技術と比較すると並外れて高かった。
実施例2
ニオブ酸ストロンチウムビスマス−SrBi2Nb29
表IIに示す化合物に関して測定した。
Figure 0004240542
ストロンチウムを30mlの2−メトキシエタノール中に置いた。2−エチルヘキサン酸の第一の測定量を加え、完全に反応させた。ビスマス2−エチルヘキサノエートを加え、続いて35mlのキシレン類を加えた。ニオブブトキシドと2−エチルヘキサン酸の第二の測定量とを加え、続いて40mlのキシレン類を加えた。混合物を加熱し、かつ、撹拌し、最高温度約123℃で、全てのブタノール、水、及び2−メトキシエタノールを除去した。最終体積は63ml、最終質量は57.475gだった。濃度はリットル当たり0.102モルのSrBi2Nb29、すなわち溶液のグラム当たり0.1117mモルのSrBi2Nb29だった。ウェーハを140℃、空気中で30分間ベークして脱水した。図4のように白金下部電極328までの層を堆積したウェーハ上に、点滴器を使用して、1mlのSrBi2Nb29溶液を置いた。ウェーハを1000RPM、20秒間スピンさせた。次にウェーハをホットプレート上に置いて、230℃、空気中で2分30秒間ベークした。点滴器を使用してSrBi2Nb29溶液をウェーハ上に堆積する工程からホットプレート上でベークする工程までを、別の層に関して繰り返した。次にウェーハを拡散炉に移し、750℃、酸素フロー5l/mで、40分間アニールした。2000Åの白金の上部層332をスパッタ成膜し、ネガ型レジストを適用し、続いて標準的なフォトマスク方法、イオンミルエッチ、IPC剥離、及び最終コンタクトアニールを750℃、酸素フロー5l/mで、30分間行った。得られた試料を試験した。この試料は記憶装置用の優れた強誘電体であり、比較的「高速」のスイッチング材料だった。
実施例3
ニオブ酸ストロンチウムビスマスタンタル−SrBi2TaNbO9
表IIIに示す化合物に関して測定した。
Figure 0004240542
ストロンチウムを30mlの2−メトキシエタノール中に置いてから、2−エチルヘキサン酸の第一の測定量を加え、完全に反応させた。次にビスマス2−エチルヘキサノエートを加え、続いて40mlのキシレン類を加えた。タンタルブトキシドとニオブブトキシドとを加え、続いて2−エチルヘキサン酸の第二の部分と40mlの追加のキシレン類とを加えた。混合物を撹拌し、かつ、最高温度122℃に加熱して、全ての水、ブタノール及び2−メトキシエタノールを蒸留除去し、65mlの溶液を残した。濃度はリットル当たり0.102モルのSrBi2TaNbO9だった。ウェーハを140℃、空気中で30分間ベークして脱水した。図4のように白金下部電極328までの層を堆積したウェーハ上に、点滴器を使用して、1mlのSrBi2TaNbO9溶液を置いた。ウェーハを1000RPM、20秒間スピンさせた。次にウェーハをホットプレート上に置いて、250℃、空気中で5分間ベークした。ウェーハを急速熱処理装置中に置き、30秒間、酸素フロー3l/m、温度700℃、125°/秒のランプ速度でアニールした。点滴器を使用してSrBi2TaNbO9溶液をウェーハ上に置く工程からRTPまでを、別の層に関して繰り返した。次にウェーハを拡散炉に移し、750℃、酸素フロー5l/mで、2時間アニールした。2000Åの白金の上部層332をスパッタ成膜し、ポジ型レジストを適用し、続いて標準的なフォトマスク方法、イオンミルエッチ、IPC剥離、及び最終コンタクトアニールを750℃、酸素フロー5l/mで、30分間行った。得られた試料を試験し、再度ほとんど疲労を示さなかった。タンタル酸ストロンチウムビスマスとニオブ酸ストロンチウムビスマスタンタルの試料(10%〜20%過剰のビスマスを用いて作製した)におけるより新しい試験では、1012サイクルまで本質的に疲労を示さず、これは最良の従来技術の材料よりもほぼ百万倍良好である。
実施例4
タンタル酸バリウムビスマス−BaBi2Ta29
表IVに示す化合物に関して測定した。
Figure 0004240542
バリウムを40mlの2−メトキシエタノールと20mlのトルエンとの中に置いて反応を遅くしてから、2−エチルヘキサン酸の第一の測定量を加え、完全に反応させた。次にビスマス2−エチルヘキサノエートを加え、続いて40mlのキシレン類を加えた。溶液を撹拌し、かつ、最高温度約123℃に加熱して、水、トルエン及び2−メトキシエタノールを蒸留除去した。溶液を室温に冷却し、次にタンタルブトキシドを加え、続いて2−エチルヘキサン酸の第二の部分と40mlの追加のキシレン類とを加えた。混合物を温度約123℃に加熱して、撹拌しながら、ブタノールを蒸留除去し、66mlの溶液を残した。濃度はリットル当たり0.103モルのBaBi2Ta29だった。ウェーハを140℃、空気中で30分間ベークして脱水した。図4のように白金下部電極328までの層を堆積したウェーハ上に、点滴器を使用して、1mlのBaBi2Ta29溶液を置いた。ウェーハを1000RPM、20秒間スピンさせた。次にウェーハをホットプレート上に置いて、250℃、空気中で5分間ベークした。ウェーハを急速熱処理装置中に置き、30秒間、酸素フロー3l/m、温度700℃、125°/秒のランプ速度でアニールした。点滴器を使用してBaBi2Ta29溶液をスピナ上に置く工程からRTPまでを、別の層に関して繰り返した。次にウェーハを拡散炉に移し、750℃、酸素フロー5l/mで、2時間アニールした。2000Åの白金の上部層332をスパッタ成膜し、ポジ型レジストを適用し、続いて標準的なフォトマスク方法、イオンミルエッチ、IPC剥離、及び最終コンタクトアニールを750℃、酸素フロー5l/mで、30分間行った。得られた試料を試験し、図8に示す結果を得た。
BaBi2Ta29はスイッチング強誘電体ではなく、常誘電体であり、1メガヘルツで比誘電率166だった。これは、集積回路において最も一般的に使用される誘電体である二酸化ケイ素の比誘電率3.9と比較して、非常に高い比誘電率である。BaBi2Ta29試料の漏れ電流曲線も優れており、低電圧、すなわち、10-10アンペア/cm2のオーダーでは無視できた。従来の集積回路において使用される電圧の範囲にわたって、すなわち、1〜10ボルトで、2400Åの試料を横切る漏れ電流は約10-8アンペア/cm2未満に留まり、これはなお非常に小さい。
実施例5
タンタル酸鉛ビスマス−PbBi2Ta29
表Vに示す化合物に関して測定した。
Figure 0004240542
前もって作製した貯蔵溶液であるキシレン類中の鉛2−エチルヘキサノエートとビスマス2−エチルヘキサノエートとを合わせ、続いて40mlのキシレン類を合わせた。次にタンタルブトキシドを加え、続いて2−エチルヘキサン酸を加えた。混合物を、約70℃と90℃の間の低熱で4時間撹拌し、次に最高温度114℃に上げて、ブタノールを蒸留除去し、66mlの溶液を残した。濃度はリットル当たり0.172モルのPbBi2Ta29で、鉛は10%過剰だった。ウェーハを140℃、空気中で30分間ベークして脱水した。図4のように白金下部電極328までの層を堆積したウェーハ上に、点滴器を使用して、1mlのPbBi2Ta29溶液を置いた。ウェーハを1000RPM、20秒間スピンさせた。次にウェーハをホットプレート上に置いて、375℃、空気中で2分半ベークした。点滴器を使用してPbBi2Ta29溶液をウェーハ上に置く工程からベークする工程までを、別の層に関して繰り返した。次にウェーハを拡散炉に移し、750℃、酸素フロー5l/mで、90分間アニールした。2000Åの白金の上部層332をスパッタ成膜し、ネガ型レジストを適用し、続いて標準的なフォトマスク方法、イオンミルエッチ、IPC剥離、及び最終コンタクトアニールを750℃、酸素フロー5l/mで、30分間行った。試料を試験して、1メガヘルツで比誘電率114であり、これはBaBi2Ta29のものより小さかったが、従来の半導体用の誘電体よりもなお30〜40倍だった。漏れ電流はより大きかったが、それでもなお、約500kv/cm未満の電場の場合に10-7アンペア/cm2未満であり、これは集積回路において一般的な電圧の範囲内で優れた値だった。この材料は、鉛が存在することにより、放射線損傷に対し大きな耐性が得られるため、特に興味深い。配合してこの材料を作る諸要素も、従来の集積回路材料と比較的に適合性がある。
実施例6
ニオブ酸バリウムビスマス−BaBi2Nb29
表VIに示す化合物に関して測定した。
Figure 0004240542
バリウムを30mlの2−メトキシエタノールと20mlのトルエンとの中に置いて反応を遅くしてから、2−エチルヘキサン酸の第一の測定量を加え、撹拌しながら完全に反応させた。次にビスマス2−エチルヘキサノエートを加え、続いて50mlのキシレン類を加えた。混合物を撹拌し、かつ、最高温度約118℃で加熱して、全ての水、トルエン及び2−メトキシエタノールを蒸留除去した。溶液を室温に冷却し、次にニオブブトキシドを加え、続いて2−エチルヘキサン酸の第二の部分と30mlの追加のキシレン類とを加えた。混合物を温度124℃に加熱して、撹拌しながら、全てのブタノールと水とを蒸留除去し、68mlの溶液を残した。濃度はリットル当たり0.101モルのBaBi2Nb29だった。ウェーハを140℃、空気中で30分間ベークして脱水した。図4のように白金下部電極328までの層を堆積したウェーハ上に、点滴器を使用して、1mlのBaBi2Nb29溶液を置いた。ウェーハを1000RPM、20秒間スピンさせた。次にウェーハをホットプレート上に置いて、230℃、空気中で2分間ベークした。ウェーハを急速熱処理装置中に置き、30秒間、酸素フロー3l/m、温度700℃、125°/秒のランプ速度でアニールした。点滴器を使用してBaBi2Nb29溶液をウェーハ上に置く工程からRTPまでを、別の層に関して繰り返した。次にウェーハを拡散炉に移し、750℃、酸素フロー5l/mで、1時間アニールした。2000Åの白金の上部層332をスパッタ成膜し、ネガ型レジストを適用し、続いて標準的なフォトマスク方法、イオンミルエッチ、IPC剥離、及び最終コンタクトアニールを750℃、酸素フロー5l/mで、30分間行った。得られた試料を試験し、1メガヘルツで比誘電率103.46だった。これはBaBi2Ta29とPbBi2Ta29の比誘電率よりも低いが、それでもなお非常に高い。漏れ電流の結果は再度、BaBi2Ta29とPbBi2Ta29ほど優れてはいなかったが、それでもなお、約300kV/cm未満の電場の場合に10-6アンペア毎cm2未満だった。
残りの実施例においては、層状超格子材料を、1995年10月10日に発行された米国特許第5,456,945号に説明されるように、ミストデポジション法(misted deposition process)を使用して堆積した。こうした試料の幾つかでは、チタン層326(図4)を使用しなかった。合格したキャパシタの歩留りは、常に、チタン接着層を使用した実施例の場合はるかに高かった。上記に示したように、チタンを使用した全ての実施例では、チタン層は厚さ約200Åであり、白金層328は厚さ約2000Åだった。
実施例7
表VIIに示す化合物に関して測定した。
Figure 0004240542
タンタルブトキシドと2−エチルヘキサン酸とをフラスコ中に置き、約50ミリリットル(ml)のキシレン類を加えた。混合物を、約70℃と90℃の間の低熱で48時間撹拌した。ストロンチウムを加えてから、溶液を再度低熱で撹拌し、完全に反応させた。温度を次に最高120℃に上げて、撹拌しながらブタノールを蒸留除去し、約40mlの蒸留物を残した。次にビスマス2−エチルヘキサノエートを加えてから、キシレン類を用いて240mlに希釈した。濃度はリットル当たり0.200モルのSrBi2Ta29だった。この前駆体を、使用準備が整うまで貯蔵した。
堆積直前に、上記に説明した4mlのタンタル酸ストロンチウムビスマス前駆体を、10mlのメチルエチルケトン(MEK)開始剤と共にミスト発生機中に置いた。二酸化ケイ素の層324と白金の層328とが表面に堆積しているシリコンウェーハ322を含む基板325を、堆積チャンバー中の基板ホルダ上に置いた。この場合には、チタン層326はなかった。SrBi2Ta29をミストデポジション法により堆積し、次にウェーハ300を堆積チャンバーから取り出し、ホットプレート上に置き、温度150℃で2分間乾燥し、次に温度400℃で5分間ベークした。ウェーハ300を次に急速熱処理オーブンに移し、ここでRTPを750℃で30秒間実行した。次にウェーハ300を堆積チャンバーに戻し、再度ミストを形成し、ミストとウェーハ300とにUVを照射して、堆積工程を繰り返した。第二の層のRTP処理は、725℃、30秒間、酸素中で行った。次にウェーハ300を酸素中で1時間アニールした。得られた膜330は、厚さ約2100オングストローム(Å)だった。
第二のアニール後に、IC装置300を完成させ、すなわち、第二の白金電極332をスパッタ成膜し、次にウェーハを、周知のフォトレジスト技術を使用してエッチングすることで、下部電極328によって電気的に接続された複数のキャパシタ317A、317B等を作製した。
上記方法により作製したタンタル酸ストロンチウムビスマスキャパシタに関して、未補償のソーヤー−タワーの回路を、10,000ヘルツで、電圧1ボルト、1.5ボルト、2ボルト、2.5ボルト、3ボルト及び5ボルトで使用して、ヒステリシス測定を行った。ヒステリシス曲線は縦長でかつ箱形であり、キャパシタは記憶装置内で申し分なく動作すると思われることを示した。分極率、2Pr、は、5ボルト測定で20.9マイクロクーロン/cm2だった。保持電圧(coercive voltage)、2Vc、は、1.66ボルトだった。同じ試料に関して測定した漏れ電流は、5ボルトで約7×10-8アンペア毎平方センチメートルであり、より低い電圧ではさらに大幅に低く、これは再度、この材料が記憶装置内で優れた動作をすると思われることを示す優れた結果である。
別の試料を、基板325がチタンの200Å厚さの層326を含む以外は上記の実施例7のように作製した。5ボルトでの分極率は、12.9マイクロクーロン/cm2だった。保持電圧、2Vc、を測定して、2.16ボルトだった。測定された漏れ電流は、5ボルトで5×10-8だった。
歩留りは、白金/チタン電極の場合ではるかに良好であることが分かった。白金のみの下部電極の場合、装置の約半数が短絡し、一方白金/チタン下部電極の場合、一つも短絡しなかった。
基板325を白金下部電極試料の場合800℃、30分、酸素中で、及び、Ti/Pt試料の場合650℃、30分、酸素中で予備アニールした以外は、上記のミストデポジションの実施例に示すように、タンタル酸ストロンチウムビスマスキャパシタのさらなる実施例を作製した。白金のみの下部電極試料の場合、歩留りはわずか約10%に下がったが、2Pr値は21.6マイクロクーロン/cm2に上がった。Ti/Pt下部電極の場合、歩留りは100%のままだったが、分極率は11.8マイクロクーロン/cm2に下がった。
実施例8
ニオブ酸ストロンチウムビスマス前駆体を実施例7のタンタル酸ストロンチウムビスマス前駆体と同じ方法であるがタンタルブトキシドをニオブイソプロポキシドに代えて作製し、タンタル酸ストロンチウムビスマス前駆体に加えた以外は、実施例7に説明したように、Ti/Pt下部電極を備えたニオブ酸ストロンチウムビスマスタンタルキャパシタの試料を作製した。ある量のニオブ酸ストロンチウムビスマス前駆体を加えて、前駆体中でタンタル対ニオブの比約50/50を与えた。得られた強誘電体層330の厚さは1900Åから2300Åの範囲にわたり、分極率は5ボルトで11.7マイクロクーロン/cm2から12.5マイクロクーロン/cm2の範囲にわたり、保持電場、2Ec、は124ボルト/cmから136キロボルト/cm、漏れ電流は5ボルトで5×10-6アンペア/cm2から1×10-5アンペア/cm2だった。
実施例9
表VIIIに示す化合物に関して測定した。
Figure 0004240542
タンタルブトキシドとニオブイソプロポキシドとを、2−エチルヘキサン酸の第一の測定量と約50ミリリットル(ml)のキシレン類と共にフラスコ中に置いた。混合物を、約70℃と90℃の間の低熱で48時間撹拌した。2−エチルヘキサン酸の第二の測定量を加え、続いてストロンチウムを加えた。溶液を再度低熱で撹拌し、完全に反応させた。温度を次に最高120℃に上げて、撹拌しながらブタノールを蒸留除去し、約40mlの蒸留物を残した。次にビスマス2−エチルヘキサノエートを加えてから、キシレン類を用いて260mlに希釈した。濃度はリットル当たり0.200モルのSr1.2Bi2.78TaNb0.49だった。この前駆体を、使用準備が整うまで貯蔵した。
堆積直前に、上記に説明した4mlのニオブ酸ストロンチウムビスマスタンタル前駆体を、10mlのメチルエチルケトン(MEK)開始剤と共に、ミスト発生機46の容器54中に置いた。
この前駆体を使用して、チタン/白金下部電極を備えたキャパシタの試料を実施例7に説明したように作製した。一つの試料では、膜330の厚さは2150Å、分極率、2Pr、は5ボルトで12.7マイクロクーロン/cm2、保持電場、2Ec、は166キロボルト/cm、及び漏れ電流は5ボルトで5×10-5アンペア/cm2だった。別の試料では、膜330の厚さは2050Å、分極率、2Pr、は5ボルトで14.7マイクロクーロン/cm2、保持電場、2Ec、は166キロボルト/cm、及び漏れ電流は5ボルトで4×10-7アンペア/cm2だった。
実施例10
前駆体をミスト発生機中に置く直前に加えた最終溶媒がメチルエチルケトンの代わりにn−酢酸ブチルだった以外は実施例9のように、さらに幾つかの試料を作製した。幾つかの場合には、共同溶媒としてキシレン類と共に酢酸ブチルを加えることでより良好な品質の装置が得られたが、その反応はまだ十分には理解されていない。n−酢酸ブチルは一般にキシレン類より良好に基板を濡らし、より良好なステップカバレージをもたらすと考えられている。両方の試料で、膜330の厚さは1850Åであり、一方は、分極率、2Pr、は5ボルトで14.1マイクロクーロン/cm2、保持電場、2Ec、は182キロボルト/cm、及び漏れ電流は5ボルトで1×10-7アンペア/cm2であり、他方は、分極率、2Pr、は5ボルトで12.9マイクロクーロン/cm2、保持電場、2Ec、は199キロボルト/cm、及び漏れ電流は5ボルトで3×10-7アンペア/cm2だった。
上記の試料において説明したように作製した電極は、1013サイクルもの試験を通じて及び何年にもわたって、室温及び150℃もの高温で安定かつ高い導電性を有し続けた。その後の分析によると、アニール後に残る層326′は、事実上未酸化のチタンを含まないことが示されている。従ってチタンは全て酸化物中に固定されるため、白金328を通って上方に移動してキャパシタの電子的特性を変えると思われる「遊離した」チタンは事実上無い。さらに、酸化チタンの大部分は二酸化チタンであることが分かった。従って、ルチル相酸化物類の大きな膨張係数を避けることができる。
上記の実施例において示したように、貴金属層328の厚さは好ましくはチタン層326の厚さの10倍とするべきである。相対厚さが10対1(白金対チタン)未満である場合、若干のチタンは酸化されない可能性が強い。これは装置の歩留り及び/または電気的特性を大きく低下させ得る。さらに、図5における距離「L」が白金層328の厚さTの0.5倍を超える場合、ヒロックが形成される。その上、電極の抵抗率は、拡散距離Lが増大するにつれて増大する。従って、チタン326の厚さが白金328の厚さよりはるかに小さいことは非常に重要である。さらに白金328の最小厚さは、チタンの拡散距離より大きくかつ好ましくは拡散距離の2倍以上でなければならない。
接着層326が貴金属層328に対して薄いのみならず、接着層の絶対厚さが小さい、すなわち、25Åと500Åの間であることも重要である。さもないと、白金結晶粒界の領域中の酸化チタンの量が非常に大きくなるので、酸化チタンと白金328との間の膨張係数の差により、ヒロック及び他の欠陥が生成し、電極が不安定になる。
また、電極アニール工程18では、接着材料の最低酸化物共晶温度よりも高い温度に迅速にランプアップすることは重要であり、すなわち、10分以内に完全アニール温度に達するランプ速度で、装置を炉内に挿入するべきである。さもないと、接着材料326が薄い層の場合でさえ、材料は、酸化する前に貴金属328を通って完全に拡散するかもしれず、酸化により酸化物のルチル相が生成するかもしれない。両方の結果とも、電極の不安定にし、電子的特性を低下させる。
本発明による電極は非常に安定であり、0.7オーム/平方から1.0オーム/平方の電気伝導度を有し、これは白金のみの電極の電気伝導度に拮抗するとことが分かった。
本発明の好適な実施例と現在考えられているものを説明してきたが、本発明は、その精神または主要な特徴から逸脱することなく、他の特定の形で実施できることは理解できよう。例えば、他の接着材料、例えばルテニウムをチタンの代わりに使用してよく、かつ、基板によっては、接着材料は酸化物類とは異なる化合物を形成してよい。従って、本実施例はあらゆる態様で単なる例示にすぎず、限定的に解釈してはならない。本発明の範囲は、添付の請求の範囲によって示すものであって、上述の説明にはなんら拘束されない。

Claims (8)

  1. 合計厚さ1ミクロン未満を有する薄膜電極(79、329)を作製する方法であって:基板(77、324)を提供する工程と;前記基板に接して、チタンを含む接着層(98、326)を形成する工程と;前記接着層に接して、前記接着層の厚さより少なくとも8倍厚い貴金属の層(81、328)を形成する工程と;を含み、前記基板に接する前記電極を、622℃以上の温度で、5分と45分の間アニールする工程を特徴とする前記方法。
  2. 前記アニーリング温度は622℃と850℃との間である、請求項1に記載の方法。
  3. 前記アニーリング温度は650℃であり、かつ、前記アニールは30分間実行されることをさらに特徴とする、請求項2に記載の方法。
  4. 前記アニーリングの工程は、前記基板に接する前記電極を、10分以内に前記温度に達するようなランプ速度でアニーリング炉中でアニールすることを特徴とする請求項1に記載の方法。
  5. 前記ランプ速度は、5分以下で前記温度に達するようなものであることを特徴とする請求項4に記載の方法。
  6. 前記接着層材料はチタンであり、かつ、前記貴金属は白金である、請求項1に記載の方法。
  7. 集積回路(100)中で使用するための電極(79、329)であって:第一の材料を用いて形成された接着層(98、326)と;前記第一の材料とは異なる第二の材料を含み、厚さTを貴金属層(81、328)と;を備え、前記接着層と前記貴金属層との界面に形成された拡散領域(327)を特徴とし、該拡散領域は、前記第一の材料が前記貴金属層中に拡散するような領域を含み、前記拡散領域は、厚さLを有し、L≦0.5Tであり、前記接着層は二酸化チタンを含み、かつ、前記貴金属は白金を含む前記電極。
  8. L≦0.25Tを特徴とする請求項7に記載の集積回路電極。
JP52903398A 1996-12-23 1997-12-19 集積回路の電極構造とその作製方法 Expired - Fee Related JP4240542B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/772,606 US5723171A (en) 1992-10-23 1996-12-23 Integrated circuit electrode structure and process for fabricating same
US08/772,606 1996-12-23
PCT/US1997/023697 WO1998028784A1 (en) 1996-12-23 1997-12-19 Integrated circuit electrode structure and process for fabricating same

Publications (2)

Publication Number Publication Date
JP2001505367A JP2001505367A (ja) 2001-04-17
JP4240542B2 true JP4240542B2 (ja) 2009-03-18

Family

ID=25095624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52903398A Expired - Fee Related JP4240542B2 (ja) 1996-12-23 1997-12-19 集積回路の電極構造とその作製方法

Country Status (5)

Country Link
US (1) US5723171A (ja)
EP (1) EP0948807A1 (ja)
JP (1) JP4240542B2 (ja)
KR (1) KR20000062325A (ja)
WO (1) WO1998028784A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5972428A (en) * 1996-03-05 1999-10-26 Symetrix Corporation Methods and apparatus for material deposition using primer
KR100404649B1 (ko) 1998-02-23 2003-11-10 가부시끼가이샤 히다치 세이사꾸쇼 반도체장치 및 그 제조방법
KR100268453B1 (ko) * 1998-03-30 2000-11-01 윤종용 반도체 장치 및 그것의 제조 방법
KR100279297B1 (ko) * 1998-06-20 2001-02-01 윤종용 반도체 장치 및 그의 제조 방법
KR100293720B1 (ko) * 1998-10-01 2001-07-12 박종섭 반도체 소자의 캐패시터 형성 방법
US6204158B1 (en) * 1998-12-18 2001-03-20 Advanced Technology Materials, Inc. Reduced diffusion of a mobile specie from a metal oxide ceramic into the substrate
US6421223B2 (en) 1999-03-01 2002-07-16 Micron Technology, Inc. Thin film structure that may be used with an adhesion layer
DE19959711A1 (de) 1999-12-10 2001-06-21 Infineon Technologies Ag Verfahren zur Herstellung einer strukturierten Metallschicht
US6475911B1 (en) * 2000-08-16 2002-11-05 Micron Technology, Inc. Method of forming noble metal pattern
US6534357B1 (en) * 2000-11-09 2003-03-18 Micron Technology, Inc. Methods for forming conductive structures and structures regarding same
JP2002252143A (ja) * 2000-12-21 2002-09-06 Alps Electric Co Ltd 温度補償用薄膜コンデンサ及び電子機器
US7045459B2 (en) * 2002-02-19 2006-05-16 Northrop Grumman Corporation Thin film encapsulation of MEMS devices
US7335552B2 (en) * 2002-05-15 2008-02-26 Raytheon Company Electrode for thin film capacitor devices
JP2006342138A (ja) * 2005-06-10 2006-12-21 Adeka Corp 2−エチルヘキサン酸ニオブ誘導体及びその製造方法
JP4932183B2 (ja) * 2005-06-10 2012-05-16 株式会社Adeka 有機酸金属塩組成物及び該組成物を用いた薄膜の製造方法
US20090136658A1 (en) * 2005-06-10 2009-05-28 Atsuya Yoshinaka Niobium 2-Ethylhexanoate Derivative, Method Of Producing The Derivative, Organic Acid Metal Salt Composition Containing The Derivative, And Method Of Producing Thin Film Using The Composition
JP4866880B2 (ja) * 2008-06-16 2012-02-01 株式会社日立製作所 電極、ガスセンサおよびその製造方法
JP5645837B2 (ja) * 2008-10-29 2014-12-24 ヒューレット−パッカード デベロップメント カンパニー エル.ピー.Hewlett‐Packard Development Company, L.P. 電気的に作動するデバイス及びそのデバイスにおけるドーパントの形成を制御する方法
JP5524234B2 (ja) * 2009-11-06 2014-06-18 株式会社日立製作所 ガスセンサ
US9018083B2 (en) 2011-05-04 2015-04-28 Hewlett-Packard Development Company, L.P. Electrically actuated device and method of controlling the formation of dopants therein

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4423087A (en) * 1981-12-28 1983-12-27 International Business Machines Corporation Thin film capacitor with a dual bottom electrode structure
JPS60184690A (ja) * 1984-03-02 1985-09-20 Permelec Electrode Ltd 耐久性を有する電極及びその製造方法
US4713260A (en) * 1985-08-22 1987-12-15 Harris Corporation Method of ensuring adhesion of chemically vapor deposited oxide to gold integrated circuit interconnect lines
US4801469A (en) * 1986-08-07 1989-01-31 The United States Of America As Represented By The Department Of Energy Process for obtaining multiple sheet resistances for thin film hybrid microcircuit resistors
US5179071A (en) * 1987-11-06 1993-01-12 The United States Of America As Represented By The Secretary Of Commerce High Tc superconductor contact unit having low interface resistivity
DD276180A1 (de) * 1988-10-06 1990-02-14 Werk Fuer Fern Sehelektronik V Verfahren zur ausbildung ohmscher kontakte auf n-typ-silizium mit niedriger dotierungskonzentration
US5215866A (en) * 1989-08-09 1993-06-01 Avantek, Inc. Broadband printed spiral
US5190601A (en) * 1989-12-07 1993-03-02 Sumitomo Electric Industries, Ltd. Surface structure of ceramics substrate and method of manufacturing the same
JP3256623B2 (ja) * 1993-05-28 2002-02-12 株式会社東芝 半導体装置の製造方法
US5612560A (en) * 1995-10-31 1997-03-18 Northern Telecom Limited Electrode structure for ferroelectric capacitors for integrated circuits

Also Published As

Publication number Publication date
KR20000062325A (ko) 2000-10-25
JP2001505367A (ja) 2001-04-17
EP0948807A1 (en) 1999-10-13
WO1998028784A1 (en) 1998-07-02
US5723171A (en) 1998-03-03

Similar Documents

Publication Publication Date Title
JP4240542B2 (ja) 集積回路の電極構造とその作製方法
KR100516630B1 (ko) 층형상초격자재료 및 abo₃형 금속산화물을 제조하고,산소에 노출시키는 일없이 이들 재료를 포함하는전자디바이스를 제작하는 방법
KR100313468B1 (ko) 유전체 캐패시터에 대한 하부 전극 구조 및 그 제조 방법
KR100314489B1 (ko) 강유전체 커패시터의 간단한 제조방법
EP0815588B1 (en) Low temperature process for fabricating layered superlattice materials
JP3730122B2 (ja) 強誘電体集積回路メモリセルおよびその製造方法
US20030052357A1 (en) Interlayer oxide containing thin films for high dielectric constant application
US5853500A (en) Method for fabricating thin films of barium strontium titanate without exposure to oxygen at high temperatures
EP0665981B1 (en) Process for fabricating layered superlattice materials and electronic devices including same
JP3803583B2 (ja) 超格子材料を製造する高速ランプアニール法
KR20020035620A (ko) 배리어층을 갖는 집적회로와 그 제조방법
KR100334354B1 (ko) 강유전체집적회로의 제조방법
US6245580B1 (en) Low temperature process for fabricating layered superlattice materials and making electronic devices including same
US7545625B2 (en) Electrode for thin film capacitor devices
JPH1154703A (ja) 高誘電体キャパシタの製造方法
JPH04287968A (ja) 集積回路装置およびその製造方法
JPH09501019A (ja) ガリウム砒素基板上の薄膜キャパシタおよびその作製方法
JPH11251523A (ja) 半導体装置及びその製造方法
JP2002270787A (ja) 半導体装置とその製造方法
WO2002073669A2 (en) Method of making layered superlattice material with improved microstructure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080421

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees