DE19613669B4 - Verfahren zur Herstellung eines Halbleiterelements mit einer Platinschicht - Google Patents

Verfahren zur Herstellung eines Halbleiterelements mit einer Platinschicht Download PDF

Info

Publication number
DE19613669B4
DE19613669B4 DE19613669A DE19613669A DE19613669B4 DE 19613669 B4 DE19613669 B4 DE 19613669B4 DE 19613669 A DE19613669 A DE 19613669A DE 19613669 A DE19613669 A DE 19613669A DE 19613669 B4 DE19613669 B4 DE 19613669B4
Authority
DE
Germany
Prior art keywords
platinum
wafer
temperature
layer
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19613669A
Other languages
English (en)
Other versions
DE19613669A1 (de
Inventor
Won Jae Ichon Lee
Seaung Suk Ichon Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE19613669A1 publication Critical patent/DE19613669A1/de
Application granted granted Critical
Publication of DE19613669B4 publication Critical patent/DE19613669B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Physical Vapour Deposition (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Verfahren zum Herstellen eines hochintegrierten Halbleiterbauelements mit den folgenden Schritten:
Halten einer Reaktionskammer (11) in der ein Wafer (15) angeordnet ist, auf dessen Oberfläche ein Siliziumoxidfilm gebildet ist, in einem Hochvakuumzustand, der von einigen 10-3 Pa bis zu einigen 10-4 Pa reicht;
Heizen des Wafers (15) auf eine Temperatur zwischen 350°C und 450°C;
Ausführen eines Vor-Sputterprozesses durch Einleiten eines inerten Gases in die Reaktionskammer (11) in einem Zustand, bei dem eine Blende zwischen dem Platintarget (19) und dem Wafer (15) angeordnet ist. Ausführen eines Sputterprozesses unter Verwendung des Platintargets (19) bei einer Temperatur innerhalb eines Bereichs von 350°C bis 450°C unter Verwendung einer Spannung im Bereich zwischen 270 V bis 310 V mit einem Strom, der zwischen 0,05 A und 1,0 A liegt, zur Ausbildung einer Platinschicht für eine Unterlagenelektrode eines Kondensators über dem Siliziumoxidfilm nachdem die Blende (21) geöffnet worden ist;
Stabilisieren der Platinschicht durch...

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen von Halbleiterelementen, und insbesondere eine Technik zur Bildung einer glatten Unterlagenelektrode mit dichter Struktur, um einen dielektrischen Film zu bilden, der eine hohe Dielektrizitätskonstante aufweist, bei der Herstellung von Kondensatoren für hochintegrierte Halbleiterelemente.
  • Typischerweise werden Elektroden von dielektrischen Elementen in DRAMs und nicht-flüchtigen FRAMs als Unterlagenelektroden für dielektrische Dünnfilme zur Ladungsspeicherung verwendet. Sie werden auch als Unterlagenelektroden für Dünnfilme von Displayelementen in Dünnfilm-Infrarotsensoren, optischen Speichern, optischen Schaltern und optischen Modulatoren verwendet.
  • Im Falle von DRAMs, die derartige Unterlagenelektroden verwenden und Einheitszellen enthalten, von denen jede aus einem MOS-Transistor und einem Kondensator besteht, kann die Kapazität C des Kondensators durch folgende Gleichung ausgedrückt werden: C = (EO × Er × A) / Twobei EO die Dielektrizitätskonstante im Vakuum, Er die Dielektrizitätskonstante des dielektrischen Films, A die Fläche des Kondensators und T die Dicke des dielektrischen Films darstellen. Wie aus der die Kapazität C betreffenden Gleichung hervorgeht, ist die Kapazität proportional zur Oberfläche der Speicherelektrode. In diesem Hinblick ist es schwierig, eine ausreichende Kapazität in hochintegrierten Halbleiterelementen zu erzielen, weil die hohe Integration von Halbleiterelementen unvermeidlich eine Verminderung der Zellenabmessung einschließt, wodurch die Oberfläche der Speicherelektrode reduziert bzw. verkleinert wird, zu der die Kapazität proportional ist. Im Fall von DRAM-Elementen ist es wichtig, die Zellenabmessung zu reduzieren und trotzdem eine hohe Kapazität für den Kondensator zugunsten einer hohen Integration zu erhalten. Wie aus der vorstehend angeführten Gleichung hervorgeht, kann die Kapazität C durch Bilden des dielektrischen Films unter Verwendung eines dielektrischen Materials erhöht werden, das eine hohe Dielektrizitätskonstante Er aufweist, während die Dicke T des dielektrischen Films reduziert wird. In diesem Fall dient jedoch die Oberflächenmorphologie einer Unterlagenelektrode, die unter dem dielektrischen Film angeordnet ist, als wesentlicher Faktor bei der Herstellung des Kondensators. Wenn beispielsweise die Unterelektrode eine raube Oberflächenmorphologie hat, nämlich Erhebungen und feiner Löcher in ihrer Oberfläche, kann eine Verschlechterung der elektrischen Eigenschaft, wie beispielsweise eine Kurzschluss aufgrund der Erhebungen und feinen Löcher auftreten. Ein derartiges Phänomen führt zur Verschlechterung der Stabilität und Gleichförmigkeit des Kondensators. Infolge davon ist es unmöglich, eine Verbesserung der Zuverlässigkeit der Produktivität von bzw. für Halbleitervorrichtungen sowie eine hohe Integration dieser Halbleitervorrichtungen zu erzielen.
  • In der Druckschrift „Adams, E.D., AHN, K.Y., Brodsky, S.B.: Formation of TiSi2 and TiN during nitrogen annealing of magnetrons sputtered Ti films, In: J.VAC. Sci. TECHNOL. A3(6), Nov./Dec. 1985, S. 2264-2267" wird das Abscheiden einer Ti-Schicht mit einer Ablagerungsrate von 20 Å/s durch Sputtern und ein nachfolgendes Glühen in einer Stickstoffatmosphäre für eine bestimmte Zeitdauer bei unterschiedlichen Temperaturen zwischen 400 °C und 1100 °C beschrieben. Hinweise auf Verbesserung der Kristallstruktur des Titanfilms, der insbesondere von einem Platinfilm abweicht, bezüglich der Oberflächengüte (Rauhigkeit) und deren Dichte der Schicht erfolgen nicht.
  • Die Druckschrift „SCHUMICKI G., SEEGEBRECHT P.: Prozesstechnologie, In: ENGL Walter, FRIEDRICH Hans, WEINERTH Hans (Hrsg.): Mikroelektronik, Berlin (u.a.): Springer, 1991, Seite 244 – 249" lehrt eine positive Beeinflussung der Stufenbedeckung topographisch stark strukturierter Waferoberflächen durch ein kontrolliertes Aufheizen der Waferscheiben zwischen einer Temperatur von 200 °C bis 400 °C während des Sputterns durch eine erhöhte Oberflächenbeweglichkeit der gesputterten Atome.
  • In der Druckschrift „REYNOLDS Glyn J.: Low pressure chemical vapor deposition of Tantalum Silicide, In: J. Electrochem. Soc.: Solide state science and technology, Vol. 135, No. 6, June 1998, S. 1483-1490" wird ein in einer Vakuumkammer durchgeführter Niederdruck-Dampfabscheidungsprozess von TaSi2 auf einem Wafer beschrieben, der in einer Niederdruck-Wasserstoff- oder einer Vakuumatmosphäre erfolgt. Es wird ein Aufheizen des Wafers auf etwa 650 C vor dem Abscheiden der insbesondere nichtaufgesputterten Schicht aufgeführt.
  • Die Druckschrift „Taubenblatt, M.A., Helms, C.R.: Silicide and Schottky barrier Formation in the Ti-Si and the TiSiOx-Si systems, In: J. Appl. Phys. 53(9), September 1982, S. 6308– 6315" beschreibt die Diffusionsergebnisse in einem Schichtaufbau, in welchem Titan (insbesondere Nichtplatin) auf ein Siliziumsubstrat aufgesputtert wurde, wobei der Schichtaufbau einem Glühvorgang unter Ultrahochvakuumbedingungen mit einem Druck von weniger als 3 × 10-8Pa durchgeführt wird.
  • Die Diffusionsergebnisse eines auf einem Siliziumsubstrat aufgesputterten Titanfilms, der in einem Vakuum mit einem Druck von einigen Zehntel-Pascal thermisch schnell geglüht wird (rapid thermal annealing (RTA)) beschreibt die Druckschrift „Joshida T., Fukumoto M:, Ohzone T.: Self-aligned titanium silicided junctions formed by rapid thermal annealing in vacuum, In: J. Electrochem. Soc., Vol. 135, No. 2, February 1988, S. 481 – 486". Es werden nur Schichten aus Titan beschrieben.
  • In dem Lehrbuch Wolf S., Tauber R.N.: Silicon processing for the VLSI ERA, Vol. 1, 1986, S. 331 – 374" ist das Ausführen eines Vor-Sputterprozesses bei geschlossener Blende zwischen einem Target und einem Wafer vor dem eigentlichen Sputterprozess zur Bereitstellung eines gesäuberten Targets für den eigentlichen Sputterprozess beschrieben.
  • Die Aufgabe der vorliegenden Erfindung besteht unter Überwindung der vorstehend zum Stand der Technik genannten Probleme darin, ein Verfahren zum Herstellen eines Halbleiterelements mit einer Unterlagenelektrode zu schaffen, die aus einem Dünnfilm besteht, der eine hohe Dielektrizitätskonstante aufweist und in der Lage ist, Kurzschlüsse aufgrund von Erhebungen und feinen Löchern zu reduzieren, um eine verbesserte Zuverlässigkeit und Gleichförmigkeit des Halbleiterelements zu erreichen.
  • Gelöst wird diese Aufgabe durch die Merkmale des Anspruchs 1. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen genannt.
  • Gemäß einem Aspekt schafft die vorliegende Erfindung ein Verfahren zum Herstellen eines hochintegrierten Halbleiterelements, umfassend die Schritte: Halten einer Reaktionskammer, in welcher ein Wafer angeordnet ist, auf dessen Oberfläche ein Siliziumoxidfilm gebildet ist, in einem Hochvakuumzustand, Heizen des Wafers auf eine Temperatur zwischen 350 °C und 450 °C, Ausführen eines Vor-Sputterprozesses durch Einleiten eines inerten Gases in die Reaktionskammer in einem Zustand, bei dem eine Blende zwischen einem Platintarget und dem Wafer angeordnet ist, Ausführen eines Sputterprozesses unter Verwendung des Platintargets bei einer Temperatur innerhalb eines Bereiches von 350 °C bis 450 °C unter Verwendung einer Spannung im Bereich von 270 V bis 310 V mit einem Strom, der zwischen 0,05 A und 1,0 A liegt, zur Ausbildung einer Platinschicht für eine Unterlagenelektrode eines Kondensators über dem Siliziumoxidfilm nachdem die Blende geöffnet worden ist, Stabilisieren der Platinschicht durch Glühen des resultierenden Wafers in einer Vakuumatmosphäre, die unter einem Druck von mehreren 10-3 Pa bis mehreren 10-4 Pa gehalten wird, während der Wafer auf einer Temperatur gehalten wird, die von 600 °C bis 700 °C reicht, und langsames Abkühlen des Wafers in der Vakuumatmosphäre.
  • Gemäß einem weiteren Aspekt erfolgt bei dem Verfahren der Schritt Ausführen eines Vor-Sputterprozesses mit einem ersten Targetmaterial aus Tantal oder Titan, der Schritt Ausführen eines Sputterprozesses unter Verwendung des aus Tantal oder Titan bestehenden ersten Targetmaterials bei Normaltemperatur zur Ausbildung der Tantal- oder Titanschicht für eine Unterlagenelektrode eines Kondensators über den Siliziumoxidfilm, sowie ein weiterer Schritt Ausführen eines Sputterprozesses unter Verwendung eines zweiten aus Platin bestehenden Targetmaterials bei einer Temperatur innerhalb eines Temperaturbereichs von 350 °C bis 450 °C zur Ausbildung einer Platinschicht für eine Unterlagenelektrode eines Kondensators über der aus Tantal oder Titan bestehenden Schicht, und der Schritt Stabilisieren für die aus Tantal oder Titan bestehenden Schicht und die aus Platin bestehenden Schicht.
  • Gemäß der vorliegenden Erfindung ist es mit anderen Worten möglich, eine Unterlagenelektrode mit einer dichten und glatten Oberflächenmorphologie zu bilden. Dadurch können ferroelektrische Dünnfilme mit glatter Oberfläche und überlegender Kristallinität hergestellt werden.
  • Nachfolgend wird die Erfindung anhand der Zeichnung beispielhaft näher erläuterte es zeigen:
  • 1 eine schematische Ansicht einer typischen Magnetron-Sputter-Vorrichtung,
  • 2 eine Kurvendarstellung der Röntgenstrahlbeugungs(XRD)muster, die für unterschiedliche Abscheidungstemperaturen für die Unterlagenelektrode erzielt werden, wenn ein Platin-Dünnfilm über einem Siliciumwafer abgeschieden ist, um das Verfahren zur Bildung eines ferroelektrischen Films gemäß der vorliegenden Erfindung zu erläutern,
  • 3 eine Kurvendarstellung der Röntgenstrahlbeugungs(XRD)muster, die für unterschiedliche Abscheidungstemperaturen für die Unterlagenelektrode erzielt werden, wenn ein ferroelektrischer Dünnfilm, der aus Bariumstrontiumtitanid (BST) besteht, über einem Siliciumwafer abgeschieden ist, um das Verfahren zur Bildung eines ferroelektrischen Films gemäß der vorliegenden Erfindung zu erläutern, und
  • 4 eine Kurvendarstellung von Leckstromkennlinien von ferroelektrischen Dünnfilmen, die bei unterschiedlichen Abscheidungstemperaturen für die Unterlagenelektrode abgeschieden sind, die aus dem Platin-Dünnfilm besteht, abhängig von der Änderung der angelegten Spannung.
  • In 1 ist eine Sputter-Vorrichtung gezeigt, die verwendet wird, um Elektrodenelemente gemäß einer Ausführungsform der vorliegenden Erfindung zu bilden, wobei eine Unterlagenelektrode mit Einzel- bzw. Einschichtstruktur gebildet wird. Wie in 1 gezeigt, umfaßt die Sputter-Vorrichtung eine Reaktionskammer 11, in welcher eine Heizeinrichtung 13, die an einen externen Temperaturfühler 25 angeschlossen ist, dazu angeordnet ist, die Reaktionskammer 11 auf einer gewünschten Temperatur zu halten, wie beispielsweise in einer Magnetron-Sputter-Vorrichtung. In der Reaktionskammer 11 ist ein Siliciumwafer 15, auf dem eine Elektrodenschicht gebildet ist, auf dem zentralen Abschnitt der Heizeinrichtung 13 angeordnet. aber der Heizeinrichtung 13 ist in der Reaktionskammer 11 eine Blende 21 so angeordnet, daß die Dicke eines Platinfilms gesteuert werden kann, der über dem Wafer 15 abgeschieden wird. Ein hochreines Platintarget 19 ist über der Blende 21 in der Reaktionskammer 11 angeordnet. Das Platintarget 19 ist elektrisch an eine Gleichspannungsversorgungseinheit 17 angeschlossen. Die Reaktionskammer 11 ist mit einer Vakuumpumpe 100 so verbunden, daß sie auf einem Niederdruckzustand oder einem Hochvakuumzustand gehalten werden kann. Bevorzugt handelt es sich bei der Vakuumpumpe 100 um eine Diffusionspumpe zur Erzeugung eines hohen Vakuums im Bereich von mehreren 10-3 Pascal bis mehreren 10-4 Pascal. Die Heizeinrichtung 13 ist in ihrem Inneren mit Kantal so versehen, daß sie den Wafer 15 von normaler Temperatur auf 700°C durch Widerstandsbeheizung oder in anderer Weise erwärmen kann. Auf dem Wafer 15 wird in Übereinstimmung mit dem Sputterverfahren ein Platin enthaltender ferroelektrischer Film abgeschieden, um Kondensatorelektroden zu bilden. Alternativ kann der ferroelektrische Film Titan oder Tantal anstelle von Platin enthalten.
  • Nachfolgend wird das Verfahren zum Abscheiden einer Unterlagenelektrode für Kondensatoren über einem Wafer unter Verwendung der vorstehend erläuterten Sputter-Vorrichtung gemäß der vorliegenden Erfindung erläutert. Gemäß der vorliegenden Erfindung wird die Reaktionskammer 11 zunächst durch die Diffusionspumpe derart leergepumpt, daß sie in einem Vakuumzustand gehalten werden kann, der von mehreren 10-3 Pascal bis mehreren 10-4 Pascal reicht. Im Vakuumzustand der Reaktionskammer 11 wird der Wafer 15 auf eine Temperatur von 350°C bis 450°C für eine Zeitdauer erwärmt, die von 30 Minuten bis 1 Stunde dauert. Darauffolgend wird die Gleichspannungsversorgungseinheit 17 aktiviert, um Spannung eines bestimmten Pegels zuzuführen., während Inertgas in die erwärmte Reaktionskammer 11 so eingeleitet wird, daß eine Plasmaabscheidung ausgeführt wird. Das heißt, die Gleichspannungsversorgungseinheit 17 führt eine Spannung von 270 V bis 310 V und einen Strom von 0,05 A bis 0,01 A dem Platintarget 19 und dem Wafer 15 zu, die in der Reaktionskammer 11 ange ordnet sind, in welcher Argongas 23 strömt. Infolge. davon wird ein Plasma erzeugt, wodurch Platin von dem Platintarget 19 dazu veranlaßt wird, sich über dem Wafer 15 abzuscheiden.
  • Um die Dicke des über dem Wafer 15 abgeschiedenen Platins zu steuern, wird ein Vorsputtern für eine ausreichend lange Zeit unter der Bedingung durchgeführt, daß die Blende 21 zwischen dem Platintarget 19 und dem Wafer 15 sich im geschlossenen bzw. abblendenden Zustand befindet. Nach Beendigung des Vorsputterns wird die Blende 21 geöffnet. Im geöffneten Zustand der Blende 21 wird das Sputtern ausgeführt.
  • Nach Beendigung des Sputterns wird unter einem Vakuum von 2 × 10-6 Torr für 30 Minuten unter der Bedingung ein Glühen durchgeführt, daß der Wafer bei einer Temperatur von 600°C bis 700°C gehalten wird. Der resultierende Wafer wird daraufhin in der Vakuumatmosphäre langsam abgekühlt.
  • Bevorzugt beträgt die Dicke des Platinfilms, der über dem Wafer 15 abgeschieden wird, 80 nm bis 120 nm. Obwohl nicht gezeigt, ist ein Siliciumoxidfilm zwischen dem Wafer 15 und dem Platinfilm angeordnet.
  • Infolge davon weist der Wafer 15 eine Unterlagenelektrode (nicht gezeigt) für Kondensatoren auf, die eine Struktur hat, die aus dem Platinfilm besteht. Die Oberflächenmorphologie der Unterlagenelektrode ist mittels des vorstehend genannten Glühens im Vakuum verbessert.
  • In Obereinstimmung mit einer weiteren Ausführungsform der vorliegenden Erfindung kann die Unterlagenelektrode eine Doppelschichtstruktur aufweisen. Beispielsweise hat die Unterlagenelektrode eine Doppelschichtstruktur, bestehend aus einem Titan- oder Tantalfilm und einem Platinfilm, die aufeinanderfolgend über dem Siliciumoxidfilm des Siliciumwafers 15 abgeschieden sind bzw. wurden. In diesem Fall werden für den Pla tinfilm dieselben Abscheidungsbedingungen, wie die vorstehend genannten, verwendet. Der Titan- oder Tantalfilm wird bei normaler Temperatur mit einer Dicke von 20 nm bis 30 nm abgeschieden. Der über dem Titan- oder Tantalfilm abgeschiedene Platinfilm hat eine Dicke von 100 nm bis 120 nm.
  • Die Oberflächenmorphologie der Unterlagenelektrode, die so hergestellt ist, daß sie eine aus dem Platinfilm bestehende Einschichtstruktur oder eine Doppelschichtstruktur aufweist, die aus dem Titan- bzw. Tantal- und Platinfilm gemäß der vorliegenden Erfindung besteht, variiert abhängig von der Abscheidungstemperatur des Platinfilms. Um einen Abscheidungstemperaturbereich zu ermitteln, mit dem eine optimale Stabilität erreicht werden kann, wurden Tests unter Verwendung von Röntgenstrahlbeugungs(XRD)mustern durchgeführt, die jeweils bei verschiedenen Temperaturen erzeugt werden, die von Normaltemperatur bis zu 700°C reichen. Als Ergebnis dieser Tests wurde ermittelt, daß die optimale Abscheidungstemperatur 350°C bis 450°C beträgt. Die XRD-Muster wurden erzeugt, wenn die folgende Gleichung erfüllt war: nλ = 2dsinθwobei n die Beugungskonstante, λ die Wellenlänge des Röntgenstrahls, d den Abstand und θ den Bragg-Beugungswinkel wiedergeben.
  • 2 zeigt eine Kurvendarstellung der XRD-Muster, die bei verschiedenen Abscheidungstemperaturen für die Unterlagenelektrode erzielt wurden, wenn ein Platin-Dünnfilm mit einer gleichförmigen Dicke von 100 nm in Übereinstimmung mit der Erfindung über einem Siliciumoxidfilm abgeschieden wurde, der auf einem Wafer gebildet ist. Die XRD-Muster von 2 zeigen eine Variation bzw. Änderung der Intensität der Röntgenstrahlen (X-Achse) als Funktion des Bragg-Beugungswinkels θ (Y-Achse) abhängig von einer Veränderung der Abscheidungstemperatur für die Unterlagenelektrode, während die Bildung der Unterlagenelektrode durch Abscheiden von Platin von dem Platintarget 19 über dem Wafer 15 ausgeführt wurde, auf den ein Siliciumoxidfilm abgeschieden war. Aus der Kurvendarstellung von 2 geht hervor, daß die Kristallinität und die (111)-Orientierung zunehmen, wenn die Abscheidungstemperatur für die Unterlagenelektrode von 25°C auf 400°C ansteigt, während sie keine wesentliche Zunahme zeigen, wenn die Abscheidungstemperatur von einem Bereich von 350°C auf 450°C zunimmt. Mit anderen Worten, zeigen. die XRD-Muster, daß die Unterlagenelektrode die (111)-Orientierung bei Abscheidungstemperaturen aufweist, die sich von der Normaltemperatur unterscheiden.
  • Wenn die Unterlagenelektrode bei einer Abscheidungstemperatur abgeschieden wird, die von der Normaltemperatur bis 200°C reicht, ist ihre Mikrostruktur nicht dicht bzw. kompakt, wodurch eine Anzahl von feinen Löchern und Erhebungen gebildet wird. Infolge davon kann die Unterlagenelektrode keine glatte Oberfläche aufweisen. Obwohl die Unterlagenelektrode eine dichte Struktur hat, wenn sie bei einer Abscheidungstemperatur von 600°C darüber abgeschieden wird, kann ihre Struktur feine Löcher aufweisen. Andererseits weist die Unterlagenelektrode eine sehr dichte und glatte Struktur auf, wenn sie bei einer Abscheidungstemperatur abgeschieden wird, die von 350°C bis 450°C reicht. Die verbliebenen Erhebungen werden durch Vakuumglühen entfernt. Infolge davon wird die Unterlagenelektrode glatter. Das Vakuumglühen wird unter den vorstehend genannten Bedingungen ausgeführt.
  • 3 zeigt eine Kurvendarstellung von XRD-Mustern, die bei unterschiedlichen Abscheidungstemperaturen für die Unterlagenelektrode erhalten werden, wenn ein ferroelektrischer Dünnfilm, bestehend aus Bariumstrontiumtitanid (BST) (nicht gezeigt), über der Unterlagenelektrode abgeschieden wird, die aus dem Platin-Dünnfilm mit einer gleichförmigen Dicke von 100 nm gemäß der vorliegenden Erfindung besteht. Der BST-Film wird mit einer Dicke von 100 nm bei einer Temperatur von 550°C bis 650°C abgeschieden. Die XRD-Muster von 3 zeigen eine Änderung der Intensität der Röntgenstrahlen (X-Achse) als Funktion des Bragg-Beugungswinkels θ (Y-Achse) abhängig von einer Veränderung der Abscheidungstemperatur für die Unterlagenelektrode während der Bildung des BST-Films. Wie aus der Kurvendarstellung von 3 hervorgeht, weist der BST-Film eine (110)-Orientierung auf. Die Kristallinität des BST-Films schwankt stark in Abhängigkeit der Abscheidungstemperatur für die Unterlagenelektrode. Die XRD-Muster von 3 bei einer Abscheidungstemperatur höher als 400°C zeigen ähnliche Spitzen bzw. Spitzenwerte.
  • 4 zeigt eine Leckstromkennlinie eines Halbleiterelements, das in Obereinstimmung mit der in 3 gezeigten Ausführungsform der vorliegenden Erfindung hergestellt ist. Gezeigt sind in 4 die Leckstromkennlinien von ferroelektrischen Dünnfilmen, die bei unterschiedlichen Abscheidungstemperaturen für die Unterlagenelektrode, die aus Platin besteht, abhängig von einer Veränderung der angelegten Spannung abgeschieden wurden. Aus 4 geht hervor, daß eine überlegene Leckstromkennlinie in dem Fall des ferroelektrischen Dünnfilms auftritt, der über der Unterlagenelektrode abgeschieden wurde, die bei einer Temperatur von etwa 400°C abgeschieden wurde. Die Höhe an Leckstrom in diesem Fall unter Verwendung der Abscheidungstemperatur von etwa 700°C ist geringer als diejenige in dem Fall unter Verwendung der Normaltemperatur. Außerdem ist die Höhe an Leckstrom in dem Fall unter Verwendung der Abscheidungstemperatur von etwa 400°C geringer als diejenige in dem Fall unter Verwendung der Abscheidungstemperatur von etwa 700°C.
  • Wie aus der vorstehend angeführten Beschreibung hervorgeht, wird gemäß der vorliegenden Erfindung eine Unterlagenelektrode für Kondensatoren von Halbleiterelementen unter Abscheiden von Platin über einem Wafer gebildet, auf dem ein Oxidfilm gewünschter Dicke bei einer Abscheidungstemperatur gebildet ist, die von 350°C bis 450°C reicht. Mittels einer derartigen Abscheidungstemperatur kann die Unterlagenelektrode eine dichte und glatte Struktur aufweisen, welche die Abscheidung eines ferroelektrischen Dünnfilms ermöglicht, der eine hohe Dielektrizitätskonstante aufweist. Es ist demnach möglich, die Zuverlässigkeit und Gleichförmigkeit von Halbleitervorrichtungen ebenso zu verbessern wie den Integrationsgrad derartiger Halbleiterelemente zu erhöhen.

Claims (3)

  1. Verfahren zum Herstellen eines hochintegrierten Halbleiterbauelements mit den folgenden Schritten: Halten einer Reaktionskammer (11) in der ein Wafer (15) angeordnet ist, auf dessen Oberfläche ein Siliziumoxidfilm gebildet ist, in einem Hochvakuumzustand, der von einigen 10-3 Pa bis zu einigen 10-4 Pa reicht; Heizen des Wafers (15) auf eine Temperatur zwischen 350°C und 450°C; Ausführen eines Vor-Sputterprozesses durch Einleiten eines inerten Gases in die Reaktionskammer (11) in einem Zustand, bei dem eine Blende zwischen dem Platintarget (19) und dem Wafer (15) angeordnet ist. Ausführen eines Sputterprozesses unter Verwendung des Platintargets (19) bei einer Temperatur innerhalb eines Bereichs von 350°C bis 450°C unter Verwendung einer Spannung im Bereich zwischen 270 V bis 310 V mit einem Strom, der zwischen 0,05 A und 1,0 A liegt, zur Ausbildung einer Platinschicht für eine Unterlagenelektrode eines Kondensators über dem Siliziumoxidfilm nachdem die Blende (21) geöffnet worden ist; Stabilisieren der Platinschicht durch Glühen des resultierenden Wafers in einer Vakuumatmosphäre, die unter einem Druck von mehreren 10-3 Pa bis mehreren 10-4 Pa gehalten wird, während der Wafer auf einer Temperatur gehalten wird, die von 600°C bis 700°C reicht und langsames Abkühlen des Wafers in der Vakuumatmosphäre.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die leitfähige Schicht eine Dicke von 70 nm bis 90 nm aufweist.
  3. Verfahren nach Anspruch 1, wobei der Schritt Ausführen eines Vor-Sputterprozesses mit einem ersten Targetmaterial aus Tantal oder Titan erfolgt; der Schritt Ausführen eines Sputterprozesses unter Verwendung des aus Tantal oder Titan bestehenden ersten Targetmaterials bei Normaltemperatur zur Ausbildung der Tantal oder Titanschicht für eine Unterlagenelektrode eines Kondensators über dem Siliziumoxidfilm erfolgt; ein weiterer Schritt Ausführen eines Sputterprozesses unter Verwendung eines zweiten aus Platin bestehenden Targetmaterials bei einer Temperatur innerhalb eines Temperaturbereichs von 350 °C bis 450 °C zur Ausbildung einer Platinschicht für eine Unterlagenelektrode eines Kondensators über der aus Tantal oder Titan bestehenden Schicht erfolgt, und wobei der Schritt Stabilisieren für die aus Tantal oder Titan bestehende Schicht und die aus Platin bestehende Schicht erfolgt.
DE19613669A 1995-04-07 1996-04-04 Verfahren zur Herstellung eines Halbleiterelements mit einer Platinschicht Expired - Fee Related DE19613669B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR95-8133 1995-04-07
KR1019950008133A KR100214267B1 (ko) 1995-04-07 1995-04-07 반도체 소자 제조방법

Publications (2)

Publication Number Publication Date
DE19613669A1 DE19613669A1 (de) 1996-10-10
DE19613669B4 true DE19613669B4 (de) 2004-10-21

Family

ID=19411754

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19613669A Expired - Fee Related DE19613669B4 (de) 1995-04-07 1996-04-04 Verfahren zur Herstellung eines Halbleiterelements mit einer Platinschicht

Country Status (6)

Country Link
US (1) US5985757A (de)
JP (1) JP2857366B2 (de)
KR (1) KR100214267B1 (de)
CN (1) CN1073279C (de)
DE (1) DE19613669B4 (de)
TW (1) TW304280B (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054331A (en) * 1997-01-15 2000-04-25 Tong Yang Cement Corporation Apparatus and methods of depositing a platinum film with anti-oxidizing function over a substrate
US5989402A (en) * 1997-08-29 1999-11-23 Caliper Technologies Corp. Controller/detector interfaces for microfluidic systems
KR100252854B1 (ko) 1997-12-26 2000-04-15 김영환 반도체 메모리 장치 및 그 제조방법
US6073577A (en) * 1998-06-30 2000-06-13 Lam Research Corporation Electrode for plasma processes and method for manufacture and use thereof
US6750110B1 (en) * 1998-07-23 2004-06-15 Micron Technology, Inc. Continuous good step coverage CVD platinum metal deposition
DE69935248T2 (de) 1998-12-02 2007-11-08 Adnexus Therapeutics, Inc., Waltham Dna-protein fusionen sowie anwendungen derselben
JP2004040059A (ja) 2002-07-08 2004-02-05 Fujitsu Ltd 半導体記憶装置の製造方法および半導体記憶装置
JP2004221467A (ja) 2003-01-17 2004-08-05 Fujitsu Ltd 半導体装置及びその製造方法
US20060171200A1 (en) 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
US7082052B2 (en) * 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
JP4539844B2 (ja) * 2004-04-15 2010-09-08 セイコーエプソン株式会社 誘電体キャパシタおよびその製造方法ならびに半導体装置
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
KR102218587B1 (ko) * 2019-08-09 2021-02-22 순천대학교 산학협력단 반도체 발광소자의 제조 방법 및 반도체 발광소자

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4051010A (en) * 1975-12-18 1977-09-27 Western Electric Company, Inc. Sputtering apparatus
DE2909804A1 (de) * 1979-03-13 1980-09-18 Siemens Ag Verfahren zum herstellen duenner, dotierter metallschichten durch reaktives aufstaeuben
JPS59204234A (ja) * 1983-05-06 1984-11-19 Nec Corp 半導体装置の製造装置
JPH0393232A (ja) * 1989-09-05 1991-04-18 Nec Corp 半導体装置
JPH03114230A (ja) * 1989-09-27 1991-05-15 Nec Kansai Ltd 半導体装置の製造方法
EP0535736A1 (de) * 1991-10-01 1993-04-07 Koninklijke Philips Electronics N.V. Halbleiteranordnung
EP0609081A2 (de) * 1993-01-27 1994-08-03 Texas Instruments Incorporated Verbesserte elektrische Verbindungen zu dielektrischen Materialien

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61214427A (ja) * 1985-03-19 1986-09-24 Nippon Gakki Seizo Kk 半導体装置の電極形成法
JPH0724012B2 (ja) * 1985-06-26 1995-03-15 富士通株式会社 印鑑登録装置
US4952904A (en) * 1988-12-23 1990-08-28 Honeywell Inc. Adhesion layer for platinum based sensors
US5688565A (en) * 1988-12-27 1997-11-18 Symetrix Corporation Misted deposition method of fabricating layered superlattice materials
IL96561A0 (en) * 1989-12-28 1991-09-16 Minnesota Mining & Mfg Amorphous silicon sensor
NL9000602A (nl) * 1990-03-16 1991-10-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum.
EP0553791A1 (de) * 1992-01-31 1993-08-04 Nec Corporation Kondensatorelektrode für DRAM und Verfahren zu ihrer Herstellung
JPH06200366A (ja) * 1993-01-05 1994-07-19 Mitsubishi Electric Corp 薄膜装置および薄膜装置の形成方法
US5335138A (en) * 1993-02-12 1994-08-02 Micron Semiconductor, Inc. High dielectric constant capacitor and method of manufacture
JP3412051B2 (ja) * 1993-05-14 2003-06-03 日本テキサス・インスツルメンツ株式会社 キャパシタ
JP2643833B2 (ja) * 1994-05-30 1997-08-20 日本電気株式会社 半導体記憶装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4051010A (en) * 1975-12-18 1977-09-27 Western Electric Company, Inc. Sputtering apparatus
DE2909804A1 (de) * 1979-03-13 1980-09-18 Siemens Ag Verfahren zum herstellen duenner, dotierter metallschichten durch reaktives aufstaeuben
JPS59204234A (ja) * 1983-05-06 1984-11-19 Nec Corp 半導体装置の製造装置
JPH0393232A (ja) * 1989-09-05 1991-04-18 Nec Corp 半導体装置
JPH03114230A (ja) * 1989-09-27 1991-05-15 Nec Kansai Ltd 半導体装置の製造方法
EP0535736A1 (de) * 1991-10-01 1993-04-07 Koninklijke Philips Electronics N.V. Halbleiteranordnung
EP0609081A2 (de) * 1993-01-27 1994-08-03 Texas Instruments Incorporated Verbesserte elektrische Verbindungen zu dielektrischen Materialien

Non-Patent Citations (11)

* Cited by examiner, † Cited by third party
Title
3-114230 A.,E-1098,Aug. 8,1991,Vol.15,No.311
3-114230 A.,E-1098,Aug. 8,1991,Vol.15,No.311 *
ADAMS,E.D.,AHN,K.Y.,BRODSKY,S.B.: Formation of TiSi¶2¶ and TiN during nitrogen annealing of magnetron sputtered Ti films, In: J. Vac. Sci. Technol. A3(6), Nov./Dec. 1985, S.2264-2267 *
ADAMS,E.D.,AHN,K.Y.,BRODSKY,S.B.: Formation of TiSi2 and TiN during nitrogen annealing of magnetron sputtered Ti films, In: J. Vac. Sci. Technol. A3(6), Nov./Dec. 1985, S.2264-2267
BING-YUE TSUI, MAO-CHIEH CHEN: Dielectric Degradation Of Pt/SiO¶2¶/Si Structures During Thermal Annealing. In: Solid-State Electronics, Vol.36, No.4, 1993, S.583-593 *
BING-YUE TSUI, MAO-CHIEH CHEN: Dielectric Degradation Of Pt/SiO2/Si Structures During Thermal Annealing. In: Solid-State Electronics, Vol.36, No.4, 1993, S.583-593
JP Patents Abstracts of Japan: 3- 93232 A.,E-1088,July 11,1991,Vol.15,No.273 *
REYNOLDS,G.J.: Low Pressure Chemical Vapar Depo- sition of Tantalum Silicide, In: J. Electrochem. Soc.: Solid State Science and Technology,Vol.135, No.6, June 1988, S.1483-1490 *
SCHUMICKI,G., SEEGEBRECHT,P.: Prozeßtechnologie, In: ENGL,WALTER,BRIEDRICH,HANS,WEINERTH,HANS (Hrsg.): Mikroelektronik, Berlin(u.a.): Springer, 1991, S.244-249 *
VLSI Era, Volume 1, 1986, S.331-374
WOLF,S., TAUBER,R.N.: Silicon Processing for the *

Also Published As

Publication number Publication date
KR960039357A (ko) 1996-11-25
JPH08335679A (ja) 1996-12-17
TW304280B (de) 1997-05-01
JP2857366B2 (ja) 1999-02-17
US5985757A (en) 1999-11-16
DE19613669A1 (de) 1996-10-10
CN1138744A (zh) 1996-12-25
CN1073279C (zh) 2001-10-17
KR100214267B1 (ko) 1999-08-02

Similar Documents

Publication Publication Date Title
DE69633367T2 (de) Verfahren zur Herstellung eines in einer Halbleitervorrichtung integrierten Kondensators
DE10046021B4 (de) Verfahren zur Herstellung von Kondensatoren auf Halbleitersubstraten in einer Einrichtung zur Bildung von Dünnfilmen
KR100419683B1 (ko) 평활 전극 및 향상된 메모리 유지 특성을 가지는 박막 강유전성 커패시터를 제작하는 dc 스퍼터링 공정
DE19613669B4 (de) Verfahren zur Herstellung eines Halbleiterelements mit einer Platinschicht
DE69825384T2 (de) Amorphe dielektrische Materialen und Kondensatoren, die dieselben verwenden
DE69805865T2 (de) Herstellungsverfahren von Platinschichten mit gesteuerter bevorzugter Orientierung unter Verwendung von Stickstoff
DE69125323T2 (de) Verfahren zum Herstellen isolierender Filme, Kapazitäten und Halbleiteranordnungen
DE69804672T2 (de) Verfahren zur selektiven ablagerung ferroelektrischer schichten auf wismut basis
DE69808535T2 (de) Verfahren zur Herstellung einer organischen elektrolumineszenten Vorrichtung
DE69214846T2 (de) Schalter mit verbesserter Schwellenspannung
DE69409347T2 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE60035311T2 (de) Ferroelektrische Struktur aus Bleigermanat mit mehrschichtiger Elektrode
DE112011104627T5 (de) Fertigungsvorrichtung
DE69331743T2 (de) Herstellungsverfahren von geschichteten uebergittermaterialien und von diesen enthaltenden elektronischen vorrichtungen
DE3240866A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE19608182C2 (de) Dielektrischer Dünnfilm und Kondensator mit diesem für Halbleitervorrichtung und deren Herstellungsverfahren
DE69622261T2 (de) Verfahren zur herstellung einer struktur unter verwendung von wiederablagerung
DE19649670C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitervorrichtung und auf diese Weise hergestellter Kondensator
DE102004016162A1 (de) Verfahren zum Bilden eines Metalloxidfilmes
EP1128428A2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE10065224B4 (de) Verfahren zur Herstellung von Kondensatoren für Halbleitereinrichtungen
DE2821539A1 (de) Verfahren zur herstellung von halbleiter-bauelementen
DE60108078T2 (de) Heizungsanlage und Verfahren zur Heizung für einen Reaktor
DE3152307A1 (de) Use of metallic glasses for fabrication of structures with submicron dimensions
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee