JPH03114230A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03114230A JPH03114230A JP25294489A JP25294489A JPH03114230A JP H03114230 A JPH03114230 A JP H03114230A JP 25294489 A JP25294489 A JP 25294489A JP 25294489 A JP25294489 A JP 25294489A JP H03114230 A JPH03114230 A JP H03114230A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- wiring
- mask
- wiring part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000000034 method Methods 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 15
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000004642 Polyimide Substances 0.000 claims abstract description 11
- 229920001721 polyimide Polymers 0.000 claims abstract description 11
- 239000003960 organic solvent Substances 0.000 abstract description 7
- 229910018885 Pt—Au Inorganic materials 0.000 abstract description 6
- 238000007747 plating Methods 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 238000003475 lamination Methods 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000010931 gold Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000011109 contamination Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、詳しくは半導体
基板上にＴｉ−Ｐｔ−Ａｕ構造の配線パターンを形成す
る方法に関する。
基板上にＴｉ−Ｐｔ−Ａｕ構造の配線パターンを形成す
る方法に関する。
半導体装置の製造では、半導体基板上の配線パターンを
形成する手段として、エツチング法とリフトオフ法とが
ある。ここで、Ｔｉ−Ｐｔ−Ａｕ構造の配線パターンを
形成する場合、上記エツチング法ではｐｔからなる金属
層をエツチングする必要上、エツチング液として王水を
使用しなければならない、しかしながら、王水を使用す
ると上記金属層を配線パターニングするためのレジスト
層がもたないという問題があった。
形成する手段として、エツチング法とリフトオフ法とが
ある。ここで、Ｔｉ−Ｐｔ−Ａｕ構造の配線パターンを
形成する場合、上記エツチング法ではｐｔからなる金属
層をエツチングする必要上、エツチング液として王水を
使用しなければならない、しかしながら、王水を使用す
ると上記金属層を配線パターニングするためのレジスト
層がもたないという問題があった。
そこで、従来ではリフトオフ法が採用されており、以下
、Ｔｉ−Ｐｔ−Ａｕ構造の配線パターンの形成方法の従
来例を、第２図（ａ）〜（８）を参照しながら説明する
。
、Ｔｉ−Ｐｔ−Ａｕ構造の配線パターンの形成方法の従
来例を、第２図（ａ）〜（８）を参照しながら説明する
。
まず、第２図（ａ）に示すようにＳｔの半導体基板（１
）上の配線部分（ａ）を除いてＳＩＯ。
）上の配線部分（ａ）を除いてＳＩＯ。
の絶縁層（２）を形成し、全面にＴｉ層（３）及びＡ７
層（４）をスパッタリングにより被着形成する。そして
上記Ａ１層（４）上にレジスト層（５）を被着形成し、
露光・現像処理により配線部分（、ａ）を除去して窓部
（ｍ）を形成する、尚、上記Ｔｉ層（３）は後述するＡ
ｕメツキ時の電極用で、Ａ１層（４）は同じ（Ａｕメツ
キ時の電極用であり、またリフトオフ性向上用である。
層（４）をスパッタリングにより被着形成する。そして
上記Ａ１層（４）上にレジスト層（５）を被着形成し、
露光・現像処理により配線部分（、ａ）を除去して窓部
（ｍ）を形成する、尚、上記Ｔｉ層（３）は後述するＡ
ｕメツキ時の電極用で、Ａ１層（４）は同じ（Ａｕメツ
キ時の電極用であり、またリフトオフ性向上用である。
次に、第２図（ｂ）に示すようにエツチング処理により
窓部（ｍ）のＡ１層（４）をオーバーエツチングして除
去し、その後第２図（Ｃ）に示すように全面にＴｉ層（
６）及びｐｔ層（７）をスパッタリングにより被着形成
する。この時、Ｔｉ層（３）とレジスト層（５）間にＡ
１層（４）を介在させてオーバーエツチングすることに
より、Ｔ１層（６）及びＰｔ層（７）のスパッタリング
時でのステップカバレージを積極的に低下させて配線部
分（ａ）と非配線部分（ｂ）とに被着するＴｉ層（６）
及びｐｔ層（７）を確実に分断する０次に、有機溶剤に
よって上記レジスト層（５）を溶解膨潤させることによ
り、第２図（ｄ）に示すように非配線部分（ｂ）のＴｉ
Ｆｉ（６）及びｐｔ層（７）をレジストｒａ （５）と
共に、Ａｊ’層（４）上から剥離除去する。その後、非
配線部分（ｂ）の４７層（４）、Ｐｔ層（７）、Ｔｉ層
（３）（６）及び絶縁層（２）をエツチング処理して順
次半導体基板（１）上から除去し、その半導体基板（１
）の配線部分（ａ）にＴｉ層（３）（６）及びｐｔ層（
７）を残存させる。
窓部（ｍ）のＡ１層（４）をオーバーエツチングして除
去し、その後第２図（Ｃ）に示すように全面にＴｉ層（
６）及びｐｔ層（７）をスパッタリングにより被着形成
する。この時、Ｔｉ層（３）とレジスト層（５）間にＡ
１層（４）を介在させてオーバーエツチングすることに
より、Ｔ１層（６）及びＰｔ層（７）のスパッタリング
時でのステップカバレージを積極的に低下させて配線部
分（ａ）と非配線部分（ｂ）とに被着するＴｉ層（６）
及びｐｔ層（７）を確実に分断する０次に、有機溶剤に
よって上記レジスト層（５）を溶解膨潤させることによ
り、第２図（ｄ）に示すように非配線部分（ｂ）のＴｉ
Ｆｉ（６）及びｐｔ層（７）をレジストｒａ （５）と
共に、Ａｊ’層（４）上から剥離除去する。その後、非
配線部分（ｂ）の４７層（４）、Ｐｔ層（７）、Ｔｉ層
（３）（６）及び絶縁層（２）をエツチング処理して順
次半導体基板（１）上から除去し、その半導体基板（１
）の配線部分（ａ）にＴｉ層（３）（６）及びｐｔ層（
７）を残存させる。
そして最後に、第２図（ｅ）に示すように上記ｐｔ層（
７）上にメツキ処理によりＡｕ層（８）を被着させて配
線部分（ａ）にＴｉ層（３）（６）−ｐｔ層（７） −
Ａｕｉｉ （８）からなる積層構造の配線パターン（Ｐ
）を形成する。
７）上にメツキ処理によりＡｕ層（８）を被着させて配
線部分（ａ）にＴｉ層（３）（６）−ｐｔ層（７） −
Ａｕｉｉ （８）からなる積層構造の配線パターン（Ｐ
）を形成する。
ところで、上述した従来の配線パターン（Ｐ）の形成方
法では、リフトオフ法による次なる問題点があった。
法では、リフトオフ法による次なる問題点があった。
まず、第一に、４７層（４）をオーバーエツチングし過
ぎると、Ｔｉ層（６）及びＰｔｊｉｉ（７）のスパッタ
リング時、そのステップカバレージを積極的に悪くして
上記Ｔｉ層（６）及びｐｔ層（７）をより一層確実に分
断することができるが、上記Ａ１層（４）のエツチング
時に配線部分（ａ）のＴｉ層（３）も若干エツチングさ
れてしまってオーブン不良が発生する。逆に、Ａｔ層（
４）のオーバーエツチングが不足すると、４７層（４）
のエツチング時、配線部分（ａ）のＴ１層（３）を損傷
することはないが、Ｔｉ層（６）及びｐｔ層（７）のス
パッタリング時、ステップカバレージが良好となり、Ｔ
ｉ層（６）及びＰｔＪ’！（７）を分断することが困難
となってシッート不良が発生する。このようにＡ１層（
４）のエツチング状態の管理が非常に困難である。
ぎると、Ｔｉ層（６）及びＰｔｊｉｉ（７）のスパッタ
リング時、そのステップカバレージを積極的に悪くして
上記Ｔｉ層（６）及びｐｔ層（７）をより一層確実に分
断することができるが、上記Ａ１層（４）のエツチング
時に配線部分（ａ）のＴｉ層（３）も若干エツチングさ
れてしまってオーブン不良が発生する。逆に、Ａｔ層（
４）のオーバーエツチングが不足すると、４７層（４）
のエツチング時、配線部分（ａ）のＴ１層（３）を損傷
することはないが、Ｔｉ層（６）及びｐｔ層（７）のス
パッタリング時、ステップカバレージが良好となり、Ｔ
ｉ層（６）及びＰｔＪ’！（７）を分断することが困難
となってシッート不良が発生する。このようにＡ１層（
４）のエツチング状態の管理が非常に困難である。
第二に、非配線部分（ｂ）のＴｉ層（６）及びｐｔ層（
７）のリフトオフ時、有機溶剤を収容した処理槽に半導
体基板（１）を浸漬するが、この時、剥離したＴｉ層（
６）及びｐｔ層（７）の屑が処理槽内に残溜して汚染す
る。そのため、上記処理槽を専用化しなければならず設
備費が高くつ（、更に、処理槽内に残溜した屑を廃棄す
るため、処理槽内の有機溶剤を置換することも設備的に
大掛かりとなり、また、確実に１換することも困難であ
った。
７）のリフトオフ時、有機溶剤を収容した処理槽に半導
体基板（１）を浸漬するが、この時、剥離したＴｉ層（
６）及びｐｔ層（７）の屑が処理槽内に残溜して汚染す
る。そのため、上記処理槽を専用化しなければならず設
備費が高くつ（、更に、処理槽内に残溜した屑を廃棄す
るため、処理槽内の有機溶剤を置換することも設備的に
大掛かりとなり、また、確実に１換することも困難であ
った。
第三に、非配線部分（ｂ）のＴｉ層（６）及びＰｔ層（
７）のリフトオフ時、静電破壊が発生する虞もあった。
７）のリフトオフ時、静電破壊が発生する虞もあった。
そこで、本発明は上記問題点に鑑みて提案されたもので
、その目的とするところは、Ｔｉ−Ｐｔ−Ａｕ構造の配
線パターンをエツチング法で形成し得る半導体装置の製
造方法を提供することにある。
、その目的とするところは、Ｔｉ−Ｐｔ−Ａｕ構造の配
線パターンをエツチング法で形成し得る半導体装置の製
造方法を提供することにある。
本発明における上記目的を達成するための技術的手段は
、半導体基板上に王水でエツチング可能な金属層を被着
形成する工程と、上記金属層上にポリイミドからなるマ
スク層を被着形成し、金属層の配線パターンとなる配線
部分に上記マスク層を残存させる工程と、上記金ＢＮを
王水でエツチング処理してそのマスク以外の非配線部分
を除去する工程と、上記マスク層を除去して半導体基板
上に金属層の配線パターンを形成する工程とを含むこと
である。
、半導体基板上に王水でエツチング可能な金属層を被着
形成する工程と、上記金属層上にポリイミドからなるマ
スク層を被着形成し、金属層の配線パターンとなる配線
部分に上記マスク層を残存させる工程と、上記金ＢＮを
王水でエツチング処理してそのマスク以外の非配線部分
を除去する工程と、上記マスク層を除去して半導体基板
上に金属層の配線パターンを形成する工程とを含むこと
である。
本発明方法では、王水でエツチング可能な金連層をポリ
イミドからなるマスク層を使用することによりエツチン
グすることができ、半導体基板上に上記金属層の配線パ
ターンをエツチング法で形成することができる。これに
よりリフトオフ法による問題点を解消する。
イミドからなるマスク層を使用することによりエツチン
グすることができ、半導体基板上に上記金属層の配線パ
ターンをエツチング法で形成することができる。これに
よりリフトオフ法による問題点を解消する。
本発明に係る半導体装置の製造方法の一実施例を、第１
図（ａ）〜（ｇ）を参照しながら説明する。
図（ａ）〜（ｇ）を参照しながら説明する。
本発明方法によるＴｉ −Ｐｔ−Ａｕ構造の配線パター
ン形成では、まず第１図（ａ）に示すように、Ｓｌの半
導体基板（１１）上に配線部分（Ｃ）を除いてＳｉＯ２
の絶縁層（１２）を形成し、全面にＴｉ層（１３）
（１４）及びｐｔ層（１５）を被着形成する。ここで、
上記Ｔｉ層（１３）は後述するＡｕメツキ時の電極用で
ある０次に、第１図（ｂ）に示すようにｐｔ層（１５）
の全面にポリイミドからなるマスク層（１６）を被着形
成し、更に第１図（Ｃ）に示すようにマスクｊｉｉ （
１６）上にレジスト層（１７）を形成して露光・現像処
理により非配線部分（ｄ ）を除去して配線部分（ｃ）
に残存させる。この状態で第１図（ｄ）に示すように上
記マスク層（１６）をエツチング処理して非配線部分（
ｄ ’）のマスク層（１６）を剥離除去する。この時、
このエツチング処理に使用されるエツチング液は、マス
ク層（１６）のポリイミドに作用し、レジスト層（１７
）に作用しないものを選定する０次に、第１図（ｅ）に
示すように有機溶剤によってレジスト層（１７）を溶解
させてマスク層（１６）上から除去する。この時、上記
有機溶剤は、マスク層（１６）のポリイミドに作用せず
、レジスト層（１７）にのみ作用するものを選定する。
ン形成では、まず第１図（ａ）に示すように、Ｓｌの半
導体基板（１１）上に配線部分（Ｃ）を除いてＳｉＯ２
の絶縁層（１２）を形成し、全面にＴｉ層（１３）
（１４）及びｐｔ層（１５）を被着形成する。ここで、
上記Ｔｉ層（１３）は後述するＡｕメツキ時の電極用で
ある０次に、第１図（ｂ）に示すようにｐｔ層（１５）
の全面にポリイミドからなるマスク層（１６）を被着形
成し、更に第１図（Ｃ）に示すようにマスクｊｉｉ （
１６）上にレジスト層（１７）を形成して露光・現像処
理により非配線部分（ｄ ）を除去して配線部分（ｃ）
に残存させる。この状態で第１図（ｄ）に示すように上
記マスク層（１６）をエツチング処理して非配線部分（
ｄ ’）のマスク層（１６）を剥離除去する。この時、
このエツチング処理に使用されるエツチング液は、マス
ク層（１６）のポリイミドに作用し、レジスト層（１７
）に作用しないものを選定する０次に、第１図（ｅ）に
示すように有機溶剤によってレジスト層（１７）を溶解
させてマスク層（１６）上から除去する。この時、上記
有機溶剤は、マスク層（１６）のポリイミドに作用せず
、レジスト層（１７）にのみ作用するものを選定する。
その後、第１図（ｆ）に示すように非配線部分（ｄ）の
ｐｔ層（１５）を王水でエツチング処理してＴｉ層（１
４）上から除去し、マスク層（１６）直下にある配線部
分（Ｃ）のｐｔ層（１５）を残存させる。この時、マス
クｒｆｉ（１６）にはポリイミドを使用しているため、
エツチング液である王水によって損傷を受けることはな
い、その後、配線部分（Ｃ）のマスク層（１６）を有機
溶剤で除去すると共に、非配線部分（ｄ）のＴｉ層（１
３） （１４）及び絶縁層（１２）をエツチング処理
して順次半導体基板（１１）上から除去し、その半導体
基板（１１）の配線部分（ｃ）にＴ ｉ ｉｉ （１３
） （１４）及びｐｔ層（１５）を残存させる、そし
て最後に、第１図（ｇ）に示すようにｐｔＮ （１５）
上にメツキ処理によりＡｕ層（１８）を被着させて配線
部分（Ｃ）にＴｉ層（１３） （１４） −ｐｔ層（
１５）−Ａｕ層（１８）からなる積層構造の配線パター
ン（Ｑ）を形成する。
ｐｔ層（１５）を王水でエツチング処理してＴｉ層（１
４）上から除去し、マスク層（１６）直下にある配線部
分（Ｃ）のｐｔ層（１５）を残存させる。この時、マス
クｒｆｉ（１６）にはポリイミドを使用しているため、
エツチング液である王水によって損傷を受けることはな
い、その後、配線部分（Ｃ）のマスク層（１６）を有機
溶剤で除去すると共に、非配線部分（ｄ）のＴｉ層（１
３） （１４）及び絶縁層（１２）をエツチング処理
して順次半導体基板（１１）上から除去し、その半導体
基板（１１）の配線部分（ｃ）にＴ ｉ ｉｉ （１３
） （１４）及びｐｔ層（１５）を残存させる、そし
て最後に、第１図（ｇ）に示すようにｐｔＮ （１５）
上にメツキ処理によりＡｕ層（１８）を被着させて配線
部分（Ｃ）にＴｉ層（１３） （１４） −ｐｔ層（
１５）−Ａｕ層（１８）からなる積層構造の配線パター
ン（Ｑ）を形成する。
尚、上記実施例では、ポリイミドからなるマスクｒＮ（
１６）をレジスト層（１７）でパターニングする場合に
ついて説明したが、感光性ポリイミドを使用すれば、そ
れ自身で露光・現像してパターニングできる。
１６）をレジスト層（１７）でパターニングする場合に
ついて説明したが、感光性ポリイミドを使用すれば、そ
れ自身で露光・現像してパターニングできる。
また、上記実施例では王水でエツチング処理する金属層
がｐｔ層（１５）であったが、本発明はこれに限定され
ることなく、王水でエツチング可能な他の金属層であっ
てもよいのは勿論である。
がｐｔ層（１５）であったが、本発明はこれに限定され
ることなく、王水でエツチング可能な他の金属層であっ
てもよいのは勿論である。
本発明方法によれば、王水でエツチング可能な金属層を
ポリイミドからなるマスク層を使用することによりエツ
チングすることができ、従来のリフトオフ法による問題
点を解消することができる。即ち、Ａｆ層のパターニン
グが不要となってオーバーエツチングの過不足による配
線部分のオーブン不良やシッート不良が発生することが
ない、また、金属層のリフトオフによる処理槽の汚染も
なくなり、上記処理槽の汎用化が実現できて設備費の低
減化が図れる。更に金属層のリフトオフによる静電破壊
がなくなる。
ポリイミドからなるマスク層を使用することによりエツ
チングすることができ、従来のリフトオフ法による問題
点を解消することができる。即ち、Ａｆ層のパターニン
グが不要となってオーバーエツチングの過不足による配
線部分のオーブン不良やシッート不良が発生することが
ない、また、金属層のリフトオフによる処理槽の汚染も
なくなり、上記処理槽の汎用化が実現できて設備費の低
減化が図れる。更に金属層のリフトオフによる静電破壊
がなくなる。
これにより歩留まりが大幅に向上すると共に高品質の半
導体装置を提供できる。
導体装置を提供できる。
第１図（ａ）〜（ｇ）は本発明方法の一実施例を説明す
るための各工程での断面図である。 第２図（ａ）〜（ｅ）はリフトオフ法による従来製法を
説明するための各工程での断面図である。 （１１） −半導体基板、 （１６） −マスク層、 （ｄ）・−・非配線部分、 （１５） −金属層、 （Ｃ）−配線部分、 （Ｑ）−・−配線バター ン。
るための各工程での断面図である。 第２図（ａ）〜（ｅ）はリフトオフ法による従来製法を
説明するための各工程での断面図である。 （１１） −半導体基板、 （１６） −マスク層、 （ｄ）・−・非配線部分、 （１５） −金属層、 （Ｃ）−配線部分、 （Ｑ）−・−配線バター ン。
Claims (1)
- （１）半導体基板上に王水でエッチング可能な金属層を
被着形成する工程と、 上記金属層上にポリイミドからなるマスク層を被着形成
し、金属層の配線パターンとなる配線部分に上記マスク
層を残存させる工程と、上記金属層を王水でエッチング
処理してそのマスク以外の非配線部分を除去する工程と
、上記マスク層を除去して半導体基板上に金属層の配線
パターンを形成する工程とを含むことを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25294489A JPH03114230A (ja) | 1989-09-27 | 1989-09-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25294489A JPH03114230A (ja) | 1989-09-27 | 1989-09-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03114230A true JPH03114230A (ja) | 1991-05-15 |
Family
ID=17244333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25294489A Pending JPH03114230A (ja) | 1989-09-27 | 1989-09-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03114230A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5985757A (en) * | 1995-04-07 | 1999-11-16 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating semiconductor device |
-
1989
- 1989-09-27 JP JP25294489A patent/JPH03114230A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5985757A (en) * | 1995-04-07 | 1999-11-16 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating semiconductor device |
| DE19613669B4 (de) * | 1995-04-07 | 2004-10-21 | Hyundai Electronics Industries Co., Ltd., Ichon | Verfahren zur Herstellung eines Halbleiterelements mit einer Platinschicht |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03114230A (ja) | 半導体装置の製造方法 | |
| JPS5816545A (ja) | 半導体装置の製造方法 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JPH0293081A (ja) | 多層膜のエッチング法 | |
| JPS59182541A (ja) | 半導体装置の製造方法 | |
| JPH10247661A (ja) | ボンディング用構造の形成方法 | |
| JPS6019661B2 (ja) | 電極形成法 | |
| JP2820008B2 (ja) | 半導体装置の膜厚モニタ構造及びモニタ方法 | |
| JP2000035678A (ja) | パターン形成方法 | |
| JPH0567620A (ja) | バンプ形成方法 | |
| JPH03239331A (ja) | 半導体装置の製造方法 | |
| JPH0350828A (ja) | 金配線の形成方法 | |
| JPH07115098A (ja) | 半導体装置の製造方法 | |
| JPS62249451A (ja) | 多層配線構造体の製造法 | |
| JPS62213140A (ja) | 配線の製造方法 | |
| JPH042135A (ja) | 自己整合型薄膜トランジスタマトリクスの製造方法 | |
| JPH02304929A (ja) | 半導体装置の製造方法 | |
| JPS6032203A (ja) | 透明薄膜のパタ−ニング方法 | |
| JPH0141016B2 (ja) | ||
| JPH04255225A (ja) | 半導体装置の製造方法 | |
| JPH04264733A (ja) | 集積回路装置のバンプ電極用下地膜の形成方法 | |
| JPS6180824A (ja) | 半導体装置の製造方法 | |
| JPH0230115A (ja) | 半導体装置 | |
| JPH01144651A (ja) | 半導体装置の製造方法 | |
| JPS6187332A (ja) | 半導体装置の製造方法 |