CN1073279C - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN1073279C
CN1073279C CN96104508A CN96104508A CN1073279C CN 1073279 C CN1073279 C CN 1073279C CN 96104508 A CN96104508 A CN 96104508A CN 96104508 A CN96104508 A CN 96104508A CN 1073279 C CN1073279 C CN 1073279C
Authority
CN
China
Prior art keywords
wafer
semiconductor device
bottom electrode
conductive layer
platinum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96104508A
Other languages
English (en)
Other versions
CN1138744A (zh
Inventor
李元在
李承锡
金昊起
金钟哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1138744A publication Critical patent/CN1138744A/zh
Application granted granted Critical
Publication of CN1073279C publication Critical patent/CN1073279C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Physical Vapour Deposition (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种制造具有电容器的高集成的半导体器件方法，该电容器具有由高介电常数薄膜构成的介质膜，该方法包括：在高温下在已形成有氧化膜的晶片上形成下电极，及在真空下将所得晶片退火，以使下电极具有致密而平滑，可使后续的工艺步骤容易实施。还可实现这种半导体器件的高集成化以及改善半导体器件的可靠性和均匀性。

Description

制造半导体器件的方法
本发明涉及一种制造半导体器件的方法，特别涉及形成一种平滑的结构致密的下电极的技术，以便在为高集成度半导体器件制作电容中形成呈现高介电常数的介质膜。
一个DRAM器件通常包括由一个MOS晶体管和一个电容器构成的多个单元，电容器的电容量C可由下式表达：
C=(Eo×Er×A)/T
其中，Eo代表真空中的介电常数，Er代表介质膜的介电常数。A代表电容器的面积，而T代表介质膜的厚度。
从与电容量C相关的表达式可知，电容量正比于存贮电极的表面面积。就此而论，在高集成度半导体器件中难以获得足够的容量，因为半导体器件的高集成度不可避免的包含单元尺寸的减小，因而使与存贮电极的面积成正比的电容量减小。在DRAM器件的情况下，对高集成度，减小单元尺寸但仍能获得高电容量是至关重要的。由上述表达式可见，通过采用具有高介电常数Er的介质材料形成介质膜同时减薄介质膜的厚度T可增加容量。在此情况下，然而，设置在介质膜下方的下电极的表面几何形状在电容器的制作中起着重要的作用。例如，当下电极的表面形态粗糙时，即在其表面有小丘和针孔时，其电学特性会因小丘和针孔的存在发生退化，如短路。这种现象会导致电容器的稳定性和均匀性的退化。其结果，不可能达到这种半导体器件的高集成化和对半导体器件的可靠性和生产率的致善。
所以，本发明的目的在于解决现有技术中所包含的上述问题，而提供一种制造具有由高介电常数的薄膜构成的下电极的半导体器件的方法，能减小由于小丘和针孔引发的短路现象，因而，实现了半导体器件可靠性和均匀性的改进。
根据一种方案，本发明提供一种制造高集成度半导体器件的方法，包括以下各步骤：使内部放置一其表面形成有氧化硅膜的晶片的反应室保持在高真空状态；加热该晶片至较高的温度；通过等离子淀积方法，在反应室内的晶片上形成一导电层作为半导体器件的下电极；以及将所得晶片退火，以使导电层稳定。
根据另一种方案，本发明提供一种制造高集成度半导体器件的方法，包括以下各步骤：使内部放置一其表面形成有氧化硅膜的晶片的反应室保持在高真空状态；加热该晶片至提高的温度；通过等离子淀积方法，在晶片上形成第一靶材料层；通过等离子淀积方法在第一靶材料层上形成第二靶材料层，与第一靶材料层一起形成半导体的下电极；以及将所得晶片退火，以使第一和第二靶材料层稳定。
根据本发明，可以获得具有致密而平滑的表面形态的下电极。因而，可以制造具有平滑表面并呈现优良结晶性的强铁电膜。
本发明的其它目的和方案，从下面参照附图的实施例的说明将变得明了。
图1是解释普通磁控管溅射装置的示意图；
图2是表示为了解释根据本发明形成强介质膜的方法，当在硅片上淀积铂薄膜时，分别在不同的温度下淀积下电极所获得的X射线衍射(XRD)图案的曲线图。
图3是表示为了解释本发明的方法，当在由铂薄膜构成的下电极上淀积由钡锶钛(BST)制成的强介质膜时，分别在不同温度下淀积下电极获得的XRD图案的曲线图。
图4是表示分别在不同的温度下淀积由铂薄膜构成的下电极所淀积的强介质膜的漏电流特性随外加电压的变化。
参照图1，它表示一个溅射装置，用它来形成本发明一实施例的电极部件，即形成具有单层结构的下电极。如图1所示，该溅射装置包括一反射室11，其内设有与外部热电偶25相连的加热器13，如同在一磁控管溅射装置内一样，使反应室11维持在所需温度。在反应室11内，将形成了电极层的硅片15，安放在加热器13的中部。在反应室11内，在加热丝13上面还设有活动挡板21来控制在晶片15上淀积的铂膜的厚度。在反应室11内，在挡板21上方设有高纯铂靶19。该铂靶19与DC电源单元17相连。反应室11与一真空泵100相连，使它可维持在低压状态或高真空状态。真空泵100最好是一台扩散泵，用以产生范围在几×10-5～几×10-6Torr的高真空。加热器13在其内部设有铁铬铅电阻丝(Kanthal)，以便以电阻加热方式或其它方式将晶片15从常温加热至700℃。在晶片15上，通过溅射法淀积含铂的强介质膜，形成电容器电极。另一方式，该强介质膜可以含有钛或钽，以替代铂。
现在，将说明根据本发明采用上述的溅射装置在晶片上淀积电容器下电极的工艺过程，首先用扩散泵将反应室11抽空，使它维持在几×10-5～几×10-6Torr的高真空状态。在反应室11处于高真空的状态下，将晶片加热至350～450℃的温度，保持0.5～1小时。随后，将DC电源单元17开启到供给电压的中等电平，同时将惰性气体引入已加热的反应室11内，以实施等离子淀积。即，由DC电源单元17向设于有氩气23流动的反应室11内的铂靶19和晶片15供给270～310V的电压，0.05～0.10A的电流。其结果，产生等离子体，因而导致铂从铂靶19淀积到晶片15上。
为了控制淀积到晶片15上铂的厚度，在设于铂靶19和晶片15之间的挡板21处于闭合的状态下，进行足够长时间的预溅射。在完成预溅射后，打开挡板21。在挡板21处于打开的状态下，进行溅射。
在完成溅射后，在使晶片维持在600～700℃的温度的条件下，在2×10-6Torr的真空下，进行30分钟退火。然后将所得晶片在真空气氛下慢慢冷却。
在晶片15上所淀积的铂膜厚度最好在80～120nm。虽未图示，在晶片15和铂膜之间隔着一层氧化硅膜。
结果，晶片15上具有其结构为由铂膜构成的用于电容器的下电极(未图示)。由于上述的在真空下的退火而改善了下电极的表面形态。
根据本发明的另一实施例，下电极可以有双层结构。比如，下电极具有由依次淀积在硅晶片15的氧化膜上的钛或钽膜和铂膜构成的双层结构。在此情况下，对铂膜使用与上述相同的淀积条件。而钛或钽膜是在常温下淀积到20～30nm厚。淀积在钛或钽膜上的铂膜具有100～120nm的厚度。
具有由铂膜构成的单层结构或具有由钛(或钽)和铂膜构成的双层结构所制成的下电极的表面形态随铂膜的淀积温度而变化。为了找到能获得最佳稳定性的淀积温度范围，采用在从常温到700℃的各种温度下分别产生的X射线衍射(XRD)图案进行测试。测试之结果，发现，最佳淀积温度在350-450℃。当满足下列表达式时，产生XRD图案。
               nλ=2dSinθ
其中，n代表衍射常数，λ代表X射线波长，d代表距离，而θ代表Bragg衍射角。
图2是表示根据本发明，当在形成于晶片上的氧化膜上淀积厚100nm的均匀铂薄膜时，在不同淀积温度下的下电极分别获得的XRD图案的曲线图。图2的XRD图案指出，在将铂从铂靶19淀积到已淀积了氧化硅膜的硅晶片15上，完成下电极的形成过程中，X射线强度对Bragg衍射角θ随淀积下电极的温度的变化而有的变化曲线图。参照图2的曲线，可以发现，当淀积下电极的温度从25℃增加到400℃时，结晶度和(111)晶向增加，而当淀积温度从350℃增高至450℃时，则没有任何显著增加。换言之，XRD图案表示，在除常温之外的淀积温度下，下电极呈现(111)晶向。
当在常温约200℃的淀积温度淀积下电极时，其微结构不致密，因而形成若于针孔和小丘。其结果，下电极不可能有平滑的表面。当在600℃以上的淀积温度淀积时，下电极虽然有致密的结构，其结构可能有针孔。另一种情况，当在350-450℃的淀积温度下淀积时，下电极具有很致密而平滑的结构。通过真空退火去除余下的小丘。其结果，下电极变得更平滑。真空退火是在上述条件下进行的。
图3是表示根据本发明当将由钡锶钛(BST)(未图示)制成的强介质膜淀积在由厚100nm均匀的铂薄膜构成的下电极上时，在不同温度下淀积下电极分别获得的XRD图案的曲线图。在550-650℃淀积厚100nm的BST膜。图3的XRD图案指出在BST膜形成过程中，X射线的强度(Y轴)对Bragg衍射角θ(X轴)随淀积下电极的温度的变化而有的变化。参照图3的曲线，可以发现，EST膜具有(110)晶向。BST膜的结晶度随淀积下电极的温度有很大变化。在高于400℃的淀积温度下，图3的XRD图案显示相同的峰值。
图4表示根据图3所示本发明一实施例所制作的半导体器件的漏电流特性。图4是描绘在不同的温度下淀积的由铂制成的下电极上分别淀积的强介质膜的漏电特性随外加电压的变化。参照图4，可以发现，在约400℃的温度下所淀积的下电极上淀积强介质薄膜的情况下，呈现出优良的漏电流特性。采用约700℃的淀积温度的情况下的漏电流量小于采用常温情况下的漏电流量。还有，采用约400℃淀积温度的情况下的漏电流量小于采用约700℃淀积温度情况下的漏电流量。
由上述说明可见，根据本发明，通过在350-450℃的淀积温度下将铂淀积在形成了所需厚度的氧化膜的晶片上，形成半导体器件电容器的下电极。借助于这种淀积温度，下电极上能淀积呈现高介电常数的强介质薄膜，可以具有致密而平滑的结构。所以，可以实现这种半导体器件的高集成化以及半导体器件的可靠性和均匀性。
虽然为了说明之目的的公开了本发明的优选实施例，但本领域的技术人员应明了本发明可以有各式各样的改型、添加和替代，而不脱离所附权利要求书记载的本发明的范畴和精神。

Claims (9)

1．一种制造高集成度半导体器件的方法，包括以下各步骤：
使内部放置一其表面形成有氧化硅膜的晶片的反应室保持在高真空状态；
通过等离子淀积方法，在350℃到450℃的温度范围内，在反应室内的晶片上形成一导电层作为半导体器件的下电极；以及
在2×10-6Torr的压力下，在600℃到700℃的温度范围内，使上述晶片经受退火处理，从而使导电层稳定化。
2．根据权利要求1的方法，其中的高真空范围在几×10-5Torr～几×10-6Torr。
3．根据权利要求1的方法，其中的导电层的厚度为70-90nm。
4．根据权利要求1的方法，其中的形成导电层的步骤是在0.05-0.10A的电流范围内使用270-310V的电压完成的。
5．根据权利要求1所述的方法，其中导电层由铂形成。
6．根据权利要求1所述的方法，其中退火步骤进行30分钟。
7．一种制造高集成度半导体器件的方法，包括以下各步骤：
使内部放置一其表面形成有氧化硅膜的晶片的反应室保持在高真空状态；
通过等离子淀积方法，在350℃到450℃温度范围内，在晶片上形成第一靶材料层；
通过等离子淀积方法在第一靶材料层上形成第二靶材料层，与第一靶材料层一起形成半导体的下电极；以及
在2×10-6Torr的压力下，在600℃到700℃温度范围内使上述步骤所得的晶片经退火处理来稳定所述第一和第二靶材料层。
8．根据权利要求7的方法，其中的第一靶材料是钽或钛。
9．根据权利要求7的方法，其中的第二靶材料是铂。
CN96104508A 1995-04-07 1996-04-08 制造半导体器件的方法 Expired - Fee Related CN1073279C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR95-8133 1995-04-07
KR1019950008133A KR100214267B1 (ko) 1995-04-07 1995-04-07 반도체 소자 제조방법

Publications (2)

Publication Number Publication Date
CN1138744A CN1138744A (zh) 1996-12-25
CN1073279C true CN1073279C (zh) 2001-10-17

Family

ID=19411754

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96104508A Expired - Fee Related CN1073279C (zh) 1995-04-07 1996-04-08 制造半导体器件的方法

Country Status (6)

Country Link
US (1) US5985757A (zh)
JP (1) JP2857366B2 (zh)
KR (1) KR100214267B1 (zh)
CN (1) CN1073279C (zh)
DE (1) DE19613669B4 (zh)
TW (1) TW304280B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054331A (en) * 1997-01-15 2000-04-25 Tong Yang Cement Corporation Apparatus and methods of depositing a platinum film with anti-oxidizing function over a substrate
US5989402A (en) * 1997-08-29 1999-11-23 Caliper Technologies Corp. Controller/detector interfaces for microfluidic systems
KR100252854B1 (ko) * 1997-12-26 2000-04-15 김영환 반도체 메모리 장치 및 그 제조방법
US6073577A (en) * 1998-06-30 2000-06-13 Lam Research Corporation Electrode for plasma processes and method for manufacture and use thereof
US6750110B1 (en) * 1998-07-23 2004-06-15 Micron Technology, Inc. Continuous good step coverage CVD platinum metal deposition
ES2280131T3 (es) 1998-12-02 2007-09-01 Adnexus Therapeutics, Inc. Fusiones de adn-proteina y utilizaciones de las mismas.
JP2004040059A (ja) 2002-07-08 2004-02-05 Fujitsu Ltd 半導体記憶装置の製造方法および半導体記憶装置
JP2004221467A (ja) 2003-01-17 2004-08-05 Fujitsu Ltd 半導体装置及びその製造方法
US20060171200A1 (en) 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
US7082052B2 (en) 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
JP4539844B2 (ja) * 2004-04-15 2010-09-08 セイコーエプソン株式会社 誘電体キャパシタおよびその製造方法ならびに半導体装置
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
KR102218587B1 (ko) * 2019-08-09 2021-02-22 순천대학교 산학협력단 반도체 발광소자의 제조 방법 및 반도체 발광소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS621064A (ja) * 1985-06-26 1987-01-07 Fujitsu Ltd イメ−ジデ−タの表示方式

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4051010A (en) * 1975-12-18 1977-09-27 Western Electric Company, Inc. Sputtering apparatus
DE2909804A1 (de) * 1979-03-13 1980-09-18 Siemens Ag Verfahren zum herstellen duenner, dotierter metallschichten durch reaktives aufstaeuben
JPS59204234A (ja) * 1983-05-06 1984-11-19 Nec Corp 半導体装置の製造装置
JPS61214427A (ja) * 1985-03-19 1986-09-24 Nippon Gakki Seizo Kk 半導体装置の電極形成法
US4952904A (en) * 1988-12-23 1990-08-28 Honeywell Inc. Adhesion layer for platinum based sensors
US5688565A (en) * 1988-12-27 1997-11-18 Symetrix Corporation Misted deposition method of fabricating layered superlattice materials
JPH0393232A (ja) * 1989-09-05 1991-04-18 Nec Corp 半導体装置
JPH03114230A (ja) * 1989-09-27 1991-05-15 Nec Kansai Ltd 半導体装置の製造方法
IL96561A0 (en) * 1989-12-28 1991-09-16 Minnesota Mining & Mfg Amorphous silicon sensor
NL9000602A (nl) * 1990-03-16 1991-10-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum.
TW200600B (zh) * 1991-10-01 1993-02-21 Philips Nv
EP0553791A1 (en) * 1992-01-31 1993-08-04 Nec Corporation Capacitor electrode for dram and process of fabrication thereof
JPH06200366A (ja) * 1993-01-05 1994-07-19 Mitsubishi Electric Corp 薄膜装置および薄膜装置の形成方法
US5348894A (en) * 1993-01-27 1994-09-20 Texas Instruments Incorporated Method of forming electrical connections to high dielectric constant materials
US5335138A (en) * 1993-02-12 1994-08-02 Micron Semiconductor, Inc. High dielectric constant capacitor and method of manufacture
JP3412051B2 (ja) * 1993-05-14 2003-06-03 日本テキサス・インスツルメンツ株式会社 キャパシタ
JP2643833B2 (ja) * 1994-05-30 1997-08-20 日本電気株式会社 半導体記憶装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS621064A (ja) * 1985-06-26 1987-01-07 Fujitsu Ltd イメ−ジデ−タの表示方式

Also Published As

Publication number Publication date
US5985757A (en) 1999-11-16
DE19613669B4 (de) 2004-10-21
KR960039357A (ko) 1996-11-25
KR100214267B1 (ko) 1999-08-02
TW304280B (zh) 1997-05-01
DE19613669A1 (de) 1996-10-10
JP2857366B2 (ja) 1999-02-17
JPH08335679A (ja) 1996-12-17
CN1138744A (zh) 1996-12-25

Similar Documents

Publication Publication Date Title
US5973911A (en) Ferroelectric thin-film capacitor
KR100292288B1 (ko) 산소를사용하여우선배향성이조절된백금박막을형성하는방법및장치
CN1073279C (zh) 制造半导体器件的方法
US6514814B2 (en) Capacitor containing amorphous and polycrystalline ferroelectric films and fabrication method therefor, and method for forming amorphous ferroelectric film
US7349195B2 (en) Thin film capacitor and method for manufacturing the same
US6323057B1 (en) Method of producing a thin-film capacitor
US5397446A (en) Method of forming a ferroelectric film
US6852593B2 (en) Haze-free BST films
EP0849780A2 (en) Method for manufacturing ferroelectric thin film, substrate covered with ferroelectric thin film, and capacitor
CN1065658C (zh) 用于制造半导体器件的电容器的方法及电容器
US6403441B1 (en) Method for fabricating storage capacitor using high dielectric constant material
US6504228B1 (en) Semiconductor device and method for manufacturing the same
EP0754776B1 (en) Method of producing dielectric thin film element
Choi et al. Improvements of the properties of chemical-vapor-deposited (Ba, Sr) TiO 3 films through use of a seed layer
KR100406092B1 (ko) 캐패시터 및 그 제조 방법
KR100348387B1 (ko) 강유전체 박막 소자 및 그 제조방법
KR100464404B1 (ko) 반도체 장치의 제조 방법
US6159868A (en) Method of forming a high quality layer of BST
JP2000091531A (ja) 薄膜キャパシタ及びその製造方法
KR100288501B1 (ko) 비스무쓰 층상 산화물 강유전체 박막의 제조방법
JPH0786514A (ja) 薄膜キャパシタ
JP3089159B2 (ja) 酸化物誘電体薄膜素子の製造方法
KR0138322B1 (ko) 유전막 및 그 형성방법
JPH10242393A (ja) 誘電体薄膜キャパシタ素子及びその製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee