DE19613669A1 - Verfahren zur Herstellung eines Halbleiterelements - Google Patents

Verfahren zur Herstellung eines Halbleiterelements

Info

Publication number
DE19613669A1
DE19613669A1 DE19613669A DE19613669A DE19613669A1 DE 19613669 A1 DE19613669 A1 DE 19613669A1 DE 19613669 A DE19613669 A DE 19613669A DE 19613669 A DE19613669 A DE 19613669A DE 19613669 A1 DE19613669 A1 DE 19613669A1
Authority
DE
Germany
Prior art keywords
wafer
target material
temperature
forming
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19613669A
Other languages
English (en)
Other versions
DE19613669B4 (de
Inventor
Won Jae Lee
Seaung Suk Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE19613669A1 publication Critical patent/DE19613669A1/de
Application granted granted Critical
Publication of DE19613669B4 publication Critical patent/DE19613669B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Physical Vapour Deposition (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen von Halbleiterelementen, und insbesondere eine Technik zur Bil­ dung einer glatten Unterlagenelektrode mit dichter Struktur, um einen dielektrischen Film zu bilden, der eine hohe Dielektrizi­ tätskonstante aufweist, bei der Herstellung von Kondensatoren für hochintegrierte Halbleiterelemente.
Typischerweise werden Elektroden von dielektrischen Elementen in DRAMs und nicht-flüchtigen FRAMs als Unterlagenelektroden für dielektrische Dünnfilme zur Ladungsspeicherung verwendet. Sie werden auch als Unterlagenelektroden für Dünnfilme von Dis­ playelementen in Dünnfilm-Infrarotsensoren, optischen Spei­ chern, optischen Schaltern und optischen Modulatoren verwendet.
Im Falle von DRAMs, die derartige Unterlagenelektroden verwen­ den und Einheitszellen enthalten, von denen jede aus einem MOS- Transistor und einem Kondensator besteht, kann die Kapazität C des Kondensators durch folgende Gleichung ausgedrückt werden:
C = (EO X Er X A)/T
wobei EO die Dielektrizitätskonstante im Vakuum, Er die Dielek­ trizitätskonstante des dielektrischen Films, A die Fläche des Kondensators und T die Dicke des dielektrischen Films darstel­ len.
Wie aus der die Kapazität C betreffenden Gleichung hervorgeht, ist die Kapazität proportional zur Oberfläche der Speicherelek­ trode. In diesem Hinblick ist es schwierig, eine ausreichende Kapazität in hochintegrierten Halbleiterelementen zu erzielen, weil die hohe Integration von Halbleiterelementen unvermeidlich eine Verminderung der Zellenabmessung einschließt, wodurch die Oberfläche der Speicherelektrode reduziert bzw. verkleinert wird, zu der die Kapazität proportional ist. Im Fall von DRAM- Elementen ist es wichtig, die Zellenabmessung zu reduzieren und trotzdem eine hohe Kapazität für den Kondensator zugunsten einer hohen Integration zu erhalten. Wie aus der vorstehend angeführten Gleichung hervorgeht, kann die Kapazität C durch Bilden des dielektrischen Films unter Verwendung eines dielek­ trischen Materials erhöht werden, das eine hohe Dielektrizi­ tätskonstante Er aufweist, während die Dicke T des dielektri­ schen Films reduziert wird. In diesem Fall dient jedoch die Oberflächenmorphologie einer Unterlagenelektrode, die unter dem dielektrischen Film angeordnet ist, als wesentlicher Faktor bei der Herstellung des Kondensators. Wenn beispielsweise die Unterelektrode eine rauhe Oberflächenmorphologie hat, nämlich Erhebungen und feine Löcher in ihrer Oberfläche, kann eine Ver­ schlechterung der elektrischen Eigenschaft, wie beispielsweise ein Kurzschluß aufgrund der Erhebungen und feinen Löcher auf­ treten. Ein derartiges Phänomen führt zur Verschlechterung der Stabilität und Gleichförmigkeit des Kondensators. Infolge davon ist es unmöglich, eine Verbesserung der Zuverlässigkeit der Produktivität von bzw. für Halbleitervorrichtungen sowie eine hohe Integration dieser Halbleitervorrichtungen zu erzielen.
Eine Aufgabe der vorliegenden Erfindung besteht unter Überwin­ dung der vorstehend zum Stand der Technik genannten Probleme darin, ein Verfahren zum Herstellen eines Halbleiterelements mit einer Unterlagenelektrode zu schaffen, die aus einem Dünn­ film besteht, der eine hohe Dielektrizitätskonstante aufweist und in der Lage ist, Kurzschlüsse aufgrund von Erhebungen und feinen Löchern zu reduzieren, um eine verbesserte Zuverlässig­ keit und Gleichförmigkeit des Halbleiterelements zu erreichen.
Gelöst wird diese Aufgabe durch die Merkmale des Anspruchs 1 bzw. die Merkmale des Anspruchs 7. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen genannt.
Gemäß einem Aspekt schafft die vorliegende Erfindung ein Ver­ fahren zum Herstellen eines hochintegrierten Halbleiterele­ ments, umfassend die Schritte: Halten einer Reaktionskammer, in welcher ein Wafer angeordnet ist, auf dessen Oberfläche ein Siliciumoxidfilm gebildet ist, in einem Hochvakuumzustand, Hei­ zen des Wafers auf eine erhöhte Temperatur, Bilden einer leit­ fähigen Schicht als Unterlagenelektrode für das Halbleiterele­ ment über dem Wafer in der Reaktionskammer in Übereinstimmung mit einem Plasmaabscheidungsverfahren, und Glühen des resultie­ renden Wafers zur Stabilisierung der leitfähigen Schicht.
Gemäß einem weiteren Aspekt schafft die vorliegende Erfindung ein Verfahren zur Bildung eines hochintegrierten Halbleiterele­ ments, umfassend die Schritte: Halten einer Reaktionskammer, in welcher ein Wafer angeordnet ist, auf dessen Oberfläche ein Siliciumoxidfilm gebildet ist, in einem Hochvakuumzustand, Hei­ zen des Wafers auf eine erhöhte Temperatur, Bilden einer ersten Targetmaterialschicht über dem Wafer in Übereinstimmung mit dem Plasmaabscheidungsverfahren, Bilden einer zweiten Targetmate­ rialschicht über der ersten Targetmaterialschicht zur Bildung einer Unterlagenelektrode für den Halbleiter zusammen mit der ersten Targetmaterialschicht in Übereinstimmung mit einem Plas­ maabscheidungsverfahren, und Glühen des resultierenden Wafers zur Stabilisierung der ersten und zweiten Targetmaterialschich­ ten.
Gemäß der vorliegenden Erfindung ist es mit anderen Worten mög­ lich, eine Unterlagenelektrode mit einer dichten und glatten Oberflächenmorphologie zu bilden. Dadurch können ferroelektri­ sche Dünnfilme mit glatter Oberfläche und überlegener Kristal­ linität hergestellt werden.
Nachfolgend wird die Erfindung anhand der Zeichnung bei spiel­ haft näher erläutert; es zeigen:
Fig. 1 eine schematische Ansicht einer typischen Magnetron- Sputter-Vorrichtung,
Fig. 2 eine Kurvendarstellung der Röntgenstrahlbeu­ gungs(XRD)muster, die für unterschiedliche Abscheidungstempera­ turen für die Unterlagenelektrode erzielt werden, wenn ein Pla­ tin-Dünnfilm über einem Siliciumwafer abgeschieden ist, um das Verfahren zur Bildung eines ferroelektrischen Films gemäß der vorliegenden Erfindung zu erläutern,
Fig. 3 eine Kurvendarstellung der Röntgenstrahlbeu­ gungs(XRD)muster, die für unterschiedliche Abscheidungstempera­ turen für die Unterlagenelektrode erzielt werden, wenn ein fer­ roelektrischer Dünnfilm, der aus Bariumstrontiumtitanid (BST) besteht, über einem Siliciumwafer abgeschieden ist, um das Ver­ fahren zur Bildung eines ferroelektrischen Films gemäß der vor­ liegenden Erfindung zu erläutern, und
Fig. 4 eine Kurvendarstellung von Leckstromkennlinien von fer­ roelektrischen Dünnfilmen, die bei unterschiedlichen Abschei­ dungstemperaturen für die Unterlagenelektrode abgeschieden sind, die aus dem Platin-Dünnfilm besteht, abhängig von der Änderung der angelegten Spannung.
In Fig. 1 ist eine Sputter-Vorrichtung gezeigt, die verwendet wird, um Elektrodenelemente gemäß einer Ausführungsform der vorliegenden Erfindung zu bilden, wobei eine Unterlagenelektro­ de mit Einzel- bzw. Einschichtstruktur gebildet wird. Wie in Fig. 1 gezeigt, umfaßt die Sputter-Vorrichtung eine Reaktions­ kammer 11, in welcher eine Heizeinrichtung 13, die an einen externen Temperaturfühler 25 angeschlossen ist, dazu angeordnet ist, die Reaktionskammer 11 auf einer gewünschten Temperatur zu halten, wie beispielsweise in einer Magnetron-Sputter-Vorrich­ tung. In der Reaktionskammer 11 ist ein Siliciumwafer 15, auf dem eine Elektrodenschicht gebildet ist, auf dem zentralen Abschnitt der Heizeinrichtung 13 angeordnet. Über der Heizein­ richtung 13 ist in der Reaktionskammer 11 eine Blende 21 so angeordnet, daß die Dicke eines Platinfilms gesteuert werden kann, der über dem Wafer 15 abgeschieden wird. Ein hochreines Platintarget 19 ist über der Blende 21 in der Reaktionskammer 11 angeordnet. Das Platintarget 19 ist elektrisch an eine Gleichspannungsversorgungseinheit 17 angeschlossen. Die Reak­ tionskammer 11 ist mit einer Vakuumpumpe 100 so verbunden, daß sie auf einem Niederdruckzustand oder einem Hochvakuumzustand gehalten werden kann. Bevorzugt handelt es sich bei der Vakuum­ pumpe 100 um eine Diffusionspumpe zur Erzeugung eines hohen Vakuums im Bereich von mehreren 10-5 Torr bis mehreren 10-6 Torr. Die Heizeinrichtung 13 ist in ihrem Inneren mit Kantal so versehen, daß sie den Wafer 15 von normaler Temperatur auf 700°C durch Widerstandsbeheizung oder in anderer Weise erwärmen kann. Auf dem Wafer 15 wird in Übereinstimmung mit dem Sputter­ verfahren ein Platin enthaltender ferroelektrischer Film abge­ schieden, um Kondensatorelektroden zu bilden. Alternativ kann der ferroelektrische Film Titan oder Tantal anstelle von Platin enthalten.
Nachfolgend wird das Verfahren zum Abscheiden einer Unterlagen­ elektrode für Kondensatoren über einem Wafer unter Verwendung der vorstehend erläuterten Sputter-Vorrichtung gemäß der vor­ liegenden Erfindung erläutert. Gemäß der vorliegenden Erfindung wird die Reaktionskammer 11 zunächst durch die Diffusionspumpe derart leergepumpt, daß sie in einem Vakuumzustand gehalten werden kann, der von mehreren 10-5 Torr bis mehreren 10-6 Torr reicht. Im Vakuumzustand der Reaktionskammer 11 wird der Wafer 15 auf eine Temperatur von 350°C bis 450°C für eine Zeitdauer erwärmt, die von 30 Minuten bis 1 Stunde dauert. Darauffolgend wird die Gleichspannungsversorgungseinheit 17 aktiviert, um Spannung eines bestimmten Pegels zuzuführen, während Inertgas in die erwärmte Reaktionskammer 11 so eingeleitet wird, daß eine Plasmaabscheidung ausgeführt wird. Das heißt, die Gleich­ spannungsversorgungseinheit 17 führt eine Spannung von 270 V bis 310 V und einen Strom von 0,05 A bis 0,01 A dem Platintar­ get 19 und dem Wafer 15 zu, die in der Reaktionskammer 11 ange­ ordnet sind, in welcher Argongas 23 strömt. Infolge davon wird ein Plasma erzeugt, wodurch Platin von dem Platintarget 19 dazu veranlaßt wird, sich über dem Wafer 17 abzuscheiden.
Um die Dicke des über dem Wafer 15 abgeschiedenen Platins zu steuern, wird ein Vorsputtern für eine ausreichend lange Zeit unter der Bedingung durchgeführt, daß die Blende 21 zwischen dem Platintarget 19 und dem Wafer 15 sich im geschlossenen bzw. abblendenden Zustand befindet. Nach Beendigung des Vorsputterns wird die Blende 21 geöffnet. Im geöffneten Zustand der Blende 21 wird das Sputtern ausgeführt.
Nach Beendigung des Sputterns wird unter einem Vakuum von 2×10-6 Torr für 30 Minuten unter der Bedingung ein Glühen durch­ geführt, daß der Wafer bei einer Temperatur von 600°C bis 700°C gehalten wird. Der resultierende Wafer wird daraufhin in der Vakuumatmosphäre langsam abgekühlt.
Bevorzugt beträgt die Dicke des Platinfilms, der über dem Wafer 15 abgeschieden wird, 80 nm bis 120 nm. Obwohl nicht gezeigt, ist ein Siliciumoxidfilm zwischen dem Wafer 15 und dem Platin­ film angeordnet.
Infolge davon weist der Wafer 15 eine Unterlagenelektrode (nicht gezeigt) für Kondensatoren auf, die eine Struktur hat, die aus dem Platinfilm besteht. Die Oberflächenmorphologie der Unterlagenelektrode ist mittels des vorstehend genannten Glü­ hens im Vakuum verbessert.
In Übereinstimmung mit einer weiteren Ausführungsform der vor­ liegenden Erfindung kann die Unterlagenelektrode eine Doppel­ schichtstruktur aufweisen. Beispielsweise hat die Unterlagen­ elektrode eine Doppelschichtstruktur, bestehend aus einem Titan- oder Tantalfilm und einem Platinfilm, die aufeinander­ folgend über dem Siliciumoxidfilm des Siliciumwafers 15 abge­ schieden sind bzw. wurden. In diesem Fall werden für den Pla­ tinfilm dieselben Abscheidungsbedingungen, wie die vorstehend genannten, verwendet. Der Titan- oder Tantalfilm wird bei nor­ maler Temperatur mit einer Dicke von 20 nm bis 30 nm abgeschie­ den. Der über dem Titan- oder Tantalfilm abgeschiedene Platin­ film hat eine Dicke von 100 nm bis 120 nm.
Die Oberflächenmorphologie der Unterlagenelektrode, die so her­ gestellt ist, daß sie eine aus dem Platinfilm bestehende Ein­ schichtstruktur oder eine Doppelschichtstruktur aufweist, die aus dem Titan- bzw. Tantal- und Platinfilm gemäß der vorliegen­ den Erfindung besteht, variiert abhängig von der Abschei­ dungstemperatur des Platinfilms. Um einen Abscheidungstempera­ turbereich zu ermitteln, mit dem eine optimale Stabilität erreicht werden kann, wurden Tests unter Verwendung von Rönt­ genstrahlbeugungs(XRD)mustern durchgeführt, die jeweils bei verschiedenen Temperaturen erzeugt werden, die von Normaltempe­ ratur bis zu 700°C reichen. Als Ergebnis dieser Tests wurde ermittelt, daß die optimale Abscheidungstemperatur 350°C bis 450°C beträgt. Die XRD-Muster wurden erzeugt, wenn die folgende Gleichung erfüllt war:
nλ = 2dsinΘ
wobei n die Beugungskonstante, λ die Wellenlänge des Röntgen­ strahls, d den Abstand und Θ den Bragg-Beugungswinkel wiederge­ ben.
Fig. 2 zeigt eine Kurvendarstellung der XRD-Muster, die bei verschiedenen Abscheidungstemperaturen für die Unterlagenelek­ trode erzielt wurden, wenn ein Platin-Dünnfilm mit einer gleichförmigen Dicke von 100 nm in Übereinstimmung mit der Erfindung über einem Siliciumoxidfilm abgeschieden wurde, der auf einem Wafer gebildet ist. Die XRD-Muster von Fig. 2 zeigen eine Variation bzw. Änderung der Intensität der Röntgenstrahlen (X-Achse) als Funktion des Bragg-Beugungswinkels Θ (Y-Achse) abhängig von einer Veränderung der Abscheidungstemperatur für die Unterlagenelektrode, während die Bildung der Unterlagen­ elektrode durch Abscheiden von Platin von dem Platintarget 19 über dem Wafer 15 ausgeführt wurde, auf den ein Siliciumoxid­ film abgeschieden war. Aus der Kurvendarstellung von Fig. 2 geht hervor, daß die Kristallinität und die (111)-Orientierung zunehmen, wenn die Abscheidungstemperatur für die Unterlagen­ elektrode von 25°C auf 400°C ansteigt, während sie keine wesentliche Zunahme zeigen, wenn die Abscheidungstemperatur von einem Bereich von 350°C auf 450°C zunimmt. Mit anderen Worten, zeigen die XRD-Muster, daß die Unterlagenelektrode die (111)- Orientierung bei Abscheidungstemperaturen aufweist, die sich von der Normaltemperatur unterscheiden.
Wenn die Unterlagenelektrode bei einer Abscheidungstemperatur abgeschieden wird, die von der Normaltemperatur bis 200°C reicht, ist ihre Mikrostruktur nicht dicht bzw. kompakt, wodurch eine Anzahl von feinen Löchern und Erhebungen gebildet wird. Infolge davon kann die Unterlagenelektrode keine glatte Oberfläche aufweisen. Obwohl die Unterlagenelektrode eine dichte Struktur hat, wenn sie bei einer Abscheidungstemperatur von 600°C darüber abgeschieden wird, kann ihre Struktur feine Löcher aufweisen. Andererseits weist die Unterlagenelektrode eine sehr dichte und glatte Struktur auf, wenn sie bei einer Abscheidungstemperatur abgeschieden wird, die von 350°C bis 450°C reicht. Die verbliebenen Erhebungen werden durch Vakuum­ glühen entfernt. Infolge davon wird die Unterlagenelektrode glatter. Das Vakuumglühen wird unter den vorstehend genannten Bedingungen ausgeführt.
Fig. 3 zeigt eine Kurvendarstellung von XRD-Mustern, die bei unterschiedlichen Abscheidungstemperaturen für die Unterlagen­ elektrode erhalten werden, wenn ein ferroelektrischer Dünnfilm, bestehend aus Bariumstrontiumtitanid (BST) (nicht gezeigt), über der Unterlagenelektrode abgeschieden wird, die aus dem Platin-Dünnfilm mit einer gleichförmigen Dicke von 100 nm gemäß der vorliegenden Erfindung besteht. Der BST-Film wird mit einer Dicke von 100 nm bei einer Temperatur von 550°C bis 650°C abge­ schieden. Die XRD-Muster von Fig. 3 zeigen eine Änderung der Intensität der Röntgenstrahlen (X-Achse) als Funktion des Bragg-Beugungswinkels Θ (Y-Achse) abhängig von einer Verände­ rung der Abscheidungstemperatur für die Unterlagenelektrode während der Bildung des BST-Films. Wie aus der Kurvendarstel­ lung von Fig. 3 hervorgeht, weist der BST-Film eine (110)- Orientierung auf. Die Kristallinität des BST-Films schwankt stark in Abhängigkeit der Abscheidungstemperatur für die Unter­ lagenelektrode. Die XRD-Muster von Fig. 3 bei einer Abschei­ dungstemperatur höher als 400°C zeigen ähnliche Spitzen bzw. Spitzenwerte.
Fig. 4 zeigt eine Leckstromkennlinie eines Halbleiterelements, das in Übereinstimmung mit der in Fig. 3 gezeigten Ausführungs­ form der vorliegenden Erfindung hergestellt ist. Gezeigt sind in Fig. 4 die Leckstromkennlinien von ferroelektrischen Dünn­ filmen, die bei unterschiedlichen Abscheidungstemperaturen für die Unterlagenelektrode, die aus Platin besteht, abhängig von einer Veränderung der angelegten Spannung abgeschieden wurden. Aus Fig. 4 geht hervor, daß eine überlegene Leckstromkennlinie in dem Fall des ferroelektrischen Dünnfilms auftritt, der über der Unterlagenelektrode abgeschieden wurde, die bei einer Tem­ peratur von etwa 400°C abgeschieden wurde. Die Höhe an Leck­ strom in diesem Fall unter Verwendung der Abscheidungstempera­ tur von etwa 700°C ist geringer als diejenige in dem Fall unter Verwendung der Normaltemperatur. Außerdem ist die Höhe an Leck­ strom in dem Fall unter Verwendung der Abscheidungstemperatur von etwa 400°C geringer als diejenige in dem Fall unter Verwen­ dung der Abscheidungstemperatur von etwa 700°C.
Wie aus der vorstehend angeführten Beschreibung hervorgeht, wird gemäß der vorliegenden Erfindung eine Unterlagenelektrode für Kondensatoren von Halbleiterelementen unter Abscheiden von Platin über einem Wafer gebildet, auf dem ein Oxidfilm gewünschter Dicke bei einer Abscheidungstemperatur gebildet ist, die von 350°C bis 450°C reicht. Mittels einer derartigen Abscheidungstemperatur kann die Unterlagenelektrode eine dichte und glatte Struktur aufweisen, welche die Abscheidung eines ferroelektrischen Dünnfilms ermöglicht, der eine hohe Dielek­ trizitätskonstante aufweist. Es ist demnach möglich, die Zuver­ lässigkeit und Gleichförmigkeit von Halbleitervorrichtungen ebenso zu verbessern wie den Integrationsgrad derartiger Halb­ leiterelemente zu erhöhen.
Obwohl die bevorzugten Ausführungsformen der Erfindung zu Dar­ stellungszwecken offenbart wurden, erschließen sich dem Fach­ mann zahlreiche Modifikationen, Zusätze und Ersätze, ohne vom Umfang der Erfindung abzuweichen, die in den beiliegenden Ansprüchen offenbart ist.

Claims (11)

1. Verfahren zum Herstellen eines hochintegrierten Halbleiter­ elements, umfassend die Schritte:
Halten einer Reaktionskammer, in welcher ein Wafer angeord­ net ist, auf dessen Oberfläche ein Siliciumoxidfilm gebil­ det ist, in einem Hochvakuumzustand,
Heizen des Wafers auf eine erhöhte Temperatur,
Bilden einer leitfähigen Schicht als Unterlagenelektrode für das Halbleiterelement über dem Wafer in der Reaktions­ kammer in Übereinstimmung mit einem Plasmaabscheidungsver­ fahren, und
Glühen des resultierenden Wafers zur Stabilisierung der leitfähigen Schicht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Hochvakuum von mehreren 10-2 Torr bis mehreren 10-4 Torr reicht.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Schritt, die leitfähige Schicht zu bilden, bei einer Temperatur ausgeführt wird, die von 350°C bis 450°C reicht.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekenn­ zeichnet, daß der Glühschritt in einer Vakuumatmosphäre ausgeführt wird, die unter einem Druck von mehreren 10-5 Torr bis mehreren 10-6 Torr gehalten wird, während der Wafer auf einer Temperatur gehalten wird, die von 600°C bis 700°C reicht.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekenn­ zeichnet, daß die leitfähige Schicht eine Dicke von 70 nm bis 90 nm aufweist.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekenn­ zeichnet, daß der Schritt die leitfähige Schicht zu bilden, unter Verwendung einer Spannung von 270 V bis 310 V in einem Strombereich von 0,05 A bis 0,10 A ausgeführt wird.
7. Verfahren zur Bildung eines hochintegrierten Halbleiterele­ ments, umfassend die Schritte:
Halten einer Reaktionskammer, in welcher ein Wafer angeord­ net ist, auf dessen Oberfläche ein Siliciumoxidfilm gebil­ det ist, in einem Hochvakuumzustand,
Heizen des Wafers auf eine erhöhte Temperatur,
Bilden einer ersten Targetmaterialschicht über dem Wafer in Übereinstimmung mit dem Plasmaabscheidungsverfahren,
Bilden einer zweiten Targetmaterialschicht über der ersten Targetmaterialschicht zur Bildung einer Unterlagenelektrode für den Halbleiter zusammen mit der ersten Targetmaterial­ schicht in Übereinstimmung mit einem Plasmaabscheidungsver­ fahren, und
Glühen des resultierenden Wafers zur Stabilisierung der ersten und zweiten Targetmaterialschichten.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß es sich bei dem ersten Targetmaterial um Tantal oder Titan handelt.
9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß es sich bei dem zweiten Targetmaterial um Platin han­ delt.
10. Verfahren nach einem der Ansprüche 7 bis 9, dadurch gekenn­ zeichnet, daß der Schritt, die erste Targetmaterialschicht zu bilden, bei Normaltemperatur ausgeführt wird.
11. Verfahren nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, daß der Schritt, die zweite Targetmaterial­ schicht zu bilden, bei einer Temperatur ausgeführt wird, die von 350°C bis 450°C reicht.
DE19613669A 1995-04-07 1996-04-04 Verfahren zur Herstellung eines Halbleiterelements mit einer Platinschicht Expired - Fee Related DE19613669B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR95-8133 1995-04-07
KR1019950008133A KR100214267B1 (ko) 1995-04-07 1995-04-07 반도체 소자 제조방법

Publications (2)

Publication Number Publication Date
DE19613669A1 true DE19613669A1 (de) 1996-10-10
DE19613669B4 DE19613669B4 (de) 2004-10-21

Family

ID=19411754

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19613669A Expired - Fee Related DE19613669B4 (de) 1995-04-07 1996-04-04 Verfahren zur Herstellung eines Halbleiterelements mit einer Platinschicht

Country Status (6)

Country Link
US (1) US5985757A (de)
JP (1) JP2857366B2 (de)
KR (1) KR100214267B1 (de)
CN (1) CN1073279C (de)
DE (1) DE19613669B4 (de)
TW (1) TW304280B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0855738A2 (de) * 1997-01-15 1998-07-29 Tong Yang Cement Corporation Verfahren zur Ablagerung eines Platinfilms für eine Kondensatorelektrode

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989402A (en) * 1997-08-29 1999-11-23 Caliper Technologies Corp. Controller/detector interfaces for microfluidic systems
KR100252854B1 (ko) * 1997-12-26 2000-04-15 김영환 반도체 메모리 장치 및 그 제조방법
US6073577A (en) * 1998-06-30 2000-06-13 Lam Research Corporation Electrode for plasma processes and method for manufacture and use thereof
US6750110B1 (en) * 1998-07-23 2004-06-15 Micron Technology, Inc. Continuous good step coverage CVD platinum metal deposition
ES2280131T3 (es) 1998-12-02 2007-09-01 Adnexus Therapeutics, Inc. Fusiones de adn-proteina y utilizaciones de las mismas.
JP2004040059A (ja) 2002-07-08 2004-02-05 Fujitsu Ltd 半導体記憶装置の製造方法および半導体記憶装置
JP2004221467A (ja) 2003-01-17 2004-08-05 Fujitsu Ltd 半導体装置及びその製造方法
US20060171200A1 (en) 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
US7082052B2 (en) 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
JP4539844B2 (ja) * 2004-04-15 2010-09-08 セイコーエプソン株式会社 誘電体キャパシタおよびその製造方法ならびに半導体装置
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
KR102218587B1 (ko) * 2019-08-09 2021-02-22 순천대학교 산학협력단 반도체 발광소자의 제조 방법 및 반도체 발광소자

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0535736A1 (de) * 1991-10-01 1993-04-07 Koninklijke Philips Electronics N.V. Halbleiteranordnung
EP0609081A2 (de) * 1993-01-27 1994-08-03 Texas Instruments Incorporated Verbesserte elektrische Verbindungen zu dielektrischen Materialien

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4051010A (en) * 1975-12-18 1977-09-27 Western Electric Company, Inc. Sputtering apparatus
DE2909804A1 (de) * 1979-03-13 1980-09-18 Siemens Ag Verfahren zum herstellen duenner, dotierter metallschichten durch reaktives aufstaeuben
JPS59204234A (ja) * 1983-05-06 1984-11-19 Nec Corp 半導体装置の製造装置
JPS61214427A (ja) * 1985-03-19 1986-09-24 Nippon Gakki Seizo Kk 半導体装置の電極形成法
JPH0724012B2 (ja) * 1985-06-26 1995-03-15 富士通株式会社 印鑑登録装置
US4952904A (en) * 1988-12-23 1990-08-28 Honeywell Inc. Adhesion layer for platinum based sensors
US5688565A (en) * 1988-12-27 1997-11-18 Symetrix Corporation Misted deposition method of fabricating layered superlattice materials
JPH0393232A (ja) * 1989-09-05 1991-04-18 Nec Corp 半導体装置
JPH03114230A (ja) * 1989-09-27 1991-05-15 Nec Kansai Ltd 半導体装置の製造方法
IL96561A0 (en) * 1989-12-28 1991-09-16 Minnesota Mining & Mfg Amorphous silicon sensor
NL9000602A (nl) * 1990-03-16 1991-10-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum.
EP0553791A1 (de) * 1992-01-31 1993-08-04 Nec Corporation Kondensatorelektrode für DRAM und Verfahren zu ihrer Herstellung
JPH06200366A (ja) * 1993-01-05 1994-07-19 Mitsubishi Electric Corp 薄膜装置および薄膜装置の形成方法
US5335138A (en) * 1993-02-12 1994-08-02 Micron Semiconductor, Inc. High dielectric constant capacitor and method of manufacture
JP3412051B2 (ja) * 1993-05-14 2003-06-03 日本テキサス・インスツルメンツ株式会社 キャパシタ
JP2643833B2 (ja) * 1994-05-30 1997-08-20 日本電気株式会社 半導体記憶装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0535736A1 (de) * 1991-10-01 1993-04-07 Koninklijke Philips Electronics N.V. Halbleiteranordnung
EP0609081A2 (de) * 1993-01-27 1994-08-03 Texas Instruments Incorporated Verbesserte elektrische Verbindungen zu dielektrischen Materialien

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
3-114230 A.,E-1098,Aug. 8,1991,Vol.15,No.311 *
BING-YUE TSUI, MAO-CHIEH CHEN: Dielectric Degradation Of Pt/SiO¶2¶/Si Structures During Thermal Annealing. In: Solid-State Electronics, Vol.36, No.4, 1993, S.583-593 *
JP Patents Abstracts of Japan: 3- 93232 A.,E-1088,July 11,1991,Vol.15,No.273 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0855738A2 (de) * 1997-01-15 1998-07-29 Tong Yang Cement Corporation Verfahren zur Ablagerung eines Platinfilms für eine Kondensatorelektrode
EP0855738A3 (de) * 1997-01-15 1999-06-23 Tong Yang Cement Corporation Verfahren zur Ablagerung eines Platinfilms für eine Kondensatorelektrode

Also Published As

Publication number Publication date
US5985757A (en) 1999-11-16
DE19613669B4 (de) 2004-10-21
KR960039357A (ko) 1996-11-25
KR100214267B1 (ko) 1999-08-02
TW304280B (de) 1997-05-01
CN1073279C (zh) 2001-10-17
JP2857366B2 (ja) 1999-02-17
JPH08335679A (ja) 1996-12-17
CN1138744A (zh) 1996-12-25

Similar Documents

Publication Publication Date Title
DE69633367T2 (de) Verfahren zur Herstellung eines in einer Halbleitervorrichtung integrierten Kondensators
DE69730377T2 (de) Permanente Halbleiterspeicherzelle und deren Herstellungsverfahren
DE10046021B4 (de) Verfahren zur Herstellung von Kondensatoren auf Halbleitersubstraten in einer Einrichtung zur Bildung von Dünnfilmen
DE69632769T2 (de) Verfahren zum Fertigen eines ferroelektrischen Schichtelements und das ferroelektrische Schichtelement sowie das ferroelektrische Speicherelement, die mit Hilfe dieses Verfahrens gefertigt werden
DE69825384T2 (de) Amorphe dielektrische Materialen und Kondensatoren, die dieselben verwenden
DE19613669A1 (de) Verfahren zur Herstellung eines Halbleiterelements
EP1022768A2 (de) Spannungsfester Dünnschichtkondensator mit Interdigitalstruktur
DE60035311T2 (de) Ferroelektrische Struktur aus Bleigermanat mit mehrschichtiger Elektrode
JPH0855967A (ja) 強誘電体薄膜キャパシタの製造方法
DE19649670C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitervorrichtung und auf diese Weise hergestellter Kondensator
US5397446A (en) Method of forming a ferroelectric film
DE19608182C2 (de) Dielektrischer Dünnfilm und Kondensator mit diesem für Halbleitervorrichtung und deren Herstellungsverfahren
DE2300813A1 (de) Verfahren zum niederschlagen von stickstoffdotiertem beta-tantal sowie eine beta-tantal-duennschicht aufweisender artikel
DE69628129T2 (de) Dünne ferroelektrische Schicht, mit einer dünnen ferroelektrischen Schicht überdecktes Substrat, Anordnung mit einer Kondensatorstruktur und Verfahren zur Herstellung einer dünnen ferroelektrischen Schicht
EP1128428A2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2432503C3 (de) Elektrolumineszenzelement
DE3340584C2 (de)
DE19841402B4 (de) Verfahren zur Herstellung eines Kondensators eines Halbleiterbauelementes
DE2821539A1 (de) Verfahren zur herstellung von halbleiter-bauelementen
EP0859405A2 (de) Herstellverfahren für eine erhabene Kondensatorelektrode
DE3152307A1 (de) Use of metallic glasses for fabrication of structures with submicron dimensions
WO2000013224A1 (de) Mikroelektronische struktur, verfahren zu deren herstellung und deren verwendung in einer speicherzelle
DE2251275A1 (de) Verfahren zum abscheiden von glasschichten
DE10064068A1 (de) Verfahren zur Herstellung von Kondensatoren von Halbleitereinrichtungen
DE19549129C2 (de) Verfahren zur Ausbildung einer (100)-orientierten PLT Dünnschicht

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee