DE19841402B4 - Verfahren zur Herstellung eines Kondensators eines Halbleiterbauelementes - Google Patents
Verfahren zur Herstellung eines Kondensators eines Halbleiterbauelementes Download PDFInfo
- Publication number
- DE19841402B4 DE19841402B4 DE19841402A DE19841402A DE19841402B4 DE 19841402 B4 DE19841402 B4 DE 19841402B4 DE 19841402 A DE19841402 A DE 19841402A DE 19841402 A DE19841402 A DE 19841402A DE 19841402 B4 DE19841402 B4 DE 19841402B4
- Authority
- DE
- Germany
- Prior art keywords
- capacitor
- annealing
- post
- layer
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
Abstract
wobei
das Halbleitersubstrat während der Kondensatorherstellung mehrstufig nachgetempert wird, wobei ein erstes Nachtempern in einer inerten Atmosphäre bei einer ersten Temperatur nach Bildung der hoch dielektrischen Schicht (15) auf der Speicherelektrode (14) und ein zweites Nachtempern bei einer gegenüber der ersten niedrigeren zweiten Temperatur im Anschluß an das erste Nachtempern durchgeführt werden und die Plattenelektrode (17) nach dem zweiten Nachtempern gebildet wird.
Description
- Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Kondensators eines Halbleiterbauelementes nach dem Anspruch 1. Ein solcher Kondensator weist eine dielektrische Schicht hoher Dielektrizitätskonstanten auf, nachfolgend als hoch dielektrische Schicht bezeichnet.
- Mit wachsendem Integrationsgrad von Halbleiterbauelementen in Form dynamischer Speicher mit wahlfreiem Zugriff (DRAM) verringert sich in einem definierten Speicherzellengebiet die für einen Kondensator genutzte Fläche, was es schwierig macht, die zum Betrieb des Halbleiterbauelementes benötigte Kapazität zu erhalten, wenn eine übliche dielektrische Schicht, wie eine Oxidschicht oder eine Nitridschicht, verwendet wird. Um die Kapazität zu erhöhen, wurden Verfahren zur Bildung einer Speicherelektrode des Kondensators in einer dreidimensionalen Struktur vorgeschlagen. Selbst wenn jedoch eine solche dreidimensionale Speicherelektrode verwendet wird, ist es noch immer schwierig, die für ein hochintegriertes Halbleiterspeicherbauelement unter Verwendung einer herkömmlichen dielektrischen Schicht benötigte Kapazität zu erzielen.
- Um die obigen Schwierigkeiten zu bewältigen, wurde bereits ein Verfahren vorgeschlagen, das für den Kondensator des Halbleiterbauelementes von einer hoch dielektrischen Schicht Gebrauch macht, z.B. einer (Ba,Sr)TiO3-Schicht, auch BST-Schicht bezeichnet. Wenn die hoch dielektrische Schicht für den Kondensator verwendet wird, wird herkömmlich als Platten- und als Speicherelektrode jeweils eine Edelmetallelektrode eingesetzt, um eine hohe Kapazität durch Unterdrücken einer Reaktion der hoch dielektrischen Schicht mit dem Platten- und dem Speicherknoten während eines nachfolgenden Prozesses zu erhalten. Da die Edelmetallelektrode eine starke Reaktion mit Silicium zeigt, muß zwischen der Edelmetallelektrode und der hoch dielektrischen Schicht eine Barrierenschicht gebildet werden. Wenn jedoch die hoch dielektrische Schicht für das Halbleiterbauelement verwendet wird, kann die Barrierenschicht in einem nachfolgenden Prozeß oxidiert werden, so daß die Gefahr besteht, daß eine Elektrode kurzgeschlossen wird oder sich der Leckstrom erhöht.
- In der Offenlegungsschrift WO 94/10704 A1 ist ein Verfahren offenbart, bei dem als hoch dielektrische Kondensatorschicht vorzugsweise ein ferroelektrisches Material und/oder mehrlagiges Über gittermaterial verwendet und die so aufgebrachte dielektrische Schicht bei 800°C für 60 Minuten in Sauerstoff getempert wird, bevor eine zweite, obere Kondensatorelektrode gebildet wird. Vor dem Aufbringen der dielektrischen Kondensatorschicht und nach dem Bilden der zweiten Kondensatorelektrode sind weitere Schichtbildungsprozesse vorgesehen, die teilweise von Tempervorgängen begleitet sind, wobei auch mehrstufige Tempervorgänge angewendet werden, bei denen die Temperatur rampenförmig in vorgebbarer Weise erhöht und verringert wird. Das Tempern nach Bilden einer oberen Kondensatorelektrode ist z.B. auch in der Patentschrift
US 5,554,866 A zur Verbesserung der Kondensatoreigenschaften angegeben. Es ist zudem bekannt, eine dielektrische Kondensatorschicht nach deren Bildung in einer inerten Atmosphäre zu tempern, siehe z.B. die PatentschriftUS 5,189,503 A . - Der Erfindung liegt als technisches Problem die Bereitstellung eines Kondensatorherstellungsverfahrens der eingangs genannten Art zugrunde, mit dem sich ein Oxidieren einer Barrierenschicht verhindern und eine Verringerung des Leckstroms erreichen läßt, wenn für den Kondensator eine hoch dielektrische Schicht verwendet wird.
- Die Erfindung löst dieses Problem durch die Bereitstellung eines Verfahrens mit den Merkmalen des Anspruchs 1. Charakteristischerweise beinhaltet das Verfahren ein wenigstens zweistufiges Nachtempern, bei welchem das erste Nachtempern in inerter Atmosphäre bei einer höheren Temperatur und das zweite Nachtempern bei einer demgegenüber niedrigeren Temperatur durchgeführt wird. Dabei erfolgen das erste und das anschließende zweite Nachtempern nach der Bildung einer hoch dielektrischen Schicht, wobei danach eine Plattenelektrode und optional zusätzlich eine dielektrische Zwischenschicht aufgebracht werden. Mit dieser Vorgehensweise kann eine hohe Dielektrizitätskonstante der hoch dielektrischen Schicht erreicht und eine Oxidation einer Barrierenschicht unterdrückt werden, was wiederum den Leckstrom verringert.
- Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
- Vorteilhafte Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt und werden nachfolgend beschrieben. Hierbei zeigen:
-
1 bis4 Querschnittsansichten zur Veranschaulichung eines Beispiels des erfindungsgemäßen Verfahrens zur Herstellung eines Kondensators eines Halbleiterbauelementes, -
5 ein Flußdiagramm des Verfahrensbeispiels gemäß der1 bis4 , -
6 ein Diagramm zur Darstellung der Kapazität eines herkömmlich hergestellten Kondensators, -
7 ein Diagramm zur Darstellung der Kapazität eines erfindungsgemäß hergestellten Kondensators und -
8 ein Diagramm zur Darstellung der Leckstromcharakteristik eines erfindungsgemäß hergestellten Kondensators. - Die Querschnitte der
1 bis4 veranschaulichen ein erstes erfindungsgemäßes Verfahrensbeispiel zur Herstellung eines Kondensators eines Halbleiterbauelementes mit einer hoch dielektrischen Schicht.5 zeigt das zu diesem Verfahren gehörige Flußdiagramm. -
1 veranschaulicht einen ersten Schritt100 von5 , bei dem auf einem Halbleitersubstrat1 , z.B. einem Siliciumsubstrat, auf dem ein nicht gezeigter Transistor gebildet ist, eine erste dielektrische Zwischenschicht3 mit einem Kontaktloch2 gebildet wird. Das Kontaktloch2 ist so gebildet, daß es einen vorgegebenen Bereich des Halbleitersubstrats1 freilegt, z.B. einen Sourcebereich des Transistors. -
2 veranschaulicht einen nächsten Schritt105 gemäß5 , bei welchem ganzflächig auf das mit dem Kontaktloch2 versehene Halbleitersubstrat1 eine mit Störstellen, wie Phosphor, dotierte Polysiliciumschicht aufgebracht und dann die resultierende Struktur, welche die aufgebrachte Polysiliciumschicht beinhaltet, chemisch-mechanisch poliert wird, um in dem Kontaktloch2 eine vergrabene Schicht5 zu erzeugen. Dann wird ganzflächig auf dem mit der vergrabenen Schicht5 und der ersten dielektrischen Zwischenschicht3 versehenen Substrat eine Metallschicht, z.B. aus Titan, aufgebracht, wonach die mit dem abgeschiedenen Titan versehene, resultierende Struktur getempert und geätzt wird, um auf diese Weise selektiv ein Metallsilicid7 auf der vergrabene Schicht5 zu erzeugen. Dadurch werden im Kontaktloch2 Stifte aus der vergrabenen Schicht5 und dem Metallsilicid7 gebildet. -
3 veranschaulicht einen Schritt110 von5 , bei welchem ganzflächig auf dem mit den Stiften versehenen Halbleitersubstrat1 eine Barrierenschicht9 erzeugt wird. Die Barrierenschicht9 verhindert, daß das Silicium der Stifte mit einer zu bildenden, ersten leitfähigen Schicht11 für eine Speicherelektrode reagiert. Die Barrierenschicht9 wird aus Ti, TiN, TiAlN, TiSiN, TaN, TaAlN oder TaSiN gebildet. Dann wird auf der Barrierenschicht9 die erste leitfähige Schicht11 für eine Speicherelektrode eines Kondensators des Halbleiterbauelementes aufgebracht. Die erste leitfähige Schicht11 wird aus Pt, Ru, Ir, IrO2, RuO2, einem leitfähigen Material mit einer Perovskit-Struktur, wie SrRuO3, CaSrRuO3, BaSrRuO3, einer Pt-haltigen Legierung, einer Ru-haltigen Legierung oder einer Ir-haltigen Legierung gebildet. Dies beruht auf der Tatsache, daß das obige, nicht-oxidative Metall ein inertes Material ist, das verhindert, daß die erste leitfähige Schicht11 oxidiert wird, wenn bei hoher Temperatur eine hoch dielektrische Schicht erzeugt wird. Anschließend wird auf der ersten leitfähigen Schicht11 für die Speicherelektrode eine Maskenstruktur13 aus einer Oxidschicht erzeugt. -
4 veranschaulicht einen Schritt115 von5 , bei welchem die erste leitfähige Schicht11 und die Barrierenschicht9 unter Verwendung der Maskenstruktur13 als Maske plasmageätzt werden, um dadurch eine Barrierenschichtstruktur9a und eine erste leitfähige Schichtstruktur11a zu erzeugen. Auf diese Weise entsteht aus der Barrierenschichtstruktur9a und der ersten leitfähigen Schichtstruktur11a eine Speicherelektrode14 des Kondensators. Gemäß einem anschließenden Schritt120 von5 wird die Maskenstruktur13 anschließend entfernt und dann ganzflächig auf dem mit der Speicherelektrode versehenen Halbleitersubstrat1 eine hoch dielektrische Schicht15 durch Sputtern bei 400°C bis 510°C bis zu einer Dicke zwischen 40 nm und 50 nm gebildet. Die hoch dielektrische Schicht15 wird aus einem dielektrischen Material mit einer Perovskit-Struktur hergestellt, wie (Sr,Ti)O3, (Ba,Sr)TiO3, Pb(Zr,Ti)O3 oder (Pb,La)(ZrTi)O3. - Danach wird in einem Schritt
125 von5 das mit der hoch dielektrischen Schicht15 versehene Halbleitersubstrat nachgetempert, um eine hohe Kapazität und einen niedrigen Leckstrom für den Kondensator zu erhalten. Genauer wird hierbei das mit der hoch dielektrischen Schicht15 versehene Halbleitersubstrat1 zuerst bei einer ersten Temperatur von beispielsweise zwischen 600°C und 900°C nachgetempert. Dieses primäre Nachtempern bei der ersten Temperatur wird in einer inerten Atmosphäre, z.B. in einer Stickstoffatmosphäre mit 100 ppm Sauerstoff oder weniger, in einem Ofen oder einer Apparatur für schnelles thermisches Ausheilen im Vakuum durchgeführt. Das primär nachgetemperte Halbleitersubstrat1 wird dann erneut nachgetempert, und zwar in einer Sauerstoffatmosphäre bei einer gegenüber der ersten Temperatur geringeren zweiten Temperatur von beispielsweise 100°C bis 600°C. Dieser sekundäre Nachtempervorgang bei der zweiten Temperatur wird ebenfalls in einem Ofen oder einer Apparatur für schnelles thermisches Ausheilen im Vakuum durchgeführt. Dabei werden die Nachtempervorgänge bei der ersten und der zweiten Temperatur separat oder in-situ durchgeführt. Das im vorliegenden Beispiel in zwei Schritten bei zwei Temperaturen durchgeführte Nachtempern kann auch in mehr als zwei Schritten bei drei oder mehr Temperaturen ausgeführt werden, wobei von den drei Temperaturen die zweite kleiner als die erste und die dritte kleiner als die zweite Temperatur ist. - Daraufhin wird auf der hoch dielektrischen Schicht
15 gemäß Schritt130 von5 eine zweite leitfähige Schicht17 für eine Plattenelektrode aufgebracht, um dadurch einen Kondensator zu vervollständigen. Die zweite leitfähige Schicht17 für die Plattenelektrode wird aus Pt, Ru, Ir, IrO2, RuO2, einem leitfähigen Material mit einer Perovskit-Struktur, wie SrRuO3, CaSrRuO3, BaSrRuO3, einer Pt-haltigen Legierung, einer Ru-haltigen Legierung oder einer Ir-haltigen Legierung gebildet. Anschließend wird ganzflächig auf dem mit der Plattenelektrode17 versehenen Halbleitersubstrat1 gemäß Schritt135 von5 eine zweite dielektrische Zwischenschicht19 erzeugt. Als nächstes werden nachfolgende Prozesse in derselben Weise wie in einem typischen herkömmlichen Verfahren zur Herstellung eines Halbleiterbauelementes ausgeführt. - Nachfolgend wird auf die Kapazität und den Leckstrom eines erfindungsgemäß hergestellten Kondensators für ein Halbleiterbauelement näher eingegangen.
-
6 zeigt graphisch die Kapazität eines unter Verwendung eines herkömmlichen Temperverfahrens hergestellten Kondensators eines Halbleiterbauelementes. Genauer zeigt6 die Kapazität pro Zelle des Kondensators mit einer hoch dielektrischen BST-Schicht, abgeschieden bei 400°C in einer Dicke von 40 nm. Das Bezugszeichen a stellt hierbei die Kapazität nach Bildung eines Kondensators gemäß Schritt130 von5 ohne den Schritt125 des vorherigen mehrstufigen Nachtemperns dar, während das Bezugszeichen b die Kapazität nach dem Nachtempern in einem Ofen bei 550°C in einer Sauerstoffatmosphäre und das Bezugszeichen c die Kapazität nach dem Nachtempern in einem Ofen bei 650°C in einer Sauerstoffatmosphäre repräsentieren. - Ersichtlich beträgt die Kapazität a des Kondensators nach Bildung desselben ungefähr 5fF/Zelle, während die Kapazität b nach dem Nachtempern in Sauerstoffatmosphäre auf 16,5fF/Zelle anwächst. Die Kapazität c nach dem Nachtempern in der Sauerstoffatmosphäre bei 650°C beträgt hingegen 1fF/Zelle oder weniger. Ursache hierfür ist eine Oxidation der Barrierenschicht, so daß die Eigenschaften eines Kondensators mit hoch dielektrischer Schicht nicht erreicht werden.
- Aus diesem Ergebnis folgt, daß das Nachtempern bei einer Temperatur, bei der die Barrierenschicht nicht oxidiert wird, die Kapazität auf ein gewisses Maß erhöht, sich jedoch die Kapazität bei Überschreiten einer Temperatur, bei welcher die Barrierenschicht oxidiert wird, aufgrund der Oxidation der Barrierenschicht verringert wird. Um daher die hoch dielektrische Schicht für den Kondensator zu verwenden, ist ein Tempern bei einer hohen Temperatur bei gleichzeitigem Unterdrücken der Oxidation der Barrierenschicht erforderlich.
-
7 zeigt graphisch die Kapazität eines erfindungsgemäß hergestellten Kondensators eines Halbleiterbauelementes. Genauer zeigt7 die Kapazität pro Zelle des Kondensators mit einer hoch dielektrischen BST-Schicht, abgeschieden bei 450°C in einer Dicke von 40 nm. Hierbei repräsentiert das Bezugszeichen a die Kapazität nach Bildung des Kondensators, während das Bezugszeichen b die Kapazität nach einem Nachtempern in einem Ofen bei 700°C in einer Stickstoffatmosphäre mit 100 ppm Sauerstoff oder weniger und das Bezugszeichen c die Kapazität nach einem ersten Nachtempern in einem Ofen bei 700°C in einer Stickstoffatmosphäre und einem anschließenden zweiten Nachtempern in einem Ofen bei 400°C mit sauerstoffhaltiger Atmosphäre repräsentieren. - Die Depositionstemperatur der BST-Schicht von
7 ist höher als diejenige des Kondensators von6 , so daß die Kapazität a nach Bilden des Kondensators mit 7,5fF/Zelle höher ist als diejenige von6 . Die Kapazität b des Kondensators nach dem Nachtempern in sauerstofffreier Stickstoffatmosphäre beträgt 21fF/Zelle. Wie oben erläutert, muß das Nachtempern in einer Atmosphäre durchgeführt werden, in welcher die Barrierenschicht nicht oxidiert wird, um in einem entsprechenden Herstellungsprozeß eine hohe Kapazität zu erhalten, wenn die BST-Schicht in dem Kondensator verwendet wird. - Wenn der Kondensator bei einer hohen Temperatur entsprechend dem Bezugszeichen b nachgetempert wird, erhöht sich die Kapazität, jedoch erhöht sich auch der Leckstrom, wie in
8 gezeigt, so daß keine zuverlässige Kapazität erhalten werden kann. Das Anwachsen des Leckstroms wird durch mechanische Spannungsfehlanpassung aufgrund einer mechanischen Spannungsänderung zwischen der BST-Schicht und der Platten- und Speicherelektroden während des Temperns bei einer hohen Temperatur verursacht. Um daher das Problem der mechanischen Spannungsfehlanpassung zu beseitigen, wurden mehrstufige Tempervorgänge durchgeführt, d.h. ein erstes Tempern bei einer hohen Temperatur in einer Stickstoffatmosphäre, gefolgt von einem zweiten Tempern bei einer niedrigen Temperatur. Wie durch das Bezugszeichen c repräsentiert, wurde das erste Nachtempern in einer Stickstoffatmosphäre bei 700°C durchgeführt, wonach das zweite Nachtempern in einer Sauerstoffatmosphäre bei 400°C ausgeführt wurde. Die Kapazität c des Kondensators nach diesem mehrstufigen Tempern ist mit 21fF/Zelle vergleichbar mit der Kapazität b. Aus diesem Ergebnis folgt, daß die Kapazität des Kondensators durch das mehrstufige Tempern nicht verändert wird. Außerdem wurde nach dem mehrstufigen Tempern der Leckstrom um 5 bis 6 Größenordnungen reduziert, bezogen auf 1 V, wie in7 dargestellt. -
8 zeigt graphisch den Leckstrom eines erfindungemäß hergestellten Kondensators eines Halbleiterbauelementes nach dem Nachtempern. Dabei repräsentieren das Bezugszeichen a die Kapazität nach einem Nachtempern bei 700°C und das Bezugszeichen b die Kapazität nach einem ersten Nachtempern in einem Ofen bei 700°C in einer Stickstoffatmosphäre, gefolgt von einem zweiten Nachtempern in einem Ofen mit Sauerstoff bei 400°C. Der Leckstrom nach dem Nachtempern, wie durch die Kurve b gezeigt, verringert sich um 5 bis 6 Größenordnungen auf der Basis von 1 V, verglichen mit der Kapazität a, wie sie durch alleiniges Nachtempern in einer Stickstoffatmosphäre bei einer hohen Temperatur erhalten wird. - Beim erfindungsgemäßen Verfahren zur Herstellung eines Kondensators eines Halbleiterbauelementes wird somit ein mehrstufiges Nachtempern ausgeführt, bei dem ein erstes Nachtempern in einer inerten Atmosphäre bei einer hohen Temperatur nach dem Abscheiden einer hoch dielektrischen Schicht und ein zweites Nachtempern bei einer niedrigen Temperatur durchgeführt werden. Die Dielektrizitätskonstante der hoch dielektrischen Schicht wird erhöht, und die Oxidation einer Barrierenschicht wird unterdrückt, was den Leckstrom verringert.
Claims (7)
- Verfahren zur Herstellung eines Kondensators eines Halbleiterbauelementes, bei dem nacheinander eine Speicherelektrode (
14 ), eine hoch dielektrische Schicht (15 ), eine Plattenelektrode (17 ) und optional eine dielektrische Zwischenschicht (19 ) auf einem Halbleitersubstrat (1 ) gebildet werden, wobei das Halbleitersubstrat während der Kondensatorherstellung mehrstufig nachgetempert wird, wobei ein erstes Nachtempern in einer inerten Atmosphäre bei einer ersten Temperatur nach Bildung der hoch dielektrischen Schicht (15 ) auf der Speicherelektrode (14 ) und ein zweites Nachtempern bei einer gegenüber der ersten niedrigeren zweiten Temperatur im Anschluß an das erste Nachtempern durchgeführt werden und die Plattenelektrode (17 ) nach dem zweiten Nachtempern gebildet wird. - Verfahren nach Anspruch 1, wobei die hoch dielektrische Schicht aus (Sr,Ti)O3, (Ba,Sr)TiO3, Pb(Zr,Ti)O3, oder (Pb,La)(ZrTi)O3 gebildet wird.
- Verfahren nach Anspruch 1 oder 2, wobei die Plattenelektrode (
17 ) und die Speicherelektrode (14 ) durch Pt, Ru, Ir, IrO2, RuO2, SrRuO3, CaSrRuO3, BaSrRuO3, einer Pt-haltigen Legierung, einer Ru-haltigen Legierung oder einer Ir-haltigen Legierung gebildet werden. - Verfahren nach einem der Ansprüche 1 bis 3, wobei die erste Temperatur beim ersten Nachtempern zwischen 600°C und 900°C liegt.
- Verfahren nach einem der Ansprüche 1 bis 4, wobei die zweite Temperatur für das zweite Nachtempern bei 100°C bis 600°C liegt.
- Verfahren nach einem der Ansprüche 1 bis 5, wobei die Nachtempervorgänge bei der ersten und der zweiten Temperatur separat oder in-situ durchgeführt werden.
- Verfahren nach einem der Ansprüche 1 bis 6, wobei die Nachtempervorgänge bei der ersten und der zweiten Temperatur in einem Ofen oder einer Apparatur für schnelles thermisches Ausheilen im Vakuum durchgeführt werden.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR98-10584 | 1998-03-26 | ||
KR1019980010584A KR100284737B1 (ko) | 1998-03-26 | 1998-03-26 | 고유전율의유전막을갖는반도체장치의커패시터제조방법 |
DE19861440 | 1998-09-10 | ||
DE19861441 | 1998-09-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19841402A1 DE19841402A1 (de) | 1999-09-30 |
DE19841402B4 true DE19841402B4 (de) | 2007-12-06 |
Family
ID=19535450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19841402A Expired - Fee Related DE19841402B4 (de) | 1998-03-26 | 1998-09-10 | Verfahren zur Herstellung eines Kondensators eines Halbleiterbauelementes |
Country Status (7)
Country | Link |
---|---|
US (1) | US6828190B2 (de) |
JP (1) | JP4925494B2 (de) |
KR (1) | KR100284737B1 (de) |
CN (1) | CN1159763C (de) |
DE (1) | DE19841402B4 (de) |
GB (1) | GB2335790B (de) |
TW (1) | TW408449B (de) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3317295B2 (ja) | 1999-12-16 | 2002-08-26 | 日本電気株式会社 | 容量素子の製造方法 |
KR100349693B1 (ko) * | 1999-12-28 | 2002-08-22 | 주식회사 하이닉스반도체 | 강유전체 캐패시터의 형성 방법 |
JP2001217403A (ja) * | 2000-02-04 | 2001-08-10 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
KR100360413B1 (ko) * | 2000-12-19 | 2002-11-13 | 삼성전자 주식회사 | 2단계 열처리에 의한 반도체 메모리 소자의 커패시터 제조방법 |
DE10132430B4 (de) * | 2001-07-04 | 2010-02-18 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Bildung einer dünnen Oxidschicht mit einer verbesserten Zuverlässigkeit auf einer Halbleiteroberfläche |
US6794238B2 (en) * | 2001-11-07 | 2004-09-21 | Micron Technology, Inc. | Process for forming metallized contacts to periphery transistors |
KR100798788B1 (ko) * | 2001-12-14 | 2008-01-29 | 주식회사 하이닉스반도체 | 반도체 소자의 루테늄 전하저장전극 형성 방법 |
EP1516355A2 (de) * | 2002-05-28 | 2005-03-23 | Kabushiki Kaisha Toshiba | Ferroelektrischer kondensator und dessen herstellungsverfahren |
KR100450681B1 (ko) * | 2002-08-16 | 2004-10-02 | 삼성전자주식회사 | 반도체 메모리 소자의 커패시터 및 그 제조 방법 |
US6800530B2 (en) * | 2003-01-14 | 2004-10-05 | International Business Machines Corporation | Triple layer hard mask for gate patterning to fabricate scaled CMOS transistors |
KR100601959B1 (ko) | 2004-07-28 | 2006-07-14 | 삼성전자주식회사 | Ir-Ru 합금 전극 및 이를 하부 전극으로 사용한강유전체 캐패시터 |
CN109192653B (zh) * | 2018-08-16 | 2020-12-22 | 华南师范大学 | 一种高介电氧化镧薄膜及其制备方法和应用 |
KR102314131B1 (ko) * | 2020-01-16 | 2021-10-18 | 한양대학교 산학협력단 | 강유전체 커패시터 소자 및 그 제조 방법 |
KR20220164862A (ko) | 2021-06-04 | 2022-12-14 | 한양대학교 산학협력단 | 강유전체 박막을 포함하는 3차원 반도체 메모리 장치 및 이의 제조 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5189503A (en) * | 1988-03-04 | 1993-02-23 | Kabushiki Kaisha Toshiba | High dielectric capacitor having low current leakage |
WO1994010704A1 (en) * | 1992-10-23 | 1994-05-11 | Symetrix Corporation | Integrated circuit with layered superlattice material and method of fabricating same |
US5554866A (en) * | 1994-08-01 | 1996-09-10 | Texas Instruments Incorporated | Pre-oxidizing high-dielectric-constant material electrodes |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5434102A (en) * | 1991-02-25 | 1995-07-18 | Symetrix Corporation | Process for fabricating layered superlattice materials and making electronic devices including same |
US5614018A (en) | 1991-12-13 | 1997-03-25 | Symetrix Corporation | Integrated circuit capacitors and process for making the same |
JP3219856B2 (ja) * | 1992-07-17 | 2001-10-15 | 株式会社東芝 | 半導体装置の製造方法 |
JP3407204B2 (ja) * | 1992-07-23 | 2003-05-19 | オリンパス光学工業株式会社 | 強誘電体集積回路及びその製造方法 |
JP3141553B2 (ja) * | 1992-08-06 | 2001-03-05 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2845727B2 (ja) * | 1993-08-05 | 1999-01-13 | 松下電子工業株式会社 | 半導体装置の製造方法 |
JPH0982915A (ja) * | 1995-09-18 | 1997-03-28 | Toshiba Corp | 半導体装置の製造方法 |
KR0165484B1 (ko) | 1995-11-28 | 1999-02-01 | 김광호 | 탄탈륨산화막 증착 형성방법 및 그 장치 |
KR100189982B1 (ko) * | 1995-11-29 | 1999-06-01 | 윤종용 | 고유전체 캐패시터의 제조방법 |
JPH09232536A (ja) * | 1996-02-27 | 1997-09-05 | Nec Corp | 半導体記憶装置の製造方法 |
US5721171A (en) * | 1996-02-29 | 1998-02-24 | Micron Technology, Inc. | Method for forming controllable surface enhanced three dimensional objects |
US5716875A (en) * | 1996-03-01 | 1998-02-10 | Motorola, Inc. | Method for making a ferroelectric device |
JPH09321237A (ja) * | 1996-05-28 | 1997-12-12 | Toshiba Corp | 強誘電体膜を有する不揮発性半導体記憶装置及び強誘電体膜を有するキャパシタ及びその製造方法 |
US6025205A (en) * | 1997-01-07 | 2000-02-15 | Tong Yang Cement Corporation | Apparatus and methods of forming preferred orientation-controlled platinum films using nitrogen |
JP3543916B2 (ja) * | 1997-12-24 | 2004-07-21 | シャープ株式会社 | 強誘電体キャパシタの形成方法及び不揮発性半導体記憶素子の製造方法 |
JP3225913B2 (ja) * | 1998-01-28 | 2001-11-05 | 日本電気株式会社 | 半導体装置の製造方法 |
US6162744A (en) * | 1998-02-28 | 2000-12-19 | Micron Technology, Inc. | Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers |
-
1998
- 1998-03-26 KR KR1019980010584A patent/KR100284737B1/ko not_active IP Right Cessation
- 1998-08-20 GB GB9818206A patent/GB2335790B/en not_active Expired - Fee Related
- 1998-08-28 CN CNB981185118A patent/CN1159763C/zh not_active Expired - Fee Related
- 1998-09-01 TW TW087114458A patent/TW408449B/zh not_active IP Right Cessation
- 1998-09-10 DE DE19841402A patent/DE19841402B4/de not_active Expired - Fee Related
- 1998-10-06 JP JP28397398A patent/JP4925494B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-26 US US09/276,803 patent/US6828190B2/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5189503A (en) * | 1988-03-04 | 1993-02-23 | Kabushiki Kaisha Toshiba | High dielectric capacitor having low current leakage |
WO1994010704A1 (en) * | 1992-10-23 | 1994-05-11 | Symetrix Corporation | Integrated circuit with layered superlattice material and method of fabricating same |
US5554866A (en) * | 1994-08-01 | 1996-09-10 | Texas Instruments Incorporated | Pre-oxidizing high-dielectric-constant material electrodes |
Also Published As
Publication number | Publication date |
---|---|
CN1159763C (zh) | 2004-07-28 |
KR19990075997A (ko) | 1999-10-15 |
CN1230784A (zh) | 1999-10-06 |
JP4925494B2 (ja) | 2012-04-25 |
TW408449B (en) | 2000-10-11 |
GB2335790A (en) | 1999-09-29 |
JPH11297964A (ja) | 1999-10-29 |
US20020177273A1 (en) | 2002-11-28 |
KR100284737B1 (ko) | 2001-03-15 |
US6828190B2 (en) | 2004-12-07 |
GB2335790B (en) | 2003-02-05 |
DE19841402A1 (de) | 1999-09-30 |
GB9818206D0 (en) | 1998-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19630310C2 (de) | Halbleitervorrichtung mit einem Kondensator und Verfahren zu deren Herstellung | |
DE10226381B4 (de) | Verfahren zur herstellung einer halbleiter-vorrichtung mit einem dünnfilm-kondensator | |
DE19926711B4 (de) | Verfahren zur Herstellung eines ferroelektrischen Speicherbauelements | |
DE60224379T2 (de) | Methode, eine dielektrische Schicht abzuscheiden | |
DE3841588C2 (de) | ||
DE69635953T2 (de) | VERFAHREN ZUR HERSTELLUNG EINER Ta205 DIELEKTRISCHEN SCHICHT | |
DE60023573T2 (de) | Verfahren zur Herstellung eines Kondensators mit Tantalpentoxid in einem integrierten Schaltkreis | |
DE19841402B4 (de) | Verfahren zur Herstellung eines Kondensators eines Halbleiterbauelementes | |
DE19649670C2 (de) | Verfahren zur Herstellung eines Kondensators einer Halbleitervorrichtung und auf diese Weise hergestellter Kondensator | |
DE3625860A1 (de) | Halbleitervorrichtung mit einem kontakt und vorrichtung zur herstellung derselben | |
EP0867926A1 (de) | Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall | |
DE10032210B4 (de) | Kondensator für Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung | |
EP0859405A2 (de) | Herstellverfahren für eine erhabene Kondensatorelektrode | |
DE19950540B4 (de) | Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur | |
DE10256713B4 (de) | Verfahren zur Herstellung eines Speicherungsknotenpunktes eines gestapelten Kondensators | |
DE19640241C1 (de) | Herstellverfahren für eine hoch-epsilon-dielektrische oder ferroelektrische Schicht und Verwendung des Verfahrens | |
DE19620185A1 (de) | Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung | |
WO2000013224A1 (de) | Mikroelektronische struktur, verfahren zu deren herstellung und deren verwendung in einer speicherzelle | |
EP1113488A2 (de) | Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht | |
DE19959711A1 (de) | Verfahren zur Herstellung einer strukturierten Metallschicht | |
DE19743268C2 (de) | Kondensator mit einer Barriereschicht aus einem Übergangsmetall-Phosphid, -Arsenid oder -Sulfid, Herstellungsverfahren für einen solchen Kondensator sowie Halbleiterspeicheranordnung mit einem solchen Kondensator | |
EP0887844A2 (de) | Verfahren zum Herstellen einer Barrierenschicht auf einem Kontaktplug | |
DE10009762B4 (de) | Herstellungsverfahren für einen Speicherkondensator mit einem Dielektrikum auf der Basis von Strontium-Wismut-Tantalat | |
EP0931335B1 (de) | MEHRSCHICHTELEKTRODEN BESTEHEND AUS Pt UND EINEM UNEDLEN METALL FÜR SPEICHERKONDENSATOREN | |
DE10131490B4 (de) | Verfahren zum Herstellen einer Halbleiterspeichereinrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8128 | New person/name/address of the agent |
Representative=s name: PATENTANWAELTE RUFF, WILHELM, BEIER, DAUSTER & PAR |
|
8110 | Request for examination paragraph 44 | ||
8172 | Supplementary division/partition in: |
Ref document number: 19861441 Country of ref document: DE Kind code of ref document: P Ref document number: 19861440 Country of ref document: DE Kind code of ref document: P |
|
Q171 | Divided out to: |
Ref document number: 19861440 Country of ref document: DE Kind code of ref document: P Ref document number: 19861441 Country of ref document: DE Kind code of ref document: P |
|
AH | Division in |
Ref document number: 19861440 Country of ref document: DE Kind code of ref document: P Ref document number: 19861441 Country of ref document: DE Kind code of ref document: P |
|
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |