DE60224379T2 - Methode, eine dielektrische Schicht abzuscheiden - Google Patents

Methode, eine dielektrische Schicht abzuscheiden Download PDF

Info

Publication number
DE60224379T2
DE60224379T2 DE60224379T DE60224379T DE60224379T2 DE 60224379 T2 DE60224379 T2 DE 60224379T2 DE 60224379 T DE60224379 T DE 60224379T DE 60224379 T DE60224379 T DE 60224379T DE 60224379 T2 DE60224379 T2 DE 60224379T2
Authority
DE
Germany
Prior art keywords
dielectric layer
layer
dielectric
oxidation barrier
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60224379T
Other languages
English (en)
Other versions
DE60224379D1 (de
Inventor
Jung-hyun Suwon-city Lee
Young-jin Bupyeong-gu Cho
Yo-sep Dongjak-gu Min
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of DE60224379D1 publication Critical patent/DE60224379D1/de
Publication of DE60224379T2 publication Critical patent/DE60224379T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Abscheiden einer dielektrischen Schicht, und insbesondere ein Verfahren zum Abscheiden einer dielektrischen Schicht unter Verwendung einer Barriereschicht, die die Oxidation und Diffusion einer unteren Elektrode verhindert.
  • Eine dielektrische Schicht mit einer hohen Dielektrizitätskonstante wird als Pufferschicht zum Ausbilden eines großen Galliumarsenid(GaAs)-Substrats, eines Kondensators und einer Gateisolierschicht in einem Speicherbauelement verwendet. Insbesondere wird die dielektrische Schicht hauptsächlich in einem Kondensator in einem Speicher, wie einem dynamischen Direktzugriffspeicher (DRAM, dynamic random access memory) verwendet. Da hier der Speicher hoch integriert ist, ist ein Kondensator mit hoher Kapazität erforderlich, so dass Halbleiteranordnungen in einem begrenzten Bereich ausgebildet werden können.
  • Ein Kondensator ist aus Leitern gebildet, die einander zugewandt sind und mit einer dielektrischen Schicht dazwischen, um eine Kapazität auf einem bestimmten Niveau zu erreichen. Die Kapazität eines Kondensators ist direkt proportional zur wirksamen Fläche und der Dielektrizitätskonstante einer dielektrischen Schicht und umgekehrt proportional zur Dicke der dielektrischen Schicht. Wenn daher ein Kondensator unter Verwendung eines Materials mit einer hohen Dielektrizitätskonstante gebildet wird, während die Dicke des Kondensators verringert und die wirksame Fläche erhöht wird, nimmt die Kapazität zu. Um die wirksame Fläche eines Kondensators in einem Speicherbauelement, wie einem DRAM zu erhöhen, wird die wirksame Fläche einer dielektrischen Schicht, die auf einer unteren Elektrode abgeschieden wird, erhöht, indem die untere Elektrode vertikal ausgebildet wird, so dass sie eine geringere Breite und eine größere Höhe aufweist.
  • WO 02/31875 A2 offenbart die Herstellung eines dielektrischen Nanolaminatstapels, der dielektrische Schichten aus Material mit hohem k und Oxidation verhindernden Zwischenschichten aus Al2O3 umfasst, die zwischen die dielektrischen Schichten eingesetzt sind.
  • 1 ist ein Transmissionselektronenmikroskop(TEM)-Aufnahme, die eine durch Abscheiden einer dielektrischen Schicht aus Strontiumtitanat (STO, SrTiO3) auf einem Siliciumsubstrat (Si) gebildete Mehrfachschicht darstellt. Im Falle der Abscheidung einer dielektrischen STO-Schicht auf dem Si-Substrat wie in 1 gezeigt, ist es wahrscheinlich, dass das Si-Substrat durch in einem Oxidschichtabscheidungsprozess eingeführten Sauerstoff oxidiert wird, so dass eine dielektrische Siliciumdioxidschicht (SiO2) auf dem Si-Substrat gebildet wird. Außerdem verursacht amorphes SiO2 Unordnung in einer Gitteranordnung einer ursprünglichen dielektrischen STO-Schicht. Darüber hinaus diffundiert ein Teil des Si-Substrats in einem anschließenden thermischen Prozess in die dielektrische STO-Schicht, so dass die kristalline dielektrische STO-Schicht aufgebrochen wird.
  • Mit Bezug zu 1 ist ein Kondensator, in dem die dielektrische SiO2-Schicht und die dielektrische STO-Schicht auf dem Si-Substrat sequentiell angeordnet sind, in einer Struktur ausgebildet, in der ein aus der dielektrischen STO-Schicht gebildete Kondensator und der aus der dielektrischen SiO2-Schicht gebildete Kondensator sequentiell verbunden sind. Deshalb ist die Kapazität des Kondensators verringert und die elektrischen Eigenschaften des Kondensators sind beeinträchtigt.
  • Um die oben genannten Probleme zu lösen, wurde ein Verfahren zum Abscheiden einer dielektrischen Schicht nach Ausbilden einer Metallelektrode, wie Ruthenium (Ru) oder Titannitrid (TiN), auf einem Si-Substrat entwickelt. 2 ist ein Schaubild, das die Beziehung zwischen dem Verhältnis von Sauerstoff zum Metallgehalt (O2/(Ti + Al + Ru + N)) und den Aktvitäten jedes Metalls in dem Fall darstellt, in dem eine dielektrische STO-Schicht abgeschieden wird, nachdem TiN- und Ru-Metallelektroden auf einem Si-Substrat abgeschieden wurden.
  • Mit Bezug zu 2 ist die Aktivität von Ru in einer Oxidationsatmosphäre zum Abscheiden einer dielektrischen Schicht hoch, so dass es wahrscheinlich ist, dass Ru in Rutheniumoxid (RuO2) umgewandelt wird, so dass ein thermischer Prozess bei Hochtemperatur bei Ru nicht durchgeführt werden kann. Außerdem wird zwischen Si und Ru befindliches TiN gemäß der folgenden chemischen Formel 1 in Titanoxid (TiO2) umgewandelt und die Aktivität von TiN fällt plötzlich ab. Auf diese Weise ist es wahrscheinlich, dass TiN zerfällt, so dass es schwierig ist, unter Verwendung von TiN einen Kondensator vertikal herzustellen, der eine Dicke von weniger als 70 nm aufweist.
  • [Chemische Formel 1]
    • 2TiN + 2O2 → 2TiO2 + N2
  • Außerdem speichert ein in einem Speicherbauelement, wie einem DRAM, ausgebildeter Kondensator eine geringe Anzahl an Ladungen, so dass selbst bei einem schwachen Leckstrom Informationsverlust auftritt. Deshalb ist ein Verfahren zum Abscheiden einer dielektrischen Schicht und Verhinderung eines solchen Leckstroms erforderlich.
  • Zum Lösen der obigen und ähnlicher Probleme ist es Aufgabe der vorliegenden Erfindung, ein Verfahren zum Abscheiden einer dielektrischen Schicht mit einer hohen Dielektrizitätskonstante und einem geringen Leckstrom zur Verfügung zu stellen, so dass die Bildung einer Schicht mit niedriger Dielektrizität zwischen einer Siliciumschicht und einer dielektrischen Schicht verhindert wird.
  • Zur Lösung der Aufgabe der vorliegenden Erfindung wird ein Verfahren zum Abscheiden einer dielektrischen Schicht mit einer Mehrschichtstruktur auf einem Substrat zur Verfügung gestellt, das umfasst:
    Ausbilden einer Oxidationsbarriereschicht (10) auf einer Substratoberfläche (11);
    Ausbilden einer Mehrzahl von dielektrischen Schichten (13) auf der Oxidationsbarriereschicht (10),
    wobei eine einer Mehrzahl von zusätzlichen Oxidationsbarriereschichten (10) zwischen jeder dielektrischen Schicht und einer angrenzenden Schicht (13, 15, 17) angeordnet wird; und
    die Oxidationsbarriereschicht (10) aus einem Metalloxid ausgewählt aus Metalloxiden der Gruppe 4 und 5 gebildet wird und die dielektrische Schicht aus Strontiumtitanat (STO), Bariumtitanat (BTO), Bariumstrontiumtitanat (BST), Bleilanthantitanat (PLT), Bleitantalzirconium (PLZ) oder Strontiumbismuttantalit (SBT) gebildet wird.
  • Hier wird die Oxidationsbarriereschicht allgemein aus einem Metalloxid, wie einem ausgewählt aus Metalloxidschichten der Gruppe 4 und 5 gebildet, insbesondere wird die Metalloxidschicht ausgewählt aus Tantaloxid (TaO), Titanoxid (TiO2), Hafniumoxid (HfO2) und Zirconiumoxid (ZrO2).
  • Es ist bevorzugt, dass das Metall der Oxidationsbarriereschicht in die dielektrische Schicht diffundiert, indem die dielektrische Schicht abgeschieden wird und anschließend ein thermischer Prozess durchgeführt wird und der thermische Prozess bei einer Temperatur von weniger als 700°C durchgeführt wird.
  • Es ist bevorzugt, dass die dielektrische Schicht durch ein chemisches Aufdampfverfahren (CVD, Chemical Vapor Deposition) abgeschieden wird, und die Oxidationsbarriereschicht durch ein ALD-Beschichtungsverfahren (ALD, Atomic Layer Deposition) oder ein CVD-Verfahren abgeschieden wird.
  • Die dielektrische Schicht wird aus einem ausgewählt aus Strontiumtitanat (STO), Bariumtitanat (BTO), Bariumstrontiumtitanat (BST), Bleilanthantitanat (PLT), Bleitantalzirconium (PLZ) oder Strontiumbismuttantalit (SBT) gebildet.
  • Bei der vorliegenden Erfindung werden die Oxidationsbarriereschichten zwischen einem Substrat und einer dielektrischen Schicht und zwischen den dielektrischen Schichten so abgeschieden, dass die Bildung einer dielektrischen Schicht mit niedriger Dielektrizität, wie SiO2, verhindert ist, indem die Oxidation des Siliciumsubstrats verhindert wird und eine Mehrschichtstruktur mit einer hohen Dielektrizitätskonstante und einem niedrigen Leckstrom erreicht wird.
  • Die obigen Ziele und Vorteile der vorliegenden Erfindung werden besser ersichtlich durch eine ausführliche Beschreibung bevorzugter Ausführungsformen mit Bezug zu den begleitenden Zeichnungen, in denen:
  • 1 eine Transmissionselektronenmikroskop(TEM)-Aufnahme ist, die eine durch Abscheiden von Strontiumtitanat (STO, SrTiO3) auf einem Siliciumsubstrat (Si) gebildete Mehrfachschicht darstellt;
  • 2 ein Schaubild ist, das Aktivitäten jedes Materials für den Fall darstellt, dass eine dielektrische Schicht unter Verwendung einer herkömmlichen Metallverbindung abgeschieden wird;
  • 3A bis 3D Schnittansichten sind, die ein Verfahren zum Abscheiden einer dielektrischen Schicht gemäß der vorliegenden Erfindung darstellen;
  • 4A eine TEM-Aufnahme ist, die eine Mehrschichtstruktur aus STO/Hafniumoxid (HfO2)/STO vor Anwendung eines Verfahrens zum Abscheiden einer dielektrischen Schicht gemäß der vorliegenden Erfindung darstellt;
  • 4B eine TEM-Aufnahme ist, die einen mehrschichtigen Dünnfilm darstellt, der aus der Mehrschichtstruktur von 4A durch einen thermischen Prozess bei 700°C umgewandelt wurde;
  • 5 eine Schnittansicht ist, die eine DRAM-Struktur mit Kondensatoren darstellt, auf der eine dielektrische Schicht nach einem Verfahren zum Abscheiden einer dielektrischen Schicht gemäß der vorliegenden Erfindung abgeschieden ist;
  • 6A eine vergrößerte Schnittansicht ist, die Teil A von 5 darstellt;
  • 6B eine vergrößerte Schnittansicht ist, die Teil B von 5 darstellt;
  • 7 (als Referenz) ein Schaubild ist, das Änderungen in einem Leckstrom durch Spannungsänderungen in einem mehrschichtigen Aluminiumoxid (AlO)/STO darstellt, das nach einem Verfahren zum Abscheiden einer dielektrischen Schicht gemäß der vorliegenden Erfindung abgeschieden ist;
  • 8 (als Referenz) ein Schaubild ist, das Änderungen in einer Kapazität durch Dickenänderungen des AlO in einem mehrschichtigen AlO/STO darstellt, das nach einem Verfahren zum Abscheiden einer dielektrischen Schicht gemäß der vorliegenden Erfindung abgeschieden ist.
  • Ein Verfahren zum Abscheiden einer dielektrischen Schicht gemäß der vorliegenden Erfindung wird nun genauer mit Bezug zu den begleitenden Zeichnungen beschrieben, in denen bevorzugte Ausführungsformen der Erfindung gezeigt sind.
  • Die 3A bis 3D sind Schnittansichten, die ein Verfahren zum Abscheiden einer dielektrischen Schicht gemäß der vorliegenden Erfindung darstellen. Wie in 3A gezeigt ist, wird eine Oxidationsbarriereschicht 10 auf einem Substrat 11 abgeschieden. Danach wird eine erste dielektrische Schicht 13 auf der Oxidationsbarriereschicht 10 abgeschieden und eine Oxidationsbarriereschicht 10 wird auf der ersten dielektrischen Schicht abgeschieden, wie es in 3B gezeigt ist. Eine zweite dielektrische Schicht 15 wird auf der Oxidationsbarriereschicht 10 abgeschieden und eine Oxidationsbarriereschicht 10 wird auf die gleiche Weise abgeschieden, wie in 3C gezeigt. Wie in 3D gezeigt, wird eine dritte dielektrische Schicht 17 auf der Oxidationsbarriereschicht 10 so abgeschieden, dass eine Mehrschichtstruktur mit einer dreifachen dielektrischen Schicht hergestellt wird.
  • Ein Verfahren zum Abscheiden einer dielektrischen Schicht gemäß der vorliegenden Erfindung verhindert Oxidation durch Einsetzen der Oxidationsbarriereschichten zwischen das Substrat und die dielektrische Schicht und zwischen die dielektrischen Schichten. Hier können die erste bis dritte dielektrische Schicht 13, 15 und 17 aus dem gleichen Material oder aus unterschiedlichen Materialien gebildet werden. Obwohl bei der vorliegenden Erfindung drei dielektrische Schichten gebildet sind, können mehr Schichten ausgebildet werden.
  • Die Oxidationsbarriereschichten 10 sind aus dielektrischen Schichten gebildet, wie Metallelektroden oder Oxiden der Gruppe 4 und 5, die viel leichter oxidiert werden als das im Substrat 11 verwendete Material. Beispiele der Metallelektroden oder Oxide davon beinhalten Tantal (Ta), Titan (Ti), Hafnium (Hf) und Zirconium (Zr) oder Tantaloxid (TaO), Titanoxid (TiO2), Hafniumoxid (HfO2) und Zirconiumoxid (ZrO2). Hier weisen die Oxidationsbarriereschichten 10 eine Dicke von einigen Zehn Nanometern (Zehn bis Hunderte von Å) auf und die Dicke der Oxidationsbarriereschichten 10 kann bevorzugt gemäß der Struktur eines Bauelements eingestellt werden. Die Oxidationsbarriereschichten 10 werden durch ein ALD-Beschichtungsverfahren abgeschieden. Das ALD-Verfahren ist eine Dünnfilmabscheidungstechnik unter Verwendung der chemi schen Adsorption und Desorption einer Atomschicht. Hier ist jedes Reaktionsmaterial getrennt und wird einer Kammer in einem Pulstakt so zugeführt, dass das Reaktionsmaterial durch die chemische Adsorption und Desorption gemäß der gesättigten Oberflächenreaktion des Reaktionsmaterials auf dem Substrat abgeschieden wird.
  • Die erste bis dritte dielektrische Schicht 13, 15 und 17 werden aus einem dielektrischen Material mit einer hohen Dielektrizitätskonstante K gebildet, zum Beispiel Strontiumtitanat (STO, SrTiO3), Bleilanthantitanat (PLT), Bariumtitanat (BTO), Bariumstrontiumtitanat (BST), Bleitantalzirconium (PLZ) oder Strontiumbismuttantalit (SBT).
  • Die dielektrischen Schichten 13, 15 und 17 werden nach einem ALD-Verfahren oder einem chemischen Gasphasenabscheidungsverfahren (CVD) abgeschieden. Hier ist das CVD-Verfahren eine Technik, bei der in einen Reaktor eingeführter Dampf durch Energie, wie Wärme oder Plasma, chemisch auf einem Substrat so reagiert, dass sich eine Dünnschicht bildet. Das CVD-Verfahren kann eine kristalline Schicht oder eine amorphe Schicht mit hoher Reinheit und ohne Defekt bei einer relativ niedrigen Temperatur bilden. Außerdem kann das CVD-Verfahren verschiedene Arten von Dünnschichten bilden und die stöchiometrische Zusammensetzung leicht einstellen.
  • Das Verfahren zum Abscheiden einer dielektrischen Schicht gemäß der vorliegenden Erfindung beinhaltet ferner einen thermischen Prozess in einer Hochtemperaturoxidationsatmosphäre nach Ausbilden einer Mehrschichtstruktur, bei der die dielektrischen Schichten durch Einsetzen der Oxidationsbarriereschichten 10 in die Grenzflächen der dielektrischen Schichten auf dem Substrat 11 abgeschieden werden. Wenn der thermische Prozess kontinuierlich durchgeführt wird, diffundieren die Metallatome der Oxidationsbarriereschichten 10 in die erste bis dritte dielektrische Schicht 13, 15 und 17 und die diffundierten Metallatome werden abgekühlt und kristallisiert, so dass die Gitterkonstante der ersten bis dritten dielektrischen Schicht 13, 15 und 17 verändert werden kann. Wenn der Ionenradius der Metallatome der Oxidationsbarriereschichten 10 klein ist, sinkt die Gitterkonstante der ersten bis dritten dielektrischen Schicht 13, 15 und 17. Im umgekehrten Fall steigt die Gitterkonstante der ersten bis dritten dielektrischen Schicht 13, 15 und 17. Die Gitterkonstante a einer dielektrischen STO-Schicht beträgt 0,3905 nm, wenn das Verfahren zum Abscheiden einer dielektrischen Schicht gemäß der vorliegenden Erfindung durchgeführt wird. Wenn jedoch nach dem thermischen Prozess HF-Atome diffundieren, nimmt die Gitterkonstante a der dielektrischen STO-Schicht auf 0,3923 nm zu.
  • 4A ist eine TEM-Aufnahme, die eine Mehrschichtstruktur aus STO/HfO2/STO darstellt, die nach einem Verfahren zum Abscheiden einer dielektrischen Schicht gemäß der vorliegenden Erfindung abgeschieden ist. 4B ist eine TEM-Aufnahme, die eine aus der Mehrschichtstruktur von 4A durch einen thermischen Prozess umgewandelte Mehrschichtstruktur darstellt.
  • Mit Bezug zu 4A ist eine HfO2-Schicht zwischen STO-Schichten eingesetzt. Wenn ein thermischer Prozess durchgeführt wird, diffundiert die HfO2-Schicht in die dielektrischen Schichten und verbleibt dort. Hier verändert sich der Abstand zwischen den dielektrischen STO-Schichten durch den thermischen Prozess von 0,3905 nm auf 0,3923 nm. Im dem Fall, bei dem eine Schicht, wie Galliumarsenid (GaAs) auf der STO-Schicht abgeschieden ist, können die veränderten Kristallschichten aufgrund einer Inkongruenz der Gitterkonstante Belastungen abfangen. Hier kann die Struktur mit Einsetzen einer Oxidationsbarriereschicht auf eine dielektrische STO-Schicht und Abscheiden einer GaAs-Schicht zur Herstellung eines optischen Aufzeichnungsmediums angewendet werden.
  • 5 ist eine schematische Ansicht, die eine DRAM-Struktur mit zwei Kondensatoren 30 mit einer nach einem Verfahren zum Abscheiden einer dielektrischen Schicht gemäß der vorliegenden Erfindung abgeschiedenen dielektrischen Schicht 40 darstellt.
  • Mit Bezug zu 5 weist der DRAM zwei Transistoren 54 und zwei Kondensatoren 30 auf. Die Transistoren 54 sind jeweils aus Sourceelektroden S, einer Drainelektrode D und Gateelektroden 57 gebildet, wobei Wortleitungen 59 auf den Gateelektroden 57 in einer Streifenstruktur angeordnet sind und eine Bitleitung 58 zwischen den Gateelektroden 57 ausgebildet ist.
  • Insbesondere sind die Sourceelektroden S und die Drainelektrode D auf der Oberfläche eines Substrats 31 in einer vorgegebenen Tiefe ausgebildet und die Gateelektroden 57 sind zwischen den Source- und Drainelektroden S und D angeordnet. Zwischen den Gateelektroden 57 und dem Substrat 31 ist eine Mehrzahl von dielektrischen Schichten 53 und 55 als Isolierschichten und eine Mehrzahl von Oxidationsbarriereschichten 51 abwechselnd aufgeschichtet. Leitfähige Stecker 35 sind so gelegen, dass sie mit den Sourceelektroden S in einer Isolierschicht 33 in Kontakt kommen und säulenförmige untere Elektroden 37 sind auf den leitfähigen Steckern 35 gelegen. Eine mehrlagige dielektrische Schicht 40 ist auf den unteren Elektroden 37 abgeschieden und eine obere Elektrode 39 ist auf der mehrlagigen dielektrischen Schicht 40 abgeschieden.
  • 6A ist eine vergrößerte Schnittansicht, die einen Teil A von 5 darstellt, der die Mehrschichtstruktur 40 des Kondensators 30 darstellt. Eine Oxidationsbarriereschicht 41 ist auf der unteren Elektrode 37 abgeschieden und eine erste dielektrische Schicht 43, die Oxidationsbarriereschicht 41 und eine zweite dielektrische Schicht 45 sind sequentiell so abgeschieden, dass sie die mehrlagige dielektrische Schicht 40 bilden.
  • Die obere Elektrode 39 ist auf der mehrlagigen dielektrischen Schicht 40 so abgeschieden, dass ein Kondensator ausgebildet ist.
  • 6B ist eine vergrößerte Schnittansicht, die einen Teil B von 5 darstellt, der die Struktur eines Transistors 54 darstellt. Eine Wortleitung 59 ist zwischen den Source- und Drainelektroden S und D gelegen und eine Gateelektrode 57 ist unter der Wortleitung 59 ausgebildet. Eine Oxidationsbarriereschicht 51, eine erste dielektrische Schicht 53, die Oxidationsbarriereschicht 51 und eine zweite dielektrische Schicht 55 sind sequentiell zwischen der Gateelektrode 57 und dem Substrat 31 so abgeschieden, dass eine Mehrschichtstruktur 50 ausgebildet ist.
  • Der Kondensator mit einer mehrlagigen dielektrischen Schicht, bei dem die Oxidationsbarriereschichten 51 und dielektrische Schichten 53 und 55 abwechselnd ausgebildet sind, verringert Leckstrom und erhöht die Kapazität.
  • 7 (Referenz) ist ein Schaubild, das Änderungen in einem Leckstrom durch Spannungsänderungen in einer Oxidationsbarriereschicht aus AlO und einer dielektrischen STO-Schicht darstellt, die nach einem Verfahren zum Abscheiden einer dielektrischen Schicht gemäß der vorliegenden Erfindung abgeschieden sind.
  • Mit Bezug zu 7, wenn die Dicke der dielektrischen STO-Schicht konstant bei 22,5 nm gehalten ist, die Dicke der Oxidationsbarriereschicht auf 1, 2, 3 und 4 nm verändert wird und der Spannungsbereich von –4 bis 3 V beträgt, ist der Leckstrom kleiner als 10–7 A/cm2, d. h. ein Referenzleckstrom. Da der Leckstrom fast gleich ist wie ein minimaler Leckstromwert gemäß den Spannungsänderungen der Oxidationsbarriereschicht aus AlO, wird der Leckstrom als beträchtlich verringert betrachtet.
  • 8 (Referenz) ist ein Schaubild, das Änderungen in der Kapazität durch Veränderungen in AlO darstellt, wenn eine Oxidationsbarriereschicht aus AlO und eine dielektrische Schicht aus STO nach einem Verfahren zum Abscheiden einer dielektrischen Schicht gemäß der vorliegenden Erfindung abgeschieden sind.
  • Mit Bezug zu 8 bezeichnet die X-Achse die Änderungen der Dicke des AlO und die Y-Achse bezeichnet die Änderungen der Kapazität, die in die Dicke von SiO2 umgewandelt wird. Wenn das SiO2 auf eine Dicke von 2 nm (20 Å) als die Dicke einer Referenzkapazität gebildet ist, ist die umgewandelte Dicke einer Mehrschichtstruktur geringer als die Dicke der Referenzkapazität in dem Fall, bei dem die Dicke des AlO kleiner ist als 2 nm. Als Folge davon wird die Kapazität größer als die Referenzkapazität, weil die Kapazität C umgekehrt proportional zur Dicke d ist, wie Gleichung 1 zeigt: C = εsd (1)
  • Hier bezeichnet ε eine Dielektrizitätskonstante und s bezeichnet die Fläche eines Kondensators.
  • Eine unter Anwendung eines Verfahrens zum Abscheiden einer dielektrischen Schicht gemäß der vorliegenden Erfindung abgeschiedene Mehrschichtstruktur führt zu einem niedrigen Leckstrom und einer hohen Kapazität. Daher kann die Mehrschichtstruktur gemäß der vorliegenden Erfindung in verschiedenen elektronischen Bauelementen und optischen Einrichtungen, wie einem Speicherbauteil, das hohe Leistungsfähigkeit erfordert, und einem optischen Aufzeichnungsmedium verwendet werden.
  • Das Verfahren zum Abscheiden einer dielektrischen Schicht gemäß der vorliegenden Erfindung weist den Vorteil auf, dass ein Kondensator und eine Gateisolierschicht mit einem niedrigen Leckstrom und hoher Kapazität durch Steuern der Gitterkonstante einer dielektrischen Schicht und Herstellung eines Substrats, wie einem großen GaAs, durch Steuern des Oberflächenabstands zwischen Kristallen erhalten werden.

Claims (6)

  1. Verfahren zum Abscheiden einer dielektrischen Schicht mit einer Mehrschichtstruktur auf einem Substrat, umfassend: Ausbilden einer Oxidationsbarriereschicht (10) auf einer Substratoberfläche (11); Ausbilden einer Mehrzahl von dielektrischen Schichten (13) auf der Oxidationsbarriereschicht (10), wobei eine einer Mehrzahl von zusätzlichen Oxidationsbarriereschichten (10) zwischen jeder dielektrischen Schicht und einer angrenzenden Schicht (13, 15, 17) angeordnet wird; und die dielektrische Schicht aus Strontiumtitanat (STO), Bariumtitanat (BTO), Bariumstrontiumtitanat (BST), Bleilanthantitanat (PLT), Bleitantalzirconium (PLZ) oder Strontiumbismuttantalit (SBT) gebildet wird, dadurch gekennzeichnet, dass die Oxidationsbarriereschicht (10) aus einem Metalloxid ausgewählt aus Metalloxiden der Gruppe 4 und 5 gebildet wird.
  2. Verfahren nach Anspruch 1, wobei die Metalloxidschicht ausgewählt wird aus Tantaloxid (TaO), Titanoxid (TiO2), Hafniumoxid (HfO2) und Zirconiumoxid (ZrO2).
  3. Verfahren nach Anspruch 1 oder 2, wobei das Metall der Oxidationsbarriereschicht (10) in die dielektrische Schicht (13, 15, 17) diffundiert, indem die dielektrische Schicht abgeschieden wird und anschließend ein thermischer Prozess in einer Hochtemperaturoxidationsatmosphäre durchgeführt wird.
  4. Verfahren nach Anspruch 3, wobei der thermische Prozess bei einer Temperatur unter 700°C durchgeführt wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei die dielektrische Schicht (13, 15, 17) durch ein chemisches Aufdampfverfahren (CVD, Chemical Vapor Deposition) abgeschieden wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei die Oxidationsbarriereschicht (10) nach einem ALD-Beschichtungsverfahren (ALD, Atomic Layer Deposition) oder einem CVD-Verfahren abgeschieden wird.
DE60224379T 2002-07-20 2002-11-14 Methode, eine dielektrische Schicht abzuscheiden Expired - Lifetime DE60224379T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2002042763 2002-07-20
KR10-2002-0042763A KR100468852B1 (ko) 2002-07-20 2002-07-20 캐패시터 구조체 형성 방법

Publications (2)

Publication Number Publication Date
DE60224379D1 DE60224379D1 (de) 2008-02-14
DE60224379T2 true DE60224379T2 (de) 2008-12-11

Family

ID=29775043

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60224379T Expired - Lifetime DE60224379T2 (de) 2002-07-20 2002-11-14 Methode, eine dielektrische Schicht abzuscheiden

Country Status (6)

Country Link
US (1) US6911402B2 (de)
EP (1) EP1383162B1 (de)
JP (1) JP4596756B2 (de)
KR (1) KR100468852B1 (de)
CN (1) CN100356518C (de)
DE (1) DE60224379T2 (de)

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6974766B1 (en) * 1998-10-01 2005-12-13 Applied Materials, Inc. In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
US6620723B1 (en) * 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US7101795B1 (en) * 2000-06-28 2006-09-05 Applied Materials, Inc. Method and apparatus for depositing refractory metal layers employing sequential deposition techniques to form a nucleation layer
US7405158B2 (en) * 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US6551929B1 (en) * 2000-06-28 2003-04-22 Applied Materials, Inc. Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques
US6420230B1 (en) * 2000-08-31 2002-07-16 Micron Technology, Inc. Capacitor fabrication methods and capacitor constructions
US7112503B1 (en) * 2000-08-31 2006-09-26 Micron Technology, Inc. Enhanced surface area capacitor fabrication methods
US7217615B1 (en) 2000-08-31 2007-05-15 Micron Technology, Inc. Capacitor fabrication methods including forming a conductive layer
US20020036780A1 (en) * 2000-09-27 2002-03-28 Hiroaki Nakamura Image processing apparatus
US6596643B2 (en) * 2001-05-07 2003-07-22 Applied Materials, Inc. CVD TiSiN barrier for copper integration
US20030029715A1 (en) * 2001-07-25 2003-02-13 Applied Materials, Inc. An Apparatus For Annealing Substrates In Physical Vapor Deposition Systems
US20090004850A1 (en) 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
US9051641B2 (en) * 2001-07-25 2015-06-09 Applied Materials, Inc. Cobalt deposition on barrier surfaces
US20080268635A1 (en) * 2001-07-25 2008-10-30 Sang-Ho Yu Process for forming cobalt and cobalt silicide materials in copper contact applications
US8110489B2 (en) * 2001-07-25 2012-02-07 Applied Materials, Inc. Process for forming cobalt-containing materials
US7049226B2 (en) * 2001-09-26 2006-05-23 Applied Materials, Inc. Integration of ALD tantalum nitride for copper metallization
US6936906B2 (en) * 2001-09-26 2005-08-30 Applied Materials, Inc. Integration of barrier layer and seed layer
US20030059538A1 (en) * 2001-09-26 2003-03-27 Applied Materials, Inc. Integration of barrier layer and seed layer
US6916398B2 (en) 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US7780785B2 (en) 2001-10-26 2010-08-24 Applied Materials, Inc. Gas delivery apparatus for atomic layer deposition
US7081271B2 (en) 2001-12-07 2006-07-25 Applied Materials, Inc. Cyclical deposition of refractory metal silicon nitride
US7175713B2 (en) * 2002-01-25 2007-02-13 Applied Materials, Inc. Apparatus for cyclical deposition of thin films
US6911391B2 (en) * 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
US6833161B2 (en) * 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US6972267B2 (en) * 2002-03-04 2005-12-06 Applied Materials, Inc. Sequential deposition of tantalum nitride using a tantalum-containing precursor and a nitrogen-containing precursor
US6846516B2 (en) * 2002-04-08 2005-01-25 Applied Materials, Inc. Multiple precursor cyclical deposition system
US7279432B2 (en) 2002-04-16 2007-10-09 Applied Materials, Inc. System and method for forming an integrated barrier layer
US20030235961A1 (en) * 2002-04-17 2003-12-25 Applied Materials, Inc. Cyclical sequential deposition of multicomponent films
US6858547B2 (en) * 2002-06-14 2005-02-22 Applied Materials, Inc. System and method for forming a gate dielectric
US20030232501A1 (en) * 2002-06-14 2003-12-18 Kher Shreyas S. Surface pre-treatment for enhancement of nucleation of high dielectric constant materials
US7067439B2 (en) * 2002-06-14 2006-06-27 Applied Materials, Inc. ALD metal oxide deposition process using direct oxidation
US7186385B2 (en) * 2002-07-17 2007-03-06 Applied Materials, Inc. Apparatus for providing gas to a processing chamber
US7037863B2 (en) * 2002-09-10 2006-05-02 Samsung Electronics Co., Ltd. Post thermal treatment methods of forming high dielectric layers over interfacial layers in integrated circuit devices
EP1420080A3 (de) * 2002-11-14 2005-11-09 Applied Materials, Inc. Vorrichtung und Verfahren zu hybriden chemischen Abscheidungsverfahren
US7244683B2 (en) * 2003-01-07 2007-07-17 Applied Materials, Inc. Integration of ALD/CVD barriers with porous low k materials
US20040198069A1 (en) * 2003-04-04 2004-10-07 Applied Materials, Inc. Method for hafnium nitride deposition
US7211508B2 (en) * 2003-06-18 2007-05-01 Applied Materials, Inc. Atomic layer deposition of tantalum based barrier materials
US7440255B2 (en) * 2003-07-21 2008-10-21 Micron Technology, Inc. Capacitor constructions and methods of forming
KR100541551B1 (ko) * 2003-09-19 2006-01-10 삼성전자주식회사 적어도 3층의 고유전막들을 갖는 아날로그 커패시터 및그것을 제조하는 방법
US20050153571A1 (en) * 2003-11-17 2005-07-14 Yoshihide Senzaki Nitridation of high-k dielectric films
US20050252449A1 (en) * 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US20060062917A1 (en) * 2004-05-21 2006-03-23 Shankar Muthukrishnan Vapor deposition of hafnium silicate materials with tris(dimethylamino)silane
US20060153995A1 (en) * 2004-05-21 2006-07-13 Applied Materials, Inc. Method for fabricating a dielectric stack
US20060019033A1 (en) * 2004-05-21 2006-01-26 Applied Materials, Inc. Plasma treatment of hafnium-containing materials
US8119210B2 (en) 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
US8323754B2 (en) * 2004-05-21 2012-12-04 Applied Materials, Inc. Stabilization of high-k dielectric materials
KR100642635B1 (ko) 2004-07-06 2006-11-10 삼성전자주식회사 하이브리드 유전체막을 갖는 반도체 집적회로 소자들 및그 제조방법들
US7241686B2 (en) * 2004-07-20 2007-07-10 Applied Materials, Inc. Atomic layer deposition of tantalum-containing materials using the tantalum precursor TAIMATA
US7271055B2 (en) 2004-08-19 2007-09-18 Samsung Electronics Co., Ltd. Methods of forming low leakage currents metal-insulator-metal (MIM) capacitors and related MIM capacitors
DE102004042174A1 (de) * 2004-08-31 2006-03-02 Infineon Technologies Ag Ferroelektrische Speicheranordnung
US20070228442A1 (en) * 2004-09-09 2007-10-04 Tokyo Electron Limited Thin Film Capacitor, Method for Forming Same, and Computer Readable Recording Medium
US7429402B2 (en) * 2004-12-10 2008-09-30 Applied Materials, Inc. Ruthenium as an underlayer for tungsten film deposition
US20060267113A1 (en) * 2005-05-27 2006-11-30 Tobin Philip J Semiconductor device structure and method therefor
US20070020890A1 (en) * 2005-07-19 2007-01-25 Applied Materials, Inc. Method and apparatus for semiconductor processing
US20070049043A1 (en) * 2005-08-23 2007-03-01 Applied Materials, Inc. Nitrogen profile engineering in HI-K nitridation for device performance enhancement and reliability improvement
US7402534B2 (en) * 2005-08-26 2008-07-22 Applied Materials, Inc. Pretreatment processes within a batch ALD reactor
US20070065578A1 (en) * 2005-09-21 2007-03-22 Applied Materials, Inc. Treatment processes for a batch ALD reactor
TWI329136B (en) * 2005-11-04 2010-08-21 Applied Materials Inc Apparatus and process for plasma-enhanced atomic layer deposition
US7964514B2 (en) * 2006-03-02 2011-06-21 Applied Materials, Inc. Multiple nitrogen plasma treatments for thin SiON dielectrics
US20070252299A1 (en) * 2006-04-27 2007-11-01 Applied Materials, Inc. Synchronization of precursor pulsing and wafer rotation
US20070259111A1 (en) * 2006-05-05 2007-11-08 Singh Kaushal K Method and apparatus for photo-excitation of chemicals for atomic layer deposition of dielectric film
US7798096B2 (en) * 2006-05-05 2010-09-21 Applied Materials, Inc. Plasma, UV and ion/neutral assisted ALD or CVD in a batch tool
US20080135914A1 (en) * 2006-06-30 2008-06-12 Krishna Nety M Nanocrystal formation
JP2008028051A (ja) * 2006-07-20 2008-02-07 Elpida Memory Inc ナノラミネート構造誘電膜の形成方法
US7582549B2 (en) 2006-08-25 2009-09-01 Micron Technology, Inc. Atomic layer deposited barium strontium titanium oxide films
US7521379B2 (en) * 2006-10-09 2009-04-21 Applied Materials, Inc. Deposition and densification process for titanium nitride barrier layers
KR100849178B1 (ko) 2006-10-11 2008-07-30 삼성전자주식회사 이종금속전극 커패시터를 갖는 반도체소자 및 그 제조방법
US8821637B2 (en) * 2007-01-29 2014-09-02 Applied Materials, Inc. Temperature controlled lid assembly for tungsten nitride deposition
US7892964B2 (en) * 2007-02-14 2011-02-22 Micron Technology, Inc. Vapor deposition methods for forming a metal-containing layer on a substrate
US7585762B2 (en) * 2007-09-25 2009-09-08 Applied Materials, Inc. Vapor deposition processes for tantalum carbide nitride materials
US7678298B2 (en) * 2007-09-25 2010-03-16 Applied Materials, Inc. Tantalum carbide nitride materials by vapor deposition processes
US7824743B2 (en) * 2007-09-28 2010-11-02 Applied Materials, Inc. Deposition processes for titanium nitride barrier and aluminum
US7659158B2 (en) 2008-03-31 2010-02-09 Applied Materials, Inc. Atomic layer deposition processes for non-volatile memory devices
US20100062149A1 (en) 2008-09-08 2010-03-11 Applied Materials, Inc. Method for tuning a deposition rate during an atomic layer deposition process
US8491967B2 (en) * 2008-09-08 2013-07-23 Applied Materials, Inc. In-situ chamber treatment and deposition process
US8146896B2 (en) * 2008-10-31 2012-04-03 Applied Materials, Inc. Chemical precursor ampoule for vapor deposition processes
KR101475996B1 (ko) * 2012-02-29 2014-12-24 매그나칩 반도체 유한회사 유전체, 이를 구비한 캐패시터 및 그 제조방법, 반도체 소자 제조방법
WO2014124056A1 (en) * 2013-02-08 2014-08-14 Advanced Technology Materials, Inc. Ald processes for low leakage current and low equivalent oxide thickness bitao films
US20150179934A1 (en) * 2013-12-20 2015-06-25 Intermolecular, Inc. ZrOx/STO/ZrOx Based Selector Element
CN105140391B (zh) * 2015-07-02 2017-12-08 河北大学 一种双电荷注入俘获存储器及其制备方法
US10164003B2 (en) * 2016-01-14 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. MIM capacitor and method of forming the same
CN106816434B (zh) * 2017-02-24 2018-05-22 睿力集成电路有限公司 高k介质膜层结构及其应用与制造方法
CN108538820B (zh) * 2017-06-30 2019-05-10 长鑫存储技术有限公司 电容器结构及其制备方法
CN107353000B (zh) * 2017-08-14 2020-10-02 湖南嘉业达电子有限公司 一种锆钛酸铅压电陶瓷烧结用隔离粉及其制备方法
KR102399120B1 (ko) 2020-05-22 2022-05-18 주식회사 풍성메탈 모터 권선코일 분리장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5284698A (en) * 1991-09-18 1994-02-08 Rockwell Int'l Corp. Partially stabilized ZrO2 -based laminar ceramic composites
US5338951A (en) * 1991-11-06 1994-08-16 Ramtron International Corporation Structure of high dielectric constant metal/dielectric/semiconductor capacitor for use as the storage capacitor in memory devices
JPH0677402A (ja) * 1992-07-02 1994-03-18 Natl Semiconductor Corp <Ns> 半導体デバイス用誘電体構造及びその製造方法
US5284689A (en) * 1992-09-14 1994-02-08 The Standard Register Company Product label assembly
KR19990025922A (ko) * 1997-09-19 1999-04-06 배남규 보일러의 자동 및 수동 겸용 보충수 밸브
US6320213B1 (en) * 1997-12-19 2001-11-20 Advanced Technology Materials, Inc. Diffusion barriers between noble metal electrodes and metallization layers, and integrated circuit and semiconductor devices comprising same
DE19942857C2 (de) * 1999-09-08 2001-07-05 Sulzer Metco Ag Wohlen Durch Plasmaspritzen erzeugte dicke Schichten auf Aluminiumoxid-Basis
US6407435B1 (en) * 2000-02-11 2002-06-18 Sharp Laboratories Of America, Inc. Multilayer dielectric stack and method
US6287897B1 (en) * 2000-02-29 2001-09-11 International Business Machines Corporation Gate dielectric with self forming diffusion barrier
US6660660B2 (en) * 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
KR100455287B1 (ko) * 2002-02-28 2004-11-06 삼성전자주식회사 반도체 장치의 커패시터, 그 제조방법 및 상기 커패시터를채용하고 있는 전자 소자

Also Published As

Publication number Publication date
JP2004056154A (ja) 2004-02-19
EP1383162B1 (de) 2008-01-02
CN100356518C (zh) 2007-12-19
KR20040008992A (ko) 2004-01-31
KR100468852B1 (ko) 2005-01-29
EP1383162A3 (de) 2004-08-25
DE60224379D1 (de) 2008-02-14
JP4596756B2 (ja) 2010-12-15
CN1469439A (zh) 2004-01-21
US6911402B2 (en) 2005-06-28
EP1383162A2 (de) 2004-01-21
US20040018747A1 (en) 2004-01-29

Similar Documents

Publication Publication Date Title
DE60224379T2 (de) Methode, eine dielektrische Schicht abzuscheiden
DE19928280B4 (de) Ferroelektrischer Kondensator und Verfahren zur Herstellung desselben
DE19518044C2 (de) Verfahren zur Herstellung und Anordnung von Speicherkondensatoren unter Verwendung von Materialien mit hoher Dielektrizitätskonstante
DE10194692B4 (de) Verfahren zur chemischen Aufdampfung zur Bildung einer dielektrischen Schicht mit hohem K-Wert und Verfahren zur Bildung eines Kondensators
DE60118817T2 (de) Integrierte Schaltung mit einem dielektrischen Schichtverbund und Verfahren
DE69635953T2 (de) VERFAHREN ZUR HERSTELLUNG EINER Ta205 DIELEKTRISCHEN SCHICHT
DE3906874C2 (de) Kondensator und Verfahren zu dessen Herstellung
DE60035311T2 (de) Ferroelektrische Struktur aus Bleigermanat mit mehrschichtiger Elektrode
DE10227346A1 (de) Ferroelektrische Speichervorrichtung, die eine ferroelektrische Planarisationsschicht verwendet, und Herstellungsverfahren
DE19926711A1 (de) Verfahren zur Herstellung eines ferroelektrischen Speicherbauelements
DE10163345A1 (de) Ein Kondensator für Halbleiterelemente und ein Verfahren zur Herstellung
DE10100695B4 (de) Halbleitervorrichtung
DE102005062964A1 (de) Kondensator mit dielektrischer Nanokompositstruktur und Verfahren zur Herstellung desselben
DE10131716A1 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleiterspeichervorrichtung durch eine zweistufige Thermalbehandlung
DE102004016162A1 (de) Verfahren zum Bilden eines Metalloxidfilmes
DE19930295A1 (de) Säulenförmiger Speicherknoten eines Kondensators und Verfahren zur Herstellung desselben
DE19841402B4 (de) Verfahren zur Herstellung eines Kondensators eines Halbleiterbauelementes
DE10032210B4 (de) Kondensator für Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE19963500C2 (de) Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht, insbesondere einer ferroelektrischen oder paraelektrischen Schicht
DE10130936A1 (de) Herstellungsverfahren für ein Halbleiterbauelement
DE19620833C2 (de) Verfahren zum Herstellen eines Kondensators einer Halbleitereinrichtung
DE10009762B4 (de) Herstellungsverfahren für einen Speicherkondensator mit einem Dielektrikum auf der Basis von Strontium-Wismut-Tantalat
DE19929307C1 (de) Verfahren zur Herstellung einer strukturierten Schicht und dadurch hergestellte Elektrode
DE19825266B4 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleitereinrichtung
EP0936678B1 (de) Schaltungsanordnung mit mindestens einem Kondensator und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition