DE19620833C2 - Verfahren zum Herstellen eines Kondensators einer Halbleitereinrichtung - Google Patents
Verfahren zum Herstellen eines Kondensators einer HalbleitereinrichtungInfo
- Publication number
- DE19620833C2 DE19620833C2 DE19620833A DE19620833A DE19620833C2 DE 19620833 C2 DE19620833 C2 DE 19620833C2 DE 19620833 A DE19620833 A DE 19620833A DE 19620833 A DE19620833 A DE 19620833A DE 19620833 C2 DE19620833 C2 DE 19620833C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- contact hole
- insulation layer
- formation
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Kondensa
tors einer Halbleitereinrichtung und insbesondere auf ein so weit vereinfach
tes Verfahren, daß unterschiedlichste Materialien zur Bildung einer Elektrode
des Kondensators verwendet werden können.
Aus der US 5,442,213 ist bereits ein Verfahren zum Herstellen eines Konden
sators einer Halbleitereinrichtung bekannt, bei dem zunächst in einer Isolati
onsschicht ein Kontaktloch ausgebildet wird. Anschließend wird in dem Kon
taktloch eine leitende Halbleiterschicht erzeugt. Mit Hilfe eines photolithogra
phischen Prozesses wird sodann um das erste Kontaktloch herum ein zweites
Kontaktloch in der Isolationsschicht herausgeätzt. Danach werden eine die
Wände und den Boden des zweiten Kontaktlochs bedeckende Diffusionsstopp
schicht und eine Elektrodenschicht im zweiten Kontaktloch so ausgebildet,
daß die Oberfläche der eine untere Elektrode bildenden Elektrodenschicht
mit der Oberfläche der Isolationsschicht plan ist. Abschließend werden dann
ein dielektrischer Film und eine obere Elektrode aufgebracht. Die Diffusions
stoppschicht dient dazu, die Verunreinigungen in der im Kontaktloch begra
benen leitenden Schicht an einer Diffusion in die untere Elektrodenschicht
zu hindern.
Im allgemeinen verringert sich der für einen Kondensator einer Halbleiter
einrichtung zur Verfügung stehende Flächenbereich mit zunehmender
Packungsdichte der Halbleitereinrichtungen, was zu einer Reduzierung
der Kapazität der Halbleitereinrichtungen führt. Um der Abnahme der Ka
pazität entgegenzuwirken, wurde bereits vorgeschlagen, die dielektri
schen Schichten der Kondensatoren dünner auszubilden. Nimmt jedoch
die Dicke der dielektrischen Schichten ab, kann ein Leckstrom infolge hö
herer Tunnelungswahrscheinlichkeit auftreten. Hierdurch verschlech
tern sich die Betriebseigenschaften der Halbleitereinrichtungen erheb
lich.
Um eine zu starke Verringerung der Dicke der dielektrischen Schicht zu
vermeiden, wurde bereits vorgeschlagen, die Oberflächenrauhigkeit des
Kondensators zu vergrößern, um auf diese Weise zu einem höheren wirk
samen Bereich des Kondensators zu kommen. Auch wurden schon Nitrid-
Oxid-Schichten oder reoxidierte Nitrid-Oxid-Schichten mit hoher Dielek
trizitätskonstanten als dielektrische Kondensatorschicht verwendet. Die
se Verfahren führen jedoch zu Stufen in der Oberfläche der Einrichtung, so
daß photolithographische Prozesse schwer durchzuführen sind und sich
die Herstellungskosten erhöhen. Die zuvor beschriebenen Verfahren kön
nen daher praktisch nicht zum Einsatz kommen, wenn hochintegrierte
Einrichtungen hergestellt werden sollen, beispielsweise DRAM's mit 256M
oder mehr.
Andererseits wurde schon in Betracht gezogen, zur Vergrößerung der Ka
pazität des Kondensators bei gleichzeitiger Verringerung seiner Oberflä
chenrauhigkeit Materialien mit sehr hoher Dielektrizitätskonstanten zur
Bildung der dielektrischen Kondensatorschicht heranzuziehen. Ein Mate
rial, daß diesen Anforderungen genügt, ist z. B. Ta2O5. Die Verwendung
dieses Materials führt zu mehreren Vorteilen, beispielsweise zur Verringe
rung der Dicke der dielektrischen Schicht, zur Verbesserung der Eigen
schaften der Speichereinrichtung und zur Überwindung einiger Probleme
bei der Integration derartiger Einrichtungen. Allerdings ist die tatsächli
che Dielektrizitätskonstante von Ta2O5 nicht so hoch, so daß es bei Ver
wendung dieses Materials ebenfalls schwierig ist, zu höchstintegrierten
Einrichtungen zu kommen, um dem Trend nach immer größer werdender
Packungsdichte folgen zu können.
In letzter Zeit wurden Oxide vom Perovskit-Typ als ferroelektrische Materi
alien zunehmend interessanter, und es wurde auch überlegt, diese Materi
alien als Dielektrikum bei der Bildung von Halbleitespeichern zu verwen
den. Zu den Oxiden vom Perovskit-Typ gehören Pb(Zr, Ti)O3(PZT), (Pb, La)
(Zr, Ti)O3(PLZT), (Ba, Sr)TiO3(BST), BaTiO3 und SrTiO3. Diese Materialien
reagieren jedoch leicht mit Silizium und Siliziden, die Substrate bilden,
und sind einer starken oxidierenden Umgebung ausgesetzt, wenn die Bil
dung eines Dünnfilms aus diesen Materialien erfolgt, um die Elektrode des
Kondensators zu oxidieren. Daher wurden bereits Überlegungen ange
stellt, wie die bei dem tatsächlichen Herstellungsprozeß der Halbleiterein
richtung auftretenden Probleme gelöst werden können.
Bei der Bildung eines Kondensators nach dem Stand der Technik wird
nach Herstellung einer eine relativ komplizierte Struktur aufweisenden
Elektrode eine Oxidschicht auf der Oberfläche der Elektrode erzeugt. In
diesem Fall gibt es keine Probleme bezüglich einer Stufenabdeckung. Das
zuvor erwähnte Perovskit-Material enthält verschiedene Grundelemente
und wird durch chemische Dampfabscheidung im Vakuum aufgebracht,
also durch ein CVD-Verfahren, da es schwierig ist, Perovskit-Material mit
guten Eigenschaften durch Oxidation der Elektrode zu erhalten.
Als Reaktionsquelle können metallorganische Verbindungen verwendet
werden, die ein Element zur Bildung des Perovskit-Materials mit guten Ei
genschaften enthalten. Somit läßt sich durch ein metallorganisches CVD-
Verfahren (MOCVD-Verfahren) ein Dünnfilm aus einer metallorganischen
Verbindung herstellen. Es ist bekannt, daß sich durch ein CVD-Verfahren
Material leicht auf der Oberfläche eines Substrats abscheiden läßt, das ei
ne gewisse Rauhigkeit aufweist, oder aber auch in einer kleinen Öffnung,
da sich mit dem CVD-Verfahren Stufen gut abdecken lassen. Allerdings ist
das CVD-Verfahren nicht zur Bildung einer Einrichtung mit sehr kleinen
und tiefen Löchern geeignet.
Konventionelle Kondensatorstrukturen von Halbleitereinrichtungen und
Verfahren zu deren Herstellung werden nachfolgend unter Bezugnahme
auf die beiliegenden Zeichnungen erläutert.
Die Fig. 1 und 2 zeigen
Querschnittsdarstellungen von konventionellen Kondensatorstrukturen
zur Erläuterung der Anordnung dielektrischer Schichten auf Elektroden
mit vertikalen Seitenwänden.
Gemäß Fig. 1 befindet sich eine Zwischenisolationsschicht 2 auf einem
Substrat 1, auf welchem ein nicht dargestellter Transistor zu liegen
kommt. Auf der Zwischenisolationsschicht 2 befindet sich ein Material zur
Bildung von Elektroden 3. Dieses Material wird auf photolithographi
schem Wege entfernt, um die Elektroden 3 zu erhalten. Auf die gesamte
Oberfläche der Elektroden 3 wird dann eine dielektrische Schicht 4 aufge
bracht. Soll eine vorbestimmte Dicke der dielektrischen Schicht 4 auf der
Substratoberfläche eingehalten werden, so wird der Teil 4A der dielektri
schen Schicht 4 auf der horizontalen Oberfläche der Elektroden 3 dicker
als derjenige Teil 4B der dielektrischen Schicht 4, welcher zwischen den
Elektroden 3 zu liegen kommt. Dies liegt an der schlechten Stufenbe
deckung im Bereich schmaler Spalten, also in denjenigen Bereichen, wo
das Material zur Bildung der Elektroden 3 selektiv entfernt wurde. Es er
gibt sich daher eine stark verminderte Kapazität.
Die Elektroden 3 weisen darüber hinaus vertikale Seitenwände auf, so daß
sich Kanten dort ergeben, wo sich die vertikalen Seitenwände und die hori
zontalen Elektrodenflächen treffen. Die Eigenschaften der dielektrischen
Schicht 4B im Bereich der Kanten ist daher sehr schlecht, so daß sich das
elektrische Feld im Bereich dieser Kanten konzentriert. Dies führt zu einem
Leckstrom oder zur Zerstörung der Speichereinrichtung.
Aus der US-PS 5,335,138 geht bereits die in Fig. 2 dargestellte Lösung
hervor. Hier werden zusätzliche Seitenwände 5 an den Seiten der Elektro
den 3 gebildet, um die scharfen Kanten der Elektroden 3 zu beseitigen. Be
stehen die Seitenwände 5 aus leitfähigem Material, so bildet sich aller
dings die dielektrische Schicht 4 nur ungleichförmig aus. Werden dagegen
die Seitenwände 5 aus isolierendem Material hergestellt, so wird dadurch
der Elektrodenbereich verringert. Hinzu kommt, daß zusätzliche Vorgän
ge zum Aufbringen von Material und weitere Ätzprozesse notwendig sind,
was zu einer Vergrößerung der Herstellungskosten führt.
Da beim MOCVD-Verfahren eine Reaktionsquelle mit niedrigem Dampf
druck verwendet wird, ergibt sich ein noch komplizierterer Prozeß. Das
MOCVD-Verfahren kommt darüber hinaus nur selten in tatsächlichen
Herstellungsprozessen zum Einsatz, so daß sich weitere und bisher noch
unbekannte Probleme ergeben können.
Demgegenüber ist es leichter, ein Sputterverfahren durchzuführen. Beim
Sputtern kommt ein Target zum Einsatz, das sich in seiner Zusammenset
zung genau einstellen läßt. Dies erleichtert die Bildung der dielektrischen
Schicht ganz erheblich. Darüber hinaus ist das Sputtern ein heute bereits
gängiges Verfahren, so daß es leicht bei der Herstellung von Halbleiterein
richtungen einzusetzen ist. Durch das Sputtern läßt sich allerdings eine
Schicht nicht konform bzw. winkelgetreu aufbringen. Es ist daher schwie
rig, durch Sputtern höchstintegrierte Halbleitereinrichtungen herzustel
len.
Die Fig. 3 zeigt einen Querschnitt durch eine andere konventionelle Kon
densatorstruktur einer Halbleitereinrichtung. Es handelt sich hier um ei
ne von Shinkawata et al. vorgeschlagene Lösung zur Herstellung einer pla
narisierten Elektrodenstruktur, bei der die dielektrische Schicht durch
Sputtern hergestellt wird. Diese Technologie ist beschrieben in "The 42nd
Spring Meeting Extanded Abstracts, The Japan Society of Applied Physics
and Related Societies, Seite 789, 1995".
Nach Fig. 3 wird zunächst eine erste Isolationsschicht 2 auf einem Sub
strat 1 gebildet, auf dem ein nicht dargestellter Transistor zu liegen
kommt. Sodann folgt die Bildung einer unteren Elektrode 3, die in einer
zweiten Isolationsschicht 4 begraben ist. Diese zweite Isolationsschicht 4
liegt auf der ersten Isolationsschicht 2. Auf der gesamten Oberfläche der
zweiten Isolationsschicht 4 sowie auf der unteren Elektrode 3 wird dann
eine dielektrische Schicht 5 gebildet. Schließlich wird auf die dielektrische
Schicht 5 eine obere Elektrode 6 aufgebracht.
Die Fig. 4a bis 4d zeigen Querschnitte zur Erläuterung des Herstel
lungsprozesses des Kondensators nach Fig. 3.
Entsprechend der Fig. 4a wird zunächst die erste Isolationsschicht 2 auf
dem Substrat 1 gebildet, auf dem ein nicht dargestellter Transistor zu lie
gen kommt. Anschließend wird Material 3 zur Bildung einer Elektrode auf
die erste Isolationsschicht 2 niedergeschlagen.
Gemäß Fig. 4b wird in einem nächsten Schritt das Material 3 auf photoli
thographischem Wege selektiv entfernt, um die untere Elektrode 3 zu er
halten. Danach wird eine zweite Isolationsschicht 4 auf die untere Elektro
de 3 und die erste Isolationsschicht 2 aufgebracht. Die zweite Isolations
schicht 4 besteht hier aus Siliziumoxid.
Nach Fig. 4c wird dann die zweite Isolationsschicht 4 so weit wieder abge
tragen, daß die untere Elektrode 3 zum Vorschein kommt. Das Abtragen
der zweiten Isolationsschicht 4 kann durch chemisch-mechanisches Po
lieren (CMP) erfolgen.
Sodann wird gemäß Fig. 4d die dielektrische Schicht 5 auf der unteren
Elektrode 3 und der zweiten Isolationsschicht 4 gebildet und anschließend
die obere Elektrode 6 auf der dielektrischen Schicht 5.
Allerdings ist es bei dem zuletzt beschriebenen Verfahren, bei dem die
Elektrode durch einen photolithographischen Prozeß gebildet wird,
schwierig, z. B. das Material Pt zu verwenden, das eines der am häufigsten
eingesetzten Materialien zur Bildung eines ferrodielektrischen Kondensa
tors ist, da es sich nur schwer ätzen läßt.
Weitere Herstellungsverfahren werden nachfolgend un
ter Bezugnahme auf die Fig. 5 und 6 beschrieben.
Gemäß Fig. 5a wird zunächst auf einem Substrat 1 eine Zwischenisola
tionsschicht 2 gebildet. Sodann wird diese Zwischenisolationsschicht 2
auf photolithographischem Wege selektiv entfernt, um das Substrat 1 be
reichsweise freizulegen. Auf diese Weise entsteht innerhalb der Zwischen
isolationsschicht 2 ein Kontaktloch 3. Dieses Kontaktloch 3 kann z. B. ein
Öffnungsverhältnis < 1 aufweisen, was bedeutet, daß die Länge des Kontaktlochs
3 größer ist als der Abstand der das Kontaktloch 3 bildenden
Wandflächen. Vorzugsweise wird die Zwischenisolationsschicht 2 als Sili
ziumoxidschicht ausgebildet, wobei zu deren Herstellung ein LPCVD-Ver
fahren (chemisches Dampfphasen-Beschichten bei Niederdruck) oder ein
APCVD-Verfahren (chemisches Dampfphasen-Beschichten bei Umge
bungsdruck) ausgeführt werden können.
Entsprechend der Fig. 5b wird sodann auf die gesamte Oberfläche der re
sultierenden Struktur eine Polysiliziumschicht 4 aufgebracht, die also so
wohl auf der Zwischenisolationsschicht 2 liegt als auch im Kontaktloch 3.
Sie füllt dabei das Kontaktloch 3 vollständig aus. Die Polysiliziumschicht 4
besteht aus phosphordotiertem Polysilizium mit sehr guten Nieder
schlagseigenschaften, wobei keine Reaktion mit dem Halbleitersubstrat 1
auftritt. Sie steht mit dem Transistor in Verbindung.
Wie die Fig. 5c zeigt, wird sodann die Polysiliziumschicht 4 zurückgeätzt,
so daß sie nur noch im Kontaktloch 3 verbleibt. Das Zurückätzen erfolgt
durch Trockenätzen. Dabei wird die gesamte Oberfläche der Zwischeniso
lationsschicht 2 freigelegt und der Ätzvorgang erfolgt bis hinab zu einer
vorbestimmten Tiefe in das Kontaktloch 3 hinein. Es verbleibt dann auf
dem Substrat 1 innerhalb des Kontaktlochs 3 nur noch eine Säule der Po
lysiliziumschicht 4. Diese Säule ist in Fig. 5c mit dem Bezugszeichen 4A
versehen. Die obere Fläche der Polysiliziumschicht 4A liegt etwa 100 nm
bis 150 nm unterhalb der oberen Fläche der Zwischenisolationsschicht 2.
In einem nächsten Schritt wird entsprechend der Fig. 5d die Zwischeni
solationsschicht 2 im Bereich des Kontaktlochs 3 bzw. um dieses herum
selektiv entfernt, um in der oberen Fläche der Zwischenisolationsschicht 2
eine Ausnehmung 5 zu erhalten. Diese Ausnehmung 5 umgibt also das
Kontaktloch 3, wobei in dieser Ausnehmung 5 eine Elektrode zu liegen
kommt. Die Tiefe der Ausnehmung 5 wird so gewählt, daß deren Boden auf
derselben Höhe liegt wie die obere Fläche der Polysiliziumschicht 4A.
Sodann wird gemäß Fig. 5e eine Diffusionsstoppschicht 6 auf die gesamte
Oberfläche der so erhaltenen Struktur aufgebracht, also auf die Zwi
schenisolationsschicht 2, auf die Seitenwände der Ausnehmung 5, auf den
Boden der Ausnehmung 5 sowie auf die obere Fläche der Polysilizium
schicht 4A. Danach wird auf die gesamte Oberfläche der so erhaltenen
Struktur bzw. auf die Diffusionsstoppschicht 6 eine untere Elektroden
schicht 7 aufgebracht. Dies kann so erfolgen, daß die untere Elektroden
schicht 7 die verbleibende Ausnehmung 5 vollständig ausfüllt. Die Diffu
sionsstoppschicht 6 besteht vorzugsweise aus TiN, Ta oder Ti und weist ei
ne Dicke von etwa 10 nm bis 30 nm auf. Dagegen besteht die untere Elek
trodenschicht 7 vorzugsweise aus Pt, Ir, Ru, IrO2, RuO2, SrRuO3,
YBa2Cu3O7 oder (La, Sr)CoO3, wobei diese Materialien nicht mit der die
lektrischen Schicht reagieren, wie z. B. (Ba, Sr)TiO3 und Pb(Zr, Ti)O3.
Sodann wird gemäß Fig. 5f die untere Elektrodenschicht 7 entfernt (ggf.
also auch die unter ihr liegende Diffusionsstoppschicht 6), um den oberen
Teil der Zwischenisolationsschicht 2 freizulegen. Dies erfolgt z. B. durch
ein CMP-Verfahren (chemisch-mechanisches Polieren). Somit verbleibt ei
ne untere Elektrode 7A aus dem Material der unteren Elektrodenschicht 7
nur noch in der Ausnehmung 5. Im vorliegenden Fall liegen die Oberfläche
der unteren Elektrode 7A und die Oberfläche der Zwischenisolations
schicht 2 auf derselben Höhe, fluchten also miteinander. Sodann wird auf
die gesamte Oberfläche der so erhaltenen Struktur ein dünner dielektri
scher Film 8 mit hoher Dielektrizitätskonstanten aufgebracht, also auf die
Zwischenisolationsschicht 2 und die untere Elektrode 7A, wobei anschlie
ßend auf diesen dielektrischen Film 8 eine obere Elektrode 9 aufgebracht
wird. Der dielektrische Dünnfilm 8 besteht z. B. aus (Ba, Sr)TiO3 oder aus
Pb(Zr, Ti)O3 und weist eine Dicke von etwa 50 nm auf. Die obere Elektrode
9 kann z. B. aus Pt, RuO2, (La, Sr)CoO3, TiN oder aus Polysilizium beste
hen.
Die Fig. 6a bis 6f zeigen Querschnittsansichten zur Erläuterung eines
weiteren Herstellungs
prozesses zur Bildung eines Kondensators einer Halbleitereinrichtung.
Zunächst wird gemäß Fig. 6a eine Zwischenisolationsschicht 2 auf einem
Substrat 1 gebildet, das üblicherweise ein Halbleitersubstrat ist. Sodann
wird gemäß Fig. 6b die Zwischenisolationsschicht 2 selektiv entfernt,
und zwar durch einen photolithographischen Ätzprozeß, um einerseits ein
Kontaktloch 3 zu erhalten, durch das das Substrat 1 freigelegt wird, und
um andererseits um das Kontaktloch 3 herum eine Ausnehmung 5 zu er
halten. Die Ausnehmung 5 stellt also eine obere Erweiterung des Kontakt
lochs 3 dar.
Dabei wird die Zwischenisolationsschicht 2 isotrop geätzt, was durch
Naßätzen oder Trockenätzen erfolgen kann, und zwar unter Anwendung
eines vorbestimmten Resistmusters 10, um auf diese Weise die Zwischeni
solationsschicht 2 unterhalb des Resistmusters 10 herauszulösen. Es
entstehen dadurch unterhalb des Resistmusters 10 sogenannte Hinter
schneidungen bzw. Unterschneidungen. Durch diese Hinterschneidungen
bzw. Unterschneidungen wird die Ausnehmung 5 erhalten, um einen
Bereich zu definieren, in welchem später eine Elektrode zu liegen kommt.
Die Zwischenisolationsschicht 2 sollte daher im Hinblick auf die Breite der
Unterschneidung hinreichend dick gewählt werden, da sie in Übereinstim
mung mit der Breite der Unterschneidung hinreichend weit in Richtung
ihrer Dicke bzw. Tiefenrichtung geätzt werden muß.
Nach Bildung der Ausnehmung 5 wird die Zwischenisolationsschicht 2 an
isotrop geätzt, beispielsweise durch reaktives Ionenätzen (RIE-Verfah
ren), um das Substrat 1 freizulegen. Auf diese Weise entsteht das Kontakt
loch 3 in Übereinstimmung mit der Form des Resistmusters 10. Es ist da
her möglich, sowohl das Kontaktloch 3 als auch die Ausnehmung 5 durch
nur einen einzigen photolithographischen Prozeß zu bilden.
Entsprechend der Fig. 6c wird danach Polysilizium 4 auf die Zwischeni
solationsschicht 2 aufgebracht, also auch auf die Ausnehmung 5 sowie in
das Kontaktloch 3 hinein. Dabei wird das Kontaktloch 3 vollständig mit
Polysilizium 4 ausgefüllt.
Sodann wird entsprechend der Fig. 6d die Polysiliziumschicht 4 zurück
geätzt, und zwar ohne Verwendung des Resistmusters 10, so daß die Poly
siliziumschicht 4 nur noch im Kontaktloch 3 verbleibt. Sie bildet dort ein
Polysiliziumschichtmuster 4A. Dabei können zu dieser Zeit die Oberfläche
des Polysiliziumschichtmusters 4A und die Bodenfläche der Ausnehmung
5 auf demselben Pegel liegen, also miteinander fluchten.
Gemäß Fig. 6e wird in einem nächsten Schritt auf die gesamte Oberfläche
der so erhaltenen Struktur eine Diffusionsstoppschicht 6 aufgebracht. Sie
kommt also auf der Zwischenisolationsschicht 2, auf dem Boden der Aus
nehmung 5 sowie auf dem Polysiliziumschichtmuster 4A zu liegen. Da
nach wird auf die gesamte Diffusionsstoppschicht 6 eine untere Elektro
denschicht 7 aufgebracht. Dabei kann die verbliebene Ausnehmung 5 voll
ständig mit dem Material der unteren Elektrodenschicht 7 ausgefüllt wer
den.
Schließlich wird in einem weiteren Schritt gemäß Fig. 6f die untere Elek
trodenschicht 7 und mit ihr die darunterliegende Diffusionsstoppschicht
6 entfernt, um den oberen Bereich der Zwischenisolationsschicht 2 freizu
legen. Dies erfolgt durch ein CMP-Verfahren (chemisch-mechanisches Po
lieren). Auf diese Weise verbleibt nur eine untere Elektrode 7A in der Aus
nehmung 5, wobei die Oberfläche der unteren Elektrode 7A in der Ausneh
mung 5 und die Oberfläche der Zwischenisolationsschicht 2 auf derselben
Höhe liegen, also miteinander fluchten. Sodann wird auf die gesamte
Oberfläche der so erhaltenen Struktur ein dielektrischer Dünnfilm 8 mit
hoher Dielektrizitätskonstanten aufgebracht, also auf die Zwischenisola
tionsschicht 2 und die untere Elektrode 7A. Auf dem gesamten dielektri
schen Dünnfilm 8 wird danach eine obere Elektrode 9 gebildet.
Ausgehend vom eingangs genannten Stand der Technik liegt der Erfindung
die Aufgabe zugrunde, ein weiteres Verfahren zum Herstellen eines Konden
sators einer Halbleitereinrichtung anzugeben, das es bei einfacher Durchfüh
rung ermöglicht, die verschiedensten Materialien zur Bildung einer Elektrode
des Kondensators verwenden zu können, ohne deren Eigenschaften zu beein
trächtigen.
Diese Aufgabe wird durch das Verfahren nach Anspruch 1 gelöst.
Erfindungsgemäß umfaßt ein Verfahren zum Herstellen eines Kondensators
einer Halbleitereinrichtung folgende Schritte:
- - Aufbringen einer Isolationsschicht auf ein Substrat;
- - selektives Entfernen der Isolationsschicht zur Bildung eines ersten Kon taktlochs;
- - Bildung einer leitenden Halbleiterschicht im ersten Kontaktloch bis zu einer vorbestimmten Höhe;
- - Entfernen der Isolationsschicht um das zweite Kontaktloch herum bis zu einer der Höhe der Halbleiterschicht entsprechenden Tiefe zwecks Bildung eines zweiten Kontaktlochs;
- - Bildung einer Diffusionsstoppschicht nur auf der leitenden Halbleiter schicht;
- - Bildung einer unteren Elektrode auf der Diffusionsstoppschicht und auf der Isolationsschicht im zweiten Kontaktloch;
- - Bildung eines dielektrischen Dünnfilms auf der Oberfläche der unteren Elektrode; und
- - Bildung einer oberen Elektrode auf dem dielektrischen Dünnfilm.
Erfindungsgemäß ist also vorgesehen, daß die Diffusionsstoppschicht nur
dort angeordnet wird, wo sie erforderlich ist, nämlich im Kontaktbereich zwi
schen der leitenden Halbleiterschicht im ersten Kontaktloch und der unteren
Elektrode im zweiten Kontaktloch, um eine Diffusion von Dotierstoffen aus
der leitenden Halbleiterschicht in die untere Elektrode zu verhindern. Auf
diese Weise wird es möglich, praktisch das gesamte zweite Kontaktloch für
die Ausbildung der unteren Elektrode zu nutzen. Hierdurch lassen sich die
Eigenschaften der unteren Elektrode nur in Abhängigkeit von dem verwende
ten Elektrodenmaterial einstellen, ohne daß ein Einfluß der Diffusionsstopp
schicht auf die Elektrodeneigenschaften zu berücksichtigen wäre.
Die Erfindung wird nachfolgend nä
her beschrieben. Es zeigen in der Zeichnung:
Fig. 1 eine Querschnittsansicht einer konventionellen Kondensator
struktur einer Halbleitereinrichtung;
Fig. 2 eine Querschnittsansicht einer weiteren konventionellen Konden
satorstruktur einer Halbleitereinrichtung;
Fig. 3 eine Querschnittsansicht einer noch weiteren konventionellen
Kondensatorstruktur einer Halbleitereinrichtung;
Fig. 4a bis 4d Querschnittsansichten zur Erläuterung eines Herstel
lungsprozesses der Halbleitereinrichtung nach Fig. 3;
Fig. 5a bis 5f Querschnittsansichten zur Erläuterung eines anderen
Herstellungsprozesses eines Kondensators einer Halblei
tereinrichtung;
und
Fig. 6a bis 6f Querschnittsansichten zur Erläuterung eines noch anderen
Herstellungsprozesses eines Kondensators einer Halblei
tereinrichtung.
Bezugnehmend auf die unter den Fig. 5 und 6 beschriebenen Ver
fahren wird erfindungsgemäß die Diffusionsstoppschicht 6 nur auf der Polysilizi
umschicht 4A hergestellt.
In diesem Fall wird z. B. ein dünner Ti-Film mit einer Dicke von etwa 20 nm
auf der Polysiliziumschicht 4A gebildet und über eine Minute lang einem
Wärmebehandlungsprozeß bei einer Temperatur von etwa 800°C unterzo
gen. Es wird ein RTP-Verfahren durchgeführt (schnelles thermisches
Wachstumsverfahren), und zwar unter Inertgas, wie z. B. Ar. Auf diese
Weise wird nur auf der Polysiliziumschicht 4A eine dünne Schicht aus ei
nem Ti-Silizid erhalten. Sodann wird dasjenige Ti, das nicht mit der Polysi
liziumschicht reagiert hat und auf deren Oberfläche verblieben ist, durch
Naß ätzen entfernt. Danach wird erneut ein RTP-Verfahren bei einer Tem
peratur von etwa 800°C über eine Minute in Stickstoffumgebung durchge
führt, die z. B. N2 und/oder NH3 enthält. Auf diese Weise wird das Ti-Sili
zid nitrifiziert, um eine TiN Diffusionsstoppschicht auf der Polysilizium
schicht 4A zu erhalten. Es ist also möglich, die Diffusionsstoppschicht aus
TiN nur auf der Polysiliziumschicht 4A auszubilden, ohne daß komplizier
te photolithographische Prozesse durchgeführt werden müssen.
Claims (9)
1. Verfahren zum Herstellen eines Kondensators einer Halbleiterein
richtung, mit folgenden Schritten:
- - Aufbringen einer Isolationsschicht (2) auf ein Substrat (1);
- - selektives Entfernen der Isolationsschicht (2) zur Bildung eines er sten Kontaktlochs (3);
- - Bildung einer leitenden Halbleiterschicht (4A) im ersten Kontaktloch (3) bis zu einer vorbestimmten Höhe;
- - Entfernen der Isolationsschicht (2) um das erste Kontaktloch (3) herum bis zu einer der Höhe der Halbleiterschicht (4A) entsprechenden Tiefe zwecks Bildung eines zweiten Kontaktlochs (5);
- - Bildung einer Diffusionsstoppschicht (6) nur auf der leitenden Halb leiterschicht (4A);
- - Bildung einer unteren Elektrode (7A) auf der Diffusionsstoppschicht (6) und auf der Isolationsschicht (2) im zweiten Kontaktloch (5);
- - Bildung eines dielektrischen Dünnfilms (8) auf der Oberfläche der unteren Elektrode (7A); und
- - Bildung einer oberen Elektrode (9) auf dem dielektrischen Dünnfilm (8).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Bil
dung der Diffusionsstoppschicht (6)
ein Ti-Film auf der leitenden Halbleiterschicht (4A) gebildet und ei nem Wärmebehandlungsprozeß unterzogen wird, um eine dünne Schicht aus Ti-Silizid zu erhalten,
das verbliebene Ti, das nicht reagiert hat, entfernt wird, und das Ti-Silizid nitrifiziert wird, um eine TiN-Diffusionsstoppschicht zu erhalten.
ein Ti-Film auf der leitenden Halbleiterschicht (4A) gebildet und ei nem Wärmebehandlungsprozeß unterzogen wird, um eine dünne Schicht aus Ti-Silizid zu erhalten,
das verbliebene Ti, das nicht reagiert hat, entfernt wird, und das Ti-Silizid nitrifiziert wird, um eine TiN-Diffusionsstoppschicht zu erhalten.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der
Wärmebehandlungsprozeß zur Bildung des Ti-Silizids bei einer Tempera
tur von etwa 800°C unter Inertgas durchgeführt wird.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß
zur Nitrifizierung des Ti-Silizids eine Wärmebehandlung bei einer Temperatur
von etwa 800°C in einer Stickstoffumgebung durchgeführt wird.
5. Verfahren nach einem der vorstehenden Ansprüche, dadurch ge
kennzeichnet, daß zur Bildung der unteren Elektrode (7A)
eine leitende Schicht (7) auf der Diffusionsstoppschicht (6) und auf der Isolationsschicht (2) ausgebildet wird, und
die leitende Schicht (7) teilweise entfernt wird, um die Isolations schicht (2) außerhalb des zweiten Kontaktlochs (5) freizulegen und da durch die Oberfläche der resultierenden Struktur zu planarisieren.
eine leitende Schicht (7) auf der Diffusionsstoppschicht (6) und auf der Isolationsschicht (2) ausgebildet wird, und
die leitende Schicht (7) teilweise entfernt wird, um die Isolations schicht (2) außerhalb des zweiten Kontaktlochs (5) freizulegen und da durch die Oberfläche der resultierenden Struktur zu planarisieren.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß der Ti-
Film zur Bildung der Diffusionsstoppschicht (6) und die leitende Schicht
(7) durch Sputtern hergestellt werden.
7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß
die leitende Schicht (7) durch chemisch-mechanisches Polieren entfernt
bzw. planarisiert wird.
8. Verfahren nach einem der vorstehenden Ansprüche, dadurch ge
kennzeichnet, daß das erste Kontaktloch (3) und das zweite Kontaktloch
(5) durch anisotropes Ätzen erzeugt werden.
9. Verfahren nach Anspruch 1 bis 7, dadurch gekennzeichnet, daß
das zweite Kontaktloch (5) vor dem ersten Kontaktloch (3) durch isotropes
Ätzen der Isolationsschicht (2) erzeugt wird, während das erste Kontakt
loch (3) anschließend durch anisotropes Ätzen der Isolationsschicht (2)
hergestellt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960000372A KR100209748B1 (ko) | 1996-01-10 | 1996-01-10 | 반도체 장치의 축전기 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19620833A1 DE19620833A1 (de) | 1997-07-24 |
DE19620833C2 true DE19620833C2 (de) | 2003-11-13 |
Family
ID=19449226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19620833A Expired - Fee Related DE19620833C2 (de) | 1996-01-10 | 1996-05-23 | Verfahren zum Herstellen eines Kondensators einer Halbleitereinrichtung |
Country Status (4)
Country | Link |
---|---|
US (1) | US5920761A (de) |
JP (1) | JP2741192B2 (de) |
KR (1) | KR100209748B1 (de) |
DE (1) | DE19620833C2 (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3135483B2 (ja) * | 1995-06-22 | 2001-02-13 | 松下電子工業株式会社 | 半導体装置およびその製造方法 |
US6294420B1 (en) * | 1997-01-31 | 2001-09-25 | Texas Instruments Incorporated | Integrated circuit capacitor |
KR100265772B1 (ko) * | 1998-07-22 | 2000-10-02 | 윤종용 | 반도체 장치의 배선구조 및 그 제조방법 |
TW417293B (en) * | 1999-08-27 | 2001-01-01 | Taiwan Semiconductor Mfg | Formation of DRAM capacitor |
JP2002076298A (ja) * | 2000-08-23 | 2002-03-15 | Matsushita Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
JP2004014770A (ja) * | 2002-06-06 | 2004-01-15 | Renesas Technology Corp | 半導体装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5335138A (en) * | 1993-02-12 | 1994-08-02 | Micron Semiconductor, Inc. | High dielectric constant capacitor and method of manufacture |
US5442213A (en) * | 1993-06-23 | 1995-08-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with high dielectric capacitor having sidewall spacers |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5585300A (en) * | 1994-08-01 | 1996-12-17 | Texas Instruments Incorporated | Method of making conductive amorphous-nitride barrier layer for high-dielectric-constant material electrodes |
US5622893A (en) * | 1994-08-01 | 1997-04-22 | Texas Instruments Incorporated | Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes |
-
1996
- 1996-01-10 KR KR1019960000372A patent/KR100209748B1/ko not_active IP Right Cessation
- 1996-05-16 US US08/648,687 patent/US5920761A/en not_active Expired - Lifetime
- 1996-05-23 DE DE19620833A patent/DE19620833C2/de not_active Expired - Fee Related
- 1996-10-04 JP JP8281573A patent/JP2741192B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5335138A (en) * | 1993-02-12 | 1994-08-02 | Micron Semiconductor, Inc. | High dielectric constant capacitor and method of manufacture |
US5442213A (en) * | 1993-06-23 | 1995-08-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with high dielectric capacitor having sidewall spacers |
Also Published As
Publication number | Publication date |
---|---|
JP2741192B2 (ja) | 1998-04-15 |
KR970059050A (ko) | 1997-08-12 |
US5920761A (en) | 1999-07-06 |
DE19620833A1 (de) | 1997-07-24 |
KR100209748B1 (ko) | 1999-07-15 |
JPH09199685A (ja) | 1997-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19625883C2 (de) | Kondensatorstruktur eines Halbleiterbauteils und Verfahren zum Herstellen derselben | |
DE4402216C2 (de) | Halbleiterbauelement mit Kondensatoren und zu seiner Herstellung geeignetes Verfahren | |
DE10000005C1 (de) | Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers | |
DE19829300B4 (de) | Ferroelektrische Speichereinrichtung mit elektrischer Verbindung zwischen einer unteren Kondensatorelektrode und einem Kontaktstopfen sowie Verfahren zu deren Herstellung | |
DE60224379T2 (de) | Methode, eine dielektrische Schicht abzuscheiden | |
DE10227346B4 (de) | Ferroelektrische Speichervorrichtung, die eine ferroelektrische Planarisationsschicht verwendet, und Herstellungsverfahren | |
DE10014315B4 (de) | Verfahren zum Herstellen eines Halbleiterspeichers | |
DE19904781A1 (de) | Dielektrischer Kondensator, Verfahren zum Herstellen desselben und dielektrischer Speicher mit diesem | |
DE69333864T2 (de) | Herstellungsverfahren für Halbleiterbauelement mit Kondensator | |
DE19928280A1 (de) | Ferroelektrischer Kondensator und Verfahren zur Herstellung desselben | |
DE10100695B4 (de) | Halbleitervorrichtung | |
DE19930295A1 (de) | Säulenförmiger Speicherknoten eines Kondensators und Verfahren zur Herstellung desselben | |
DE19649670A1 (de) | Verfahren zur Herstellung eines Kondensators einer Halbleitervorrichtung und zugehörige Anordnung | |
DE19712540C1 (de) | Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall | |
DE19633689B4 (de) | Verfahren zum Herstellen von Kondensatoren für Halbleitervorrichtungen | |
DE19620185C2 (de) | Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung | |
DE19620833C2 (de) | Verfahren zum Herstellen eines Kondensators einer Halbleitereinrichtung | |
EP0859405B1 (de) | Herstellverfahren für eine erhabene Kondensatorelektrode | |
DE10120302A1 (de) | Halbleiter-Bauteil und Verfahren zu dessen Herstellung | |
EP0954030A1 (de) | Verfahren zur Herstellung eines Kondensators für eine Halbleiter-Speicheranordnung | |
DE10130936A1 (de) | Herstellungsverfahren für ein Halbleiterbauelement | |
DE19950540A1 (de) | Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur | |
DE10022655C2 (de) | Verfahren zur Herstellung von Kondensatorstrukturen | |
DE10324055A1 (de) | Integrierter Stapelkondensator und Verfahren zu dessen Herstellung | |
DE4200284C2 (de) | Halbleitereinrichtung und Verfahren zu deren Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8304 | Grant after examination procedure | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20131203 |