KR100209748B1 - 반도체 장치의 축전기 제조방법 - Google Patents

반도체 장치의 축전기 제조방법 Download PDF

Info

Publication number
KR100209748B1
KR100209748B1 KR1019960000372A KR19960000372A KR100209748B1 KR 100209748 B1 KR100209748 B1 KR 100209748B1 KR 1019960000372 A KR1019960000372 A KR 1019960000372A KR 19960000372 A KR19960000372 A KR 19960000372A KR 100209748 B1 KR100209748 B1 KR 100209748B1
Authority
KR
South Korea
Prior art keywords
forming
contact hole
insulating film
lower electrode
electrode
Prior art date
Application number
KR1019960000372A
Other languages
English (en)
Other versions
KR970059050A (ko
Inventor
전유찬
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960000372A priority Critical patent/KR100209748B1/ko
Priority to US08/648,687 priority patent/US5920761A/en
Priority to DE19620833A priority patent/DE19620833C2/de
Priority to JP8281573A priority patent/JP2741192B2/ja
Publication of KR970059050A publication Critical patent/KR970059050A/ko
Application granted granted Critical
Publication of KR100209748B1 publication Critical patent/KR100209748B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 장치의 축전기 제조방법에 관한 것으로, 공정을 단순화하여 전극물질의 선택폭을 넓게 하는데 적합하도록 한 반도체 장치의 축전기 제조방법에 관한 것이다.
이와 같은 본 발명의 반도체 장치의 축전기 제조방법은 기판위에 절연막을 형성하는 단계; 절연막 일부를 제거하여 제1콘택홀을 형성하는 단계; 상기 제1콘택홀내에 소정 깊이로 전도성 반도체층을 형성하는 단계; 상기 제1콘택홀 주변의 상기 절연막을 상기 전도성 반도체층 높이로 제거하여 제2콘택홀을 형성하는 단계; 상기 제2콘택홀내에 하부 전극을 형성하는 단계; 상기 하부 전극의 표면에 유전체 박막을 형성하는 단계; 상기 유전체 박막위에 상부 전극을 형성하는 단계를 포함하여 이루어진 것이다.
따라서, 공정이 간단하고 전극물질의 선택폭이 넓다.

Description

반도체 장치의 축전기 제조방법
제1도는 종래 제1실시예의 반도체 장치의 축전기 구조단면도.
제2도는 종래 제2실시예의 반도체 장치의 축전기 구조단면도.
제3도는 종래 제3실시예의 반도체 장치의 축전기 구조단면도.
제4도는 종래 제3실시예의 반도체 장치의 제조공정 단면도.
제5도는 본 발명 제1실시예의 반도체 장치의 축전기 제조공정 단면도.
제6도는 본 발명 제2실시예의 반도체 장치의 축전기 제조공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 절연막
3 : 콘택홀 4 : 다결정 실리콘
5 : 함몰영역 6 : 확산 방지막
7 : 하부 전극 8 : 고유전율 박막
9 : 상부 전극 10 : 레지스트
본 발명은 반도체 장치의 축전기 제조방법에 관한 것으로 특히, 공정을 단순화하여 다양한 전극물질을 사용하는데 적합하도록 한 반도체 장치의 축전기 제조방법에 관한 것이다.
일반적으로 반도체 장치의 축전기는 소자의 집적도가 증가함에 따라 그 면적이 작아지면서 이로 인한 축전용량의 감소를 보상하기 위해 점차 유전막의 두께를 줄여 왔다.
그러나, 유전막의 두께가 감소함에 따라, 터널링(Tunneling)에 의한 누설전류가 증가하게 되고, 이러한 누설전류와 유전막의 얇아진 두께 때문에 점차 신뢰성이 저하되는 문제가 발생하고 있다.
이러한 유전막의 극박화를 피하는 방법으로 매우 복잡한 표면굴곡을 형성하여 축전기의 유효면적을 증가시키는 방법이 널리 채용되고 있고, 이와 함께 유전율이 높은 질화 산화막이나 재산화 질화 산화막 등을 사용하여 박막화 추세를 약간 늦출수 있었으나, 이러한 방법은 표면에 심한 단차를 주어 사진묘화 공정을 어렵게 하고, 공정단가를 높이는 등의 문제로 인해 256MB DRAM 이상의 고집적 소자에서는 사용하기 어려울 것으로 예측하고 있다.
축전기의 축전용량을 획기적으로 향상시키면서 표면굴곡을 줄이는 방법으로 고유전율 물질을 축전기의 유전막으로 사용하는 방법이 제시되었으며 이에 대한 많은 연구가 진행되어 왔다.
축전기용 고유전율 물질로 가장 많이 연구된 물질은 Ta2O5이며, 이 물질의 박막화 및 특성개선, 집적화에 따른 문제해결 등 많은 성과가 있었으나, 실질적인 유전율이 그리 높지 않아 향후 점차 고집적화 되어 가는 추세를 고려할 때 그 사용범위가 넓지 않을 것이다.
최근들어 강유전체 등 페로브스카이트(Perovskite)형 산화물에 대한 관심이 높아지고 있으며 특히 반도체 장치에 사용될 유전체로서 집중적인 연구의 대상이 되고 있다.
이러한 물질로는 Pb(Zr,Ti)O3(PZT), (Pb,La)(Zr,Ti)O3(PLZT), (Ba,Sr)Ti O3(BST), BaTiO3, SrTiO3등이 있다.
그러나 이러한 물질은 기판인 실리콘 및 실리사이드 등과 쉽게 반응하며, 이들 물질의 박막형성 과정에 강한 산화성 분위기에 표면이 노출됨으로 인한 전극의 산화 등으로 전극의 재료 및 구조 등 실질적으로 집적공정을 진행하면서 발생하는 문제점을 해결하기 위한 연구가 계속되고 있다.
현재까지의 축전기 형성에는 복잡한 구조의 전극을 형성한 후, 열산화에 의해 그 표면에 산화막을 성장시키는 방법을 사용했기 때문에 도포성(Step Coverage)에 관한 문제는 없었으나 이러한 페로브스카이트(Perovskite) 재료들은 여러 구성원소를 포함하고 있으며 전극을 산화시켜서는 우수한 특성의 페로브스카이트 재료를 얻기 어렵기 때문에 화학기상증착(CVD)을 사용해야 하는데, 이러한 원소를 포함하는 반응원은 주로 금속유기 화합물이다.
그래서 금속 유기화합물을 사용하여 박막을 형성하는 금속 유기화학 증착(Metal Organic Chemical Vapor Deposition : MOCVD)방법에 의해서 실질적인 유전체 박막형성공정이 이루어질 것으로 예측된다.
그러나, 화학증착은 우수한 도포성으로 복잡한 굴곡을 가진 표면이나 좁은 구멍 등에도 쉽게 증착할 수 있는 방법으로 알려져 있지만 매우 좁고 깊어진 틈으로 형성될 소자에 있어서는 그리 우수한 도포성을 나타내지 못하고 있다.
이하, 첨부된 도면을 참조하여 종래의 반도체 장치의 축전기 구조 및 제조방법과 문제점을 설명하면 다음과 같다.
제1도, 제2도는 종래의 제1, 제2실시예의 반도체 장치의 축전기 구조단면도로써, 수직한 면을 가지는 축전기 전극에 증착된 유전막의 형태를 나타낸 도면이다. 제1도에 도시된 바와 같이, 트랜지스터가 형성된 기판(1)위에 층간 절연막(2)이 형성된 후 상기 층간 절연막(2)위에 전극(3)물질이 증착된다.
상기 전극(3)물질을 사진석판술 및 식각공정으로 선택적으로 제거한 후 상기 전극(3)물질 전면에 유전막(4)이 증착된다.
이때, 유전막(4)은 모든 표면에서 정해진 최소 두께를 유지하도록 증착하면 좁은 틈에서의 도포성이 낮기 때문에 전극물질(3)위의 더 넓은 면적을 차지하는 수평표면에서는 유전막(4a)의 두께가 두꺼워져 실질적인 축전용량이 줄어들게 된다.
또한 전극(3)의 종단에는 수직한 단면이 존재하여 수평면과의 사이에 직각의 돌출부가 형성되므로 이 부위에 증착된 유전막(4b)의 특성이 저하되고 돌출부에 전계가 집중되어 누설전류나 열화의 원인이 되기도 한다.
그러므로 제2도에 도시된 바와 같이, 상기의 문제점을 막기 위해 미국특허 5,335,138은 전극(3)의 주위에 측벽(5)(Side Wall)을 형성하여 날카로운 돌출부를 제거하는 공정을 개발하였다.
그러나 측벽(5)부를 전도성이 있는 물질로 형성하는 경우에는 유전막(4) 형성시 불균일 문제가 발생하며, 절연체로 형성하는 경우에는 실질적인 전극면적이 감소하게 된다.
그리고 증착 및 식각공정이 늘어나서 공정의 단가를 높이고 MOCVD는 증기압이 낮은 반응원을 사용하기 때문에 공정이 복잡하다.
특히, MOCVD는 실제 양산공정에 사용된 경험이 부족한 미성숙 공정이기 때문에 그밖에 알려지지 않은 많은 문제를 포함하고 있을 소지가 많다.
그러나 상기의 문제는 스퍼터링을 사용할 경우 비교적 쉽게 해결될 수 있다.
스퍼터링의 경우 잘 조절된 조성으로 제작된 한 종류의 타겟을 사용함으로 유전막의 조성조절이 쉽고, 특히 스퍼터링은 반도체 공정에 있어 아주 성숙된 기술이긴 때문에 즉각적인 사용이 가능하며, 추후 발생될 문제에 대해서도 쉽게 대처할 수 있다. 그러나, 스퍼터링은 근본적으로 등각성(Conformal) 증착이 불가능하므로 고집적 소자에 적용하기 어려운 것이 치명적인 문제점이다.
제3도는 종래 제3실시예의 반도체 장치의 축전기 구조단면도이다.
제3도에 도시된 바와 같이, 신카와타(Shinkawata : The 42nd Spring Meeti ng Extanded Abstracts, The Japan Society of Applied Physics and Related Societies, P789, 1995) 등은 스퍼터링을 사용하여 유전막을 형성할 수 있는 평탄화된 전극구조를 제안하였다.
트랜지스터가 형성된 기판(1)위에 제1절연막(2)이 형성되고, 상기 제1절연막(2) 위에 제2절연막(4)에 매립된 하부 전극(3)이 형성되며, 상기 제2절연막(4) 및 하부 전극(3) 전면에 유전막(5)이 형성되고, 상기 유전막(5) 전면에 상부 전극(6)이 형성된 구조를 갖는다.
제4도를 종래 제3실시예의 반도체 장치의 축전기 제조공정 단면도이다.
제4도(a)에 도시된 바와 같이, 트랜지스터(1)가 형성된 기판(1)위에 제1절연막(2)을 형성하고, 상기 제1절연막(2)위에 전극(3)물질을 증착한다.
제4도(b)에 도시된 바와 같이, 사진석판술 및 식각공정으로 상기 전극(3)물질을 선택적으로 제거하여 하부 전극(3a)을 패터닝하고 상기 하부 전극(3a) 및 제1절연막(2)위에 제2절연막(4)을 증착한다.
이때, 제2절연막(4)은 실리콘 산화막으로 한다.
제4도(c)에 도시된 바와 같이, 화학기계 연마를 사용하여 상기 하부 전극(3)이 노출될때까지 상기 제2절연막(4)을 제거한다.
제4도(d)에 도시된 바와 같이, 상기 하부 전극(3) 및 제2절연막(4)위에 유전막(5) 및 상부 전극(6)을 차례로 증착한다.
그러나 상기와 같인 사진묘화 공정에 의한 전극형성은 강유전체 축전기에서 가장 널리 사용되는 Pt 등의 식각하기 어려운 재료에 적용하기 어려운 문제점이 있었다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로써, 공정을 단순화 하여 전극물질의 선택폭을 넓게 하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명의 반도체 장치의 축전기 제조방법은 기판위에 절연막을 형성하는 단계; 절연막 일부를 제거하여 제1콘택홀을 형성하는 단계; 상기 콘택홀내에 소정 깊이로 전도성 반도체층을 형성하는 단계; 상기 제1콘택홀 주변의 상기 절연막을 상기 전도성 반도체층 높이로 제거하여 제2콘택홀을 형성하는 단계; 상기 제2콘택홀내에 하부 전극을 형성하는 단계; 상기 하부 전극의 표면에 유전체 박막을 형성하는 단계; 상기 유전체 박막위에 상부 전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명의 반도체 장치의 축전기 제조방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
제5도는 본 발명에 제1실시예의 반도체 장치의 축전기 제조단면도이다.
제5(a)도에 도시된 바와 같이, 기판(1)위에 층간 절연막(2)을 증착하고, 사진석판술 및 식각공정으로 상기 층간 절연막(2)의 일부를 제거하여 콘택홀(3)을 형성한다.
이때, 층간 절연막(2)은 실리콘 산화막(SiO2)을 사용하는 것이 바람직하며 증착방법은 저압화학 증착(LPCVD) 또는 상압화학 증착(APCVD)에 의해 실시될 수 있다.
제5(b)도에 도시된 바와 같이, 상기 콘택홀(3)이 형성된 기판(1) 전면에 다결정 실리콘(4)을 증착한다.
이때, 다결정 실리콘(4)은 상기 트랜지스터와의 연결을 위하여 반도체 기판(1)과의 반응이 없고 증착특성이 뛰어난 인(P)이 도핑(Doping)된 다결정 실리콘을 사용하는 것이 일반적이다.
제5(c)도에 도시된 바와 같이, 상기 콘택홀(3)이 형성된 기판(1)위의 다결정 실리콘(4)을 건식식각으로 재식각(Etch Back)하여 콘택홀(3)의 소정 깊이에만 다결정 실리콘(4a)을 남도록 한다.
이때, 다결정 실리콘의 표면은 층간 절연막(2)의 표면보다 약 1000내지 약 1500아래에 존재하도록 한다.
제5(d)도에 도시된 바와 같이, 사진석판술 및 식각공정으로 콘택홀(3)을 포함하는 하부 전극이 형성될 영역의 층간 절연막(2)을 선택적으로 제거하여 함몰(Recess)된 영역(5)을 형성한다.
이때, 함몰영역(5)의 하부는 상기 재식각된 다결정 실리콘(4a) 표면과 동일한 평면에 형성된다.
제5(e)도에 도시된 바와 같이, 상기 함몰영역(5)을 포함한 층간 절연막(2) 전면에 확산 방지층(6)을 형성하고, 상기 확산 방지막(6)위에 하부 전극(7) 물질을 형성한다.
이때, 확산 방지막(6)은 약 100내지 약 300의 TiN, Ta, Ti 등으로 하고, 하부 전극(7) 물질은(Ba,Sr)TiO3, Pb(Zr,Ti)O3등의 유전물질과 반응하지 않는 Pt, Ir, Ru, IrO2, RuO2, SrRuO3, YBa2Cu3O7, (La,Sr)CoO3등의 물질을 사용한다.
또한 상기 확산 방지막(6)은 다결정 실리콘위에만 선택적으로 형성할 수도 있다.
즉, 스퍼터링에 의해 약 200두께의 Ti 박막을 증착한 다음, Ar 등의 불활성 분위기에서 급속 열처리(Rapid Thermal Processing : RTP)를 사용하여 약 800로 1분 이내의 열처리를 하여 다결정 실리콘 표면에만 선택적으로 Ti-실리사이드를 형성한다.
그리고, 표면에 잔류하는 미반응 Ti를 습식각에 의해 제거하고, N2또는 NH3등의 질화성 분위기에서 다시 800로 1분 내외의 급속 열처리에 의해 Ti-실리사이드를 질화시켜 표면에 TiN 확산 방지막을 형성하면 사진석판술 및 식각공정 등의 복잡한 작업없이도 다결정 실리콘에만 TiN 확산 방지막을 형성할 수 있다.
제5(f)도에 도시된 바와 같이, 화학기계 연마(Chemical Mechanical Polishing : CMP)로 상단부의 층간 절연막(2)이 노출될 때까지 상기 하부 전극(7) 물질을 제거하여 하부 전극(7) 물질이 상기 함몰영역(5)에만 남도록 형성한다.
이때, 상기 함몰영역(5)의 하부 전극(7a)과 상기 층간 절연막(2)은 동일한 평면에 있게 된다.
그리고 상기 하부 전극(7a)을 포함한 층간 절연막(2) 전면에 고유전율 박막(8)을 증착하고, 상기 고유전을 박막(8)위에 상부 전극(9)을 형성한다.
이때, 고유전율 박막(8)은 (Ba,Sr)TiO3또는 Pb(Zr,Ti)O3등으로 사용하고 증착두께는 약 500으로 한다.
그리고, 상기 상부 전극(9)은 Pt, RuO2, (La,Sr)CoO3, TiN, 다결정 실리콘 등으로 사용한다.
제6도는 본 발명 제2실시예의 반도체 장치의 축전기 제조공정 단면도이다.
제6(a)도에 도시된 바와 같이, 기판(1)위에 층간 절연막(2)을 증착하고 제6(b)도에 도시된 바와 같이, 사진석판술 및 식각공정으로 함몰영역(5) 및 콘택홀(3)을 형성한다.
즉, 패터닝된 레지스트(10)를 사용하여 레지스트(10)의 아래에 언더-컷(under-cut)이 생기도록 습식식각 또는 화학건식각 등의 등방성 식각을 실시한다.
이와 같이 상기 언더-컷에 의해 함몰영역(5)이 형성되어 전극의 형성될 부분이 정의된다.
그러므로 층간 절연막(2)은 언더-컷의 폭만큼의 깊이가 식각되기 때문에 상기의 깊이를 고려하여 충분한 두께로 형성해야 한다.
그리고 상기 함몰영역(5)을 형성한 후, 반응성 이온식각(RIE)등의 이방성 식각으로 기판(10)이 드러날때까지 식각하여 레지스트(10) 모양대로 콘택홀(3)을 형성함으로써 1회의 사진석판술 공정만으로 콘택홀(3)과 함몰영역(5)을 형성할 수 있다.
제6(c)도에 도시된 바와 같이, 상기 함몰영역(5)과 콘택홀(3)내 및 층간 절연막(2) 전면에 다결정 실리콘(4)을 증착한 후, 제6(d)도에 도시된 바와 같이, 상기 다결정 실리콘(4)을 레지스트(10) 없이 재식각(Etch Back)하여 상기 콘택홀(5)에만 남도록 하여 다결정 실리콘(4a)을 형성한다.
이때, 상기 다결정 실리콘(4a)의 표면은 상기 함몰영역(5)의 바닥과 같은 높이가 되도록 한다.
제6(e)도에 도시된 바와 같이, 상기 함몰영역(5)을 포함한 층간 절연막(2) 전면에 확산 방지막(6)과 하부 전극(7) 물질을 차례로 증착한다.
제6(f)도에 도시된 바와 같이, 화학기계 연마(CMP)로 상단부의 층간 절연막(2)이 노출될때까지 상기 하부 전극(7) 물질을 제거하여 상기 함몰영역(3)의 하부 전극(7a)과 상기 층간 절연막(2)의 표면이 같은 높이가 되도록 한다.
그리고, 상기 하부 전극(7a)을 포함한 층간 절연막(2) 전면에 고유전율 박막(8) 및 상부 전극(9)을 차례로 형성한다.
이상에서 설명한 바와 같이, 본 발명의 반도체 장치의 축전기 제조방법에 있어서는 다음과 같은 효과가 있다.
첫째, 종래 신카와타(Shinkawata)등의 방법에서와 같이 전극물질을 식각한 후 절연체로 매립하는 경우에는 고유전율 물질을 사용하는 축전기에서 가장 많이 사용하는 Pt와 같이 식각하기 어려운 물질을 사용하라 수 없지만 본 발명은 가공하기 쉬운 층간 절연막을 가공함으로써 하부 전극의 가공이 매우 용이하여 식각이 어려운 귀금속 등을 하부 전극으로 용이하게 사용할 수 있다.
둘째, 고유전율 박막의 전극재료로 매우 널리 사용되고 있는 Pt 전극의 경우 식각이 어려운 것이 가장 큰 문제점으로 지적되고 있으며, 식각되는 경우에는 레지스트의 측벽에 재증착되어 얇은 돌출부를 형성하는 문제로 인해 실용화에 큰 장애가 되고 있지만 본 발명은 화학기계 연마로 제거하므로 큰 문제가 없다.
셋째, 현재 복잡한 표면구조로 인해 발생하는 셀 부분과 주변회로 부분의 표면단차로 인해 사진묘화 공정에 있어서, 높은 초점심도를 요구하여 후공정을 어렵게 하지만 본 발명은 축전기 형성공정에서 특별한 단차가 형성되지 않으므로 추후 사진묘화 공정에 특별한 장애를 일으키지 않고 화학기계 연마를 사용하므로 이미 형성된 단차도 제거할 수 있다.
넷째, 동일한 구조 및 두께의 유전막을 얻으므로 유전막의 두께를 신뢰성이 허용하는 최대한도까지 낮추어 실질적인 축전용량을 증가시킨다.
그리고, 유전물질위에 다른 전극을 형성하면 축전기의 크기 및 축전기간의 공간이 매우 작더라도 제작된 각 축전기간의 간섭에 의한 문제가 발생하지 않는다.
다섯째, 전극표면이 완전히 평탄하므로 특성은 우수하나 도포성이 나쁜 스퍼터링에 의한 고유전율 박막 또는 강유전체 박막 등의 증착이 가능하며 전극형성시 화학증착에 의해 형성하기 어려운 전극물질을 스퍼티링 등과 같은 물리 증착법으로도 전극을 쉽게 형성할 수 있다. 그러므로 전극물질의 선택폭이 넓다.

Claims (8)

  1. 기판위에 절연막을 형성하는 단계, 절연막 일부를 제거하여 제1콘택홀을 형성하는 단계, 상기 제1콘택홀내에 소정깊이로 전도성 반도체층을 형성하는 단계, 상기 제1콘택홀 주변의 상기 절연막을 상기 전도성 반도체층 높이로 제거하여 제2콘택홀을 형성하는 단계, 상기 제2콘택홀에 매립되는 평탄한 하부전극을 형성하는 단계, 상기 하부전극의 표면에 평탄한 유전체 박막을 형성하는 단계, 상기 유전체 박막위에 상부전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 장치의 축전기 제조방법.
  2. 제1항에 있어서, 제1콘택홀과 제2콘택홀은 이방성 식각으로 형성함을 특징으로 하는 반도체 장치의 축전기 제조방법.
  3. 제1항에 있어서, 하부 전극은 제2콘택홀 영역에 확산 방지막을 형성하는 단계, 상기 확산 방지막 위에 전도성 물질을 형성하는 단계, 상기 절연막이 노출될 때까지 상기 전도성 물질을 제거하여 평탄화하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 장치의 축전기 제조방법.
  4. 제3항에 있어서, 확산 방지막 및 전도성 물질은 스퍼터링 방식으로 형성하는 것을 특징으로 하는 반도체 장치의 축전기 제조방법.
  5. 제3항에 있어서, 전도성 물질은 화학기계 연마로 제거함을 특징으로 하는 반도체 장치의 축전기 제조방법.
  6. 기판위에 절연막을 형성하는 단계, 상기 기판과 전기적으로 연결되도록 절연막 일부를 제거하여 콘택홀을 형성하는 단계, 상기 콘택홀내에 소정깊이로 전도성 반도체층을 형성하는 단계, 상기 전도성 반도체층 상측 및 콘택홀내에 평탄한 하부전극을 형성하는 단계, 상기 하부전극 표면에 평탄한 유전체 박막을 형성하는 단계, 상기 유전체 박막위에 상부 전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 장치의 축전기 제조방법.
  7. 제6항에 있어서, 콘택홀은 콘택홀 상부면이 함몰되도록 절연막 제거시 습식과 건식을 병행하여 형성함을 특징으로 하는 반도체 장치의 축전기 제조방법.
  8. 제6항에 있어서, 콘택홀의 상부면이 함몰되도록 형성하고 상기 함몰영역에 하부전극을 형성함을 특징으로 하는 반도체 장치의 축전기 제조방법.
KR1019960000372A 1996-01-10 1996-01-10 반도체 장치의 축전기 제조방법 KR100209748B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960000372A KR100209748B1 (ko) 1996-01-10 1996-01-10 반도체 장치의 축전기 제조방법
US08/648,687 US5920761A (en) 1996-01-10 1996-05-16 Method for fabricating capacitor of semiconductor device
DE19620833A DE19620833C2 (de) 1996-01-10 1996-05-23 Verfahren zum Herstellen eines Kondensators einer Halbleitereinrichtung
JP8281573A JP2741192B2 (ja) 1996-01-10 1996-10-04 半導体装置のコンデンサ製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960000372A KR100209748B1 (ko) 1996-01-10 1996-01-10 반도체 장치의 축전기 제조방법

Publications (2)

Publication Number Publication Date
KR970059050A KR970059050A (ko) 1997-08-12
KR100209748B1 true KR100209748B1 (ko) 1999-07-15

Family

ID=19449226

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960000372A KR100209748B1 (ko) 1996-01-10 1996-01-10 반도체 장치의 축전기 제조방법

Country Status (4)

Country Link
US (1) US5920761A (ko)
JP (1) JP2741192B2 (ko)
KR (1) KR100209748B1 (ko)
DE (1) DE19620833C2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3135483B2 (ja) * 1995-06-22 2001-02-13 松下電子工業株式会社 半導体装置およびその製造方法
US6294420B1 (en) * 1997-01-31 2001-09-25 Texas Instruments Incorporated Integrated circuit capacitor
KR100265772B1 (ko) * 1998-07-22 2000-10-02 윤종용 반도체 장치의 배선구조 및 그 제조방법
TW417293B (en) * 1999-08-27 2001-01-01 Taiwan Semiconductor Mfg Formation of DRAM capacitor
JP2002076298A (ja) * 2000-08-23 2002-03-15 Matsushita Electric Ind Co Ltd 半導体記憶装置およびその製造方法
JP2004014770A (ja) * 2002-06-06 2004-01-15 Renesas Technology Corp 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5335138A (en) * 1993-02-12 1994-08-02 Micron Semiconductor, Inc. High dielectric constant capacitor and method of manufacture
JPH0730077A (ja) * 1993-06-23 1995-01-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5585300A (en) * 1994-08-01 1996-12-17 Texas Instruments Incorporated Method of making conductive amorphous-nitride barrier layer for high-dielectric-constant material electrodes
US5622893A (en) * 1994-08-01 1997-04-22 Texas Instruments Incorporated Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes

Also Published As

Publication number Publication date
KR970059050A (ko) 1997-08-12
JP2741192B2 (ja) 1998-04-15
DE19620833C2 (de) 2003-11-13
US5920761A (en) 1999-07-06
DE19620833A1 (de) 1997-07-24
JPH09199685A (ja) 1997-07-31

Similar Documents

Publication Publication Date Title
US5573979A (en) Sloped storage node for a 3-D dram cell structure
US5335138A (en) High dielectric constant capacitor and method of manufacture
US6555431B1 (en) Method for forming integrated circuit capacitor and memory
US6589839B1 (en) Dielectric cure for reducing oxygen vacancies
US6831323B2 (en) Semiconductor device and method for fabricating the same
US6090697A (en) Etchstop for integrated circuits
US6940112B2 (en) Integrated capacitors fabricated with conductive metal oxides
US6798010B2 (en) Ferroelectric memory devices
KR100239417B1 (ko) 반도체 소자의 커패시터 및 그의 제조방법
US6600183B1 (en) Integrated circuit capacitor and memory
US6130124A (en) Methods of forming capacitor electrodes having reduced susceptibility to oxidation
US20050233520A1 (en) Semiconductor device and method for fabricating the same
US6131258A (en) Sidewall capacitor with L-shaped dielectric
KR100215905B1 (ko) 반도체 장치의 축전기 제조방법
KR0157912B1 (ko) 반도체 장치의 축전기 전극구조 및 제조 방법
KR100209748B1 (ko) 반도체 장치의 축전기 제조방법
JP2003086771A (ja) 容量素子、半導体記憶装置及びその製造方法
JP2001237402A (ja) 構造化された金属酸化物含有層および半導体構造素子の製造方法
KR100547636B1 (ko) 용량 소자 및 그 제조 방법
KR19980043406A (ko) 반도체소자의 커패시터 및 그 제조방법
KR0151058B1 (ko) 강유전체 커패시터 및 그 제조방법
KR20030039893A (ko) 반도체 소자의 캐패시터 및 그 제조방법
KR0168339B1 (ko) 다마신 공정을 이용한 커패시터 제조방법
KR100192325B1 (ko) 반도체장치의 축전기 제조방법
KR19990057109A (ko) 강유전체를 갖는 커패시터의 하부전극

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee