CN106816434B - 高k介质膜层结构及其应用与制造方法 - Google Patents
高k介质膜层结构及其应用与制造方法 Download PDFInfo
- Publication number
- CN106816434B CN106816434B CN201710102253.3A CN201710102253A CN106816434B CN 106816434 B CN106816434 B CN 106816434B CN 201710102253 A CN201710102253 A CN 201710102253A CN 106816434 B CN106816434 B CN 106816434B
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric
- dielectric film
- film layer
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000003990 capacitor Substances 0.000 claims abstract description 45
- 230000004888 barrier function Effects 0.000 claims abstract description 36
- 230000001351 cycling effect Effects 0.000 claims abstract description 28
- 238000010276 construction Methods 0.000 claims abstract description 22
- 230000003647 oxidation Effects 0.000 claims abstract description 6
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 239000003989 dielectric material Substances 0.000 claims description 2
- 239000006227 byproduct Substances 0.000 abstract description 4
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- 230000009467 reduction Effects 0.000 abstract description 4
- 238000003860 storage Methods 0.000 abstract description 4
- 239000002131 composite material Substances 0.000 abstract description 3
- 230000014759 maintenance of location Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 210000000170 cell membrane Anatomy 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种高K介质膜层结构及应用与制造方法，所述高K介质膜层结构包括至少两组高K介质循环结构，每组高K介质循环结构均包括至少两个高K介质循环单元；相邻两组高K介质循环结构之间通过一漏电流阻挡层隔离。本发明的高K介质膜层结构采用高K介质循环结构‑漏电流阻挡层‑高K介质循环结构的复合结构，不仅可以利用多组高K介质循环结构获得更大的电荷储存容量，还可以有效降低漏电流。采用所述高K介质膜层结构的电容器具有更高的电容及更小的漏电流，有利于动态随机存取存储器刷新频率的降低，并提高动态随机存取存储器的数据保存能力。本发明的高K介质膜层结构的制造方法可以提高氧化效率，并且反应腔中的氧化副产物更容易被清除。
Description
技术领域
本发明属于集成电路技术领域，涉及一种电容器介质层结构，特别是涉及一种高K介质膜层结构及其应用与制造方法。
背景技术
电容器是一种以静电场形式储存能量的无源电子元件。在最简单的形式，电容器包括两个导电极板，且两个导电板之间通过称之为电介质的绝缘材料隔离。电容器的电容与极板的表面面积成正比，与极板间的距离成反比。电容器的电容还取决于分离极板的物质的介电常数。
电容的标准单位是法(farad，简称为F)，这是一个大单位，更常见的单位是微法(microfarad，简称μF)和皮法(picofarac，简称PF)，其中，1μF＝10-6F，1pF＝10-12F。
电容器可以制造于集成电路(IC)芯片上。在动态随机存取存储器(dynamicrandom access memory，简称DRAM)中，电容通常用于与晶体管连接。电容器有助于保持存储器的内容。由于其微小的物理尺寸，这些组件具有低电容。他们必须以每秒数千次的频率再充电，否则，DRAM将丢失数据。
电容器的基本结构是三明治结构，包含下极板、高K介质及上极板。对于DRAM电容器，高K介质为关键因素。如何设计高K介质的膜层结构，以在提高电容器的电容的同时减少电容器上下极板之间的漏电，成为本领域技术人员亟待解决的一个重要技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种高K介质膜层结构及其应用与制造方法，用于解决现有技术中电容器的电容量小、漏电流高的问题。
为实现上述目的及其他相关目的，本发明提供一种高K介质膜层结构，所述高K介质膜层结构包括至少两组高K介质循环结构，每组高K介质循环结构均包括至少两个高K介质循环单元；相邻两组高K介质循环结构之间通过一漏电流阻挡层隔离。
可选地，所述高K介质循环单元包括ZrxO1-x层及AlyO1-y层，其中，0<x<1，0<y<1，且所述ZrxO1-x层的K值为20-30，所述AlyO1-y层的K值为5-10，所述高K介质循环结构包括10-200个所述高K介质循环单元。
可选地，所述高K介质循环单元选自ZrxO1-x/AlyO1-y/ZrxO1-x叠层结构、AlyO1-y/ZrxO1-x/AlyO1-y/ZrxO1-x/AlyO1-y叠层结构、ZrxO1-x/AlyO1-y/ZrxO1-x/AlyO1-y叠层结构及AlyO1-y/ZrxO1-x/AlyO1-y/ZrxO1-x叠层结构中的任意一种或任意两种以上的组合。
可选地，所述叠层结构中，每一层ZrxO1-x层的厚度范围是1-10nm，每一层AlyO1-y层的厚度范围是1-10nm。
可选地，所述漏电流阻挡层的材质包括氧化硅，所述漏电流阻挡层的厚度范围是0.1-3nm，并且所述漏电流阻挡层的厚度小于所述高K介质循环单元中单层ZrxO1-x层及单层AlyO1-y层的厚度。
可选地，所述高K循环介质单元中掺杂有氮化硅及氮氧化硅中的至少一种。
可选地，所述高K介质膜层结构更包括一第一粘附层及一第二粘附层，所述第一粘附层连接于位于顶层的高K介质循环结构上方，用于与电容器的上极板连接；所述第二粘附层连接于位于底层的高K介质循环结构下方，用于与电容器的下极板连接。
可选地，所述第一粘附层包括氧化硅层、氧化铝层及氧化钛层中的任意一种或任意两种以上的组合；所述第二粘附层包括氧化硅层、氧化铝层及氧化钛层中的任意一种或任意两种以上的组合。
可选地，所述漏电流阻挡层更形成于所述第一粘附层与位于顶层的高K介质循环结构之间，同时也形成于所述第二粘附层与位于底层的高K介质循环结构之间；或者所述漏电流阻挡层更形成于所述第一粘附层与位于顶层的高K介质循环结构之间，但未形成于所述第二粘附层与位于底层的高K介质循环结构之间；或者所述漏电流阻挡层更形成于所述第二粘附层与位于底层的高K介质循环结构之间，但未形成于所述第一粘附层与位于顶层的高K介质循环结构之间。
本发明还提供一种电容器，所述电容器包括上述任意一项所述的高K介质膜层结构。
可选地，所述电容器用于动态随机存取存储器中，与所述动态随机存取存储器中的晶体管连接，以存储电荷；所述电容器包括上极板、下极板以及形成于所述上极板与下极板之间的所述高K介质膜层结构，其中，所述上极板上连接有上电极，所述下极板下连接有下电极。
可选地，所述下极板至少有一个剖面为U型，所述高K介质膜层结构及所述上极板的相应剖面均为M型，构成双面电容器结构。
本发明还提供一种高K介质膜层结构的制造方法，所述高K介质膜层结构包括至少两组高K介质循环结构，每组高K介质循环结构均包括至少两个高K介质循环单元；相邻两组高K介质循环结构之间通过一漏电流阻挡层隔离；所述高K介质循环单元包括ZrxO1-x层及AlyO1-y层，其中，0<x<1，0<y<1，且所述ZrxO1-x层的K值为20-30，所述AlyO1-y层的K值为5-10；其中，在所述ZrxO1-x层或AlyO1-y层的形成过程中，采用包含O3的氧源，且O3的浓度为100-1000g/Nm3(克每标准立方米)，O3处理时间为5-400s(秒)。
如上所述，本发明的高K介质膜层结构及其应用与制造方法，具有以下有益效果：
(1)本发明的高K介质膜层结构采用高K介质循环结构-漏电流阻挡层-高K介质循环结构的复合结构，不仅可以利用多组高K介质循环结构获得更大的电荷储存容量，还可以有效降低漏电流。
(2)采用所述高K介质膜层结构的电容器具有更高的电容及更小的漏电流，有利于动态随机存取存储器刷新频率的降低，并提高动态随机存取存储器的数据保存能力。
(3)本发明的高K介质膜层结构的制造方法在所述ZrxO1-x层或AlyO1-y层的形成过程中，采用包含O3的氧源，可以提高氧化效率，并且反应腔室中的氧化副产物更容易被清除。
附图说明
图1显示为本发明的高K介质膜层结构于一种实施例中的结构示意图。
图2显示为本发明的高K介质膜层结构于另一种实施例中的结构示意图。
图3显示为ZrxO1-x/AlyO1-y/ZrxO1-x叠层结构的示意图。
图4显示为AlyO1-y/ZrxO1-x/AlyO1-y/ZrxO1-x/AlyO1-y叠层结构的示意图。
图5显示为ZrxO1-x/AlyO1-y/ZrxO1-x/AlyO1-y叠层结构的示意图。
图6显示为AlyO1-y/ZrxO1-x/AlyO1-y/ZrxO1-x叠层结构的示意图。
图7显示为一种包括本发明的高K介质膜层结构的电容器的结构示意图。
元件标号说明
1 高K介质膜层机构
10a、10b、10c 高K介质循环结构
10-1、10-2～10-9、10-10 高K介质循环单元
101 ZrxO1-x层
102 AlyO1-y层
20 漏电流阻挡层
30 第一粘附层
40 第二粘附层
2 电容器
201 上极板
202 下极板
203 上电极
204 下电极
205 绝缘层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
如图1所示，本发明提供一种高K介质膜层结构，所述高K介质膜层结构包括两组高K介质循环结构10a、10b，相邻两组高K介质循环结构10a、10b之间通过一漏电流阻挡层20隔离。
本发明中，K代表介电常数，高K代表介电常数大于3.9。
如图2所示，在本发明的另一实施例中，所述高K介质膜层结构1也可以包括三组高K介质循环结构10a、10b、10c，同样的，相邻两组高K介质循环结构10a、10b之间及相邻两组高K介质循环结构10b、10c之间分别通过一漏电流阻挡层20隔离。
具体的，所述漏电流阻挡层20可为连续或非连续形态的原子层，优选采用热扩散的非连续原子层。所述漏电流阻挡层20的材质包括氧化硅。所述漏电流阻挡层的厚度范围是0.1-3nm。
需要指出的是，在本发明的其它实施例中，为了得到更高的电容量，高K介质循环结构的数量也可以大于3，此处不应过分限制本发明的保护范围。
具体的，每组高K介质循环结构均包括至少两个高K介质循环单元，例如，每组高K介质循环结构均可以包括10-200个高K介质循环单元。作为示例，图1、图2示出了每组高K介质循环结构包括10个高K介质循环单元10-1、10-2～10-9、10-10的情形。这些高K介质循环单元依次叠加，构成所述高K介质循环结构10a。
具体的，所述高K介质循环单元中包含氧化锆(ZrxO1-x)层及氧化铝(AlyO1-y)层，其中，0<x<1，0<y<1。氧化锆及氧化铝均为高K材料，本实施例中，所述ZrxO1-x层101的K值为20-30，所述AlyO1-y层102的K值为5-10，其中，x、y的具体数值可以根据需要的K值进行调整。
本实施例中，所述漏电流阻挡层在满足厚度范围是0.1-3nm的同时，还满足所述漏电流阻挡层的厚度小于所述高K介质循环单元中单层ZrxO1-x层及单层AlyO1-y层的厚度。
作为示例，所述高K介质循环单元选自ZrxO1-x/AlyO1-y/ZrxO1-x叠层结构(如图3所示，ZAZ型)、AlyO1-y/ZrxO1-x/AlyO1-y/ZrxO1-x/AlyO1-y叠层结构(如图4所示，AZAZA型)、ZrxO1-x/AlyO1-y/ZrxO1-x/AlyO1-y叠层结构(如图5所示，ZAZA型)及AlyO1-y/ZrxO1-x/AlyO1-y/ZrxO1-x叠层结构(如图6所示，AZAZ型)中的任意一种或任意两种以上的组合。需要指出的是，本发明中，“任意两种以上”包含两种的情况。
具体的，所述叠层结构中，每一层ZrxO1-x层101的厚度范围是1-10nm，每一层AlyO1-y层102的厚度范围是1-10nm。
本实施例中，所述高K介质循环单元中还掺杂有氮化硅(SiN)及氮氧化硅(SiON)中的至少一种。其中，掺杂的氮化硅或氮氧化硅仅占据氧化锆层或氧化铝层中的部分空位，并不构成完整的薄膜。本发明中，所述高K介质循环单元中的氮化硅或氮氧化硅掺杂可以进一步减少所述高K介质循环单元中的漏电。
本发明的高K介质膜层结构适用于作为电容器两个极板之间的电容器介质。作为示例，如图1或图2所示，所述高K介质膜层结构1更包括一第一粘附层30及一第二粘附层40，所述第一粘附层30连接于位于顶层的高K介质循环结构上方，用于与电容器的上极板连接，可以提高所述高K介质循环结构与电容器上极板之间的结合能力；所述第二粘附层40连接于位于底层的高K介质循环结构下方，用于与电容器的下极板连接，可以提高所述高K介质循环结构与电容器下极板之间的结合能力。
作为示例，所述第一粘附层30包括氧化硅层、氧化铝层及氧化钛层中的任意一种或任意两种以上的组合；第二粘附层40包括氧化硅层、氧化铝层及氧化钛层中的任意一种或任意两种以上的组合。本实施例中，所述第一粘附层30及第二粘附层40均优选采用氧化硅层/氧化铝层/氧化钛层叠层结构。
具体的，所述漏电流阻挡层20更可以形成于粘附层与高K介质循环结构之间，包括如下三种情形：i)所述漏电流阻挡层20更形成于所述第一粘附层30与位于顶层的高K介质循环结构之间，同时也形成于所述第二粘附层10与位于底层的高K介质循环结构之间；ii)所述漏电流阻挡层20更形成于所述第一粘附层30与位于顶层的高K介质循环结构之间，但未形成于所述第二粘附层40与位于底层的高K介质循环结构之间；iii)所述漏电流阻挡层20更形成于所述第二粘附层40与位于底层的高K介质循环结构之间，但未形成于所述第一粘附层30与位于顶层的高K介质循环结构之间。作为示例，图1及图2均示出了所述漏电流阻挡层20形成于所述第二粘附层40与位于底层的高K介质循环结构之间的情形。设置于粘附层与高K介质循环结构之间的漏电流阻挡层可以进一步提高所述高K介质膜层结构1的抗漏电能力。
实施例二
本发明还提供一种电容器，所述电容器包括实施例一中所述的高K介质膜层结构。
作为示例，所述电容器用于动态随机存取存储器(DRAM)中，与所述动态随机存取存储器中的晶体管连接，以存储电荷。由于采用所述高K介质膜层结构的电容器具有更高的电容及更小的漏电流，从而有利于动态随机存取存储器刷新频率的降低，并提高动态随机存取存储器的数据保存能力。
作为示例，图7显示为一种电容器结构，包括上极板201、下极板202以及形成于所述上极板201与下极板202之间的所述高K介质膜层结构1，其中，所述上极板201上连接有上电极203，所述下极板202下连接有下电极204，所述上电极203与下电极204之间形成有绝缘层205。
本实施例中，所述下极板202的剖面为U型，所述高K介质膜层结构1及所述上极板201的剖面均为M型，即所述高K介质膜层结构1同时形成于U型下极板202的内表面及外表面，所述上极板201形成于所述高K介质膜层结构1的外表面，构成双面电容器结构，相对于单面电容器结构，双面电容器结构可以实现更高的电容值。
当然，在其它实施例中，所述电容器的结构也可以根据实际需要进行设计，此处不应过分限制本发明的保护范围。
实施例三
本发明还提供一种高K介质膜层结构的制造方法，所述高K介质膜层结构包括至少两组高K介质循环结构，每组高K介质循环结构均包括至少两个高K介质循环单元；相邻两组高K介质循环结构之间通过一漏电流阻挡层隔离；所述高K介质循环单元包括ZrxO1-x层及AlyO1-y层，其中，0<x<1，0<y<1，且所述ZrxO1-x层的K值为20-30，所述AlyO1-y层的K值为5-10。
本发明的制造方法中，在所述ZrxO1-x层或AlyO1-y层的形成过程中，采用包含O3的氧源，且O3的浓度为100-1000g/Nm3(克每标准立方米)，O3处理时间为5-400s(秒)。采用O3作为反应物，可以提高氧化效率，并且反应腔室中的氧化副产物更容易被清除。
综上所述，本发明的高K介质膜层结构采用高K介质循环结构-漏电流阻挡层-高K介质循环结构的复合结构，不仅可以利用多组高K介质循环结构获得更大的电荷储存容量，还可以有效降低漏电流。采用所述高K介质膜层结构的电容器具有更高的电容及更小的漏电流，有利于动态随机存取存储器刷新频率的降低，并提高动态随机存取存储器的数据保存能力。本发明的高K介质膜层结构的制造方法在所述ZrxO1-x层或AlyO1-y层的形成过程中，采用包含O3的氧源，可以提高氧化效率，并且反应腔室中的氧化副产物更容易被清除。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (11)
1.一种高K介质膜层结构，其特征在于：所述高K介质膜层结构包括至少两组高K介质循环结构，每组高K介质循环结构均包括至少两个高K介质循环单元；相邻两组高K介质循环结构之间通过一漏电流阻挡层隔离；所述高K介质循环单元包括ZrxO1-x层及AlyO1-y层，其中，0<x<1，0<y<1，且所述ZrxO1-x层的K值为20-30，所述AlyO1-y层的K值为5-10，所述高K介质循环结构包括10-200个所述高K介质循环单元；所述漏电流阻挡层的材质包括氧化硅，所述漏电流阻挡层的厚度范围是0.1-3nm，并且所述漏电流阻挡层的厚度小于所述高K介质循环单元中单层ZrxO1-x层及单层AlyO1-y层的厚度。
2.根据权利要求1所述的高K介质膜层结构，其特征在于：所述高K介质循环单元选自ZrxO1-x/AlyO1-y/ZrxO1-x叠层结构、AlyO1-y/ZrxO1-x/AlyO1-y/ZrxO1-x/AlyO1-y叠层结构、ZrxO1-x/AlyO1-y/ZrxO1-x/AlyO1-y叠层结构及AlyO1-y/ZrxO1-x/AlyO1-y/ZrxO1-x叠层结构中的任意一种或任意两种以上的组合。
3.根据权利要求2所述的高K介质膜层结构，其特征在于：所述叠层结构中，每一层ZrxO1-x层的厚度范围是1-10nm，每一层AlyO1-y层的厚度范围是1-10nm。
4.根据权利要求1所述的高K介质膜层结构，其特征在于：所述高K循环介质单元中掺杂有氮化硅及氮氧化硅中的至少一种。
5.根据权利要求1所述的高K介质膜层结构，其特征在于：所述高K介质膜层结构更包括一第一粘附层及一第二粘附层，所述第一粘附层连接于位于顶层的高K介质循环结构上方，用于与电容器的上极板连接；所述第二粘附层连接于位于底层的高K介质循环结构下方，用于与电容器的下极板连接。
6.根据权利要求5所述的高K介质膜层结构，其特征在于：所述第一粘附层包括氧化硅层、氧化铝层及氧化钛层中的任意一种或任意两种以上的组合；所述第二粘附层包括氧化硅层、氧化铝层及氧化钛层中的任意一种或任意两种以上的组合。
7.根据权利要求5所述的高K介质膜层结构，其特征在于：所述漏电流阻挡层更形成于所述第一粘附层与位于顶层的高K介质循环结构之间，同时也形成于所述第二粘附层与位于底层的高K介质循环结构之间；或者所述漏电流阻挡层更形成于所述第一粘附层与位于顶层的高K介质循环结构之间，但未形成于所述第二粘附层与位于底层的高K介质循环结构之间；或者所述漏电流阻挡层更形成于所述第二粘附层与位于底层的高K介质循环结构之间，但未形成于所述第一粘附层与位于顶层的高K介质循环结构之间。
8.一种电容器，其特征在于：所述电容器包括如权利要求1-7任意一项所述的高K介质膜层结构。
9.根据权利要求8所述的电容器，其特征在于：所述电容器用于动态随机存取存储器中，与所述动态随机存取存储器中的晶体管连接，以存储电荷；所述电容器包括上极板、下极板以及形成于所述上极板与下极板之间的所述高K介质膜层结构，其中，所述上极板上连接有上电极，所述下极板下连接有下电极。
10.根据权利要求9所述的电容器，其特征在于：所述下极板至少有一个剖面为U型，所述高K介质膜层结构及所述上极板的相应剖面均为M型，构成双面电容器结构。
11.一种高K介质膜层结构的制造方法，其特征在于：所述高K介质膜层结构包括至少两组高K介质循环结构，每组高K介质循环结构均包括至少两个高K介质循环单元；相邻两组高K介质循环结构之间通过一漏电流阻挡层隔离；所述高K介质循环单元包括ZrxO1-x层及AlyO1-y层，其中，0<x<1，0<y<1，且所述ZrxO1-x层的K值为20-30，所述AlyO1-y层的K值为5-10；所述漏电流阻挡层的材质包括氧化硅，所述漏电流阻挡层的厚度范围是0.1-3nm，并且所述漏电流阻挡层的厚度小于所述高K介质循环单元中单层ZrxO1-x层及单层AlyO1-y层的厚度；其中，在所述ZrxO1-x层或AlyO1-y层的形成过程中，采用包含O3的氧源，且O3的浓度为100-1000g/Nm3，O3处理时间为5-400s。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810355293.3A CN108649025B (zh) | 2017-02-24 | 2017-02-24 | 基于高k介质膜层结构的电容器 |
| CN201710102253.3A CN106816434B (zh) | 2017-02-24 | 2017-02-24 | 高k介质膜层结构及其应用与制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710102253.3A CN106816434B (zh) | 2017-02-24 | 2017-02-24 | 高k介质膜层结构及其应用与制造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810355293.3A Division CN108649025B (zh) | 2017-02-24 | 2017-02-24 | 基于高k介质膜层结构的电容器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106816434A CN106816434A (zh) | 2017-06-09 |
| CN106816434B true CN106816434B (zh) | 2018-05-22 |
Family
ID=59111155
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810355293.3A Active CN108649025B (zh) | 2017-02-24 | 2017-02-24 | 基于高k介质膜层结构的电容器 |
| CN201710102253.3A Active CN106816434B (zh) | 2017-02-24 | 2017-02-24 | 高k介质膜层结构及其应用与制造方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810355293.3A Active CN108649025B (zh) | 2017-02-24 | 2017-02-24 | 基于高k介质膜层结构的电容器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN108649025B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107316858B (zh) * | 2017-06-30 | 2018-12-14 | 长鑫存储技术有限公司 | 高电介质膜层结构及其应用与制备方法 |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1469439A (zh) * | 2002-07-20 | 2004-01-21 | ���ǵ�����ʽ���� | 介电层的沉积方法 |
| CN1484311A (zh) * | 2002-09-19 | 2004-03-24 | 摩托罗拉公司 | 高k介质膜及其制造方法 |
| CN1525562A (zh) * | 2003-02-28 | 2004-09-01 | ��ʽ���綫֥ | 半导体器件及其制造方法 |
| CN1624869A (zh) * | 2003-04-17 | 2005-06-08 | 国际商业机器公司 | 半导体器件及其形成方法 |
| CN1794456A (zh) * | 2004-12-23 | 2006-06-28 | 海力士半导体有限公司 | 用于半导体元件的电容器及其制造方法 |
| CN1828905A (zh) * | 2005-01-07 | 2006-09-06 | 因芬尼昂技术股份公司 | 具有高k电介质存储电容器的dram及其制造方法 |
| CN103534807A (zh) * | 2011-03-14 | 2014-01-22 | 英特尔公司 | 具有用于嵌入式动态随机存取存储器（edram）的集成双壁电容器的半导体结构及其形成方法 |
| CN103579121A (zh) * | 2012-07-18 | 2014-02-12 | 钜晶电子股份有限公司 | 半导体结构的制造方法 |
| CN103594525A (zh) * | 2013-11-08 | 2014-02-19 | 溧阳市江大技术转移中心有限公司 | 一种半导体电容器 |
| CN104253019A (zh) * | 2013-06-25 | 2014-12-31 | 台湾积体电路制造股份有限公司 | 深沟槽电容器 |
| CN104733431A (zh) * | 2013-12-18 | 2015-06-24 | 台湾积体电路制造股份有限公司 | 金属-绝缘体-金属(mim)电容器结构及其形成方法 |
| CN105529328A (zh) * | 2014-09-29 | 2016-04-27 | 中芯国际集成电路制造(上海)有限公司 | Dram器件及其形成方法 |
| CN106356370A (zh) * | 2015-07-13 | 2017-01-25 | 爱思开海力士有限公司 | 开关电容器dc-dc 转换器及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8541282B2 (en) * | 2011-11-07 | 2013-09-24 | Intermolecular, Inc. | Blocking layers for leakage current reduction in DRAM devices |
| US9178006B2 (en) * | 2014-02-10 | 2015-11-03 | Intermolecular, Inc. | Methods to improve electrical performance of ZrO2 based high-K dielectric materials for DRAM applications |
-
2017
- 2017-02-24 CN CN201810355293.3A patent/CN108649025B/zh active Active
- 2017-02-24 CN CN201710102253.3A patent/CN106816434B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1469439A (zh) * | 2002-07-20 | 2004-01-21 | ���ǵ�����ʽ���� | 介电层的沉积方法 |
| CN1484311A (zh) * | 2002-09-19 | 2004-03-24 | 摩托罗拉公司 | 高k介质膜及其制造方法 |
| CN1525562A (zh) * | 2003-02-28 | 2004-09-01 | ��ʽ���綫֥ | 半导体器件及其制造方法 |
| CN1624869A (zh) * | 2003-04-17 | 2005-06-08 | 国际商业机器公司 | 半导体器件及其形成方法 |
| CN1794456A (zh) * | 2004-12-23 | 2006-06-28 | 海力士半导体有限公司 | 用于半导体元件的电容器及其制造方法 |
| CN1828905A (zh) * | 2005-01-07 | 2006-09-06 | 因芬尼昂技术股份公司 | 具有高k电介质存储电容器的dram及其制造方法 |
| CN103534807A (zh) * | 2011-03-14 | 2014-01-22 | 英特尔公司 | 具有用于嵌入式动态随机存取存储器（edram）的集成双壁电容器的半导体结构及其形成方法 |
| CN103579121A (zh) * | 2012-07-18 | 2014-02-12 | 钜晶电子股份有限公司 | 半导体结构的制造方法 |
| CN104253019A (zh) * | 2013-06-25 | 2014-12-31 | 台湾积体电路制造股份有限公司 | 深沟槽电容器 |
| CN103594525A (zh) * | 2013-11-08 | 2014-02-19 | 溧阳市江大技术转移中心有限公司 | 一种半导体电容器 |
| CN104733431A (zh) * | 2013-12-18 | 2015-06-24 | 台湾积体电路制造股份有限公司 | 金属-绝缘体-金属(mim)电容器结构及其形成方法 |
| CN105529328A (zh) * | 2014-09-29 | 2016-04-27 | 中芯国际集成电路制造(上海)有限公司 | Dram器件及其形成方法 |
| CN106356370A (zh) * | 2015-07-13 | 2017-01-25 | 爱思开海力士有限公司 | 开关电容器dc-dc 转换器及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108649025A (zh) | 2018-10-12 |
| CN106816434A (zh) | 2017-06-09 |
| CN108649025B (zh) | 2019-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9466661B2 (en) | Method of fabricating a MIM capacitor with minimal voltage coefficient and a decoupling MIM capacitor and analog/RF MIM capacitor on the same chip with high-K dielectrics | |
| US20070141778A1 (en) | Metal-insulator-metal capacitor | |
| CN108511424A (zh) | 集成电路电容器及其制造方法、半导体器件 | |
| JP2019057703A (ja) | キャパシタ部品 | |
| US20170117282A1 (en) | DRAM Capacitors and Methods for Forming the Same | |
| CN106816434B (zh) | 高k介质膜层结构及其应用与制造方法 | |
| CN111261774A (zh) | 电容器及其制造方法、半导体器件 | |
| CN107316858B (zh) | 高电介质膜层结构及其应用与制备方法 | |
| JP7043718B2 (ja) | キャパシタ部品 | |
| JP2022066346A (ja) | キャパシター及び実装基板 | |
| CN209183578U (zh) | 一种电容器及半导体器件 | |
| CN208271544U (zh) | 驱动基板和显示面板 | |
| CN1979867A (zh) | 半导体金属电容 | |
| KR101872613B1 (ko) | 다층 박막 커패시터 | |
| CN108091641A (zh) | Mim电容器及其制作方法 | |
| JPS6358958A (ja) | 半導体記憶装置 | |
| WO2022128267A1 (en) | Quad-layer high-k for metal-insulator-metal capacitors | |
| CN208225876U (zh) | 集成电路电容器及半导体器件 | |
| US10886362B2 (en) | Multilayer dielectric for metal-insulator-metal capacitor (MIMCAP) capacitance and leakage improvement | |
| WO2019128911A1 (zh) | 一种芯片以及电子设备 | |
| CN108123041A (zh) | Mim电容器及其制作方法 | |
| CN111261775A (zh) | 电容器及其制造方法 | |
| CN107516599A (zh) | 一种三维结构陶瓷电容器及其制备方法 | |
| JPS62104067A (ja) | 半導体装置 | |
| CN102683319B (zh) | 具有金属间空气隔离结构的mim电容器的版图结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 230000 Anhui city of Hefei Province Economic and Technological Development Zone Cuiwei Road No. 6 Haiheng building room 526 Applicant after: Ever power integrated circuit Co Ltd Address before: 230000 Anhui city of Hefei Province Economic and Technological Development Zone Cuiwei Road No. 6 Haiheng building room 526 Applicant before: Hefei wisdom integrated circuit Co., Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20181009 Address after: 230601 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Patentee after: Changxin Storage Technology Co., Ltd. Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Patentee before: Ever power integrated circuit Co Ltd |
|
| TR01 | Transfer of patent right |