CN111261775A - 电容器及其制造方法 - Google Patents
电容器及其制造方法 Download PDFInfo
- Publication number
- CN111261775A CN111261775A CN201811458585.6A CN201811458585A CN111261775A CN 111261775 A CN111261775 A CN 111261775A CN 201811458585 A CN201811458585 A CN 201811458585A CN 111261775 A CN111261775 A CN 111261775A
- Authority
- CN
- China
- Prior art keywords
- layer
- capacitor
- dielectric layer
- aluminum oxide
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种电容器及其制作方法，在下电极上形成电容介质层，所述电容介质层包括氧化铝层，所述氧化铝层中具有碳和氢杂质，然后对所述电容介质层进行退火处理，以减少所述氧化铝中所述碳和所述氢杂质的含量最后在所述电容介质层上形成上电极。本发明通过对电容介质层进行退火处理，减少氧化铝层中碳和氢的含量，消除缺陷使氧化铝层更致密，氧化铝的原子计量比接近理论:1：1.5，进而提升电容介质层的介电常数和击穿场强。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种电容器及其制造方法。
背景技术
随着半导体技术的不断发展，对半导体集成电路中电容器的性能要求也越来越高，同时随着器件尺寸的不断缩减，在越来越小的集成电路中，如何制备出电容值足够大且可靠性高的电容器已成为一个重要的课题。
通常，电容器包括一上电极、一电容介质层和一下电极，所述电容介质层设置在上电极和下电极之间。根据电容器的结构可知，电容值与电极表面积和电容介质层的介电常数成正比，而与电容间隔，也就是电容介质层的厚度成反比。扩大电极表面积、使用具有高介电常数(HIGH-K)的电容介质层或减小电容介质层的厚度，可以增大电容器的电容值。然而，由于减小电容介质层的厚度的方式受到限制，若直接增加电容器的表面积，则势必会导致整个电容器尺寸的增加，而这对电容器尺寸的缩减是极为不利的。因此，开发具有高介电常数(HIGH-K)的电容介质层成为制备高电容电容器的努力方向。
发明内容
本发明的主要目的在于提供一种集成电路电容器及其制造方法，获取具有高介电常数的电容介质层，提升击穿场强能力，优化电容介质电容特性。
为实现上述目的，本发明提供一种电容器的制作方法，包括：
形成下电极；
在所述下电极上形成电容介质层，所述电容介质层包括氧化铝层，所述氧化铝层中具有碳和氢杂质；
对所述电容介质层进行退火处理，以减少所述氧化铝中所述碳和氢杂质的含量；
在所述电容介质层上形成上电极。
在所述电容介质层上形成上电极。
可选的，所述退火在NH3或N2气体气氛中进行，以使氨气和氮气中的氮元素键合至所述电容介质层的表面上。
可选的，所述退火温度为360℃～450℃，退火时间为5～30min。
可选的，在真空腔或管式炉中进行退火处理。
可选的，所述电容介质层还包括氧化锆层，并采用原子层沉积法形成所述氧化锆层和所述氧化铝层。
可选的，在250℃～350℃的温度下，0.1torr～2torr的压力下沉积所述氧化锆层和所述氧化铝层。
可选的，通过重复单元沉积循环来实施氧化锆层的原子层沉积过程，直到所述氧化锆层具有
的厚度，所述单元沉积循环包括引入锆源、引入第一清洗气体、引入反应气体及引入第二清洗气体。
可选的，所述锆源选自ZrC14、Zr(N(CH3)C2H5)4、Zr(O-tBu)4、Zr(N(CH3)2)4、Zr(N(C2H5)(CH3))4、Zr(N(C2H5)2)4、Zr(TMHD)4、Zr(OiC3H7)3(TMTD)或Zr(OrBu)4。
可选的，通过重复单元沉积循环来实施氧化铝层的原子层沉积过程，直到所述氧化铝层具有
的厚度，所述单元沉积循环包括依次引入铝源、引入第一清洗气体、引入反应气体及引入第二清洗气体。
可选的，所述铝源选自A1(CH3)3、A1(C2H5)3或其他含A1的有机金属化合物。
可选的，所述反应气体包括选自臭氧(O3)、氧(O2)等离子体和水(H2O)中的一种。
可选的，所述反应气体的流量为0.ls1m-1s1m，所述第一清洗气体和所述第二清洗气体为N2或Ar。
进一步的，本发明还提供一种电容器，包括：
下电极、位于所述下电极上的电容介质层以及位于所述电容介质层上的上电极；所述电容介质层包括氧化锆层和氧化铝层。
可选的，所述氧化锆层的厚度为
所述氧化铝层的厚度为
可选的，采用原子层沉积法形成所述氧化锆层和氧化铝层。
可选的，所述下电极具有筒状结构，所述电容介质层和上电极依次形成于所述下电极的内外表面。
可选的，所述电容器还包括支撑结构，所述支撑结构连接所述下电极筒状结构的外壁。
可选的，所述电容器还包括多晶硅层、钨层以及氧化硅层，所述多晶硅层形成于所述上电极上并填充所述上电极之间的间隙，所述钨层与所述氧化硅层依次位于所述多晶硅层上。
可选的，所述电容器应用于动态随机存储器。
综上所述，本发明提供的一种电容器的制作方法，在下电极上形成电容介质层，所述电容介质层包括氧化铝层，所述氧化铝层中具有碳和氢杂质，然后对所述电容介质层进行退火处理，以减少所述氧化铝中所述碳和氢杂质的含量，最后在所述电容介质层上形成上电极。本发明通过对电容介质层进行退火处理，减少氧化铝层中碳和氢的含量，使氧化铝层更致密，表面粗糙度降低，氧化铝的原子计量比接近理论值1：1.5，进而提升电容介质层的介电常数和击穿场强。
附图说明
图1a-图1c为本发明一实施例所提供的电容器的结构示意图；
图2为本发明一实施例所提供的电容器的制造方法的流程图。
图3a至图3d为本发明一实施例所提供的电容器的制造方法的各步骤结构剖面图。
其中，附图标记如下：
100-基板；110-下电极；111-顶层支撑层；112-中间支撑层；113-隔离层；120-电容介质层；120a-氧化锆层；120b-氧化铝层；130-上电极；140-下电极；150-多晶硅层；170-钨层；180-氧化硅层。
具体实施方式
本发明的核心思想是提供一种电容器及其制作方法，在下电极上形成电容介质层，所述电容介质层包括氧化铝层，所述氧化铝层中具有碳和氢杂质，然后通过对电容介质层进行退火处理，以减少所述氧化铝中所述碳和氢杂质的含量，进而减少碳和氢的含量，使氧化铝层更致密，氧化铝的原子计量比接近理论值1：1.5，提升电容介质层的介电常数和击穿场强。
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容做进一步说明。当然本发明并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本发明的限定。
图1a为本发明一实施例所提供的电容器的结构示意图，如图1所示，本实施例提供的电容器包括：下电极110，位于所述下电极110上的电容介质层120，以及位于所述电容介质层120上的上电极120，所述电容介质层120至少包括一氧化锆(ZrO2)层120a和一氧化铝(Al2O3)层(Al2O3)120b。所述氧化锆层120a的厚度为
所述氧化铝层120b的厚度为
所述电容介质层120的总厚度约为
所述电容介质层120可以为氧化锆-氧化铝的叠层结构，如图1b所示，所述电容介质层120包括两层氧化锆-氧化铝的叠层结构；如图1c所示，所述电容介质层120也可以为氧化锆-氧化铝-氧化锆三层结构。
图2为本发明实施例一种的电容器制作方法的流程示意图，如图2所示，本发明所提供的电容器的制作方法包括：
S01：形成下电极；
S02：在所述下电极上形成电容介质层，所述电容介质层包括氧化铝层，所述氧化铝层中碳和氢杂质；
S03：对所述电容介质层进行退火处理，以减少所述氧化铝中所述碳和氢杂质的含量；
S04：在所述电容介质层上形成上电极。
以下以堆叠式双面柱状型电容(Double side container)为例对所述电容器的制造方法进行说明，图3a至图3d为本发明一实施例所提供的电容器的制造方法的各步骤结构剖面图。参考图3a至图3d并结合图2，所述电容器的制造方法包括：首先，执行步骤S01，形成下电极110。如图3a所示，首先，在提供的基底100上形成下电极110。可以通过溅射或沉积工艺形成所述下电极110。进一步的，所述下电极110可以为多晶硅电极，也可以为金属电极。当下电极110为金属电极时，例如可以采用氮化钛(TiN)形成。优选的，所述下电极110的材质为氮化钛。
所述下电极110呈多个筒状结构，在所述筒状结构的周围形成有支撑结构，所述支撑结构连接所述下电极110筒状结构的外壁，所述支撑结构包括顶层支撑层111和中间支撑层112，所述顶层支撑层111位于所述下电极110的多个筒状结构的外围顶部，所述中间支撑层112位于所述下电极110的多个筒状结构的中间部位。可以理解的是，本实施例中仅形成有一层中间支撑层112，在其他实施例中，可以形成两层或更多层的中间支撑层。
所述支撑结构与所述下电极的形成方法与现有技术相同，在此不进行赘述。
所述基底100上还形成有隔离层113，用于隔离基底100内存储晶体管和上方的电容器件。在所述基底100中还形成有多个节点接触101，所述节点接触101与所形成的电容器的下电极电性连接。当然，所述基底100中还可以形成隔离结构等其他的器件结构，本发明对此不做限定。
接着，执行步骤S02，如图3b所示，形成电容介质层120，所述电容介质层120位于所述下电极110的内外表面以及所述支撑结构暴露出的表面，所述电容介质层120覆盖所述下电极110的筒状结构的位于筒内部的内表面和位于筒外部的外表面，以充分利用下电极的两个相对表面，构成具有较大电极表面积的电容器。
所述电容介质层120至少包括一氧化锆(ZrO2)层120a和一氧化铝(Al2O3)层120b，所述电容介质层120的总厚度约为
所述氧化锆层120a的厚度为
所述氧化铝层120b的厚度为
所述氧化锆层120a和所述氧化铝层120b可以通过低压化学气相沉积法或原子层沉积法形成。本实施例优选为采用原子层沉积法(ALD)形成所述氧化锆层120a和所述氧化铝层120b。所述原子沉积过程在约0.1torr～2torr的室压以及约260℃～450℃的温度下实施。具体的，通过重复单元沉积循环来实施原子层沉积过程，直到得到预期的厚度。所述单元沉积循环包括依次引入源气体、引入第一清洗气体、引入反应气体及引入第二清洗气体。
对于氧化锆层120a的沉积，单元沉积循环包括：引入锆源、引入第一清洗气体、引入反应气体及引入第二清洗气体。重复单元沉积循环来实施氧化锆层的原子层沉积过程，直到得到预期的厚度。所述锆源选自ZrC14、Zr(N(CH3)C2H5)4、Zr(O-tBu)4、Zr(N(CH3)2)4、Zr(N(C2H5)(CH3))4、Zr(N(C2H5)2)4、Zr(TMHD)4、Zr(OiC3H7)3(TMTD)或Zr(OrBu)4。引入第一清洗气体，即引入氮(N2)气或氩(Ar2)气，将锆源未被吸附的部分从反应腔室中清洗出去；引入反应气体，反应气体包括选自臭氧(O3)、氧(O2)等离子体和水(H2O)的一种，反应气体流入反应腔室中并与所吸附的锆源反应，从而沉积氧化锆层120a。反应气体以约0.ls1m-ls1m的流量流通约3秒-10秒。如果反应气体是浓度为约100gcm-3-500gcm-3的O3，那么O3的流量约为200sccm-500sccm。引入第二清洗气体，引入氮(N2)气或氩(Ar2)气，将反应气体未反应的部分及副产物从反应腔室中清洗出去。
接着，沉积氧化铝层120b，单元沉积循环包括：引入铝源、引入第一清洗气体、引入反应气体及引入第二清洗气体。重复单元沉积循环来实施氧化铝层的原子层沉积过程，原子沉积进行的循环数在1～10循环的范围，直到得到预期的厚度。其中，所述铝源选自A1(CH3)3、A1(C2H5)3或其他含A1的有机金属化合物；所述第一清洗气体和第二清洗气体均为氮(N2)气或氩(Ar2)气；所述反应气体包括选自臭氧(O3)、氧(O2)等离子体和水(H2O)的一种。具体沉积步骤与上述氧化锆层120a的沉积步骤相同。
在上述原子层沉积氧化铝层120b过程中，A1(CH3)3与O3反应沉积形成的氧化铝，由于原料和副产物中含有甲基(-CH3)和羟基(-OH)，所生成的氧化铝中含有碳和氢杂质，使沉积的氧化铝的介电常数和击穿场强达不到理论值，同时由于碳和氢的存在，使沉积的氧化铝中氧和铝的化学计量比偏离(理论上计量比为1：1.5)。
执行步骤S03，对所述电容介质层120进行退火处理。将形成有电容介质层120的上述结构在真空腔或管式炉中进行退火处理。退火温度越高对去除氧化铝中的碳和氢杂质越有利，但考虑到氧化铝层120b沉积过程中，反应温度大于300℃时，A1(CH3)3与O3反应速率(氧化铝的生长速率)随温度的增加而降低，因此本发明实施例将退火温度设定为360℃～450℃，在保证退火效果的同时减少对氧化铝的生长速率的影响。在本公开的实施方式中，退火温度为380℃、400℃、420℃或440℃；退火时间为5～30min，在本公开的实施方式，退火时间为10min、15min、20min或25min。即在依次沉积氧化锆层120a和氧化铝层120b后，进行退火处理，减少电容介质层120(氧化铝层120b)中甲基(-CH3)和羟基(-OH)基团，减少碳和氢的含量，提升氧化铝层120b表面粗糙度，使氧化铝层120b更致密，氧化铝的计量比接近理论值1.5，进而提升电容介质层的介电常数和击穿场强。通过对不同退火温度下生成的氧化铝进行红外光谱分析，发现温度从300℃到900℃不断增加的过程，甲基(-CH3)的吸收峰强度减弱，甲基(-CH3)随着处理温度升高而发生分解逃逸。羟基(-OH)的弯曲振动峰也在消失，羟基(-OH)随着温度升高脱水生成氧化铝。
另外，上述退火在NH3或N2气体气氛中进行，含氮的气体气氛有助于在电容介质层表面诱导形成M-O-N结构，例如在氧化锆表面形成Zr-O-N键，使结晶温度提高，并且可以阻止残余杂质(N、C)从下电极或上电极扩散至电容介质层中，提升电容介质层的电容值，减小漏电流。
执行步骤S04，如图3c所示，在所述电容介质层120上形成上电极130。所述上电极130的形成方法以及材质均可以与下电极110相同，当然，其形成方法以及材质也可以与所述下电极不同，本发明对此不做限定。所述上电极130在对应所述筒状结构的内部和所述筒状结构的外部均能够与所述电容介质层120以及所述下电极110构成电容。
最后，请参考图3d所示，在所述上电极130表面形成一多晶硅层140，所述多晶硅层140覆盖所述上电极130，并填充所述上电极130之间的间隙，即所述多晶硅层140填充满相邻的筒状结构之间的间隙并覆盖上述形成的结构。然后，在所述多晶硅层140上依次形成钨层150与氧化硅层160，从而形成电容器。
所述电容介质层120至少包括一氧化锆(ZrO2)层120a和一氧化铝(Al2O3)层120b，所述电容介质层120也可以为氧化锆-氧化铝的叠层结构，如图1b所示，即在氧化铝层120b上继续沉积氧化锆层和氧化铝层。所述电容介质层120也可以为氧化锆-氧化铝-氧化锆三层结构，如图1c所示，即在形成一层氧化锆-氧化铝叠层结构后，在氧化铝层120b上继续沉积一层氧化锆。相应的，控制每一次沉积的相应厚度，使最终沉积的所述电容介质层120的总厚度约为
本实施例中电容器的电容介质层包含有氧化锆层和氧化铝层组成的多层介电结构，氧化锆层具有高的带隙能量(约7.8eV)和较高的介电常数(约20-25)，氧化铝层具有良好的热稳定性和高带隙能量(约8.7eV)，两者组合形成的电容介质层可使电容器具有高的电容值，且可以有效防止漏电流的产生，提升电容介质层的介电常数和击穿场强能力。
在本发明另一实施例中，所述电容介质层120还可以是包括至少一氧化铪层(HfO2)和一氧化铝层(Al2O3)，即氧化铪层代替氧化锆层120a与氧化铝层120b形成电容介质层120，具体形成方法可参照上述氧化锆层120a和氧化铝层120b的制作方法。
相应的，本发明还提供一种电容器，采用如上所述的电容器的制造方法制造而成。本发明实施例所提供的电容器包括：基底100，位于基底100上的下电极110、电容介质层120以及上电极130。其中，所述下电极110呈多个筒状结构，与位于所述基底100内的多个节点接触101电性连接，在所述筒状结构的周围形成有支撑结构。本实施例中，所述支撑结构包含顶层支撑层111和中间支撑层112，所述顶层支撑层111位于所述下电极110的多个筒状结构的外围顶部，所述中间支撑层112位于所述下电极110的多个筒状结构的中间部位。所述基底100上还形成有隔离层113，用于隔离基底100内存储晶体管和上方的电容器件。
所述电容介质层120位于所述下电极120的内外表面以及所述支撑结构暴露出的表面，所述电容介质层120覆盖所述下电极110的筒状结构的位于筒内部的内表面和位于筒外部的外表面，以充分利用下电极110的两个相对表面，构成具有较大电极表面积的集成电路电容器。所述电容介质层120的结构以及形成方法可以参照上述实施例所述，所述电容介质层120至少包括一氧化锆(ZrO2)层120a和一氧化铝(Al2O3)层(Al2O3)120b。所述氧化锆层120a的厚度为
所述氧化铝层120b的厚度为
所述电容介质层120的总厚度约为
所述电容介质层120也可以为氧化锆-氧化铝的叠层结构，如图1b所示，即在氧化铝层120b上继续沉积氧化锆层和氧化铝层。所述电容介质层120也可以为氧化锆-氧化铝-氧化锆三层结构，如图1c所示，即在形成一层氧化锆-氧化铝叠层结构后，在氧化铝层120b上继续沉积一层氧化锆。相应的，控制每一次沉积的相应厚度，使最终沉积的所述电容介质层120的总厚度约为
所述上电极130位于所述电容介质层120的内表面与外表面。所述上电极130在对应所述筒状结构的内部和所述筒状结构的外部均能够与所述电容介质层130以及所述下电极130构成电容。
所述电容器还包括多晶硅层140、钨层150以及氧化硅层160。具体的，所述多晶硅层140覆盖所述上电极130，并填充所述上电极130之间的间隙，即所述多晶硅层140填充满相邻的筒状结构之间的间隙并覆盖上述形成的结构。所述钨层150覆盖所述多晶硅层140，所述氧化硅层160覆盖所述钨层150，形成如图3d所示的电容器。
综上所述，本发明提供一种电容器及其制作方法，在下电极上形成电容介质层，所述电容介质层包括氧化铝层，所述氧化铝层中具有碳和氢杂质，然后对所述电容介质层进行退火处理，以减少所述氧化铝中所述碳和氢杂质的含量，最后在所述电容介质层上形成上电极。本发明通过对电容介质层进行退火处理，减少氧化铝层中碳和氢的含量，使氧化铝层更致密，氧化铝的原子计量比接近理论值1：1.5，进而提升电容介质层的介电常数和击穿场强。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (19)
1.一种电容器的制作方法，其特征在于，包括：
形成下电极；
在所述下电极上形成电容介质层，所述电容介质层包括氧化铝层，所述氧化铝层中具有碳和氢杂质；
对所述电容介质层进行退火处理，以减少所述氧化铝中所述碳和氢杂质的含量；
在所述电容介质层上形成上电极。
2.根据权利要求1所述的电容器的制造方法，其特征在于，所述退火在NH3或N2气体气氛中进行，以使NH3和N2中的氮元素键合至所述电容介质层的表面上。
3.根据权利要求1所述的电容器的制造方法，其特征在于，所述退火温度为360℃～450℃，退火时间为5～30min。
4.根据权利要求1所述的电容器的制造方法，其特征在于，在真空腔或管式炉中进行退火处理。
5.根据权利要求1所述的电容器的制造方法，其特征在于，所述电容介质层还包括氧化锆层，并采用原子层沉积法形成所述氧化锆层和所述氧化铝层。
6.根据权利要求5所述的电容器的制造方法，其特征在于，在250℃～350℃的温度下，0.1torr～2torr的压力下沉积所述氧化锆层和所述氧化铝层。
7.根据权利要求5所述的电容器的制造方法，其特征在于，通过重复单元沉积循环来实施氧化锆层的原子层沉积过程，直到所述氧化锆层具有
的厚度，所述单元沉积循环包括引入锆源、引入第一清洗气体、引入反应气体及引入第二清洗气体。
8.根据权利要求7所述的电容器的制造方法，其特征在于，所述锆源选自ZrC14、Zr(N(CH3)C2H5)4、Zr(O-tBu)4、Zr(N(CH3)2)4、Zr(N(C2H5)(CH3))4、Zr(N(C2H5)2)4、Zr(TMHD)4、Zr(OiC3H7)3(TMTD)或Zr(OrBu)4。
9.根据权利要求1所述的电容器的制造方法，其特征在于，通过重复单元沉积循环来实施氧化铝层的原子层沉积过程，直到所述氧化铝层具有
的厚度，所述单元沉积循环包括依次引入铝源、引入第一清洗气体、引入反应气体及引入第二清洗气体。
10.根据权利要求9所述的电容器的制造方法，其特征在于，所述铝源选自A1(CH3)3、A1(C2H5)3或含A1的有机金属化合物。
11.根据权利要求7或9所述的电容器的制造方法，其特征在于，所述反应气体包括选自臭氧(O3)、氧(O2)等离子体和水(H2O)中的一种。
12.根据权利要求11所述的电容器的制造方法，其特征在于，所述反应气体的流量为0.ls1m-1s1m，所述第一清洗气体和所述第二清洗气体为N2或Ar。
13.一种电容器，其特征在于，包括：
下电极、位于所述下电极上的电容介质层以及位于所述电容介质层上的上电极；所述电容介质层包括氧化锆层和氧化铝层。
14.根据权利要求13所述的电容器，其特征在于，所述氧化锆层的厚度为
所述氧化铝层的厚度为
15.根据权利要求13所述的电容器其特征在于，采用原子层沉积法形成所述氧化锆层和氧化铝层。
16.根据权利要求13所述的电容器，其特征在于，所述下电极具有筒状结构，所述电容介质层和上电极依次形成于所述下电极的内外表面。
17.根据权利要求13所述的电容器，其特征在于，所述电容器还包括支撑结构，所述支撑结构连接所述下电极筒状结构的外壁。
18.根据权利要求13所述的电容器，其特征在于，所述电容器还包括多晶硅层、钨层以及氧化硅层，所述多晶硅层形成于所述上电极上并填充所述上电极之间的间隙，所述钨层与所述氧化硅层依次位于所述多晶硅层上。
19.根据权利要求13所述的电容器，其特征在于，所述电容器应用于动态随机存储器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811458585.6A CN111261775A (zh) | 2018-11-30 | 2018-11-30 | 电容器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811458585.6A CN111261775A (zh) | 2018-11-30 | 2018-11-30 | 电容器及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111261775A true CN111261775A (zh) | 2020-06-09 |
Family
ID=70944820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811458585.6A Pending CN111261775A (zh) | 2018-11-30 | 2018-11-30 | 电容器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111261775A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113437050A (zh) * | 2021-06-22 | 2021-09-24 | 福建省晋华集成电路有限公司 | 电容器的制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1790674A (zh) * | 2004-11-08 | 2006-06-21 | 海力士半导体有限公司 | 具有氧化锆的电容器及其制造方法 |
| CN108010913A (zh) * | 2017-12-29 | 2018-05-08 | 睿力集成电路有限公司 | 半导体存储器结构及其制备方法 |
-
2018
- 2018-11-30 CN CN201811458585.6A patent/CN111261775A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1790674A (zh) * | 2004-11-08 | 2006-06-21 | 海力士半导体有限公司 | 具有氧化锆的电容器及其制造方法 |
| CN108010913A (zh) * | 2017-12-29 | 2018-05-08 | 睿力集成电路有限公司 | 半导体存储器结构及其制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113437050A (zh) * | 2021-06-22 | 2021-09-24 | 福建省晋华集成电路有限公司 | 电容器的制造方法 |
| CN113437050B (zh) * | 2021-06-22 | 2023-07-18 | 福建省晋华集成电路有限公司 | 电容器的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7616426B2 (en) | Capacitor and method for fabricating the same | |
| US7396719B2 (en) | Method of forming high dielectric film using atomic layer deposition and method of manufacturing capacitor having the high dielectric film | |
| CN1790674B (zh) | 具有氧化锆的电容器及其制造方法 | |
| US7446053B2 (en) | Capacitor with nano-composite dielectric layer and method for fabricating the same | |
| JP5013662B2 (ja) | キャパシタ及びその製造方法 | |
| KR100640654B1 (ko) | ＺｒＯ2 박막 형성 방법 및 이를 포함하는 반도체 메모리소자의 커패시터 제조 방법 | |
| JP5094057B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| KR100716652B1 (ko) | 나노컴포지트 유전막을 갖는 캐패시터 및 그의 제조 방법 | |
| JP2008028249A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20120064690A1 (en) | Method for manufacturing semiconductor device | |
| US7105401B2 (en) | Capacitor for semiconductor device, manufacturing method thereof, and electronic device employing the same | |
| US6855594B1 (en) | Methods of forming capacitors | |
| WO2004042804A2 (en) | Capacitor fabrication methods and capacitor structures including niobium oxide | |
| US20100164064A1 (en) | Capacitor and Method for Manufacturing the Same | |
| CN108538820B (zh) | 电容器结构及其制备方法 | |
| CN111261775A (zh) | 电容器及其制造方法 | |
| US20120273921A1 (en) | Semiconductor device and method for fabricating the same | |
| US20110222207A1 (en) | Methods of forming a dielectric layer structure, and methods of manufacturing a capacitor using the same | |
| US20090283856A1 (en) | Method for fabricating a semiconductor capacitpr device | |
| KR100575887B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| US7045445B2 (en) | Method for fabricating semiconductor device by using PECYCLE-CVD process | |
| KR100744656B1 (ko) | 캐패시터 제조 방법 | |
| KR100533373B1 (ko) | 반도체장치의 캐퍼시터 형성방법 | |
| KR20070046393A (ko) | 캐패시터 및 그 제조 방법 | |
| KR20190060530A (ko) | 이산화티타늄 박막을 포함하는 고유전막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200609 |