KR20190060530A - 이산화티타늄 박막을 포함하는 고유전막 형성 방법 - Google Patents

이산화티타늄 박막을 포함하는 고유전막 형성 방법 Download PDF

Info

Publication number
KR20190060530A
KR20190060530A KR1020170158840A KR20170158840A KR20190060530A KR 20190060530 A KR20190060530 A KR 20190060530A KR 1020170158840 A KR1020170158840 A KR 1020170158840A KR 20170158840 A KR20170158840 A KR 20170158840A KR 20190060530 A KR20190060530 A KR 20190060530A
Authority
KR
South Korea
Prior art keywords
thin film
film
dielectric
titanium dioxide
titanium
Prior art date
Application number
KR1020170158840A
Other languages
English (en)
Inventor
장혁규
천성학
이규현
김호훈
김점종
변영훈
Original Assignee
주식회사 메카로
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 메카로 filed Critical 주식회사 메카로
Priority to KR1020170158840A priority Critical patent/KR20190060530A/ko
Publication of KR20190060530A publication Critical patent/KR20190060530A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L27/1085—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

높은 유전율을 가지면서 박막에 따른 전류 누설의 문제를 경감할 수 있고 신뢰성 있는 유전체 박막을 얻을 수 있는 박막 형성 방법이 개시된다. 박막 형성 방법은, DRAM 장치의 고유전율 캐패시터 유전막으로서 혹은 박막형 태양전지의 버퍼막으로서 이산화티타늄 박막을 원자층증착 형성함에 있어 티타늄 금속의 전구체로서 η5-Cyclopentandienylethyl-N-methylamido bis(dimethylamino) titianium 등의 가스를 사용할 때 불순물 함량을 줄이기 위해 기판 온도를 270 내지 310℃로 제어한다.

Description

이산화티타늄 박막을 포함하는 고유전막 형성 방법{Method of Fabricating High Permittivity Material Thin Film Including TiO2 Layer}
본 발명의 실시예는 고유전막 형성 방법에 관한 것으로 보다 상세하게는 고유전율의 이산화티타늄 박막을 포함하는 고유전막 형성 방법에 관한 것이다.
반도체 장치의 소자 고집적화는 저전력화와 같은 기능 강화와 제품 경박단소를 가능하게 하고, 기판당 획득할 수 있는 칩의 갯수를 증가시키기 위해 고도로 진행되고 있으며, 이에 따라 반도체 장치의 디자인 룰이 엄밀해지고 CD(critical dimension) 수치가 크게 감소되어 있다.
디램(DRAM)과 같은 반도체 메모리 소자의 경우, 소자 고집적화를 위해 필수적인 캐패시터(capacitor)의 집적도를 높이기 위해 통상 세 가지 방향으로 연구개발이 추진되고 있다. 첫째는, 트렌치(trench) 구조, 실린더 구조 등 캐패시터 자체의 형태를 3차원 구조로 만들고, 이로써 캐패시터의 면적을 넓게 하여 캐패시턴스(capacitance)를 높이는 방법이다. 둘째는, 캐패시터 유전체의 박막을 얇게 하여 캐패시턴스(capacitance)를 높이는 방법이다. 셋째는, 캐패시터에 고유전율(high-k) 물질을 적용하여 캐패시턴스(capacitance)를 높이는 방법이다.
이들 방법 중에서 첫째 방법은 3차원 구조라도 캐패시터의 면적을 넓히는데 한계가 있으며, 둘째 방법은 유전체의 물리적 두께가 너무 얇으면 막 내의 미세 결함이나 터널링(tunneling) 현상 등에 의해 누설전류(leakage current)가 발생하기 쉽다는 문제가 있다. 셋째 방법은 유전체 물질 자체를 바꾸는 방법으로 기존보다 더 높은 유전율을 갖으면서, 물리, 화학적으로 안정한 박막을 구현할 수 있다면 초고집적 메모리소자를 만들 수 있는 가장 좋은 방법이 될 수 있다.
현재 20 ~ 30 나노미터(㎚)급 고집적 DRAM 소자의 캐패시터 유전물질로는 이산화하프늄(HfO2), 이산화지르코늄(ZrO2) 등이 사용되고 있으며, 이들의 유전율은 진공이나 공기의 유전율(1) 기준 약 20 ~ 40 정도의 수준이다.
최근의 10㎚급의 초고집적 DRAM 소자 개발에 있어서 기존의 HfO2, ZrO2보다 유전율이 큰 유전물질이 있다면 더 깊은 트렌치나 더 높은 실린더를 형성하지 않고 유전막의 두께 감소에 의한 누설전류의 위험을 높이지 않으면서 기존 공정을 최대한 이용하는 초고집적 DRAM 제작이 가능하게 될 것이므로 이런 유전물질 막의 개발이 절실히 요구되고 있다.
이런 요구를 충족할 수 있는 기존 유전물질로는 이산화티타늄(TiO2, 티타니아)가 소개되어 있다. 그런데, TiO2는 유전율이 80 정도로 기존의 HfO2, ZrO2보다 최소 2배 이상 높지만 통상적으로 형성되는 막의 물리적 화학적 특성으로 인하여 TiO2 박막을 단독으로 유전막으로 사용하기 어렵다. 즉, TiO2 박막의 단독 적용시 누설전류 특성이 나쁘다는 문제가 있다. 따라서, 기존이 티타니아 박막의 문제를 보완할 수 있는 방안이 요구되고 있다.
또 한편, 최근 개발되고 있는 CIS(구리-인듐-세슘) 혹은 CIGS(구리-인듐-갈륨-세슘) 등 박막형 태양전지 개발에 있어서도 광흡수층으로서의 CIGS 막과 윈도우층으로서의 투명도전막 사이에 놓여 태양전지의 효율을 높이는 버퍼막으로서 3.2eV 밴드갭을 가지는 이산화티타늄 박막을 사용하기 위한 연구개발이 진행 중에 있고, 이를 위한 양질의 이산화티타늄 박막에 대한 필요성이 높아지면서 적절한 양질의 이산화티나늄 박막 형성 방안이 요구되고 있다.
국내 등록특허공보 제10-1395644호
본 발명은 상술한 종래의 유전막으로서 사용되는 이산화티타늄 박막의 문제점을 해결할 수 있는 새로운 방식의 이산화티타늄 박막을 포함하는 유전막 형성 방법을 제공하는 것을 목적으로 한다.
상술한 목적을 달성하기 위한 본 발명의 이산화티타늄 박막을 포함하는 고유전막 형성 방법은, 이산화티타늄 유전막을 형성함에 있어서 티타늄 금속의 전구체로 유기 가스를 사용하고, 이산화티타늄 박막 내의 탄소 불순물 함량을 줄이기 위한 원자층 증착(atomic layer deposition, ALD) 공정에서 기판 온도를 200℃ 내지 400℃로 유지하는 단계들을 포함하는 것을 주된 기술적 특징으로 한다.
본 발명의 일실시예에서 이산화티타늄 박막을 포함하는 유전막은 이산화하프늄, 이산화지르코늄 중에서 선택되는 적어도 어느 하나 이상으로 이루어진 박막과 이산화티타늄 박막이 겹치도록 형성될 수 있다.
일실시예에서 원자측 증착(ALD) 공정을 통해 TiO2 박막을 제조할 때, 이산화티타늄 박막의 한 성분인 티타늄(Ti) 금속의 전구체로서 싸이클로펜타디엔닐에틸메틸아미도티타늄(IV)디(디메틸아미드) (혹은 η5-Cyclopentandienylethyl-N-methylamido bis(dimethylamino) titianium)을 사용할 수 있으며, 산소의 전구체로서 수증기(H2O), 오존가스(ozone) 또는 산소 플라즈마(O2 plasma)를 사용할 수 있다.
위의 경우, Ti 전구체와 산소 전구체를 기판상에 성막이 이루어지는 진공상태의 공정챔버에 순차적으로 공급하여 먼저 티타늄 층을 만들고 티타늄을 산소 전구체로부터 공급되는 산소와 반응시켜 이산화티타늄 층을 만드는 방식으로 진행될 수 있다.
전술한 공정에서 Ti 전구체를 저장하여 공급하는 용기(캐니스터) 온도를 0 ~ 200℃, 챔버로의 공급라인 온도를 상온(대략 15~25℃) ~ 200℃로 할 수 있으며, 바람직하게는 캐니스터 온도를 상온 ~ 100℃, 공급라인 온도를 60 ~ 180℃로 유지하면서 공급하도록 한다. 또한, TiO2 박막의 증착시 기판의 온도는 상온 ~ 600℃로, 바람직하게는 기판의 온도는 200 ~ 400℃로, 더욱 바람직하게는 기판의 온도를 270 ~ 310℃로 유지시킨다.
한편, ALD 공정을 실시할 때 Ti 전구체 또는 산소 전구체는 소량이 공급되므로 이들을 원활히 공정챔버에 공급하기 위한 캐리어 가스로는 활성이 낮은 아르곤(Ar), 헬륨(He) 또는 질소(N2) 가스 중 어느 하나 또는 이들의 조합으로 이루어진 혼합 가스를 사용할 수 있다.
일실시예에서, 원자층 증착공정이 진행되는 진공챔버 내의 압력은 1 mTorr 내지 대기압(760 Torr)으로, 바람직하게는 챔력 압력을 5 mTorr 내지 10 Torr로 유지하면서 증착공정을 진행할 수 있다.
또한, 일실시예에 따른 박막 형성 방법은 DRAM 소자의 캐패시터 유전막으로서 캐패시터 하부전극과 상부전극 사이에 위치하도록 적용될 수 있다.
일 실시예에서, 박막 형성 방법은 CIS(copper induim selenide) 또는 CIGS(copper indium gallium selenide) 박막 태양전지의 버퍼층으로 사용될 수 있으며, 이런 경우, CIS 또는 CIGS 박막 위에 증착하는 방식으로 적용될 수 있다.
일 실시예에서, 박막 형성 방법을 DRAM의 캐패시터 유전막에 적용하는 경우, 캐패시터는 상부전극/TiO2/ZrO2/하부전극의 구조, 상부전극/TiO2/HfO2/하부전극의 구조로 이루어질 수 있고, 유전막을 이루는 물질층으로 산화알미늄이 추가되거나, 이산화티타늄층이 적어도 한 번 포함된 상태로, 이산화지르코늄, 이산화하프늄 물질층이 교번 및 조합을 이루어 전체 유전막을 형성할 수 있다.
일례로, 본 실시예의 박막 형성 방법을 이용하여 제조되는 DRAM 캐패시터는, 상부전극/TiO2/Al2O3/ZrO2/하부전극의 구조나, 상부전극/TiO2/Al2O3/HfO2/하부전극의 구조, 상부전극/TiO2/ZrO2/Al2O3/ZrO2/하부전극의 구조, 상부전극/TiO2/HfO2/Al2O3/HfO2/하부전극의 구조, 두 전극 사이에 유전층으로서 TiO2/ZrO2 구조를 n회 반복적으로 적층한 구조, 유전층으로서 TiO2/HfO2 구조를 n회 반복 적층한 구조, 유전층으로서 Al2O3/ZrO2 구조를 n회 반복 적층하거나 TiO2/Al2O3/ZrO2 구조를 n회 반복 적층한 구조, 유전층으로서 Al2O3/HfO2 구조를 n회 반복 적층하거나 TiO2/Al2O3/HfO2 구조를 n회 반복 적층한 구조, 유전층으로서 ZrO2/Al2O3/ZrO2 구조를 n회 반복 적층하거나 TiO2/ZrO2/Al2O3/ZrO2 구조를 n회 반복 적층한 구조, 유전층으로서 HfO2/Al2O3/HfO2 구조를 n회 반복 적층하거나 TiO2/HfO2/Al2O3/HfO2 구조를 n회 반복 적층한 구조를 포함할 수 있다. 상술한 n회의 n은 2 이상의 자연수이다.
또한, 본 실시예의 이산화티타늄 박막을 박막형 태양전지의 버퍼층에 적용하는 경우, 박막 형성 방법은 증착된 TiO2 박막을 열처리하는 과정이 더 포함하여 이루어질 수 있다. 이 경우, 열처리온도는 상온 ~ 600℃로 이루어질 수 있다. 열처리 공정이 이루어질 때의 분위기 가스로는 활성이 적은 알르곤, 헬륨, 질소, 황화수소(H2S) 및 셀레늄화수소(H2Se)로 이루어지는 군에서 선택되는 어느 하나 또는 이들의 혼합물이 사용될 수 있다.
본 발명에 따르면, 높은 유전율을 가지면서 박막에 따른 전류 누설의 문제를 경감할 수 있는 신뢰성 있는 유전체 박막을 제공할 수 있다.
본 발명에 따르면, DRAM 장치에서 유전율이 높은 유전막을 사용함으로써 기존의 캐패시터 형성 공정에 큰 변동이 없고 수율의 별다른 저하 없이도 집적도가 높은 DRAM 장치를 구현할 수 있으므로 신공법 개발에 따른 부담을 줄일 수 있다.
또한, 본 발명에 따르면, 박막형 태양전지를 제작함에 있어서 양질의 유전막을 제공함으로써 박막형 태양전지에서 효율성과 신뢰성을 높일 수 있다.
도1은 본 발명의 일 실시예를 통해 이루어질 수 있는 가장 단순한 형태의 캐퍼시터 구조를 나타내는 도면,
도2는 본 발명의 일 실시예에서 사용될 수 있는 하나의 티타늄 금속의 전구체 구조를 나타내는 구조식,
도3은 본 발명의 범위 내의 세 가지 온도에서 이루어진 이산화티타늄 박막의 수직단면 및 평면을 비교하여 나타내는 주사전자현미경(SEM) 사진,
도4는 도3과 같은 세 가지 온도에서 이루어진 이산화티타늄 박막을 포함하는 상하 막구조에서 깊이에 따른 탄소 불순물의 함량을 나타내는 성분분석 그래프,
도5 내지 도7은 본 발명의 다른 실시예를 통해 이루어지는 캐퍼시터 유전막의 층구조를 나타내는 도면,
도8은 본 발명의 다른 실시예를 통해 이루어지는 박막 태양전지의 층구조를 개념적으로 나타내는 도면이다.
이하 도면을 참조하면서 보다 구체적으로 본 발명을 설명하기로 한다.
도1은 본 발명의 일 실시예를 통해 이루어질 수 있는 가장 단순한 형태의 캐패시터 구조를 나타내는 도면이다.
도1의 캐패시터 구조는 DRAM 장치의 각 셀을 이루는 트렌치형 혹은 실린더형 캐패시터의 수평한 일 부분을 나타내는 것일 수 있다. 캐패시터 구조는 도시되지 않은 하부의 공정 기판에 하부전극층(10), 이산화티타늄 박막(25), 상부전극층(30)을 적층하여 만들어질 수 있다.
이산화티타늄 박막(25)은 물질막 적층방법의 하나인 원자측 증착(ALD) 방법을 통해 이루어진다. 10 ~ 20㎚의 나노미터급 디자인 룰을 가진 DRAM 장치의 캐패시터를 형성하는 실린더나 트렌치 형태는 트렌치나 실린더 형태의 어스펙트 비가 매우 커서 통상의 화학기상증착(CVD) 방법으로 하부 기판의 표면 형태에 따른 막을 형성하기 어렵고 따라서 본 실시예에서는 스탭 커버리지 특성이 우수한 ALD 방법을 이용한다.
본 실시예에 적용되는 ALD 방법을 단순화하여 표현하면, 공정 기판에 대기압보다 낮은 저압 진공 상태에서 티타늄 금속의 소스(source)가 되는 전구체 가스를 투입하여 단층 금속층을 만들고, 이어서 이산화티타늄을 이루는 산소의 소스가 되는 전구체 가스를 투입하여 티타늄 금속층과 반응하여 이산화티타늄 단층막이 만들어지고, 원하는 두께에 따라 이런 과정을 반복하여 몇 층의 이산화티타늄 박막이 만들어진다고 할 수 있다.
보다 엄밀하게는 이러한 원자층 증착 과정은, 티타늄을 포함하는 제1 반응물을 하부전극막이 형성된 기판 상에 화학 흡착시키고, 화학 흡착된 제1 반응물과 이 티타늄과 결합할 산소를 포함하는 제2 반응물을 화학적으로 반응시켜 기판 상에서 티타늄과 산소의 화학적 결합에 의해 이상적으로는 이산화티타늄 단일층막이 형성된다고 표현할 수 있다.
티타늄 소스인 전구체 물질로 여러 가지가 사용될 수 있으며, 여기서는 도2와 같은 구조식으로 표시될 수 있는 싸이클로펜타디엔닐에틸메틸아미도티타늄(IV)디(디메틸아미드)(CpCH2CH2NCH3)Ti(NMe2)2가 사용될 수 있다. 이런 전구체 물질은 가령, 150mL의 톨루엔이 들어있는 불꽃 건조된 1L 슈렝크 플라스크에 싸이클로펜타디엔닐에틸메틸아미도티타늄(IV)디클로라이드 20.0g(77.2m몰(mol), 1.00 당량)을 넣고 교반시키면서 -20℃로 냉각시키고, 350mL의 노말 헥산에 서스펜션되어 있는 리튬에틸메틸아미드(LiNMe2) 7.88g(154.4밀리몰, 2.00당량)을 카눌라를 이용하여 2시간 동안 천천히 첨가한 후 상온에서 15시간 동안 교반하고, 상온에서 5시간 동안 정치시킨 후 상등액을 불꽃 건조한 1L 슈렝크 플라스크에 카눌라를 이용하여 이송하고, 감압하에서 용매를 완전히 제거한 후 감압하에서 증류(끓는점: 80℃ 0.1mmHg)하여 노랑색 액체의 표제 화합물 12.8g(수율 60%)을 수득하는 등의 방법으로 얻을 수 있다.
투입되는 전구체 가스의 온도는 자체로서는 분자 구성의 안정성을 가지면서도 기판에서 빠르게 원하는 상태나 반응을 이루어야 하며, 이를 위해 Ti 전구체를 저장하여 공급하는 캐니스터 및 공급라인 온도를 제어하는 것이 바람직하다. 가령, 티타늄 전구체의 캐니스터 온도를 0 ~ 200℃, 이 캐니스터에서 공정챔버로의 공급라인 온도를 상온(대략 15~25℃) ~ 200℃로 할 수 있으며, 바람직하게는 캐니스터 온도를 상온 ~ 100℃, 공급라인 온도를 60 ~ 180℃로 유지하면서 공정을 진행할 수 있다.
또한, TiO2 박막의 증착시 전구체 소스 가스가 이산화티타늄 박막을 이루는 반응이 이루어지는 곳은 기판의 표면이므로 중요한 막형성 공정 조건이 되는 기판의 온도는 박막 형성의 전구체 가스가 기판 표면에서 원하는 반응을 빠르게 이루되 불순물이 포함되지 않는 치밀하고 안정적인 막을 이룰 수 있도록 조절되어야 한다.
즉, 기판의 너무 높은 온도는 원하는 성분막 형성에 바람직하지 않은 화학반응을 일으켜 불순물 함량을 높이거나, 형성막이 결정화 반응을 통해 부분적으로 결정을 이루면서 결정 결함이 생기지 않도록 조절되어야 하며, 너무 낮은 온도는 반응에 드는 시간을 지연시키고 역시 바람직하지 않은 화학반응을 초래할 염려가 있으므로 잘 조절되어야 한다. 본 실시예에서는 기판의 온도를 상온 ~ 600℃로, 바람직하게는 기판의 온도를 200 ~ 400℃로, 더욱 바람직하게는 기판의 온도를 270 ~ 310℃로 유지시킨다.
한편, ALD 공정을 실시할 때 Ti 전구체 또는 산소 전구체는 소량이 공급되므로 이들을 원활히 공정챔버에 공급하기 위한 캐리어 가스로는 활성이 낮은 아르곤(Ar), 헬륨(He) 또는 질소(N2)가스 중 어느 하나 또는 이들의 조합으로 이루어진 혼합 가스를 사용할 수 있다. 기판 표면에서의 각 단계의 불필요한 반응 생성물의 제거를 위한 퍼지 가스도 이런 활성이 낮은 기체를 사용할 수 있다.
본 실시예에서, 원자층 증착공정이 진행되는 진공챔버 내의 압력은 1 mTorr ~ 대기압(760 Torr)으로 할 수 있고, 바람직하게 진공챔버 내의 압력은 5 mTorr ~ 10 Torr로 유지하면서 공정의 소정 단계마다 소정 압력하에서 이산화티타늄의 균질한 단층막이 이루어지도록 분위기를 조성할 수 있다.
도3은 본 발명의 실시예의 조건 범위 내에서 다른 조건을 균일하게 하고 270℃, 290℃, 310℃의 세 가지 온도 분위기에서 이루어진 이산화티타늄 박막의 수직단면 및 평면을 비교하여 나타내는 주사전자현미경(SEM) 사진이다.
도3에 나타낸 바와 같이, 높은 온도에서 형성된 박막일수록 박막의 두께가 크며 막을 이루는 그레인의 크기가 큰 것을 확인할 수 있고, 형태상 비교적 치밀하고 결함없는 균질의 막이 얻어짐을 알 수 있다.
도4는 도3과 같은 세 가지 온도 분위기에서 이루어진 이산화티타늄 박막을 포함하는 상하 막구조에서 깊이에 따른 탄소 불순물의 함량을 나타내는 성분분석 그래프이다.
각 그래프는 오제이 전자 분석기(Auger Electron Spectroscopy, AES)로 입사 전자빔의 에너지를 달리하면서 깊이에 따른 구성막 물질 함량을 측정하는 방법으로 얻어진 것이다.
도4를 통해 알 수 있듯이, 얻어진 이산화티타늄 박막 내에서의 유전율에 가장 큰 문제가 될 수 있는 불순물(탄소)의 함량이 1 아토믹%(atomic %) 이내로 나타나 거의 0 수준으로 관리되는 것을 볼 수 있다. 물론, 이산화티타늄 박막 표면 혹은 경계면에서 탄소의 함량이 0이 아닌 것이 검출되지만 이는 샘플이 공기 중에 노출되어 탄소가 검출된 것이다. 간단히 제거가능하다.
도5 내지 도7은 본 발명의 다른 실시예로서 유전막을 구성함에 있어서 이산화티타늄 박막(25) 외에 보완적 유전막을 겹쳐 형성한 형태를 나타내는 개념적 부분단면도이다.
도5를 참조하면, 이산화티타늄 박막(25) 아래에, 그리고 하부전극층(10)과의 사이에 유전막으로 사용되는 이산화지르코늄 혹은 이산화하프늄 박막(21)이 증착되어 있다.
도6을 참조하면, 유전막으로서 상부 전극(30)에서부터 그 아래로 이산화티타늄 박막(25), 알루미늄산화막(23, 알루미나) 및 이산화지르코늄 혹은 이산화하프늄 박막(21)이 기재된 순서대로 적층된 3중층이 하부 전극(10) 상에 형성될 수 있다.
또한, 도7을 참조하면, 상부 전극(30) 바로 하부에 위치한 이산화티타늄 박막(25) 아래에 위에서 아래로 이산화지르코늄(혹은 이산화하프늄) 박막(24), 알루미늄산화막(23), 이산화지르코늄(혹은 이산화하프늄) 박막(21)의 4층 적층구조가 겹쳐 형성되고, 그 하부에 하부 전극(10)이 배치될 수 있다.
위의 실시예들에서 유전막의 총 두께가 두꺼워지면 캐패시터 전체의 정전용량이 줄어들게 되므로 이들 막은 모두 두께조절이 용이하고 얇게 형성될 수 있는 ALD 방식으로 형성될 수 있으며, 적어도 이산화티타늄 박막은 ALD 방식으로 형성된다.
또한, 캐패시터 전체의 정전용량 측면에서 각 박막의 두께는 유전율이 가장 높은 이산화티티늄 박막의 두께가 가장 두껍게 이루어지는 것이 바람직하다.
물론 전술한 실시예는 예시를 위한 것이며, 유전율이 높고, 치밀하며, 막형성 단계에서 공정이 잘 정립되어 효율성을 높일 수 있는 이산화하프늄, 이산화지르코늄, 알루미늄산화막 외에도 다양한 유전물질막이 이산화티타늄 박막을 보완하여 고유전막 형성을 위해 추가로 사용될 수 있다.
가령, 본 실시예의 박막 형성 방법을 DRAM의 캐패시터 유전막에 적용하는 경우, 캐패시터는 상부전극/TiO2/ZrO2/하부전극의 구조, 상부전극/TiO2/HfO2/하부전극의 구조로 이루어질 수 있고, 유전막을 이루는 물질층으로 산화알미늄이 추가되거나, 이산화티타늄층이 적어도 한 번 포함된 상태로, 이산화지르코늄, 이산화하프늄 물질층이 교번 및 조합을 이루어 전체 유전막을 형성할 수 있다.
일례로서, 본 실시예의 박막 형성 방법을 DRAM의 캐패시터 유전막에 적용하는 경우, 캐패시터는, 상부전극/TiO2/Al2O3/ZrO2/하부전극의 구조나, 상부전극/TiO2/Al2O3/HfO2/하부전극의 구조, 상부전극/TiO2/ZrO2/Al2O3/ZrO2/하부전극의 구조, 상부전극/TiO2/HfO2/Al2O3/HfO2/하부전극의 구조, 두 전극 사이에 유전층으로서 TiO2/ZrO2 구조를 n회 반복적으로 적층한 구조, 유전층으로서 TiO2/HfO2 구조를 n회 반복적으로 적층한 구조, 유전층으로서 Al2O3/ZrO2 구조를 n회 반복적으로 적층하거나 TiO2/Al2O3/ZrO2 구조를 n회 반복적으로 적층한 구조, 유전층으로서 Al2O3/HfO2 구조를 n회 반복적으로 적층하거나 TiO2/Al2O3/HfO2 구조를 n회 반복하여 적층한 구조, 유전층으로서 ZrO2/Al2O3/ZrO2 구조를 n회 반복적으로 적층하거나 TiO2/ZrO2/Al2O3/ZrO2 구조를 n회 반복하여 적층한 구조, 유전층으로서 HfO2/Al2O3/HfO2 구조를 n회 반복적으로 적층하거나 TiO2/HfO2/Al2O3/HfO2 구조를 n회 반복하여 적층한 구조를 포함할 수 있다.
도8은 본 발명의 또다른 실시예를 통해 이루어지는 박막 태양전지의 개략적 구성개념도를 나타내는 부분 수직 단면도이다.
도8을 참조하면, 유리 등의 기판(110) 상에 하부 도전막(120)이 형성되고, 그 위로 태양광 발전을 위한 CIGS 물질막(130)이 형성되고, 그 위로 버퍼막(140)으로서 이산화티타늄을 포함하는 유전막이 형성되고, 다시 그 위로 윈도우 역할을 하는 투명 도전막이 상부 도전막(150)으로서 형성될 수 있다.
상부 도전막(150)과 하부 도전막(120)에는 도시되지 않은 인출 전극이 연결될 수 있고, 인출 전극을 통해 생성 전력의 출력을 위한 외부 회로가 연결될 수 있다.
본 실시예의 이산화티타늄 박막을 박막형 태양전지의 버퍼층에 적용하는 경우에도 DRAM 유전막과 같은 안정적이고 누설없는 버퍼막을 형성하기 위한 공정온도를 200 내지 400℃, 바람직하게는 270 내지 310℃로 하여 공정을 실시할 수 있다.
이러한 온도 분위기에서 공정이 이루어지면, 기판이 고온에서 평면 변형의 문제가 발생할 위험이 있는 재질로 이루어지는 경우, 기판 전체의 온도를 높게 하여 공정이 이루어지기보다는 기판의 부분적 표면에 분위기 온도를 높게 하여 공정을 진행할 수 있으며, 분위기 가스로는 역시 활성이 적은 알곤, 헬륨, 질소, 황화수소(H2S) 및 셀레늄화수소(H2Se)로 이루어지는 군에서 선택되는 어느 하나 또는 이들의 혼합물이 사용될 수 있다.
이상에서는 한정된 실시예를 통해 본 발명을 설명하였지만, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형을 할 수 있을 것이다. 따라서, 본 발명 사상은 아래에 기재된 청구범위에 의해서만 파악되어야 하고, 이의 균등 또는 등가적 변형 모두는 본 발명 사상의 범주에 속한다고 할 것이다.
10; 하부전극층 25: 이산화티타늄 박막
30: 상부전극층 110: 기판
120: 하부 도전막 130: CIGS 물질막
140: 버퍼층 150: 상부 도전막

Claims (6)

  1. 기판 상에 이산화티타늄 박막을 포함하는 유전막 형성 방법에 있어서,
    상기 이산화티타늄 박막은 원자층증착(atomic layer deposition, ALD)을 사용하여 형성하고,
    티타늄 금속의 전구체로 유기 가스를 사용하면서 이산화티타늄 박막 내의 탄소 불순물 함량을 줄이기 위해 증착 과정에서 기판 온도를 200 내지 400℃로 일정 시간 동안 유지하는 것을 특징으로 하는 이산화티타늄 박막을 포함하는 고유전막 형성방법.
  2. 제 1 항에 있어서,
    상기 이산화티타늄 박막을 포함하는 유전막은 이산화하프늄, 이산화지르코늄 가운데 적어도 어느 하나로 이루어진 박막과 이산화티타늄 박막이 겹치도록 형성하는 것을 특징으로 하는 이산화티타늄 박막을 포함하는 고유전막 형성방법.
  3. 제 1 항에 있어서,
    상기 원자층증착법을 사용함에 있어서, 이산화티타늄 박막의 한 성분인 티타늄(Ti) 금속의 전구체로서 싸이클로펜타디엔닐에틸메틸아미도티타늄(IV)디(디메틸아미드){5-Cyclopentandienylethyl-N-methylamido bis(dimethylamino) titianium}을 사용하며,
    상기 기판의 온도 분위기를 270 ~ 310℃로 제어하는 것을 특징으로 하는 이산화티타늄 박막을 포함하는 고유전막 형성방법.
  4. 제 3 항에 있어서,
    상기 증착 과정에서 Ti 전구체 물질을 저장하여 공급하는 용기의 온도 분위기를 25℃ ~ 100℃, 공급라인의 온도 분위기를 60℃ ~ 180℃로 제어하는 것을 특징으로 하는 이산화티타늄 박막을 포함하는 고유전막 형성방법.
  5. 제 3 항에 있어서,
    상기 증착 과정에서 상기 원자층증착을 진행하는 공정챔버 내의 압력 분위기는 5 mTorr ~ 10 Torr로 제어하는 것을 특징으로 하는 이산화티타늄 박막을 포함하는 고유전막 형성방법.
  6. 제 3 항에 있어서,
    상기 유전막은 DRAM(dynamic random-access memory) 장치의 셀 내의 캐패시터 유전막이거나, CIS(구리-인듐-세슘) 혹은 CIGS(구리-인듐-갈륨-세슘) 박막 태양전지의 버퍼층인 것을 특징으로 하는 이산화티타늄 박막을 포함하는 고유전막 형성방법.
KR1020170158840A 2017-11-24 2017-11-24 이산화티타늄 박막을 포함하는 고유전막 형성 방법 KR20190060530A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170158840A KR20190060530A (ko) 2017-11-24 2017-11-24 이산화티타늄 박막을 포함하는 고유전막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170158840A KR20190060530A (ko) 2017-11-24 2017-11-24 이산화티타늄 박막을 포함하는 고유전막 형성 방법

Publications (1)

Publication Number Publication Date
KR20190060530A true KR20190060530A (ko) 2019-06-03

Family

ID=66849521

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170158840A KR20190060530A (ko) 2017-11-24 2017-11-24 이산화티타늄 박막을 포함하는 고유전막 형성 방법

Country Status (1)

Country Link
KR (1) KR20190060530A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101395644B1 (ko) 2012-02-08 2014-05-16 주식회사 메카로닉스 신규한 4-비이 족 금속 유기화합물 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101395644B1 (ko) 2012-02-08 2014-05-16 주식회사 메카로닉스 신규한 4-비이 족 금속 유기화합물 및 그 제조방법

Similar Documents

Publication Publication Date Title
CN100550317C (zh) 形成电容器电介质的方法以及使用该电容器电介质制造电容器的方法
JP5587716B2 (ja) 半導体装置及びその製造方法、並びに吸着サイト・ブロッキング原子層堆積法
US7446053B2 (en) Capacitor with nano-composite dielectric layer and method for fabricating the same
US20080118731A1 (en) Method of forming a structure having a high dielectric constant, a structure having a high dielectric constant, a capacitor including the structure, a method of forming the capacitor
TWI488290B (zh) 包括含碳電極之半導體元件及其製法
US20100014212A1 (en) Capacitor and method for fabricating the same
KR100640654B1 (ko) ＺｒＯ2 박막 형성 방법 및 이를 포함하는 반도체 메모리소자의 커패시터 제조 방법
JP2006310754A (ja) ナノ複合体の誘電膜、その誘電膜を有するキャパシタ及びその製造方法
JP2007281407A (ja) 正方晶系構造のジルコニウム酸化膜形成方法及びその膜を備えたキャパシタの製造方法
KR20050005726A (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
US8092862B2 (en) Method for forming dielectric film and method for forming capacitor in semiconductor device using the same
JP2008258623A (ja) 酸化ジルコニウム系キャパシタ及び同キャパシタの製造方法
US20040087081A1 (en) Capacitor fabrication methods and capacitor structures including niobium oxide
US7105401B2 (en) Capacitor for semiconductor device, manufacturing method thereof, and electronic device employing the same
TWI482874B (zh) 金紅石結構氧化鈦的製備方法及其疊層結構
KR20090022332A (ko) 스트론튬과 티타늄이 함유된 유전막을 구비하는 캐패시터및 그 제조 방법
WO2010082605A1 (ja) キャパシタ及びキャパシタの製造方法
KR20120009893A (ko) 반도체 소자의 커패시터 및 그 제조 방법
WO2022188342A1 (zh) 半导体结构及其制作方法
KR20190060530A (ko) 이산화티타늄 박막을 포함하는 고유전막 형성 방법
CN208225876U (zh) 集成电路电容器及半导体器件
KR100744026B1 (ko) 플래시 메모리 소자의 제조방법
KR100971415B1 (ko) 결정화도움막을 구비하는 캐패시터 및 그 제조 방법
KR102673537B1 (ko) 반도체 소자의 제조 방법
KR20070111640A (ko) 반도체 소자 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application