WO2010082605A1 - キャパシタ及びキャパシタの製造方法 - Google Patents

キャパシタ及びキャパシタの製造方法 Download PDF

Info

Publication number
WO2010082605A1
WO2010082605A1 PCT/JP2010/050350 JP2010050350W WO2010082605A1 WO 2010082605 A1 WO2010082605 A1 WO 2010082605A1 JP 2010050350 W JP2010050350 W JP 2010050350W WO 2010082605 A1 WO2010082605 A1 WO 2010082605A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
dielectric film
capacitor
dielectric
electrode layer
Prior art date
Application number
PCT/JP2010/050350
Other languages
English (en)
French (fr)
Inventor
経敏 有門
考亘 貝塚
泰志 赤坂
チン アルバート
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Priority to CN2010800013529A priority Critical patent/CN102007591A/zh
Priority to JP2010546644A priority patent/JPWO2010082605A1/ja
Publication of WO2010082605A1 publication Critical patent/WO2010082605A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Definitions

  • the present invention relates to a capacitor and a method for manufacturing the capacitor.
  • a dynamic random access memory (DRAM) cell is composed of a transistor and a capacitor.
  • a capacitor constituting the DRAM has a function of accumulating charges, and information is stored depending on the presence or absence of charges.
  • a capacitor needs to have a capacitance of 25 fF (femtofarad) or more in order to ensure a sufficiently stable operation.
  • a trench is formed on a Si substrate on which an N type well 101 and a P type well 102 are formed.
  • a dielectric film 103 and an insulating film 104 made of SiO 2 are formed in the trench.
  • the storage electrode 105 is formed inside the storage electrode 105.
  • This trench type cell is isolated by an element isolation region 106 made of SiO 2 , an N-type diffusion layer 107 is formed on the surface of the P-type well 102, and the word line 109 and the adjacent region are interposed via an insulating film 108.
  • a word line 110 is formed, and further a bit line 111 is formed.
  • an N-type diffusion layer 122 is formed on the surface of a P-type well 121 of a Si substrate, and element isolation is performed by an element isolation region 123.
  • a word line 126 is formed, and a bit line 127 is further formed.
  • a high dielectric film 129 is formed on the upper surface of the storage electrode 128 that penetrates the insulating film 124, and a cell plate 130 is formed. Of structure.
  • stack capacitors there are various types of stack capacitors that are currently in use, such as bar types and cylinder types.
  • the electrodes constituting the capacitor are changed from conventional polycrystalline silicon to metal. This is because when the metal oxide is deposited on the surface of the polycrystalline silicon, the surface of the polycrystalline silicon is oxidized to form silicon dioxide, which decreases the dielectric constant of the entire capacitor formed. This is to prevent such a decrease in dielectric constant.
  • the structure which comprises a capacitor has changed from the MIS (Metal Insulator Silicon) type to the MIM (Metal Insulator Metal) type.
  • the leakage current flowing when a voltage of 1 V is applied to the capacitor the equivalent oxide thickness (EOT), and the equivalent oxide thickness (EOT)
  • EOT (film thickness of dielectric) ⁇ 4 / (dielectric constant of dielectric)
  • 4 in the above formula is the value of the relative dielectric constant of silicon dioxide. From this equation, the higher the relative permittivity of the material constituting the dielectric, the smaller the EOT value.
  • the leakage current has a certain limitation on the function as a capacitor, and 1 ⁇ 10 ⁇ 7 A / cm 2 is set as a guideline for the upper limit.
  • the design rule of the most advanced DRAM is 50 nm level, but in the future, it tends to be 30 nm level or smaller.
  • the dielectric material used for the capacitor is a material included in a region where the EOT shown in FIG. 2 is 0.5 nm or less and the leakage current is 1 ⁇ 10 ⁇ 7 A / cm 2 or less. It is necessary to be. However, it is not easy to keep the leakage current low and to make the EOT thin, and in the current DRAM, the capacitor is exactly the bottleneck.
  • FIG. 3 is a band structure diagram of a dielectric film in which electrodes are formed on both sides constituting a capacitor. Specifically, a Fermi level 141 of one electrode, a Fermi level 142 of the other electrode, a valence band 143 of a dielectric film, and a conductor 144 of a dielectric film are shown. There are two types of leakage current flowing through such a capacitor: (a) a current due to electrons 145 flowing through the trap in the dielectric film, and (b) a current due to electrons 146 flowing beyond the barrier. In order to keep the total leakage current within a predetermined specification, it is necessary to suppress both the leakage currents flowing through these two paths.
  • Patent Document 1 a semiconductor device having a capacitor using TiO 2 having a relatively high dielectric constant as a dielectric film is disclosed (for example, Patent Document 1).
  • the present invention has been made in view of the above, and provides a capacitor having a low leakage current and a high dielectric constant and a method for manufacturing the capacitor in order to cope with further miniaturization and higher integration of DRAM. It is the purpose.
  • the present invention provides a lower electrode layer made of a conductive metal or metal compound, a first dielectric film made of ZrO 2 formed on the lower electrode layer, and formed on the first dielectric film. And a second dielectric film made of a dielectric having a metal oxide containing Ti, and an upper electrode layer formed on the second dielectric film.
  • the present invention is characterized in that the material constituting the lower electrode layer is a metal nitride.
  • the present invention is characterized in that the material constituting the lower electrode layer is any one selected from TaN, TiN, and WN.
  • the present invention is characterized in that the material constituting the upper electrode layer is a metal nitride.
  • the present invention is characterized in that the material constituting the upper electrode layer is any one selected from Ni, TaN, TiN, and WN.
  • the present invention is characterized in that the thickness of the first dielectric film is 1.5 to 6.0 nm.
  • the present invention is characterized in that the relative dielectric constant of the material constituting the second dielectric film is higher than the relative dielectric constant of the material constituting the first dielectric film. To do.
  • the second dielectric film is made of one or more materials selected from TiO 2 , SrTiO 3 , Ba x Sr 1-x TiO 3 , and BaTiO 3. It is characterized by that.
  • the step of forming the first dielectric film is characterized in that a heat treatment is performed after the film made of ZrO 2 is formed.
  • the present invention it is possible to provide a capacitor used in a DRAM having a low leakage current and a high dielectric constant, and a method for manufacturing the capacitor.
  • DRAM cell configuration diagram (1) DRAM cell configuration diagram (2) Correlation diagram between EOT and leakage current Capacitor band structure diagram Correlation diagram of relative dielectric constant K and band gap in various materials Relationship diagram between various dielectric materials and Si bands Configuration diagram of capacitors used in the study Correlation diagram of capacitance and capacitance of dielectric film of capacitor of TiN / STO / TiN structure Explanatory drawing when a high dielectric is used for the dielectric film (1) Explanatory drawing when a high dielectric is used for the dielectric film (2) Explanatory drawing when a high dielectric is used for the dielectric film (3) Correlation diagram between film thickness and capacitance of dielectric film of capacitor of TiN / TiO 2 / TiN structure Correlation diagram of dielectric film thickness and capacitance of capacitor according to the present embodiment Correlation diagram of capacity density and leakage current Manufacturing process diagram of capacitor according to the present embodiment (1) Manufacturing process diagram of capacitor according to the present embodiment (2) Manufacturing process diagram of capacitor according to this embodiment (3) Manufacturing process diagram of capacitor according to the present embodiment
  • the first problem is that the relative dielectric constant of the STO that becomes the dielectric film changes with the film thickness.
  • the development of capacitors using STO as a dielectric film was around 1990, and the DRAM around 1990 had a thickness of 130 to 180 nm, and a dielectric film with a film thickness of about 20 nm could be used. Is 30 to 40 nm, and the thickness of the dielectric film needs to be about 10 nm or less at maximum.
  • the dielectric film is thinned as described above, it has been obtained as a result of examination that the relative permittivity of the STO rapidly decreases as will be described later. For this reason, when the STO is used as a dielectric film, the dielectric film is thinned. Cannot obtain a high dielectric constant capacitor.
  • the relative dielectric constant is generally not so high in an amorphous state, and the relative dielectric constant becomes high only when it is in a crystalline state such as perovskite. Therefore, when a high dielectric such as STO is used as the dielectric film of the capacitor, it is necessary to be in a crystalline state. On the other hand, when a high dielectric such as STO is crystallized, the crystal grain size becomes several tens of nanometers. Therefore, by setting the crystal state, a so-called grain boundary leak in which the grain boundary promotes a leakage current is likely to occur. Become.
  • the inventors examined the cause of the decrease in relative permittivity due to the thin film thickness in STO and the like.
  • the dielectric constant was measured by changing the film thickness of STO as a dielectric film on an electrode made of titanium nitride (TiN).
  • Fig. 6 shows the configuration of the capacitor fabricated for study.
  • the structure of the capacitor produced for the study is a structure in which a TiN lower electrode 13, a dielectric film 14, and a TiN upper electrode 15 are stacked on a P-type silicon substrate 11 on which a silicon oxide film 12 is formed. Is.
  • the TiN lower electrode 13 is obtained by introducing a gas in which equal amounts of nitrogen and argon are mixed into a chamber using a Ti target, and performing sputtering while maintaining the pressure in the chamber at 10 Pa until the film thickness reaches 20 nm. A film was formed.
  • the dielectric film 14 was formed by introducing a mixed gas consisting of 5% oxygen and 95% argon into the chamber using a STO sintered body target, and forming the film by high frequency sputtering. After the film formation, treatment was performed at 450 ° C. for 1 minute in an atmosphere of 10% oxygen and 90% nitrogen. The dielectric film 14 was formed by changing the film thickness in the range of 5 to 40 nm.
  • the Ni upper electrode 15 was formed.
  • the Ni upper electrode 15 was formed by using Ni as a target and introducing argon gas into the chamber and forming the film by direct current sputtering until the film thickness reached 20 nm.
  • a photoresist is coated on the Ni upper electrode 15, exposed by an exposure apparatus and developed to form a resist pattern, and ion beam etching is performed to form a Ni upper electrode in a region where no resist pattern is formed. 15 and the dielectric film 14 were removed to produce a capacitor.
  • FIG. 7 shows the relationship between the film thickness of the high dielectric film and the capacitance in the capacitor thus fabricated. If the relative dielectric constant of the dielectric constituting the dielectric film 14 is constant, the dielectric constant increases and the capacitance increases by decreasing the film thickness, but the film thickness decreases as shown in FIG. Then, the capacitance is reduced, and the relative dielectric constant of the dielectric composing the dielectric film 14 is reduced as the film thickness is reduced.
  • the STO as the dielectric film 14 was in a crystalline state as a whole, but in the vicinity of the TiN lower electrode 13, the crystallization state was observed. It became clear that it was in an amorphous state. Note that the dielectric film 14 in the vicinity of the TiN lower electrode 13 was in an amorphous state even when the heat treatment temperature after film formation when forming the dielectric film 14 was 500 ° C.
  • the dielectric film 14 in the capacitor manufactured for the examination as shown in FIG. 8A is composed of the amorphous layer 21 near the TiN lower electrode 13 and the crystallized layer 22 thereon as shown in FIG. 8B.
  • 8B is an enlarged view of a region indicated by a broken line A in FIG. 8A.
  • the crystallized layer 22 has a high relative dielectric constant which is a characteristic of a high dielectric constant material, but the amorphous layer 21 has a low relative dielectric constant. Therefore, as shown in FIG. 8C, in the dielectric film 14, a capacitor 32 composed of a crystallized layer 22 having a high dielectric constant and a capacitor 31 composed of an amorphous layer 21 having a low dielectric constant are connected in series.
  • the layer 22 in a crystallized state having a high dielectric constant becomes thin, the capacitance of the entire capacitor is reduced, and by further reducing the thickness, the crystallizing with a high dielectric constant is achieved.
  • the capacitor 32 composed of the state layer 22 is not formed, and only the amorphous layer 21 having a low dielectric constant is formed, and the capacitance of the entire capacitor is reduced.
  • the reason why the dielectric film 14 made of STO is in an amorphous state in the vicinity of the TiN lower electrode 13 in this way is presumed to be due to a difference in lattice constant or a difference in stress.
  • FIG. 9 shows the result of a similar experiment performed when TiO 2 is used as the dielectric film 14. From this result, even when TiO 2 is used as the dielectric film 14, the capacity tends to decrease as the film thickness decreases as in the case of STO. Similarly, when observed with a transmission electron microscope, it was confirmed that TiO 2 in the vicinity of the TiN lower electrode 13 was not in a crystallized state but in an amorphous state.
  • the crystal structure of TiO 2 is a cubic rutile type or anatase type, and the crystal structures of STO, BST (Ba x Sr 1-x TiO 3 ), and BTO (BaTiO 3 ) are perovskite structures, and Ta 2
  • the crystal structure of O 5 is hexagonal.
  • the present invention is a capacitor in which ZrO 2 is formed as a first dielectric film on an electrode such as TiN and a high dielectric material such as STO is further formed as a second dielectric film. is there.
  • ZrO 2 is a material that is easily crystallized, and is found to be sufficiently crystallized on the TiN lower electrode 13 so that a layer having a low dielectric constant is not formed. Further, on ZrO 2 , TiO 2 and It has been found that STO is sufficiently crystallized. Thereby, the formed capacitor can be entirely crystallized.
  • the relative dielectric constant of ZrO 2 is about 20, which is lower than that of crystallized TiO 2 or STO, but amorphous TiO 2 or STO is about 15, and the capacitor structure is on ZrO 2 . By forming TiO 2 or STO, a large relative dielectric constant can be obtained.
  • the effect on the crystallization state was examined by changing the thickness of the ZrO 2 film as the first dielectric film.
  • the thickness of TiO 2 as the second dielectric film was fixed at 3 nm, and the thickness of ZrO 2 as the first dielectric film was varied from 1 to 8 nm.
  • the result is shown in FIG.
  • the vertical axis in the figure is the capacitance density (capacitance per capacitor area of 1 ⁇ m 2 , sometimes simply referred to as capacitance), and the horizontal axis is the film thickness of ZrO 2 that is the first dielectric film.
  • the broken line indicates the required capacity density of 25 fF / ⁇ m 2 .
  • the thickness of the ZrO 2 is in the case of 6 nm, the capacitance density is 25 fF / [mu] m 2. Therefore, the film thickness of ZrO 2 is preferably 1.5 to 6 nm.
  • HfO 2 hafnium oxide
  • the band gap of ZrO 2 is larger than that of TiO 2 and STO, and the barrier height is also high. Further, since two different kinds of dielectrics are laminated, it is considered that the grain boundary leakage between the upper electrode and the lower electrode is less likely to occur, and the leakage current is lowered as a whole.
  • FIG. 11 shows the relationship between the film configuration of the dielectric film constituting the capacitor and the capacitance density.
  • ZAZ is a laminated film of ZrO 2 / Al 2 O 3 / ZrO 2
  • the parentheses indicate the film thickness.
  • the capacitance density is 25 fF / ⁇ m 2 or more and the film thickness is 10 nm or less
  • ZrO 2 (6 nm) / STO (3 nm) and ZrO 2 (6 nm) / TiO 2 (3 nm) only That is, a capacitor having desired characteristics can be obtained by forming a ZrO 2 film of 1.5 to 6 nm and further forming a film made of TiO 2 or STO on the ZrO 2 film.
  • Capacitor structure and capacitor manufacturing method Next, a capacitor structure and a capacitor manufacturing method in the present embodiment will be described with reference to FIGS. 12A to 12E.
  • a CVD apparatus was used for film formation of this capacitor.
  • FIG. 12A four P-type (100) silicon substrates 51 were prepared and oxidized at 900 ° C. in an oxygen atmosphere to form a silicon oxide film 52 having a thickness of 100 nm.
  • the substrate is heated to 550 ° C. and a mixed gas of TiCl 4 and NH 3 is supplied at an equal flow rate.
  • a TiN film 53 to be a lower electrode having a thickness of 50 nm was formed.
  • the material constituting the lower electrode is preferably a metal or metal nitride, and is preferably a material such as TaN, TiN, or WN.
  • the silicon substrate 51 is moved into another chamber and is evacuated, and then the ALD (Atomic Layer Deposition) method is used to form a first dielectric film having a thickness of 5 nm.
  • a ZrO 2 film 54 was formed. Specifically, film formation is performed by alternately supplying Zr (i-OC 3 H 7 ) 4 supplied by a bubbling method using argon (Ar) as a carrier gas and H 2 O serving as an oxidizing agent. did. Further, the substrate temperature is set to 300 ° C., the pressure in the chamber is set to 40 Pa, Ti (i-OC 3 H 7 ) 4 and H 2 O are alternately supplied to form a second dielectric on the ZrO 2 film 54.
  • a TiO 2 film 55 serving as a body film was formed.
  • the thickness of the TiO 2 film 55 was 4 nm, 3 nm, 10 nm, 15 nm, and 20 nm.
  • the Si substrate on which the TiO 2 film 55 is formed is placed in an RTP (Rapid Thermal Processor) apparatus, and heat treatment is performed at 450 ° C. for 1 minute in an atmosphere of 2% oxygen and 98% nitrogen, and then oxygen Heat treatment was performed at 500 ° C. for 1 minute in an atmosphere of 5% and Ar 95%.
  • RTP Rapid Thermal Processor
  • a TiN film 56 serving as an upper electrode was formed on the TiO 2 film 55.
  • the formation method of the TiN film 56 is the same as that of the TiN film 53 serving as the upper electrode.
  • the material constituting the upper electrode is preferably a metal or metal nitride, and is preferably a material such as Ni, TaN, TiN, or WN.
  • the relative dielectric constant of the dielectric constituting the second dielectric film is higher than the relative dielectric constant of the dielectric constituting the first dielectric film. This is because the first dielectric film is for crystallizing the second dielectric film, and the functions of the first dielectric film and the second dielectric film are different.
  • a photoresist is applied on the TiN film 56, exposed by an exposure apparatus, and developed to form a resist pattern.
  • Etching of the TiN film 56, which is an upper electrode, using hydrogen peroxide solution. went.
  • a SiO 2 film was formed to 20 nm by plasma CVD, and then formed by reactive ion etching using C 3 F 8 .
  • the SiO 2 film was etched to form a sidewall insulating silicon oxide film 57.
  • the SiO 2 film is formed using a parallel plate plasma CVD apparatus, introducing a mixed gas of TEOS (Silicon Tetra Ethoxide) and oxygen, and forming the film at a substrate temperature of 400 ° C. and a pressure in the chamber of 200 mTorr. It was.
  • TEOS Silicon Tetra Ethoxide
  • a SiO 2 film 58 having a thickness of 500 nm was formed on the entire substrate by plasma CVD, a positive photoresist was applied thereon, and exposure and development were performed by an exposure apparatus to form a contact hole pattern. Thereafter, contact holes were formed in the SiO 2 film 58 formed by reactive ion etching using C 3 F 8 . Thereafter, an aluminum film having a thickness of 500 nm was formed by sputtering, the formed contact hole was buried, and photolithography and etching were performed to form a wiring pattern 59 to be an electrode. As a result, the capacitor shown in FIG. 12E was formed. In order to remove plasma damage caused by plasma CVD or dry etching, a capacitor was formed, and then heat treatment was performed at 450 ° C. for 15 minutes in a mixed gas composed of 97% nitrogen and 3% hydrogen.
  • FIG. 13 shows the relationship between the capacitance obtained by applying a voltage in the capacitor thus fabricated and the thickness of the TiO 2 film 55 as the second dielectric film. As shown in the figure, the capacity tends to increase as the thickness of the TiO 2 film 55 decreases. In addition, when the total film thickness of the dielectric film (the total thickness of the first dielectric film and the second dielectric film) is 10 nm or less, the capacitance density of 25 fF / ⁇ m 2 or more is satisfied.
  • FIG. 14 shows the relationship between the applied voltage and the leakage current.
  • (1) shows that the thickness of the TiO 2 film 55 is 3 nm
  • (2) shows that the thickness of the TiO 2 film 55 is 10 nm
  • (3) shows the thickness of the TiO 2 film 55.
  • (4) is the film thickness of the TiO 2 film 55 is 20 nm.
  • a heat treatment is performed after the first dielectric film is formed, and then the second dielectric film is formed.
  • a heat treatment may be performed after the film is formed.
  • a ZrO 2 film 54 having a thickness of 5 nm to be a first dielectric film is formed by ALD, that is, Zr (i supplied by bubbling using argon (Ar) as a carrier gas.
  • -OC 3 H 7 ) 4 and H 2 O serving as an oxidizing agent are alternately supplied to form a film, which is then placed in an RTP apparatus and is placed at 450 ° C. in an atmosphere of 2% oxygen and 98% nitrogen.
  • a first dielectric film is formed by performing a heat treatment for 1 minute at 500 ° C. in an atmosphere of 5% oxygen and 95% Ar. Thereafter, the substrate temperature is set to 300 ° C., the pressure in the chamber is set to 40 Pa, Ti (i-OC 3 H 7 ) 4 and H 2 O are alternately supplied to form a second on the ZrO 2 film 54.
  • a TiO 2 film 55 to be a dielectric film is formed, placed in the RTP apparatus again, and subjected to heat treatment at 450 ° C. for 1 minute in an atmosphere of 2% oxygen and 98% nitrogen, and then 5% oxygen, Ar95 Alternatively, a heat treatment may be performed at 500 ° C. for 1 minute in a% atmosphere.
  • TiO 2 was used as the dielectric film, but the same applies to STO, BaSrTiO 3 , BaTiO 3 , and dielectrics having a perovskite structure that exhibits a high dielectric constant when in a crystallized state. An effect can be obtained.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)

Abstract

　導電性を有する金属又は金属化合物からなる下部電極層と、前記下部電極層上に形成されたＺｒＯ２からなる第１の誘電体膜と、前記第１の誘電体膜上に形成されたＴｉを含む金属酸化物を有する誘電体からなる第２の誘電体膜と、前記第２の誘電体膜上に形成された上部電極層と、を有することを特徴とするキャパシタを提供することにより上記課題を解決する。

Description

キャパシタ及びキャパシタの製造方法
　本発明は、キャパシタ及びキャパシタの製造方法に関する。
　ダイナミック型ランダムアクセスメモリ（ＤＲＡＭ）のセルは、トランジスタとコンデンサであるキャパシタから構成されている。ＤＲＡＭを構成するキャパシタは電荷を蓄積する機能を有しており、電荷の有無により情報が記憶される。
　このキャパシタに蓄積される電荷は、キャパシタ自体のリーク、接合リーク、ゲートリーク、トランジスタのオフリーク等の各種リークパスを通じて失われる。また、大気中に存在するα線が照射されるとＳｉ基板中に電子とホールが生成され、これにより電荷が失われる場合もある。このためＤＲＡＭにおいて、十分に安定した動作を確保するためには、キャパシタは２５ｆＦ（フェムトファラッド）以上の容量を必要とするものとされている。
　近年、ＤＲＡＭを構成する各々のセルの微細化が進み、各々のセルを構成する面積が小さくなる傾向にある。このため図１Ａ及び図１Ｂに示すようなキャパシタを立体的構造にして表面積を拡大するトレンチ型セル又はスタック型セルと称する方法が用いられている。
　図１Ａに示すトレンチ型セルは、Ｎ型ウェル１０１上及びＰ型ウェル１０２を形成したＳｉ基板にトレンチを形成したものであり、このトレンチ内に誘電体膜１０３及びＳｉＯ２からなる絶縁膜１０４を形成し、更にこの内部に、蓄積電極１０５を形成した構造のものである。また、このトレンチ型セルは、ＳｉＯ２からなる素子分離領域１０６により素子分離し、Ｐ型ウェル１０２の表面には、Ｎ型拡散層１０７を形成し、絶縁膜１０８を介し、ワード線１０９及び隣接ワード線１１０を形成し、更には、ビット線１１１を形成したものである。
　一方、図１Ｂに示すスタック型セルは、Ｓｉ基板のＰ型ウェル１２１の表面にＮ型拡散層１２２を形成し、素子分離領域１２３により素子分離し、絶縁膜１２４を介し、ワード線１２５、隣接ワード線１２６を形成し、更にビット線１２７を形成したものであって、絶縁膜１２４を貫通する蓄積電極１２８の上部表面に高誘電体膜１２９を形成し、更には、セルプレート１３０を形成した構造のものである。
　この他、現在主流となっているスタック型キャパシタにおいても、バータイプやシリンダータイプ等の様々に工夫された構造のものがある。
　しかしながら、キャパシタを単純に立体化するだけでは、微細加工にかかる負担が大きく、容量の確保にも限界があることから、キャパシタに用いられる誘電体材料においても検討が行われており、比誘電率が４前後の二酸化シリコン（ＳｉＯ２）に代えて、高い比誘電率をもつ、いわゆる高誘電体材料が検討され、現在は、酸化ジルコニウム（ＺｒＯ２）が主として用いられている（例えば、非特許文献１）。
　また、キャパシタを構成する電極においても、従来の多結晶シリコンから金属に移り変わっている。これは多結晶シリコンの表面に金属酸化物を堆積させた場合、多結晶シリコンの表面が酸化されて二酸化シリコンが形成されてしまい、形成されるキャパシタ全体の誘電率が低下させてしまうため、このような誘電率の低下を防ぐためのものである。これに伴い、キャパシタを構成する構造は、ＭＩＳ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｓｉｌｉｃｏｎ）型からＭＩＭ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｍｅｔａｌ）型へと変わってきている。
　一方、キャパシタの誘電体膜の性能を表記する方法として、図２に示すように、キャパシタに１Ｖの電圧を印加した際に流れるリーク電流と酸化シリコン膜換算膜厚（ＥＯＴ：Ｅｑｕｉｖａｌｅｎｔ　Ｏｘｉｄｅ　Ｔｈｉｃｈｎｅｓｓ）との相関関係がある。このＥＯＴの値は、
　ＥＯＴ＝（誘電体の膜厚）×４／（誘電体の比誘電率）
　により得ることができる。なお、上記式の４は二酸化シリコンの比誘電率の値である。この式より、誘電体を構成する材料の比誘電率が高いほどＥＯＴの値を小さくすることができる。また、リーク電流に関しては、キャパシタとしての機能上一定の制限があり、１×１０－７Ａ／ｃｍ２が上限の目安とされている。
　現在、最先端ＤＲＡＭのデザインルールは５０ｎｍ台であるが、将来、３０ｎｍ台や更に小さくなる傾向にある。例えば、３０ｎｍ台では、キャパシタに用いられる誘電体材料としては、図２に示すＥＯＴが０．５ｎｍ以下であり、リーク電流が１×１０－７Ａ／ｃｍ２以下である領域に含まれる材料であることが必要となる。しかしながら、リーク電流を低く抑えることと、ＥＯＴを薄くすることの両立は容易ではなく、現状のＤＲＡＭにおいては、まさにキャパシタがボトルネックとなっている。
　図３は、キャパシタを構成する両側に電極が形成された誘電体膜のバンド構造図である。具体的には、一方の電極のフェルミレベル１４１、他方の電極のフェルミレベル１４２、誘電体膜の価電子帯１４３、誘電体膜の伝導体１４４を示す。このようなキャパシタを流れるリーク電流には２種類の経路があり、（ａ）誘電体膜中のトラップを通じて流れる電子１４５による電流と、（ｂ）バリアを超えて流れる電子１４６による電流がある。全リーク電流を所定のスペック内に納めるためには、この２つの経路を流れるリーク電流をともに抑制することが必要になる。
　上述の（ａ）の電流を抑制するためには、トラップの原因となる不純物の混入や膜の欠陥を極力抑制し、品質の高い誘電体膜を形成することにより対応可能であり、
誘電体膜の成膜条件等の最適化により対応可能である。
　一方、上述の（ｂ）の電流の抑制については容易ではない。このことを図４及び図５に基づき説明すると、図４に示される誘電体材料のバンドギャップと比誘電率との関係（例えば、非特許文献２）に基づくならば、比誘電率Ｋの値が高い材料ほど、バンドギャップは小さい傾向にある。また、図５に示される誘電体材料のバリアハイトに基づくならば、比誘電率の低い材料ほどバリアハイトが大きく、比誘電率が高い材料ほどバリアハイトが小さくなる傾向になる。即ち、比誘電率の高い材料はバリアハイトが低く、上述の（ｂ）の電流が流れやすくなるのである。
　以上より、キャパシタの容量を高めるために高い誘電率を有する材料を用いることは、リーク電流を増大させることとなってしまう。ＩＴＲＳロードマップにおいて次世代誘電体材料の候補として、チタン酸ストロンチウム（ＳｒＴｉＯ３、ＳＴＯと略す）が挙げられているが、１９９０年代より検討が行われているものの（例えば、非特許文献３）、未だに実用化に至っていないのは、上述の理由に基づくものであるものと考えられる。
　このような状況において、比較的誘電率の高いＴｉＯ２を誘電体膜として用いたキャパシタを有する半導体装置が開示されている（例えば、特許文献１）。
特開２０００－２４３９５１号公報
K. Kim, "Technology for sub-50nm DRAM andNAND Flash Manufacturing", Technical Digest of IEDM 2005. J. Robertson, "Band offsets ofwide-band-gap oxides and implications for future electronic devices", J. Vac.Sci. Technol., 2000, B18, p.1785-1791 N. Menou, X. P. Wang, B. Kaczer, W.Polspoel, M. Popovici, K. Opsomer, M. A. Pawlak, W. Knaepen, C. Detavernier, T.Blomberg, D. Pierreux, J. Swerts, J. W. Maes, P. Favia, H. Bender, B. Brijs, W.Vandervorst, S. Van Elshocht, D. J. Wouters, S. Biesemans and J. A. Kittl, "0.5nmEOT low leakage ALD SrTiO3 on TiN MIM capacitors for DRAM applications", IEEE,2008
　本発明は、上記に鑑みてなされたものであり、ＤＲＡＭのより一層の微細化及び高集積化に対応すべく、リーク電流が少なく、誘電率の高いキャパシタ及びキャパシタの製造方法を提供することを目的とするものである。
　本発明は、導電性を有する金属又は金属化合物からなる下部電極層と、前記下部電極層上に形成されたＺｒＯ２からなる第１の誘電体膜と、前記第１の誘電体膜上に形成されたＴｉを含む金属酸化物を有する誘電体からなる第２の誘電体膜と、前記第２の誘電体膜上に形成された上部電極層と、を有することを特徴とする。
　また、本発明は、前記下部電極層を構成する材料は、金属窒化物であることを特徴とする。
　また、本発明は、前記下部電極層を構成する材料は、ＴａＮ、ＴｉＮ、ＷＮより選択されるいずれかであることを特徴とする。
　また、本発明は、前記上部電極層を構成する材料は、金属窒化物であることを特徴とする。
　また、本発明は、前記上部電極層を構成する材料は、Ｎｉ、ＴａＮ、ＴｉＮ、ＷＮより選択されるいずれかであることを特徴とする。
　また、本発明は、前記第１の誘電体膜の膜厚は、１．５～６．０ｎｍであることを特徴とする。
　また、本発明は、前記第１の誘電体膜を構成する材料における比誘電率よりも、前記第２の誘電体膜を構成する材料における比誘電率の方が高いものであることを特徴とする。
　また、本発明は、前記第２の誘電体膜は、ＴｉＯ２、ＳｒＴｉＯ３、ＢａｘＳｒ１－ｘＴｉＯ３、ＢａＴｉＯ３より選択される１又は２以上の材料により形成されているものであることを特徴とする。
　また、本発明は、前記第１の誘電体膜を形成する工程は、前記ＺｒＯ２からなる膜を成膜した後、熱処理を行うものであることを特徴とする。
　本発明によれば、リーク電流が少なく、誘電率の高いＤＲＡＭに用いられるキャパシタ及びキャパシタの製造方法を提供することができる。
ＤＲＡＭのセルの構成図（１） ＤＲＡＭのセルの構成図（２） ＥＯＴとリーク電流との相関図 キャパシタのバンド構造図 各種材料における比誘電率Ｋとバンドギャップの相関図 各種誘電体材料とＳｉとのバンドの関係図 検討に用いたキャパシタの構成図 ＴｉＮ／ＳＴＯ／ＴｉＮ構成のキャパシタの誘電体膜の膜厚と容量の相関図 誘電体膜に高誘電体を用いた場合の説明図（１） 誘電体膜に高誘電体を用いた場合の説明図（２） 誘電体膜に高誘電体を用いた場合の説明図（３） ＴｉＮ／ＴｉＯ２／ＴｉＮ構成のキャパシタの誘電体膜の膜厚と容量の相関図 本実施の形態に係るキャパシタの誘電体膜の膜厚と容量の相関図 容量密度とリーク電流の相関図 本実施の形態に係るキャパシタの製造工程図（１） 本実施の形態に係るキャパシタの製造工程図（２） 本実施の形態に係るキャパシタの製造工程図（３） 本実施の形態に係るキャパシタの製造工程図（４） 本実施の形態に係るキャパシタの製造工程図（５） 本実施の形態に係るキャパシタのＴｉＯ２膜の膜厚と容量の相関図 本実施の形態に係るキャパシタの印加電圧とリーク電流との相関図
　本発明を実施するための形態について、以下に説明する。
　最初に、本発明に至った経緯を含めて説明する。ＤＲＡＭのキャパシタの誘電体膜を構成する材料として高誘電体材料であるＳＴＯを用いる場合には、２つの課題を有している。
　最初の課題は、誘電体膜となるＳＴＯの比誘電率が膜厚によって変化することである。ＳＴＯを誘電体膜として用いたキャパシタの開発が進められていた１９９０年頃のＤＲＡＭは、１３０～１８０ｎｍであり、膜厚が２０ｎｍ程度の誘電体膜を用いることが可能であったが、現在目指すＤＲＡＭは、３０～４０ｎｍであり、誘電体膜の膜厚は最大１０ｎｍ程度以下にすることが必要である。このように誘電体膜を薄くした場合、後述するようにＳＴＯにおいては急激に比誘電率が低下することが検討の結果得られており、このためＳＴＯを誘電体膜として用いて薄くした場合には高い誘電率のキャパシタを得ることができない。
　次の課題は、リーク電流である。ＳＴＯ等の高誘電体では、一般にアモルファス状態では比誘電率はあまり高くはなく、ペロブスカイト等の結晶状態となることにより、はじめて比誘電率が高くなる。よって、ＳＴＯ等の高誘電体をキャパシタの誘電体膜として用いる場合には、結晶状態となっていることが必要である。一方、ＳＴＯ等の高誘電体が結晶化した場合には、結晶粒径は数十ｎｍとなることから、結晶状態とすることにより、粒界がリーク電流を促進するいわゆる粒界リークが生じやすくなる。
　上記課題について、発明者らはＳＴＯ等において膜厚が薄くなることにより比誘電率が低下する原因について検討を行った。
　具体的には、窒化チタニウム（ＴｉＮ）からなる電極上に誘電体膜となるＳＴＯについて膜厚を変えて成膜し誘電率の測定を行った。
　図６に検討のために作製したキャパシタの構成を示す。検討のために作製したキャパシタの構成は、Ｐ型シリコン基板１１上に酸化シリコン膜１２が形成されたものの上に、ＴｉＮ下部電極１３、誘電体膜１４、ＴｉＮ上部電極１５を積層形成した構造のものである。
　ＴｉＮ下部電極１３は、Ｔｉターゲットを用い窒素とアルゴンとを等量混合したガスをチャンバー内に導入し、チャンバー内の圧力を１０Ｐａに維持してスパッタリングを行うことにより、膜厚が２０ｎｍとなるまで成膜を行い形成した。
　この後、誘電体膜１４を形成した。誘電体膜１４は、ＳＴＯ焼結体ターゲットを用いて、酸素５％、アルゴン９５％からなる混合ガスをチャンバー内に導入し、高周波スパッタリングにより成膜を行い形成した。成膜後は、酸素１０％、窒素９０％の雰囲気中において４５０℃で１分間の処理を行った。尚、誘電体膜１４は、５～４０ｎｍの範囲で膜厚を変えて成膜した。
　この後、Ｎｉ上部電極１５を形成した。Ｎｉ上部電極１５は、Ｎｉをターゲットとして、チャンバー内にアルゴンガスを導入し直流スパッタリングにより、膜厚２０ｎｍとなるまで成膜を行い形成した。
　この後、Ｎｉ上部電極１５上にフォトレジストを塗布し、露光装置による露光を行い現像することによりレジストパターンを形成し、イオンビームエッチングを行うことによりレジストパターンの形成されていない領域のＮｉ上部電極１５及び誘電体膜１４を除去することにより、キャパシタを作製した。
　図７に、このように作製したキャパシタにおける高誘電体膜の膜厚と容量の関係について示す。誘電体膜１４を構成する誘電体の比誘電率が一定であるならば、膜厚が減少することにより、誘電率は増加し容量は増加するが、図７に示すように、膜厚が減少すると容量は減少しており、誘電体膜１４を構成する誘電体の比誘電率は、膜厚の減少に伴い減少している。
　この原因について、作製したキャパシタを透過型電子顕微鏡により詳細に調べたところ、誘電体膜１４であるＳＴＯは全体としては結晶状態となっているが、ＴｉＮ下部電極１３の近傍においては、結晶化状態とはならず、アモルファス状態となっていることが判明した。尚、上述の誘電体膜１４を形成する際の成膜後の熱処理温度を５００℃とした場合においても、ＴｉＮ下部電極１３の近傍における誘電体膜１４はアモルファス状態であった。
　以上より、図８Ａに示すように検討のため作製したキャパシタにおける誘電体膜１４は、図８Ｂに示すようにＴｉＮ下部電極１３近傍のアモルファス状態の層２１とその上の結晶化状態の層２２からなることが解った。尚、図８Ｂは、図８Ａにおける破線Ａで示す領域の拡大図である。結晶化状態の層２２は、高誘電率材料としての特徴となる高い比誘電率を有しているが、アモルファス状態の層２１の比誘電率は低い。このため、図８Ｃに示すように誘電体膜１４は、誘電率の高い結晶化状態の層２２からなるキャパシタ３２と誘電率の低いアモルファス状態の層２１からなるキャパシタ３１とが直列に接続された状態にあり、誘電体膜１４の膜厚を薄くすることにより誘電率の高い結晶化状態の層２２が薄くなり、キャパシタ全体の容量が低下し、更に薄くすることにより、誘電率の高い結晶化状態の層２２からなるキャパシタ３２が形成されなくなり、誘電率の低いアモルファス状態の層２１のみとなり、キャパシタ全体の容量が低下してしまう。
　ここで、このようにＴｉＮ下部電極１３の近傍においてＳＴＯからなる誘電体膜１４がアモルファス状態となってしまう原因は、格子定数の相違や応力の違いに起因するものと推察される。
　また、図９にＴｉＯ２を誘電体膜１４として用いた場合について、同様の実験を行った結果を示す。この結果より、誘電体膜１４としてＴｉＯ２を用いた場合においてもＳＴＯと同様に膜厚が薄くなるほど容量が低下する傾向にあった。同様に、透過型電子顕微鏡により観察したところ、ＴｉＮ下部電極１３の近傍におけるＴｉＯ２は結晶化状態となってはおらず、アモルファス状態となっていることが確認された。
　以上より、ＴｉＮ下部電極１３の近傍においては、ＳＴＯやＴｉＯ２といったＴｉを含む酸化物は結晶化しにくいものと考えられる。
　尚、ＴｉＯ２の結晶構造は立方晶系のルチル型またはアナターゼ型であり、ＳＴＯ、ＢＳＴ（ＢａｘＳｒ１－ｘＴｉＯ３）、ＢＴＯ（ＢａＴｉＯ３）の結晶構造はペロブスカイト構造であり、Ｔａ２Ｏ５の結晶構造は六方晶である。
　上記検討の結果を踏まえ、発明者らは鋭意検討を行った結果、酸化ジルコニウム（ＺｒＯ２）は、ＴｉＮ等の電極上においても充分に結晶化することを見出した。これに基づき、ＴｉＮ等の電極上に第１の誘電体膜としてＺｒＯ２を形成し、更に第２の誘電体膜としてＳＴＯ等の高誘電体材料を形成したキャパシタである本発明に至ったのである。
　即ち、ＺｒＯ２は、結晶化しやすい材料であり、ＴｉＮ下部電極１３上においても充分に結晶化状態となり誘電率の低い層は形成されないことを見出すとともに、更に、ＺｒＯ２上においては、ＴｉＯ２やＳＴＯは充分に結晶化状態となることを見出したのである。これにより、形成されるキャパシタは全体的に結晶化状態とすることができる。ＺｒＯ２の比誘電率は約２０であり、結晶化状態のＴｉＯ２やＳＴＯと比較すると低い値であるが、アモルファス状態のＴｉＯ２やＳＴＯは１５程度であり、キャパシタの構造をＺｒＯ２上にＴｉＯ２やＳＴＯを形成することにより、大きな比誘電率を得ることが可能となるのである。
　次に、第１の誘電体膜であるＺｒＯ２膜の膜厚を変化させて、結晶化状態に関する効果について検討を行った。具体的には、第２の誘電体膜であるＴｉＯ２の膜厚を３ｎｍで一定とし、第１の誘電体膜であるＺｒＯ２の膜厚を１～８ｎｍまで変化させた。この結果を図１０に示す。図の縦軸は、容量密度（キャパシタ面積１μｍ２当たりの容量、単に容量と称する場合がある）であり、横軸は第１の誘電体膜であるＺｒＯ２の膜厚である。また、破線は必要とされる容量密度２５ｆＦ／μｍ２を示す。図に示されるように、ＺｒＯ２の膜厚が１ｎｍの場合では、容量が小さくＺｒＯ２膜を設けた効果が確認されない。一方、ＺｒＯ２の膜厚が２ｎｍの場合では、容量は増加しＺｒＯ２膜を設けた効果が確認された。この図より、ＺｒＯ２の膜厚が１．５ｎｍ以上であれば、必要とされる容量密度である２５ｆＦ／μｍ２を超えるものができるものと考えられる。
　一方、ＺｒＯ２の膜厚を厚くすると次第に容量は低下し、ＺｒＯ２の膜厚が６ｎｍの場合では、容量密度が２５ｆＦ／μｍ２となる。よって、ＺｒＯ２の膜厚は、１．５～６ｎｍであることが好ましい。ＺｒＯ２に代えてＨｆＯ２（酸化ハフニウム）についても同様の実験を行ったところ、ＺｒＯ２と同様の結果であった。これは、ＨｆＯ２もＺｒＯ２と同様に、結晶化しやすい材料であるためと考えられる。
　次に、リーク電流については、ＺｒＯ２とＴｉＯ２又はＳＴＯとの積層膜の場合、ＺｒＯ２のバンドギャップがＴｉＯ２及びＳＴＯよりも大きく、またバリアハイトも高い。また、異なる二種類の誘電体を積層しているため、上部電極と下部電極間における粒界リークが生じにくくなり、リーク電流が全体として低くなるものと考えられる。
　次に、図１１に、キャパシタを構成する誘電体膜の膜構成と容量密度の関係を示す。尚、ＺＡＺは、ＺｒＯ２／Ａｌ２Ｏ３／ＺｒＯ２の積層膜であり、括弧内は膜厚を示している。この図に示されるように、リーク電流が１×１０－７Ａ／ｃｍ２よりも低く、容量密度が２５ｆＦ／μｍ２以上であって、膜厚が１０ｎｍ以下のものは、ＺｒＯ２（６ｎｍ）／ＳＴＯ（３ｎｍ）と、ＺｒＯ２（６ｎｍ）／ＴｉＯ２（３ｎｍ）だけである。即ち、１．５～６ｎｍのＺｒＯ２膜を形成し、更にその上に、ＴｉＯ２又はＳＴＯからなる膜を形成することにより、所望の特性のキャパシタを得ることができるのである。
　〔キャパシタの構造及びキャパシタの製造方法〕
　次に、本実施の形態におけるキャパシタの構造及びキャパシタの製造方法について、図１２Ａから図１２Ｅに基づき説明する。尚、このキャパシタの成膜にはＣＶＤ装置を用いた。
　最初に、図１２Ａに示すように、Ｐ型（１００）シリコン基板５１を４枚準備し、酸素雰囲気中９００℃で酸化して膜厚１００ｎｍの酸化シリコン膜５２を形成した。次に、このシリコン基板５１を枚葉式ＣＶＤ装置のチャンバー内に載置して真空に引いた後、基板を５５０℃に加熱してＴｉＣｌ４とＮＨ３との混合ガスを等しい流量で供給し、膜厚５０ｎｍの下部電極となるＴｉＮ膜５３を形成した。尚、下部電極を構成する材料は金属又は金属窒化物が好ましく、ＴａＮ、ＴｉＮ、ＷＮ等の材料が好ましい。
　次に、図１２Ｂに示すように、このシリコン基板５１を別のチャンバー内に移動して真空に引いた後、ＡＬＤ（Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により、第１の誘電体膜となる膜厚５ｎｍのＺｒＯ２膜５４を成膜した。具体的には、キャリアガスとしてアルゴン（Ａｒ）を用いてバブリング法により供給されるＺｒ（ｉ-ＯＣ３Ｈ７）４と、酸化剤となるＨ２Ｏとを交互に供給することにより成膜した。更に、基板温度を３００℃とし、チャンバー内の圧力を４０Ｐａで、Ｔｉ（ｉ-ＯＣ３Ｈ７）４と、Ｈ２Ｏとを交互に供給して、ＺｒＯ２膜５４上に第２の誘電体膜となるＴｉＯ２膜５５を成膜した。ＴｉＯ２膜５５の膜厚は、３ｎｍ、１０ｎｍ、１５ｎｍ、２０ｎｍと４種類のものを作製した。この後、ＴｉＯ２膜５５が成膜されたＳｉ基板をＲＴＰ（Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ｐｒｏｃｅｓｓｅｒ）装置内にいれ、酸素２％、窒素９８％の雰囲気中において４５０℃で１分間の熱処理を行い、その後、酸素５％、Ａｒ９５％の雰囲気中において５００℃で１分間の熱処理を行った。
　次に、図１２Ｃに示すように、ＴｉＯ２膜５５上に上部電極となるＴｉＮ膜５６を形成した。ＴｉＮ膜５６の形成方法は上部電極となるＴｉＮ膜５３と同様である。上部電極を構成する材料は、金属又は金属窒化物が好ましく、Ｎｉ、ＴａＮ、ＴｉＮ、ＷＮ等の材料が好ましい。尚、第１の誘電体膜を構成する誘電体の比誘電率よりも、第２の誘電体膜を構成する誘電体の比誘電率が高い方が好ましい。第１の誘電体膜は第２の誘電体膜を結晶化させるためのものであり、第１の誘電体膜と第２の誘電体膜とは機能が異なるからである。
　この後、ＴｉＮ膜５６上にフォトレジストを塗布し、露光装置による露光を行った後、現像することによりレジストパターンを形成し、過酸化水素水を用いて上部電極であるＴｉＮ膜５６のエッチングを行った。
　次に、図１２Ｄに示すように、キャパシタ端面における縁面リークを防止するために、プラズマＣＶＤ法によりＳｉＯ２膜を２０ｎｍ成膜した後、Ｃ３Ｆ８を用いた反応イオンエッチングにより成膜したＳｉＯ２膜をエッチングし側壁絶縁用酸化シリコン膜５７を形成した。尚、ＳｉＯ２膜の成膜には平行平板プラズマＣＶＤ装置を用い、ＴＥＯＳ（Ｓｉｌｉｃｏｎ　Ｔｅｔｒａ　Ｅｔｈｏｘｉｄｅ）と酸素との混合ガスを導入し、基板温度４００℃、チャンバー内の圧力を２００ｍＴｏｒｒにおいて成膜を行った。
　次に、プラズマＣＶＤにより基板全体に膜厚５００ｎｍのＳｉＯ２膜５８を成膜し、その上にポジ型フォトレジストを塗布し、露光装置による露光及び現像を行い、コンタクトホールのパターンを形成した。この後、Ｃ３Ｆ８を用いた反応イオンエッチングにより成膜したＳｉＯ２膜５８にコンタクトホールを形成した。この後、スパッタリングによりアルミニウム膜を膜厚５００ｎｍ成膜し、形成されたコンタクトホールを埋め込み、フォトリソグラフィとエッチングを行うことにより電極となる配線パターン５９を形成した。これにより、図１２Ｅに示すキャパシタを形成した。尚、プラズマＣＶＤやドライエッチング等に伴うプラズマダメージを除去するために、キャパシタを形成した後、窒素９７％、水素３％からなる混合ガス中において、４５０℃で１５分間熱処理を行った。
　図１３には、このようにして作製したキャパシタにおいて電圧を印加して求めた容量と第２の誘電体膜であるＴｉＯ２膜５５の膜厚との関係を示す。図に示されるように、ＴｉＯ２膜５５の膜厚が減少するに伴い容量が増加する傾向にある。尚、誘電体膜の全体の膜厚（第１の誘電体膜と第２の誘電体膜とをあわせた膜厚）が１０ｎｍ以下において、２５ｆＦ／μｍ２以上の容量密度を満たすものである。
　また、図１４には、印加電圧とリーク電流の関係を示す。図中、（１）はＴｉＯ２膜５５の膜厚が３ｎｍのものであり、（２）はＴｉＯ２膜５５の膜厚が１０ｎｍのものであり、（３）はＴｉＯ２膜５５の膜厚が１５ｎｍのものであり、（４）はＴｉＯ２膜５５の膜厚が２０ｎｍのものである。ＴｉＯ２膜５５の膜厚が薄くなるに従いリーク電流は増大する傾向にあるが、全体的には充分に低く、ＤＲＡＭとして使用可能な範囲内のものである。
　尚、第１の誘電体膜及び第２の誘電体膜の形成方法としては、上述した方法の他に、第１の誘電体膜を成膜した後に熱処理を行い、その後、第２の誘電体膜を成膜した後に熱処理を行う方法でもよい。具体的には、ＡＬＤ法により、第１の誘電体膜となる膜厚５ｎｍのＺｒＯ２膜５４を成膜、即ち、キャリアガスとしてアルゴン（Ａｒ）を用いてバブリング法により供給されるＺｒ（ｉ-ＯＣ３Ｈ７）４と、酸化剤となるＨ２Ｏとを交互に供給することにより成膜した後、ＲＴＰ装置内にいれ、酸素２％、窒素９８％の雰囲気中において４５０℃で１分間の熱処理を行い、その後、酸素５％、Ａｒ９５％の雰囲気中において５００℃で１分間の熱処理を行うことにより第１の誘電体膜を形成する。この後、基板温度を３００℃とし、チャンバー内の圧力を４０Ｐａで、Ｔｉ（ｉ-ＯＣ３Ｈ７）４と、Ｈ２Ｏとを交互に供給して、ＺｒＯ２膜５４上に第２の誘電体膜となるＴｉＯ２膜５５を成膜し、再度、ＲＴＰ装置内にいれ、酸素２％、窒素９８％の雰囲気中において４５０℃で１分間の熱処理を行い、その後、酸素５％、Ａｒ９５％の雰囲気中において５００℃で１分間の熱処理を行う方法であってもよい。
　尚、上記説明では、誘電体膜としてＴｉＯ２を用いたが、ＳＴＯ、ＢａＳｒＴｉＯ３、ＢａＴｉＯ３、更には、結晶化状態となることにより高い誘電率を示すペロブスカイト構造を有する誘電体においても同様の効果を得ることができる。
　また、本発明の実施に係る形態について説明したが、上記内容は、発明の内容を限定するものではない。
　また、本国際出願は、２００９年１月１５日に出願した日本国特許出願第２００９－００６２２２号に基づく優先権を主張するものであり、日本国特許出願第２００９－００６２２２号の全内容を本国際出願に援用する。
５１　　Ｐ型シリコン基板
５２　　酸化シリコン（ＳｉＯ２）膜
５３　　ＴｉＮ膜（下部電極層）
５４　　第１の誘電体膜（ＺｒＯ２膜）
５５　　第２の誘電体膜（ＴｉＯ２膜）
５６　　ＴｉＮ膜（上部電極層）
５７　　側壁絶縁用酸化シリコン膜
５８　　酸化シリコン膜
５９　　配線パターン（アルミニウム配線）
 
 
 

Claims (17)

  1. 　導電性を有する金属又は金属化合物からなる下部電極層と、
    　前記下部電極層上に形成されたＺｒＯ２からなる第１の誘電体膜と、
    　前記第１の誘電体膜上に形成されたＴｉを含む金属酸化物を有する誘電体からなる第２の誘電体膜と、
    　前記第２の誘電体膜上に形成された上部電極層と、
    　を有することを特徴とするキャパシタ。
  2. 　前記下部電極層を構成する材料は、金属窒化物であることを特徴とする請求項１に記載のキャパシタ。
  3. 　前記下部電極層を構成する材料は、ＴａＮ、ＴｉＮ、ＷＮより選択されるいずれかであることを特徴とする請求項１に記載のキャパシタ。
  4. 　前記上部電極層を構成する材料は、金属窒化物であることを特徴とする請求項１に記載のキャパシタ。
  5. 　前記上部電極層を構成する材料は、Ｎｉ、ＴａＮ、ＴｉＮ、ＷＮより選択されるいずれかであることを特徴とする請求項１に記載のキャパシタ。
  6. 　前記第１の誘電体膜の膜厚は、１．５～６．０ｎｍであることを特徴とする請求項１に記載のキャパシタ。
  7. 　前記第１の誘電体膜を構成する材料における比誘電率よりも、前記第２の誘電体膜を構成する材料における比誘電率の方が高いものであることを特徴とする請求項１に記載のキャパシタ。
  8. 　前記第２の誘電体膜は、ＴｉＯ２、ＳｒＴｉＯ３、ＢａｘＳｒ１－ｘＴｉＯ３、ＢａＴｉＯ３より選択される１又は２以上の材料により形成されているものであることを特徴とする請求項１に記載のキャパシタ。
  9. 　導電性を有する金属又は金属化合物からなる下部電極層を形成する工程と、
    　前記下部電極層上にＺｒＯ２からなる第１の誘電体膜を形成する工程と、
    　前記第１の誘電体膜上にＴｉを含む金属酸化物からなる第２の誘電体膜を形成する工程と、
    　前記第２の誘電体膜上に上部電極層を形成する工程と、
    　を有することを特徴とするキャパシタの製造方法。
  10. 　前記下部電極層を構成する材料は、金属窒化物であることを特徴とする請求項９に記載のキャパシタの製造方法。
  11. 　前記下部電極層を構成する材料は、ＴａＮ、ＴｉＮ、ＷＮより選択されるいずれかであることを特徴とする請求項９に記載のキャパシタの製造方法。
  12. 　前記上部電極層を構成する材料は、金属窒化物であることを特徴とする請求項９に記載のキャパシタの製造方法。
  13. 　前記上部電極層を構成する材料は、Ｎｉ、ＴａＮ、ＴｉＮ、ＷＮより選択されるいずれかであることを特徴とする請求項９に記載のキャパシタの製造方法。
  14. 　前記第１の誘電体膜の膜厚は、１．５～６．０ｎｍであることを特徴とする請求項９に記載のキャパシタの製造方法。
  15. 　前記第１の誘電体膜を構成する材料における比誘電率よりも、前記第２の誘電体膜を構成する材料における比誘電率の方が高いものであることを特徴とする請求項９に記載のキャパシタの製造方法。
  16. 　前記第２の誘電体膜は、ＴｉＯ２、ＳｒＴｉＯ３、ＢａｘＳｒ１－ｘＴｉＯ３、ＢａＴｉＯ３より選択される１又は２以上の材料により形成されているものであることを特徴とする請求項９に記載のキャパシタの製造方法。
  17. 　前記第１の誘電体膜を形成する工程は、前記ＺｒＯ２からなる膜を成膜した後、熱処理を行うものであることを特徴とする請求項９に記載のキャパシタの製造方法。
     
     
PCT/JP2010/050350 2009-01-15 2010-01-14 キャパシタ及びキャパシタの製造方法 WO2010082605A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2010800013529A CN102007591A (zh) 2009-01-15 2010-01-14 电容器及电容器的制造方法
JP2010546644A JPWO2010082605A1 (ja) 2009-01-15 2010-01-14 キャパシタ及びキャパシタの製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-006222 2009-01-15
JP2009006222 2009-01-15

Publications (1)

Publication Number Publication Date
WO2010082605A1 true WO2010082605A1 (ja) 2010-07-22

Family

ID=42339859

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/050350 WO2010082605A1 (ja) 2009-01-15 2010-01-14 キャパシタ及びキャパシタの製造方法

Country Status (5)

Country Link
JP (1) JPWO2010082605A1 (ja)
KR (1) KR20110099797A (ja)
CN (1) CN102007591A (ja)
TW (1) TW201044426A (ja)
WO (1) WO2010082605A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012186485A (ja) * 2009-07-31 2012-09-27 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法及び半導体デバイス
JP2013161988A (ja) * 2012-02-06 2013-08-19 Tokyo Electron Ltd キャパシタの製造方法、キャパシタ、およびそれに用いられる誘電体膜の形成方法
US8735304B2 (en) 2011-03-25 2014-05-27 Elpida Memory Inc. Film forming method, film forming apparatus, and storage medium
KR20210059769A (ko) 2018-09-28 2021-05-25 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005243921A (ja) * 2004-02-26 2005-09-08 Nec Electronics Corp 半導体装置及びその製造方法
JP2006270116A (ja) * 2000-10-17 2006-10-05 Matsushita Electric Ind Co Ltd 強誘電体メモリ及びその製造方法
JP2007096178A (ja) * 2005-09-30 2007-04-12 Toshiba Corp 半導体装置およびその製造方法
JP2008010812A (ja) * 2006-06-29 2008-01-17 Hynix Semiconductor Inc 誘電膜の形成方法、その誘電膜を用いたキャパシタ及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3863391B2 (ja) * 2001-06-13 2006-12-27 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP4046588B2 (ja) * 2002-10-10 2008-02-13 Ｎｅｃエレクトロニクス株式会社 キャパシタの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006270116A (ja) * 2000-10-17 2006-10-05 Matsushita Electric Ind Co Ltd 強誘電体メモリ及びその製造方法
JP2005243921A (ja) * 2004-02-26 2005-09-08 Nec Electronics Corp 半導体装置及びその製造方法
JP2007096178A (ja) * 2005-09-30 2007-04-12 Toshiba Corp 半導体装置およびその製造方法
JP2008010812A (ja) * 2006-06-29 2008-01-17 Hynix Semiconductor Inc 誘電膜の形成方法、その誘電膜を用いたキャパシタ及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012186485A (ja) * 2009-07-31 2012-09-27 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法及び半導体デバイス
US8735304B2 (en) 2011-03-25 2014-05-27 Elpida Memory Inc. Film forming method, film forming apparatus, and storage medium
JP2013161988A (ja) * 2012-02-06 2013-08-19 Tokyo Electron Ltd キャパシタの製造方法、キャパシタ、およびそれに用いられる誘電体膜の形成方法
US8896097B2 (en) 2012-02-06 2014-11-25 Tokyo Electron Limited Method of manufacturing capacitor, capacitor and method of forming dielectric film for use in capacitor
KR20210059769A (ko) 2018-09-28 2021-05-25 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법
US11869927B2 (en) 2018-09-28 2024-01-09 Tokyo Electron Limited Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
CN102007591A (zh) 2011-04-06
JPWO2010082605A1 (ja) 2012-07-05
TW201044426A (en) 2010-12-16
KR20110099797A (ko) 2011-09-08

Similar Documents

Publication Publication Date Title
JP3912990B2 (ja) 集積回路構造およびその製造方法
US8546236B2 (en) High performance dielectric stack for DRAM capacitor
US6897106B2 (en) Capacitor of semiconductor memory device that has composite Al2O3/HfO2 dielectric layer and method of manufacturing the same
US9178006B2 (en) Methods to improve electrical performance of ZrO2 based high-K dielectric materials for DRAM applications
US20120064690A1 (en) Method for manufacturing semiconductor device
US9887083B2 (en) Methods of forming capacitors
US20080118731A1 (en) Method of forming a structure having a high dielectric constant, a structure having a high dielectric constant, a capacitor including the structure, a method of forming the capacitor
US20080116543A1 (en) Semiconductor devices and methods of manufacture thereof
US8649154B2 (en) Method for producing a metal-insulator-metal capacitor for use in semiconductor devices
JP2004134579A (ja) キャパシタ及びその製造方法
US20070066012A1 (en) Semiconductor device and method for fabricating the same
JP2003017592A (ja) 半導体素子のキャパシタ形成方法
KR20020079561A (ko) 반도체 집적 회로 장치 및 그 제조 방법
WO2009090979A1 (ja) キャパシタ、半導体装置、およびこれらの作製方法
JP2005150416A (ja) 半導体集積回路装置及びその製造方法
WO2010082605A1 (ja) キャパシタ及びキャパシタの製造方法
JP2008288408A (ja) 半導体装置及びその製造方法
TWI538103B (zh) 半導體裝置及半導體裝置之製造方法
US20050042836A1 (en) Capacitor for semiconductor device, manufacturing method thereof, and electronic device employing the same
KR20170013140A (ko) 커패서터 증착 장치와 이를 이용한 유전막 증착 방법
JP2006229231A (ja) 非晶質誘電膜及びその製造方法
JP2007329286A (ja) 半導体装置、およびその製造方法
KR20040041896A (ko) 산화알루미늄/산화하프늄 복합유전막을 가지는 반도체메모리 소자의 커패시터 및 그 제조 방법
TW202405912A (zh) 半導體元件的製造方法
KR20040060416A (ko) 반도체소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080001352.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10731274

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010546644

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20117018034

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 10731274

Country of ref document: EP

Kind code of ref document: A1