JP2008010812A - 誘電膜の形成方法、その誘電膜を用いたキャパシタ及びその製造方法 - Google Patents

誘電膜の形成方法、その誘電膜を用いたキャパシタ及びその製造方法 Download PDF

Info

Publication number
JP2008010812A
JP2008010812A JP2006350852A JP2006350852A JP2008010812A JP 2008010812 A JP2008010812 A JP 2008010812A JP 2006350852 A JP2006350852 A JP 2006350852A JP 2006350852 A JP2006350852 A JP 2006350852A JP 2008010812 A JP2008010812 A JP 2008010812A
Authority
JP
Japan
Prior art keywords
oxide film
dielectric film
forming
crystal phase
zirconium oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006350852A
Other languages
English (en)
Other versions
JP4814781B2 (ja
Inventor
Jong-Bum Park
鍾 範 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2008010812A publication Critical patent/JP2008010812A/ja
Application granted granted Critical
Publication of JP4814781B2 publication Critical patent/JP4814781B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H01G4/1245—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31637—Deposition of Tantalum oxides, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】正方晶の結晶相を有するジルコニウム酸化膜及びタンタル酸化膜を積層した誘電膜を使用して、良好な漏れ電流特性と高い誘電率とを同時に満足させ得るキャパシタの誘電膜の形成方法、その誘電膜を用いたキャパシタ及びその製造方法を提供すること。
【解決手段】キャパシタの誘電膜の形成方法は、下部電極（２１）と上部電極（２４）上にジルコニウム酸化膜を蒸着するステップと、オゾン処理によってジルコニウム酸化膜の結晶相を正方晶の結晶相に変える後処理ステップと、正方晶の結晶相を有するジルコニウム酸化膜（２２Ａ）上に正方晶の結晶相を有するタンタル酸化膜（２３）を蒸着するステップとを含み、下部電極（２１）及び上部電極（２４）の間に共に正方晶の結晶相を有するジルコニウム酸化膜（２２Ａ）及びタンタル酸化膜（２３）を形成することができ、漏れ電流特性をさらに向上し、かつ、キャパシタンスを大きくする効果がある。
【選択図】図２

Description

本発明は、半導体素子及びその製造方法に関し、特に、ジルコニウム酸化膜及びタンタル酸化膜の積層を備えた誘電膜を形成する方法、その誘電膜を用いたキャパシタ及びその製造方法に関する。
現在、ＭＩＭキャパシタにおいて、誘電膜としては、大きいキャパシタンス及び漏れ電流が小さい良好な漏れ電流特性を確保するために、結晶性を有する高誘電体物質であるＨｆＯ２と、非結晶質の低誘電体物質であるＡｌ２Ｏ３とを積層して形成した３層のＨｆＯ２／Ａｌ２Ｏ３／ＨｆＯ２構造を主に用いている。
図１は、従来の技術に係るキャパシタの構造を示す断面図である。
同図に示すように、従来技術のキャパシタは、下部電極１１、下部電極１１上にＨｆＯ２／Ａｌ２Ｏ３／ＨｆＯ２構造を有する誘電膜１２、及び誘電膜１２上の上部電極１３を備える。
しかしながら、従来技術のＨｆＯ２／Ａｌ２Ｏ３／ＨｆＯ２構造を有する誘電膜１２の場合、誘電率を高めるためにＨｆＯ２を適用しているが、ＨｆＯ２の最も大きな問題点は、結晶化させると、漏れ電流特性が急激に劣化するという点にある。そのため、良好な漏れ電流特定を確保し得る範囲内でのみ結晶化させて使用している。
このように、キャパシタンスを増大させる上で大きい制約を受けることから、デザインルールが減少する場合、上記した従来技術の適用が極めて難しくなる。
本発明は、上記した従来技術の問題を解決するためになされたものであって、その目的は、正方晶の結晶相（結晶構造）を有するジルコニウム酸化膜及びタンタル酸化膜が積層された誘電膜を使用して、良好な漏れ電流特性と高い誘電率とを同時に満足させ得るキャパシタの誘電膜の形成方法、その誘電膜を用いたキャパシタ及びその製造方法を提供することにある。
上記の目的を達成すべく、本発明に係る第１のキャパシタの誘電膜の形成方法は、ジルコニウム酸化膜を蒸着するステップと、前記ジルコニウム酸化膜の結晶相を正方晶の結晶相に変える後処理ステップと、前記正方晶の結晶相を有するジルコニウム酸化膜上に正方晶の結晶相を有する前記タンタル酸化膜を蒸着するステップとを含むことを特徴とする。また、本発明に係る第２のキャパシタの誘電膜の形成方法は、タンタル酸化膜を蒸着するステップと、前記タンタル酸化膜の結晶相を正方晶の結晶相に変える後処理ステップと、前記正方晶の結晶相を有する前記タンタル酸化膜上に、正方晶の結晶相を有するジルコニウム酸化膜を蒸着するステップとを含むことを特徴する。前記正方晶の結晶相に変える前記後処理ステップは、オゾン処理により行われることができ、前記オゾン処理は、３００℃〜５００℃の範囲の温度で、１８０ｇ／ｍ３〜３００ｇ／ｍ３の範囲の濃度を有するオゾンを使用して行なわれることができる。
そして、本発明に係るキャパシタの製造方法は、下部電極を形成するステップと、前記下部電極上に正方晶の結晶相を有するジルコニウム酸化膜及び正方晶の結晶相を有するタンタル酸化膜を積層して誘電膜を形成するステップと、前記誘電膜上に上部電極を形成するステップとを含むことを特徴とする。前記誘電膜を形成する前記ステップは、前記下部電極上にジルコニウム酸化膜を蒸着するステップと、前記ジルコニウム酸化膜の結晶相を正方晶の結晶相に変える後処理ステップと、正方晶の結晶相を有する前記ジルコニウム酸化膜上に、正方晶の結晶相を有するタンタル酸化膜を蒸着するステップとを含むことができる。また、前記誘電膜を形成する前記ステップは、前記下部電極上にタンタル酸化膜を蒸着するステップと、前記タンタル酸化膜の結晶相を正方晶の結晶相に変える後処理ステップと、正方晶の結晶相を有する前記タンタル酸化膜上に、正方晶の結晶相を有するジルコニウム酸化膜を蒸着するステップとを含んでもよい。前記正方晶の結晶相に変える前記後処理ステップは、オゾン処理により行われることができ、前記オゾン処理は、３００℃〜５００℃の範囲の温度で、１８０ｇ／ｍ３〜３００ｇ／ｍ３の範囲の濃度を有するオゾンを使用して行なわれることができる。
本発明によれば、ジルコニウム酸化膜及びタンタル酸化膜を積層してキャパシタの誘電膜を形成し、２つの誘電膜の全てが正方晶の結晶相を有する誘電膜になるように、各誘電膜を形成する処理の間にオゾン処理を実施するので、キャパシタの漏れ電流特性をより向上させ、かつ、キャパシタンスをより増大させることができる。
また、本発明によれば、ジルコニウム酸化膜及びタンタル酸化膜を積層してキャパシタの誘電膜を形成することによって、比誘電率が極めて高くなり、有効酸化膜厚（Ｔｏｘ）が９Å以下となるので、デザインルールが減少しても充分なキャパシタンスを確保することができる。
以下、本発明の好ましい実施の形態を、添付図面に基づき詳細に説明する。
図２は、本発明の第１の実施形態に係るキャパシタの構造を示す断面図であり、図３は、本発明の第２の実施形態に係るキャパシタの構造を示す断面図である。
図２に示すように、本発明の第１の実施形態に係るキャパシタは、下部電極２１、下部電極２１上にジルコニウム酸化膜（ＺｒＯ２）２２Ａとタンタル酸化膜（Ｔａ２Ｏ５）２３とを順に積層した誘電膜１００、及び誘電膜１００上の上部電極２４を備える。
図３に示すように、本発明の第２の実施形態に係るキャパシタは、下部電極３１、下部電極３１上にタンタル酸化膜（Ｔａ２Ｏ５）３２Ａとジルコニウム酸化膜（ＺｒＯ２）３３とを順に積層した誘電膜２００、及び誘電膜２００上の上部電極３４を備える。
図２及び図３において、誘電膜１００、２００を構成するジルコニウム酸化膜２２Ａ、３３とタンタル酸化膜２３、３２Ａとは、全ての結晶相が正方晶の結晶相（ｔｅｔｒａｇｏｎａｌ ｐｈａｓｅ）である。したがって、添付図面において、正方晶の結晶相であるジルコニウム酸化膜２２Ａ、３３及びタンタル酸化膜２３、３２Ａは、全てＴ−ＺｒＯ２、Ｔ−Ｔａ２Ｏ５で示されている。
このような正方晶の結晶相を得るために単原子蒸着法（ＡＬＤ）を使用し、２つの膜を蒸着する間にオゾン処理をすることにより正方晶の結晶相を容易に形成することができる。具体的な誘電膜の形成方法は後述する。
そして、下部電極２１、３１及び上部電極２４、３４には、メタル電極を使用し、メタル電極の材料としては、ＴｉＮ、Ｒｕ、Ｐｔ、Ｉｒ及びＨｆＮからなるグループの中から選択されるいずれか１つの物質が用いられる。
図４Ａ〜図４Ｃは、本発明の第１の実施形態に係るキャパシタの製造方法を示す断面図である。
まず、図４Ａに示すように、下部電極２１を形成する。このとき、下部電極２１をメタル電極で形成し、メタル電極の材料としては、ＴｉＮ、Ｒｕ、Ｐｔ、Ｉｒ及びＨｆＮからなるグループの中から選択されるいずれか１つを使用し、下部電極２１の表面を、フッ酸（ＨＦ）又はＢＯＥを利用して洗浄する。
次に、下部電極２１が形成されたウエハを、単原子蒸着法（ＡＬＤ）による蒸着を行うチャンバー（図示せず）の内部にロード（配置）する。その後、以下に説明するように、チャンバーの内部でジルコニウム酸化膜２２を蒸着する。このとき、工程圧力は１３．３３Ｐａ〜１３３３．２２Ｐａ（０．１Ｔｏｒｒ〜１０Ｔｏｒｒ）の範囲、工程温度は２５０〜３５０℃の範囲に、それぞれ維持する。
まず、下部電極２１が形成された段階の基板を、単原子蒸着を行うチャンバーにロードし、ジルコニウムソースを注入するステップ（以下、ジルコニウムソース注入ステップとも記す）、パージガスを注入するステップ（以下、パージガス注入ステップとも記す）、反応剤を注入するステップ（以下、反応剤注入ステップとも記す）、及び再度のパージガスを注入するステップで構成されるサイクルを単位サイクルとして、ジルコニウム酸化膜２２が、設定された厚さに下部電極２１上に蒸着されるまで単位サイクルを繰り返し行う。
ジルコニウムソース注入ステップでは、基板を単原子蒸着チャンバー内にロードした後、ジルコニウムソースをチャンバーの内部に注入することにより、下部電極２１上にジルコニウムソースを吸着させる。このとき、ジルコニウムソースは、Ｚｒ［ＮＣ２Ｈ５ＣＨ３］４］、Ｚｒ［ＯＣ（ＣＨ３）２ＣＨ２ＯＣＨ３］４、Ｚｒ［ＯＣ（ＣＨ３）３］４、ＺｒＣｌ４及びＺｒＩ４からなるグループの中から選択されるいずれか１つの物質をプレカーサー（ｐｒｅｃｕｒｓｏｒ）として使用し、０．１秒〜１０秒間フローさせる。
次に、パージガス注入ステップでは、蒸着チャンバー内にパージガスを注入して、下部電極２１の表面に吸着されずに残留する未反応のジルコニウムソースをチャンバーから除去する。このとき、パージガスは、不活性ガスであるＡｒ、Ｈｅ又はＮ２ガスを単独又は混合して使用し、０．１秒〜１０秒間フローさせる。
次に、反応剤注入ステップでは、蒸着チャンバー内に反応剤を注入する。このとき、反応剤は、Ｏ３又はＯ２プラズマを使用し、０．１秒〜１０秒間フローさせる。
最後に、再度のパージガス注入ステップでは、蒸着チャンバー内にパージガスを注入して、未反応の反応剤及び反応副生成物を除去する。このとき、パージガスは、不活性ガスであるＡｒ、Ｈｅ又はＮ２ガスを単独又は混合して使用し、０．１秒〜１０秒間フローさせる。
上述した通り、ジルコニウムソース注入、パージガス注入、反応剤注入及びパージガス注入を単位サイクル（ワンサイクル）とする工程を繰り返し行って、所望の厚さのジルコニウム酸化膜２２を蒸着する。ここで、所望の厚さとは、４０Å〜１００Åの範囲の厚さである。
上記のように、ジルコニウム酸化膜２２を蒸着した後にはジルコニウム酸化膜２２の結晶相を正方晶にするために、図４Ｂに示すように、オゾン（Ｏ３）処理を行う。このとき、オゾン処理時の工程温度は、３００℃〜５００℃の範囲であり、オゾンの濃度は１８０ｇ／ｍ３〜３００ｇ／ｍ３の範囲であることが好ましい。
したがって、単原子蒸着法により蒸着されたジルコニウム酸化膜２２は、オゾン処理後に正方晶の結晶相を有するジルコニウム酸化膜２２Ａに変わる。以下、正方晶の結晶相を有するジルコニウム酸化膜２２をＴ−ジルコニウム酸化膜（Ｔ−ＺｒＯ２）２２Ａと略称する。
次に、図４Ｃに示すように、Ｔ−ジルコニウム酸化膜２２Ａ上に２次誘電膜であるタンタル酸化膜（Ｔａ２Ｏ５）２３を蒸着する。
単原子蒸着法（ＡＬＤ）を利用したタンタル酸化膜２３の蒸着方法について説明すると、次の通りである。このとき、工程圧力は１３．３３Ｐａ〜１３３３．２２Ｐａ（０．１Ｔｏｒｒ〜１０Ｔｏｒｒ）の範囲であり、工程温度は２５０〜３５０℃の範囲であり、タンタル酸化膜（Ｔａ２Ｏ５）２３を２０Å〜１００Åの範囲の厚さに蒸着する。
まず、オゾン処理によりＴ−ジルコニウム酸化膜２２Ａが形成された段階の基板をチャンバー内に配置したまま、チャンバーの内部にタンタルソースを注入するステップ（以下、タンタルソース注入ステップとも記す）、パージガスを注入するステップ、反応剤を注入するステップ及び再度のパージガスを注入するステップで構成されるサイクルを単位サイクルとして、タンタル酸化膜（Ｔａ２Ｏ５）２３が、設定された厚さにＴ−ジルコニウム酸化膜２２Ａ上に蒸着されるまで単位サイクルを繰り返し行う。
タンタルソース注入ステップでは、タンタルソースをチャンバーの内部に注入して、Ｔ−ジルコニウム酸化膜２２Ａ上にタンタルソースを吸着させる。このときのタンタルソースは、塩化タンタル（ＴａＣｌ５）をプレカーサーとして使用し、０．１秒〜１０秒間フローさせる。
次に、パージガス注入ステップでは、蒸着チャンバー内にパージガスを注入して、吸着されずに残留する未反応のタンタルソースをチャンバーから除去する。このとき、パージガスは、不活性ガスであるＡｒ、Ｈｅ又はＮ２ガスを単独又は混合して使用し、０．１秒〜１０秒間フローさせる。
次に、反応剤注入ステップでは、蒸着チャンバー内に反応剤を注入する。このとき、反応剤は、Ｏ３又はＯ２プラズマを使用し、０．１秒〜１０秒間フローさせる。
最後に、再度のパージガス注入ステップでは、蒸着チャンバー内にパージガスを注入して、未反応の反応剤及び反応副生成物を除去する。このとき、パージガスは、不活性ガスであるＡｒ、Ｈｅ又はＮ２ガスを単独又は混合して使用し、０．１秒〜１０秒間フローさせる。
上述したように、タンタルソース注入、パージガス注入、反応剤注入及び再度のパージガス注入を単位サイクル（ワンサイクル）とする工程を繰り返し行って、所望の厚さのタンタル酸化膜２３を蒸着する。ここで、所望の厚さとは、２０Å〜１００Åの範囲の厚さである。
上記した方法によりタンタル酸化膜２３を蒸着すると、タンタル酸化膜２３は正方晶の結晶相を有するように形成される。すなわち、Ｔ−ジルコニウム酸化膜２２Ａ上に単原子蒸着法によりタンタル酸化膜２３を蒸着すると、タンタル酸化膜２３も正方晶の結晶相を有するように形成される。したがって、タンタル酸化膜２３は、正方晶の結晶相を有するＴ−Ｔａ２Ｏ５となる。
図５Ａ〜図５Ｃは、本発明の第２の実施形態に係るキャパシタの製造方法を示す断面図である。
図５Ａに示すように、下部電極３１を形成する。このとき、下部電極３１はメタル電極で形成し、メタル電極の材料としては、ＴｉＮ、Ｒｕ、Ｐｔ、Ｉｒ及びＨｆＮからなるグループの中から選択されるいずれか１つを使用し、下部電極３１の表面を、フッ酸（ＨＦ）又はＢＯＥを利用して洗浄する。
次に、下部電極３１が形成されたウエハを、単原子蒸着法（ＡＬＤ）による蒸着を行うチャンバー（図示せず）の内部にロードする。その後、以下に説明するように、チャンバーの内部でタンタル酸化膜３２を蒸着する。このとき、工程圧力は１３．３３Ｐａ〜１３３３．２２Ｐａ（０．１Ｔｏｒｒ〜１０Ｔｏｒｒ）の範囲、工程温度は２５０〜３５０℃の範囲に、それぞれ維持する。
単原子蒸着法（ＡＬＤ）を利用したタンタル酸化膜３２の蒸着方法について説明すると、次の通りである。このとき、工程圧力は１３．３３Ｐａ〜１３３３．２２Ｐａ（０．１Ｔｏｒｒ〜１０Ｔｏｒｒ）の範囲であり、工程温度は２５０〜３５０℃の範囲であり、タンタル酸化膜３２を２０Å〜１００Åの範囲の厚さに蒸着する。
まず、チャンバーの内部で、タンタルソースを注入するステップ、パージガスを注入するステップ、反応剤を注入するステップ、及び再度のパージガスを注入するステップで構成されるサイクルを単位サイクルとして、タンタル酸化膜３２が、設定された厚さに下部電極３１上に蒸着されるまで単位サイクルを繰り返し行う。
タンタルソース注入ステップでは、タンタルソースをチャンバーの内部に注入して、下部電極３１上にタンタルソースを吸着させる。このときのタンタルソースは、塩化タンタル（ＴａＣｌ５）をプレカーサーとして使用し、０．１秒〜１０秒間フローさせる。
次に、パージガス注入ステップでは、蒸着チャンバー内にパージガスを注入して、吸着されずに残留する未反応のタンタルソースをチャンバーから除去する。このとき、パージガスは、不活性ガスであるＡｒ、Ｈｅ又はＮ２ガスを単独又は混合して使用し、０．１秒〜１０秒間フローさせる。
次に、反応剤注入ステップでは、蒸着チャンバー内に反応剤を注入する。このとき、反応剤は、Ｏ３又はＯ２プラズマを使用し、０．１秒〜１０秒間フローさせる。
最後に、再度のパージガス注入ステップでは、蒸着チャンバー内にパージガスを注入して、未反応の反応剤及び反応副生成物を除去する。このときのパージガスは不活性ガスであるＡｒ、Ｈｅ又はＮ２ガスを単独又は混合して使用し、０．１秒〜１０秒間フローさせる。
上述した通り、タンタルソース注入（Ｔ１）、パージガス注入（Ｔ２）、反応剤注入（Ｔ３）及び再度のパージガス注入（Ｔ４）を単位サイクル（ワンサイクル）とする工程を繰り返し行って、所望の厚さのタンタル酸化膜３２を蒸着する。ここで、所望の厚さとは、２０Å〜１００Åの範囲の厚さである。
上記した方法によりタンタル酸化膜３２を蒸着した後、タンタル酸化膜３２の結晶相を正方晶にするために、図５Ｂに示すように、オゾン（Ｏ３）処理を行う。このときのオゾン処理時の工程温度は３００℃〜５００℃の範囲、オゾンの濃度は１８０ｇ／ｍ３〜３００ｇ／ｍ３の範囲であることが好ましい。
したがって、単原子蒸着法により蒸着されたタンタル酸化膜３２は、オゾン処理後に正方晶の結晶相を有するタンタル酸化膜３２Ａに変わる。以下、正方晶の結晶相を有するタンタル酸化膜３２をＴ−タンタル酸化膜（Ｔ−Ｔａ２Ｏ５）３２Ａと略称する。
図５Ｃに示すように、Ｔ−タンタル酸化膜３２Ａ上に２次誘電膜であるジルコニウム酸化膜（ＺｒＯ２）３３を蒸着する。
単原子蒸着法（ＡＬＤ）を利用したジルコニウム酸化膜の蒸着方法について説明すると、次の通りである。
まず、Ｔ−タンタル酸化膜３２Ａまで形成された基板を、単原子蒸着を行うチャンバーにロードし、ジルコニウムソースを注入するステップ、パージガスを注入するステップ、反応剤を注入するステップ及び再度のパージガスを注入するステップで構成されたサイクルを単位サイクルとして、ジルコニウム酸化膜３３が、設定された厚さにＴ−タンタル酸化膜３２Ａ上に蒸着されるまで単位サイクルを繰り返し行う。
ジルコニウムソース注入ステップでは、基板を単原子蒸着チャンバー内にロードした後、ジルコニウムソースをチャンバーの内部に注入して、Ｔ−タンタル酸化膜３２Ａ上にジルコニウムソースを吸着させる。このとき、ジルコニウムソースは、Ｚｒ［ＮＣ２Ｈ５ＣＨ３］４］、Ｚｒ［ＯＣ（ＣＨ３）２ＣＨ２ＯＣＨ３］４、Ｚｒ［ＯＣ（ＣＨ３）３］４、ＺｒＣｌ４及びＺｒＩ４からなるグループの中から選択されるいずれか１つをプレカーサーとして使用し、０．１秒〜１０秒間フローさせる。
次に、パージガス注入ステップでは、蒸着チャンバー内にパージガスを注入して、Ｔ−タンタル酸化膜３２Ａの表面に吸着されずに残留する未反応のジルコニウムソースをチャンバーから除去する。このとき、パージガスは、不活性ガスであるＡｒ、Ｈｅ又はＮ２ガスを単独又は混合して使用し、０．１秒〜１０秒間フローさせる。
次に、反応剤注入ステップでは、蒸着チャンバー内に反応剤を注入する。このとき、反応剤は、Ｏ３又はＯ２プラズマを使用し、０．１秒〜１０秒間フローさせる。
最後に、再度のパージガス注入ステップでは、蒸着チャンバー内にパージガスを注入して、未反応の反応剤及び反応副生成物を除去する。このとき、パージガスは、不活性ガスであるＡｒ、Ｈｅ又はＮ２ガスを単独又は混合して使用し、０．１秒〜１０秒間フローさせる。
上述したように、ジルコニウムソース注入、パージガス注入、反応剤注入及び再度のパージガス注入を単位サイクル（ワンサイクル）とする工程を繰り返し行って、所望の厚さのジルコニウム酸化膜３３を蒸着する。ここで、所望の厚さとは、４０Å〜１００Åの範囲の厚さである。
上記した方法によりジルコニウム酸化膜３３を蒸着すると、ジルコニウム酸化膜３３は正方晶の結晶相を有する。すなわち、Ｔ−タンタル酸化膜３２Ａ上に単原子蒸着法によりジルコニウム酸化膜３３を蒸着すると、ジルコニウム酸化膜３３も正方晶の結晶相を有するように形成される。
第１及び第２の実施形態において、ジルコニウム酸化膜の蒸着、オゾン処理及びタンタル酸化膜の蒸着は、インサイチューで行う。
上述した実施形態によれば、従来のＨｆＯ２／Ａｌ２Ｏ３／ＨｆＯ２の３層の多層誘電膜の代わりに、Ｔａ２Ｏ５／ＺｒＯ２又はＺｒＯ２／Ｔａ２Ｏ５の２層の誘電膜を使用する。このとき、最初に蒸着する１次誘電膜であるジルコニウム酸化膜（又はタンタル酸化膜）を適切な厚さに蒸着した後、オゾン処理により正方晶の結晶相を有する誘電膜にする。そして、２次誘電膜として、タンタル酸化膜（又はジルコニウム酸化膜）を蒸着する。このとき、タンタル酸化膜（又はジルコニウム酸化膜）も、正方晶の結晶相を有するように蒸着する。すなわち、正方晶の結晶相を有する１次誘電膜をバッファ膜として、適切な工程温度で適切な厚さに蒸着することにより、正方晶の結晶相を有する２次誘電膜、即ちタンタル酸化膜（又はジルコニウム酸化膜）を蒸着することができる。すなわち、正方晶の結晶相を有するジルコニウム酸化膜（又はタンタル酸化膜）上においてタンタル酸化膜（又はジルコニウム酸化膜）の蒸着が行われるため、タンタル酸化膜（又はジルコニウム酸化膜）も正方晶の結晶相を有するように形成される。
上記のように、ジルコニウム酸化膜及びタンタル酸化膜の積層が全て正方晶の結晶相を有する場合、異なる結晶相を有する場合に比べて漏れ電流特性に優れている（漏れ電流が少ない）という長所がある。
そして、ジルコニウム酸化膜の場合、立方晶（Ｃｕｂｉｃ）の結晶相であるときに比誘電率が約２３である反面、正方晶の結晶相では比誘電率が約４０となり、約２倍に増大する。すなわち、漏れ電流特性がより良くなるにつれて、従来よりも極めて高いキャパシタンスを得ることができる。タンタル酸化膜の場合も、非晶質のとき、比誘電率が約２０であるが、結晶化するにつれて、約２５〜５０の比誘電率を有するようになり、キャパシタンスを向上させることができる。
即ち、キャパシタの誘電膜を、１次誘電膜の蒸着、オゾン処理及び２次誘電膜の蒸着の順に処理を行って形成するのであるが、このとき、各誘電膜に対して工程温度及び蒸着厚を適切に調節することによって、キャパシタの誘電膜は正方晶の結晶相を有する誘電膜として形成される。その結果、優れた漏れ電流特性を確保し、かつ、高いキャパシタンスを実現することができる誘電膜を形成することができる。
上述のように、本発明によれば、キャパシタの誘電膜として、ジルコニウム酸化膜及びタンタル酸化膜を積層して使用し、２つの誘電膜の全てが正方晶の結晶相を有する誘電膜になるように、各誘電膜を形成する処理の間にオゾン処理を実行することにより、漏れ電流特性がさらに向上し、かつ、キャパシタンスも大きく増大するという効果を奏することができる。
また、本発明は、キャパシタの誘電膜として、ジルコニウム酸化膜及びタンタル酸化膜を積層して使用することによって、比誘電率が極めて高くなって、有効酸化膜厚（Ｔｏｘ）が９Å以下となるので、デザインルールが減少しても充分なキャパシタンスを確保することができるという効果を奏する。
なお、本発明は、上記の実施形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
従来の技術に係るキャパシタの構造を示す断面図である。 本発明の第１の実施形態に係るキャパシタの構造を示す断面図である。 本発明の第２の実施形態に係るキャパシタの構造を示す断面図である。 本発明の第１の実施形態に係るキャパシタの製造方法を示す断面図である。 本発明の第１の実施形態に係るキャパシタの製造方法を示す断面図である。 本発明の第１の実施形態に係るキャパシタの製造方法を示す断面図である。 本発明の第２の実施形態に係るキャパシタの製造方法を示す断面図である。 本発明の第２の実施形態に係るキャパシタの製造方法を示す断面図である。 本発明の第２の実施形態に係るキャパシタの製造方法を示す断面図である。
符号の説明
２１、３１ 下部電極
２２Ａ、３３ 正方晶の結晶相を有するジルコニウム酸化膜
２３、３２Ａ 正方晶の結晶相を有するタンタル酸化膜
２４、３４ 上部電極

Claims (37)

  1. ジルコニウム酸化膜を蒸着する第１ステップと、
    前記ジルコニウム酸化膜の結晶相を正方晶の結晶相に変える第２ステップと、
    正方晶の結晶相を有する前記ジルコニウム酸化膜上に、正方晶の結晶相を有するタンタル酸化膜を蒸着する第３ステップと
    を含むことを特徴とするキャパシタの誘電膜の形成方法。
  2. 前記第２ステップが、
    オゾン処理により、前記ジルコニウム酸化膜の結晶相を正方晶の結晶相に変えるステップであることを特徴とする請求項１に記載のキャパシタの誘電膜の形成方法。
  3. 前記オゾン処理が、３００℃〜５００℃の範囲の温度で、１８０ｇ／ｍ３〜３００ｇ／ｍ３の範囲の濃度を有するオゾンを使用して行われる処理であることを特徴とする請求項２に記載のキャパシタの誘電膜の形成方法。
  4. 前記第１ステップにおける前記ジルコニウム酸化膜の蒸着及び前記第３ステップにおける前記タンタル酸化膜の蒸着が、
    単原子蒸着法により行われる蒸着であることを特徴とする請求項１〜３のうちの何れか１項に記載のキャパシタの誘電膜の形成方法。
  5. 単原子蒸着法による前記ジルコニウム酸化膜の前記蒸着が、
    順に行なわれるジルコニウムソースの注入、パージガスの注入、反応剤の注入、及び再度のパージガスの注入で構成される単位サイクルを繰り返し行って、前記ジルコニウム酸化膜を４０Å〜１００Åの範囲の厚さに形成する蒸着であることを特徴とする請求項４に記載のキャパシタの誘電膜の形成方法。
  6. 前記ジルコニウムソースが、
    Ｚｒ［ＮＣ２Ｈ５ＣＨ３］４］、Ｚｒ［ＯＣ（ＣＨ３）２ＣＨ２ＯＣＨ３］４、Ｚｒ［ＯＣ（ＣＨ３）３］４、ＺｒＣｌ４及びＺｒＩ４からなる群の中から選択されるいずれか１つをプレカーサーとして使用して、０．１秒〜１０秒間フローされ、
    前記パージガスの注入及び前記再度のパージガスの注入において注入されるパージガスが、実質的に同じタイプのガスであることを特徴とする請求項５に記載のキャパシタの誘電膜の形成方法。
  7. 単原子蒸着法による前記タンタル酸化膜の前記蒸着が、
    順に行なわれるタンタルソースの注入、パージガスの注入、反応剤の注入、及び再度のパージガスの注入で構成される単位サイクルを繰り返し行って、前記タンタル酸化膜を２０Å〜１００Åの範囲の厚さに形成する蒸着であり、
    前記パージガスの注入及び前記再度のパージガスの注入において注入されるパージガスが、実質的に同じタイプのガスであることを特徴とする請求項４に記載のキャパシタの誘電膜の形成方法。
  8. 前記タンタルソースが、
    塩化タンタルをプレカーサーとして使用して、０．１秒〜１０秒間フローされることを特徴とする請求項７に記載のキャパシタの誘電膜の形成方法。
  9. 前記反応剤が、Ｏ３又はＯ２プラズマであることを特徴とする請求項５又は７に記載のキャパシタの誘電膜の形成方法。
  10. 前記パージガスが、不活性ガスであることを特徴とする請求項５又は７に記載のキャパシタの誘電膜の形成方法。
  11. 前記ジルコニウム酸化膜を蒸着する前記第１ステップ及び前記タンタル酸化膜を蒸着する前記第３ステップが、
    １３．３３Ｐａ〜１３３３．２２Ｐａ（０．１Ｔｏｒｒ〜１０Ｔｏｒｒ）の範囲の工程圧力及び２５０〜３５０℃の範囲の工程温度で行われることを特徴とする請求項１に記載のキャパシタの誘電膜の形成方法。
  12. 前記第１〜第３ステップが、インサイチューで行われることを特徴とする請求項１に記載のキャパシタの誘電膜の形成方法。
  13. タンタル酸化膜を蒸着する第１ステップと、
    前記タンタル酸化膜の結晶相を正方晶の結晶相に変える第２ステップと、
    正方晶の結晶相を有する前記タンタル酸化膜上に、正方晶の結晶相を有するジルコニウム酸化膜を蒸着する第３ステップと
    を含むことを特徴とするキャパシタの誘電膜の形成方法。
  14. 前記第２ステップが、
    オゾン処理により、前記タンタル酸化膜の結晶相を正方晶の結晶相に変えるステップであることを特徴とする請求項１３に記載のキャパシタの誘電膜の形成方法。
  15. 前記オゾン処理が、３００℃〜５００℃の範囲の温度で、１８０ｇ／ｍ３〜３００ｇ／ｍ３の範囲の濃度を有するオゾンを使用して行なわれ処理であることを特徴とする請求項１４に記載のキャパシタの誘電膜の形成方法。
  16. 前記第１ステップにおける前記ジルコニウム酸化膜の蒸着及び前記第３ステップにおける前記タンタル酸化膜の蒸着が、
    単原子蒸着法により行われる蒸着であることを特徴とする請求項１３〜１５のうちの何れか１項に記載のキャパシタの誘電膜の形成方法。
  17. 単原子蒸着法による前記ジルコニウム酸化膜の前記蒸着が、
    順に行なわれるジルコニウムソースの注入、パージガスの注入、反応剤の注入、及び再度のパージガスの注入で構成される単位サイクルを繰り返し行って、前記ジルコニウム酸化膜を４０Å〜１００Åの範囲の厚さに形成する蒸着であることを特徴とする請求項１６に記載のキャパシタの誘電膜の形成方法。
  18. 前記ジルコニウムソースが、
    Ｚｒ［ＮＣ２Ｈ５ＣＨ３］４］、Ｚｒ［ＯＣ（ＣＨ３）２ＣＨ２ＯＣＨ３］４、Ｚｒ［ＯＣ（ＣＨ３）３］４、ＺｒＣｌ４及びＺｒＩ４からなる群の中から選択されるいずれか１つをプレカーサーとして使用して、０．１秒〜１０秒間フローされることを特徴とする請求項１７に記載のキャパシタの誘電膜の形成方法。
  19. 単原子蒸着法による前記タンタル酸化膜の前記蒸着が、
    順に行なわれるタンタルソースの注入、パージガスの注入、反応剤の注入、及び再度のパージガスの注入で構成される単位サイクルを繰り返し行って、前記タンタル酸化膜を２０Å〜１００Åの範囲の厚さに形成する蒸着であることを特徴とする請求項１６に記載のキャパシタの誘電膜の形成方法。
  20. 前記タンタルソースが、
    塩化タンタルをプレカーサーとして使用して、０．１秒〜１０秒間フローされることを特徴とする請求項１９に記載のキャパシタの誘電膜の形成方法。
  21. 前記反応剤が、Ｏ３又はＯ２プラズマであることを特徴とする請求項１７又は１９に記載のキャパシタの誘電膜の形成方法。
  22. 前記パージガスが、不活性ガスであることを特徴とする請求項１７又は１９に記載のキャパシタの誘電膜の形成方法。
  23. 前記ジルコニウム酸化膜を蒸着する前記第１ステップ及び前記タンタル酸化膜を蒸着する前記第３ステップが、
    １３．３３Ｐａ〜１３３３．２２Ｐａ（０．１Ｔｏｒｒ〜１０Ｔｏｒｒ）の範囲の工程圧力及び２５０〜３５０℃の範囲の工程温度で行われることを特徴とする請求項１７又は１９に記載のキャパシタの誘電膜の形成方法。
  24. 前記第１〜第３ステップが、インサイチューで行われることを特徴とする請求項１３に記載のキャパシタの誘電膜の形成方法。
  25. 下部電極を形成する第１ステップと、
    前記下部電極上に、正方晶の結晶相を有するジルコニウム酸化膜及び正方晶の結晶相を有するタンタル酸化膜を積層して誘電膜を形成する第２ステップと、
    前記誘電膜上に上部電極を形成する第３ステップと
    を含むことを特徴とするキャパシタの製造方法。
  26. 前記誘電膜を形成する前記第２ステップが、
    前記下部電極上にジルコニウム酸化膜を蒸着するステップと、
    前記ジルコニウム酸化膜の結晶相を正方晶の結晶相に変える後処理ステップと、
    正方晶の結晶相を有する前記ジルコニウム酸化膜上に、正方晶の結晶相を有するタンタル酸化膜を蒸着するステップと
    を含むことを特徴とする請求項２５に記載のキャパシタの製造方法。
  27. 前記誘電膜を形成する前記第２ステップが、
    前記下部電極上にタンタル酸化膜を蒸着するステップと、
    前記タンタル酸化膜の結晶相を正方晶の結晶相に変える後処理ステップと、
    正方晶の結晶相を有する前記タンタル酸化膜上に、正方晶の結晶相を有するジルコニウム酸化膜を蒸着するステップと
    を含むことを特徴とする請求項２５に記載のキャパシタの製造方法。
  28. 正方晶の結晶相に変える前記後処理ステップが、
    オゾン処理により行われるステップであることを特徴とする請求項２６又は２７に記載のキャパシタの製造方法。
  29. 前記オゾン処理が、３００℃〜５００℃の範囲の温度で、１８０ｇ／ｍ３〜３００ｇ／ｍ３の範囲の濃度を有するオゾンを使用して行われる処理であることを特徴とする請求項２８に記載のキャパシタの製造方法。
  30. 前記ジルコニウム酸化膜を蒸着する前記ステップ及び前記タンタル酸化膜を蒸着する前記ステップにおける蒸着が、
    単原子蒸着法により行われる蒸着であることを特徴とする請求項２６又は２７に記載のキャパシタの製造方法。
  31. 単原子蒸着法による前記ジルコニウム酸化膜の前記蒸着が、
    順に行なわれるジルコニウムソースの注入、パージガスの注入、反応剤の注入、及び再度のパージガスの注入で構成される単位サイクルを繰り返し行って、前記ジルコニウム酸化膜を４０Å〜１００Åの範囲の厚さに形成する蒸着であることを特徴とする請求項３０に記載のキャパシタの製造方法。
  32. 前記ジルコニウムソースが、
    Ｚｒ［ＮＣ２Ｈ５ＣＨ３］４］、Ｚｒ［ＯＣ（ＣＨ３）２ＣＨ２ＯＣＨ３］４、Ｚｒ［ＯＣ（ＣＨ３）３］４、ＺｒＣｌ４及びＺｒＩ４からなる群の中から選択されるいずれか１つをプレカーサーとして使用して、０．１秒〜１０秒間フローされることを特徴とする請求項３１に記載のキャパシタの製造方法。
  33. 単原子蒸着法による前記タンタル酸化膜の前記蒸着が、
    順に行なわれるタンタルソースの注入、パージガスの注入、反応剤の注入、及び再度のパージガスの注入で構成される単位サイクルを繰り返し行って、前記タンタル酸化膜を２０Å〜１００Åの範囲の厚さに形成する蒸着であることを特徴とする請求項３０に記載のキャパシタの製造方法。
  34. 前記タンタルソースが、
    塩化タンタルをプレカーサーとして使用して、０．１秒〜１０秒間フローされることを特徴とする請求項３３に記載のキャパシタの製造方法。
  35. 前記ジルコニウム酸化膜を蒸着する前記ステップ及び前記タンタル酸化膜を蒸着する前記ステップが、
    １３．３３Ｐａ〜１３３３．２２Ｐａ（０．１Ｔｏｒｒ〜１０Ｔｏｒｒ）の範囲の工程圧力及び２５０〜３５０℃の範囲の工程温度で行われることを特徴とする請求項３０に記載のキャパシタの製造方法。
  36. 前記ジルコニウム酸化膜を蒸着する前記ステップ、前記後処理ステップ、及び前記タンタル酸化膜を蒸着する前記ステップが、インサイチューで行われることを特徴とする請求項２６又は２７に記載のキャパシタの製造方法。
  37. 下部電極と、
    該下部電極上に形成され、正方晶の結晶相を有するジルコニウム酸化膜及び正方晶の結晶相を有するタンタル酸化膜を有する誘電膜と、
    該誘電膜上に形成される上部電極と
    を備えることを特徴とするキャパシタ。
JP2006350852A 2006-06-29 2006-12-27 誘電膜の形成方法、その誘電膜を用いたキャパシタ及びその製造方法 Expired - Fee Related JP4814781B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2006-0059998 2006-06-29
KR1020060059998A KR100716655B1 (ko) 2006-06-29 2006-06-29 지르코늄산화막과 탄탈륨산화막이 적층된 유전막 형성 방법및 그를 이용한 캐패시터의 제조 방법

Publications (2)

Publication Number Publication Date
JP2008010812A true JP2008010812A (ja) 2008-01-17
JP4814781B2 JP4814781B2 (ja) 2011-11-16

Family

ID=38270323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006350852A Expired - Fee Related JP4814781B2 (ja) 2006-06-29 2006-12-27 誘電膜の形成方法、その誘電膜を用いたキャパシタ及びその製造方法

Country Status (4)

Country Link
US (3) US7735206B2 (ja)
JP (1) JP4814781B2 (ja)
KR (1) KR100716655B1 (ja)
CN (1) CN100550317C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010082605A1 (ja) * 2009-01-15 2010-07-22 東京エレクトロン株式会社 キャパシタ及びキャパシタの製造方法
JP2022509833A (ja) * 2018-11-29 2022-01-24 エイブイエックス コーポレイション 順次蒸着誘電体膜を含む固体電解キャパシタ

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100716655B1 (ko) * 2006-06-29 2007-05-09 주식회사 하이닉스반도체 지르코늄산화막과 탄탈륨산화막이 적층된 유전막 형성 방법및 그를 이용한 캐패시터의 제조 방법
KR100849854B1 (ko) * 2007-02-23 2008-08-01 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8058636B2 (en) * 2007-03-29 2011-11-15 Panasonic Corporation Variable resistance nonvolatile memory apparatus
KR100965771B1 (ko) * 2007-05-07 2010-06-24 주식회사 하이닉스반도체 탄탈륨산화막을 구비한 유전막 제조 방법 및 그를 이용한캐패시터 제조 방법
US8159012B2 (en) 2007-09-28 2012-04-17 Samsung Electronics Co., Ltd. Semiconductor device including insulating layer of cubic system or tetragonal system
US8969188B2 (en) 2008-09-26 2015-03-03 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices
US7968406B2 (en) 2009-01-09 2011-06-28 Micron Technology, Inc. Memory cells, methods of forming dielectric materials, and methods of forming memory cells
JP5436674B2 (ja) * 2010-07-27 2014-03-05 パナソニック株式会社 不揮発性記憶装置の製造方法
US8921911B2 (en) * 2012-09-11 2014-12-30 Rexchip Electronics Corporation Vertical semiconductor charge storage structure
US20150170837A1 (en) * 2013-12-18 2015-06-18 Intermolecular, Inc. Dielectric K Value Tuning of HAH Stack for Improved TDDB Performance of Logic Decoupling Capacitor or Embedded DRAM
US9966425B1 (en) * 2017-02-28 2018-05-08 United Microelectronics Corp. Method for fabricating a MIM capacitor
JP6989207B2 (ja) * 2018-05-15 2022-01-05 住友電工デバイス・イノベーション株式会社 キャパシタの製造方法
GB201815842D0 (en) * 2018-09-28 2018-11-14 Power Roll Ltd Method of processing substrate for an energy storage device
KR20200122175A (ko) * 2019-04-17 2020-10-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US11502160B2 (en) * 2020-03-02 2022-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for forming metal-insulator-metal capacitors
KR20220048302A (ko) 2020-10-12 2022-04-19 삼성전자주식회사 집적 회로 소자
CN113054105A (zh) * 2021-03-09 2021-06-29 长鑫存储技术有限公司 半导体结构及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006028215A1 (ja) * 2004-09-09 2006-03-16 Tokyo Electron Limited 薄膜キャパシタ及びその形成方法、及びコンピュータ読み取り可能な記憶媒体
JP2006135339A (ja) * 2004-11-08 2006-05-25 Hynix Semiconductor Inc ジルコニウム酸化膜を有する半導体素子のキャパシタ及びその製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3582729A (en) * 1969-10-01 1971-06-01 Gen Electric Thick film capacitors and method of forming
US5189503A (en) * 1988-03-04 1993-02-23 Kabushiki Kaisha Toshiba High dielectric capacitor having low current leakage
US5099437A (en) * 1990-10-09 1992-03-24 Fugitive Emissions Control, Inc. Emissions monitoring and tracking system
US5206818A (en) * 1991-09-19 1993-04-27 International Business Machines Corporation Fugitive emissions monitoring system including integrated fugitive emissions analyzer and source identifier
US5356594A (en) * 1992-03-03 1994-10-18 Thermo Environmental Instruments Inc. Portable volatile organic compound monitoring system
US5479359A (en) * 1993-03-17 1995-12-26 Metcalf & Eddy, Inc. Automated data collection system for fugitive emission sources
US5760432A (en) * 1994-05-20 1998-06-02 Kabushiki Kaisha Toshiba Thin film strained layer ferroelectric capacitors
US5578834A (en) * 1994-06-21 1996-11-26 Tracker Technologies, Inc. Electrical/optical interface coupler
US5625529A (en) * 1995-03-28 1997-04-29 Samsung Electronics Co., Ltd. PZT thin films for ferroelectric capacitor and method for preparing the same
KR100207467B1 (ko) * 1996-02-29 1999-07-15 윤종용 반도체 장치의 커패시터 제조 방법
US6340621B1 (en) * 1996-10-30 2002-01-22 The Research Foundation Of State University Of New York Thin film capacitor and method of manufacture
JPH11220095A (ja) * 1998-01-30 1999-08-10 Sony Corp 誘電体キャパシタの製造方法
US6235594B1 (en) * 1999-01-13 2001-05-22 Agere Systems Guardian Corp. Methods of fabricating an integrated circuit device with composite oxide dielectric
JP2001351913A (ja) * 2000-06-07 2001-12-21 Nec Corp 半導体装置及びその製造方法
US6548368B1 (en) * 2000-08-23 2003-04-15 Applied Materials, Inc. Method of forming a MIS capacitor
US6660660B2 (en) * 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
US6951804B2 (en) * 2001-02-02 2005-10-04 Applied Materials, Inc. Formation of a tantalum-nitride layer
US7164165B2 (en) * 2002-05-16 2007-01-16 Micron Technology, Inc. MIS capacitor
US6875678B2 (en) * 2002-09-10 2005-04-05 Samsung Electronics Co., Ltd. Post thermal treatment methods of forming high dielectric layers in integrated circuit devices
KR20040102277A (ko) * 2003-05-27 2004-12-04 삼성전자주식회사 유전막 형성방법
KR20050033323A (ko) * 2003-10-06 2005-04-12 삼성전자주식회사 하프늄 산화막의 제조방법
US6989573B2 (en) * 2003-10-10 2006-01-24 Micron Technology, Inc. Lanthanide oxide/zirconium oxide atomic layer deposited nanolaminate gate dielectrics
KR20050062132A (ko) * 2003-12-19 2005-06-23 주식회사 하이닉스반도체 혼합유전막을 구비한 캐패시터 형성방법
KR100568516B1 (ko) * 2004-02-24 2006-04-07 삼성전자주식회사 후처리 기술을 사용하여 아날로그 커패시터를 제조하는 방법
JP4324796B2 (ja) 2004-08-30 2009-09-02 セイコーエプソン株式会社 強誘電体膜、強誘電体膜の製造方法、強誘電体キャパシタ、および強誘電体メモリ
KR100655755B1 (ko) * 2004-10-04 2006-12-11 삼성전자주식회사 반도체 장치의 제조 방법
KR100716655B1 (ko) * 2006-06-29 2007-05-09 주식회사 하이닉스반도체 지르코늄산화막과 탄탈륨산화막이 적층된 유전막 형성 방법및 그를 이용한 캐패시터의 제조 방법
KR100849854B1 (ko) * 2007-02-23 2008-08-01 삼성전자주식회사 반도체 소자 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006028215A1 (ja) * 2004-09-09 2006-03-16 Tokyo Electron Limited 薄膜キャパシタ及びその形成方法、及びコンピュータ読み取り可能な記憶媒体
JP2006135339A (ja) * 2004-11-08 2006-05-25 Hynix Semiconductor Inc ジルコニウム酸化膜を有する半導体素子のキャパシタ及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010082605A1 (ja) * 2009-01-15 2010-07-22 東京エレクトロン株式会社 キャパシタ及びキャパシタの製造方法
JP2022509833A (ja) * 2018-11-29 2022-01-24 エイブイエックス コーポレイション 順次蒸着誘電体膜を含む固体電解キャパシタ
JP7167344B2 (ja) 2018-11-29 2022-11-08 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション 順次蒸着誘電体膜を含む固体電解キャパシタ

Also Published As

Publication number Publication date
KR100716655B1 (ko) 2007-05-09
US20100255217A1 (en) 2010-10-07
US7735206B2 (en) 2010-06-15
US20080002330A1 (en) 2008-01-03
CN101097862A (zh) 2008-01-02
US20130058007A1 (en) 2013-03-07
CN100550317C (zh) 2009-10-14
JP4814781B2 (ja) 2011-11-16
US8256077B2 (en) 2012-09-04

Similar Documents

Publication Publication Date Title
JP4814781B2 (ja) 誘電膜の形成方法、その誘電膜を用いたキャパシタ及びその製造方法
JP5013662B2 (ja) キャパシタ及びその製造方法
KR100722989B1 (ko) 캐패시터 및 그 제조 방법
JP5084492B2 (ja) 半導体素子の製造方法
KR100555543B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
TWI278529B (en) Hafnium oxide and aluminium oxide alloyed dielectric layer and method for fabricating the same
JP2007013086A (ja) ナノ混合の誘電膜、それを有するキャパシタ及びその製造方法
KR100849854B1 (ko) 반도체 소자 및 그 제조 방법
JP5094057B2 (ja) 半導体素子のキャパシタ製造方法
TWI488290B (zh) 包括含碳電極之半導體元件及其製法
JP2012134511A (ja) ジルコニウム酸化膜を有する半導体素子のキャパシタ及びその製造方法
JP2006310754A (ja) ナノ複合体の誘電膜、その誘電膜を有するキャパシタ及びその製造方法
JP2007281407A (ja) 正方晶系構造のジルコニウム酸化膜形成方法及びその膜を備えたキャパシタの製造方法
US20070099379A1 (en) Method of manufacturing a dielectric film in a capacitor
US20110222207A1 (en) Methods of forming a dielectric layer structure, and methods of manufacturing a capacitor using the same
KR20090022332A (ko) 스트론튬과 티타늄이 함유된 유전막을 구비하는 캐패시터및 그 제조 방법
KR101152390B1 (ko) 캐패시터의 유전막 및 그 제조 방법과 이를 이용한 반도체소자의 캐패시터 및 그 제조 방법
KR20080114249A (ko) 다중 구조의 유전막을 구비하는 캐패시터 및 그 제조 방법
KR20130117510A (ko) 무기막을 이용한 수분 투과 방지막의 제조 방법, 무기막을 이용한 수분 투과 방지막 및 전기, 전자 봉지 소자
KR100780650B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR20070106286A (ko) 루틸구조로 결정화된 티타늄산화막의 형성 방법 및 그를이용한 캐패시터의 제조 방법
KR100971415B1 (ko) 결정화도움막을 구비하는 캐패시터 및 그 제조 방법
KR101060771B1 (ko) 반도체 소자의 전극 제조 방법
KR20070093190A (ko) 엠아이엠 커패시터 및 그 제조방법
KR100881727B1 (ko) 다층 구조의 유전막 및 그의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091002

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110826

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees