KR100881727B1 - 다층 구조의 유전막 및 그의 제조 방법 - Google Patents

다층 구조의 유전막 및 그의 제조 방법 Download PDF

Info

Publication number
KR100881727B1
KR100881727B1 KR1020070032050A KR20070032050A KR100881727B1 KR 100881727 B1 KR100881727 B1 KR 100881727B1 KR 1020070032050 A KR1020070032050 A KR 1020070032050A KR 20070032050 A KR20070032050 A KR 20070032050A KR 100881727 B1 KR100881727 B1 KR 100881727B1
Authority
KR
South Korea
Prior art keywords
oxide film
aluminum oxide
film
zirconium
tantalum
Prior art date
Application number
KR1020070032050A
Other languages
English (en)
Other versions
KR20080089066A (ko
Inventor
박종범
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070032050A priority Critical patent/KR100881727B1/ko
Publication of KR20080089066A publication Critical patent/KR20080089066A/ko
Application granted granted Critical
Publication of KR100881727B1 publication Critical patent/KR100881727B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 누설전류특성과 캐패시턴스를 동시에 확보할 수 있는 유전막 및 그의 제조 방법, 캐패시터 및 그의 제조 방법에 관한 것으로, 정방정계 결정상의 지르코늄산화막(ZrO2), 비결정질의 알루미늄산화막(Al2O3) 및 결정질의 탄탈륨산화막(Ta2O5)의 순서로 적층되어 Ta2O5/Al2O3/ZrO2(TAZ) 구조 또는 결정질의 탄탈륨산화막(Ta2O5), 비결정질의 알루미늄산화막(Al2O3) 및 정방정계 결정상의 지르코늄산화막(ZrO2)의 순서로 적층되어 ZrO2/Al2O3/Ta2O5(ZAT) 구조를 갖는 유전막을 형성하므로써 유전율과 누설전류를 개선시킬 수 있다.
유전막, 탄탈륨산화막, 지르코늄산화막, 알루미늄산화막, ZAT, TAZ

Description

다층 구조의 유전막 및 그의 제조 방법{MULTI LAYER DIELECTRIC AND METHOD FOR FABRICATING THE SAME}
도 1은 종래기술에 따른 HAH 유전막을 도시한 도면.
도 2a는 본 발명의 제1실시예에 따른 유전막 구조를 도시한 도면.
도 2b는 도 2a의 TAZ 유전막의 단원자증착법(ALD)을 설명하기 위한 가스공급도.
도 3a는 본 발명의 제2실시예에 따른 유전막 구조를 도시한 도면.
도 3b는 도 2a의 ZAT 유전막의 단원자증착법(ALD)을 설명하기 위한 가스공급도.
도 4a는 본 발명의 제1실시예에 따른 TAZ 유전막을 채용한 캐패시터의 구조를 도시한 도면.
도 4b는 본 발명의 제2실시예에 따른 ZAT 유전막을 채용한 캐패시터의 구조를 도시한 도면.
* 도면의 주요 부분에 대한 부호의 설명
21 : ZrO2
22 : Al2O3
23 : Ta2O5
100 : TAZ 유전막
본 발명은 반도체 제조 기술에 관한 것으로, 특히 다층 구조의 유전막 및 그의 제조 방법에 관한 것이다.
MIM(Metal Insulator Metal) 캐패시터에서 유전막으로는 캐패시턴스와 누설전류 특성 확보를 위해 결정성을 가진 고유전물질과 비결정질의 저유전물질을 적층하여 사용하고 있다. 일예로, HfO2와 Al2O3을 적층하여 만든 HfO2/Al2O3/HfO2('HAH 유전막'이라 약칭함)를 주로 사용하고 있다.
도 1은 종래기술에 따른 HAH 유전막을 도시한 도면이다.
도 1을 참조하면, HAH 유전막은 HfO2(11), Al2O3(12) 및 HfO2(13)의 순서로 적층된 3층 구조이다.
그러나, HAH 유전막의 경우 유전율을 높이기 위해 HfO2를 적용하는데, HfO2의 가장 큰 문제점은 결정화를 시키면 누설전류 특성이 급격히 열화된다는 것이다. 그렇기 때문에 누설전류를 확보할 수 있을 정도로만 결정화를시켜 사용하고 있다.
결국, HAH 유전막은 캐패시턴스(Cs)를 증가시키는데 큰 제약을 받게 되므로, 디자인룰(Design rule)이 감소하게 될 경우 적용하기가 어려워진다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 누설전류특성과 캐패시턴스를 동시에 확보할 수 있는 유전막 및 그의 제조 방법을 제공하는데 그 목적이 있다.
또한, 본 발명의 다른 목적은 누설전류특성과 캐패시턴스를 동시에 확보할 수 있는 유전막을 구비한 캐패시터를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 유전막은 정방정계 결정상의 지르코늄산화막(ZrO2)과 결정질의 탄탈륨산화막(Ta2O5) 사이에 비결정질의 알루미늄산화막(Al2O3)이 삽입된 것을 특징으로 한다.
바람직하게, 상기 지르코늄산화막(ZrO2), 알루미늄산화막(Al2O3) 및 탄탈륨산화막(Ta2O5)의 순서로 적층되어 Ta2O5/Al2O3/ZrO2(TAZ) 구조를 갖는 것을 특징으로 하고, 상기 탄탈륨산화막의 두께는 상기 알루미늄산화막과 지르코늄산화막보다 두껍고, 상기 알루미늄산화막의 두께는 상기 지르코늄산화막보다 얇은 것을 특징으로 하며, 상기 지르코늄산화막은 20∼80Å 두께이며, 상기 알루미늄산화막은 2∼10Å 두께이고, 상기 탄탈륨산화막은 40∼100Å 두께인 것을 특징으로 한다.
바람직하게, 상기 탄탈륨산화막(Ta2O5), 알루미늄산화막(Al2O3) 및 지르코늄산화막(ZrO2)의 순서로 적층되어 ZrO2/Al2O3/Ta2O5(ZAT) 구조를 갖는 것을 특징으로 하고, 상기 지르코늄산화막의 두께는 상기 알루미늄산화막과 탄탈륨산화막보다 두껍고, 상기 알루미늄산화막의 두께는 상기 탄탈륨산화막보다 얇은 것을 특징으로 하며, 상기 탄탈륨산화막은 20∼80Å 두께이며, 상기 알루미늄산화막은 2∼10Å 두께이고, 상기 지르코늄산화막은 40∼100Å 두께인 것을 특징으로 한다.
그리고, 본 발명의 유전막 제조 방법은 정방정계 결정상의 지르코늄산화막(ZrO2)과 결정질의 탄탈륨산화막(Ta2O5) 사이에 비결정질의 알루미늄산화막(Al2O3)을 삽입하여 다층 구조로 형성하는 것을 특징으로 하며, 상기 다층 구조가 상기 지르코늄산화막(ZrO2), 알루미늄산화막(Al2O3) 및 탄탈륨산화막(Ta2O5)의 순서로 적층되어 Ta2O5/Al2O3/ZrO2(TAZ) 구조를 갖는 것을 특징으로 하고, 또한 상기 다층 구조가 상기 탄탈륨산화막(Ta2O5), 알루미늄산화막(Al2O3) 및 지르코늄산화막(ZrO2)의 순서로 적층되어 ZrO2/Al2O3/Ta2O5(ZAT) 구조를 갖는 것을 특징으로 한다.
그리고, 본 발명의 캐패시터는 하부전극; 상기 하부전극 상에서 정방정계 결정상의 지르코늄산화막(ZrO2)과 결정질의 탄탈륨산화막(Ta2O5) 사이에 비결정질의 알루미늄산화막(Al2O3)이 삽입된 다층 구조의 유전막; 및 상기 유전막 상의 상부전극을 포함하는 것을 특징으로 하며, 상기 유전막은 상기 지르코늄산화막(ZrO2), 알루미늄산화막(Al2O3) 및 탄탈륨산화막(Ta2O5)의 순서로 적층되어 Ta2O5/Al2O3/ZrO2(TAZ) 구조를 갖는 것을 특징으로 하고, 상기 유전막은 상기 탄탈륨산화막(Ta2O5), 알루미늄산화막(Al2O3) 및 지르코늄산화막(ZrO2)의 순서로 적층되어 ZrO2/Al2O3/Ta2O5(ZAT) 구조를 갖는 것을 특징으로 한다.
후술하는 실시예들은 단원자증착법(Atomic Layer Deposition; ALD)을 이용한 3중(Triple layer) 유전막을 형성하는 것으로, 적절한 두께로 고유전 물질인 1차 유전막을 증착한 후 1차 유전막의 증착 온도보다 높은 온도에서 2차 유전막인 Al2O3를 증착하여 1차 유전막의 결정상을 변화시켜 비정질이나 다른 결정상일때에 비해 유전율과 누설전류 특성을 우수하게 한다. 또한, 비결정질인 Al2O3을 증착함으로써 고 유전물질을 적용함에 따라 열화될 수 있는 누설전류 특성을 확보한다. 마지막으로, 또 다른 고유전 물질인 3차 유전막을 1차 유전막 보다 더 두껍게 증착하여 증착 두께에 의한 결정성 향상 및 상부 전극과의 계면 특성을 향상시켜 유전율과 누설전류를 개선시키는 방법에 관한 것이다.
도 2a는 본 발명의 제1실시예에 따른 유전막 구조를 도시한 도면이고, 도 2b는 도 2a의 TAZ 유전막의 단원자증착법(ALD)을 설명하기 위한 가스공급도이다.
도 2a를 참조하면, 제1실시예에 따른 유전막은 지르코늄산화막(ZrO2, 21), 알루미늄산화막(Al2O3, 22) 및 탄탈륨산화막(Ta2O5, 23)이 순차적으로 적층된 Ta2O5/Al2O3/ZrO2(TAZ) 유전막(100)이다.
지르코늄산화막(21)은 단원자증착법(Atomic Layer Deposition, ALD)에 의해 증착된 것으로서, 그 두께(d1)가 20∼80Å이다. 알루미늄산화막(22)은 단원자증착법(ALD)에 의해 증착된 것으로서, 그 두께(d2)가 2∼10Å이다. 탄탈륨산화막(23)은 단원자증착법(ALD)에 의해 증착된 것으로서, 그 두께(d3)가 40∼100Å이다. 바람직하게, Ta2O5/Al2O3/ZrO2(TAZ) 유전막(100)의 총 두께는 100∼150Å으로 한다.
예를 들어, Ta2O5/Al2O3/ZrO2(TAZ) 유전막(100)에서 각 유전막의 두께 조합은, 65Å/5Å/51Å, 65Å/4Å/51Å, 65Å/4Å/49Å, 65Å/3Å/49Å, 65Å/3Å/46Å과 같이 비대칭적인 두께 조합비를 가지며, 지르코늄산화막(21)보다 탄탈륨산화막(23)을 더 두껍게 증착한다.
상술한 바에 따르면, Ta2O5/Al2O3/ZrO2(TAZ) 유전막(100)을 구성하는 각 유전막의 물질 및 두께가 서로 다름을 알 수 있다. 이는 캐패시턴스 확보 및 누설전류특성의 개선을 위한 것이다.
도 2b를 참조하여 Ta2O5/Al2O3/ZrO2(TAZ) 유전막(100)의 단원자증착 공정을 설명하면 다음과 같다.
먼저, 지르코늄산화막(21)의 단원자 증착 공정은, 지르코늄소스(Zr 소스) 주입 단계(T1), 퍼지 단계(T2), 반응가스 주입 단계(T3) 및 퍼지 단계(T4)로 이루어 진 단위사이클을 반복 진행한다. 지르코늄소스는 ZrCl4, Zr[N(CH3)C2H5]4, Zr(O-tBu)4, Zr[N(CH3)2]4, Zr[N(C2H5)(CH3)]4, Zr[N(C2H5)2]4, Zr(tmhd)4, Zr(OiC3H7)3(tmtd), Zr(OtBu)4 및 지르코늄을 함유한 화합물로 이루어진 그룹 중에서 선택되는 어느 하나를 이용하고, 퍼지단계(T2, T4)에서 사용하는 퍼지가스는 N2 또는 Ar를 사용하며, 지르코늄소스와 반응하여 지르코늄산화막을 형성하는 반응가스는 O3 또는 O2 플라즈마를 사용한다.
지르코늄산화막(21)의 단원자 증착 공정을 구체적으로 살펴보면, 0.1Torr∼10Torr의 공정압력과 250∼350℃의 공정온도를 유지하는 챔버내에 전술한 소스 중에서 선택된 어느 하나의 지르코늄소스를 1초∼10초동안 주입(flow)하여 지르코늄소스를 흡착시킨다. 이어서, 원자층 형성을 위한 소스 이외의 미반응 지르코늄소스를 제거하기 위해 N2 가스를 1초∼10초동안 주입하여 퍼지시킨다. 이어서, 반응가스(O3 또는 O2 플라즈마)를 5초∼10초동안 주입하여 흡착되어 있는 지르코늄소스와 반응가스의 반응에 의한 원자층 단위의 ZrO2 박막을 증착한다. 이어서, 미반응 반응가스 및 반응부산물을 제거하기 위해 N2 가스를 1초∼5초동안 주입하여 퍼지시킨다. 위와 같은 지르코늄소스(Zr 소스) 주입 단계(T1), 퍼지 단계(T2), 반응가스 주입 단계(T3) 및 퍼지 단계(T4)로 이루어진 단위사이클을 반복 진행하여 20∼80Å 두께의 지르코늄산화막(21)을 증착한다. 그리고, 저온에서 증착하므로써 단차피복 성(Step coverage) 특성이 우수하다.
다음으로, 알루미늄산화막(22)의 단원자증착 공정은 알루미늄소스(Al 소스) 주입 단계(T5), 퍼지 단계(T6), 반응가스 주입 단계(T7) 및 퍼지 단계(T8)로 이루어진 단위사이클을 반복 진행한다. 알루미늄소스는 Al(CH3)3, Al(C2H5)3 및 Al을 함유한 화합물로 구성된 그룹으로부터 선택되는 어느 하나를 이용하고, 퍼지단계에서 사용하는 퍼지가스는 N2 또는 Ar를 사용하며, 알루미늄소스와 반응하여 알루미늄산화막을 형성하는 반응가스는 O3 또는 O2 플라즈마를 사용한다.
알루미늄산화막(22)의 단원자증착 공정을 구체적으로 살펴보면, 0.1Torr∼10Torr의 공정압력과 300∼500℃의 공정온도를 유지하는 챔버내에 전술한 소스 중에서 선택된 어느 하나의 알루미늄소스를 0.1초∼10초동안 주입(flow)하여 알루미늄소스를 흡착시킨다. 이어서, 원자층 형성을 위한 소스 이외의 미반응 알루미늄소스를 제거하기 위해 N2 가스를 0.1초∼10초동안 주입하여 퍼지시킨다. 이어서, 반응가스(O3 또는 O2 플라즈마)를 0.1초∼10초동안 주입하여 흡착되어 있는 알루미늄소스와 반응가스의 반응에 의한 원자층 단위의 Al2O3 박막을 증착한다. 이어서, 미반응 반응가스 및 반응부산물을 제거하기 위해 N2 가스를 0.1초∼10초동안 주입하여 퍼지시킨다. 위와 같은 알루미늄소스(Al 소스) 주입 단계(T5), 퍼지 단계(T6), 반응가스 주입 단계(T7) 및 퍼지 단계(T8)로 이루어진 단위사이클을 반복 진행하여 2∼10Å 두께의 알루미늄산화막(22)을 증착한다. 여기서, 알루미늄산화막(22)을 2∼ 10Å 두께로 얇게 하는 이유는, 캐패시턴스 감소는 최소화하면서 누설전류 특성은 향상시키기 위함이다.
마지막으로, 탄탈륨산화막(23)의 단원자증착 공정은, 탄탈륨 소스(Ta 소스) 주입 단계(T9), 퍼지 단계(T10), 반응가스 주입 단계(T11) 및 퍼지 단계(T12)로 이루어진 단위사이클을 반복 진행한다. 탄탈륨소스는 Ta(OEt)5를 이용하고, 퍼지단계에서 사용하는 퍼지가스는 N2 또는 Ar를 사용하며, 탄탈륨소스와 반응하여 탄탈륨산화막을 형성하는 반응가스는 O3 또는 O2 플라즈마를 사용한다.
탄탈륨산화막(23)의 단원자증착공정을 구체적으로 살펴보면, 0.1Torr∼10Torr의 공정압력과 250∼350℃의 공정온도를 유지하는 챔버내에 전술한 소스 중에서 선택된 어느 하나의 탄탈륨소스를 1초∼10초동안 주입(flow)하여 지르코늄소스를 흡착시킨다. 이어서, 원자층 형성을 위한 소스 이외의 미반응 탄탈륨소스를 제거하기 위해 N2 가스를 1초∼10초동안 주입하여 퍼지시킨다. 이어서, 반응가스(O3 또는 O2 플라즈마)를 5초∼10초동안 주입하여 흡착되어 있는 탄탈륨소스와 반응가스의 반응에 의한 원자층 단위의 Ta2O5 박막을 증착한다. 이어서, 미반응 반응가스 및 반응부산물을 제거하기 위해 N2 가스를 1초∼5초동안 주입하여 퍼지시킨다. 위와 같은 탄탈륨소스(Ta 소스) 주입 단계(T9), 퍼지 단계(T10), 반응가스 주입 단계(T11) 및 퍼지 단계(T12)로 이루어진 단위사이클을 반복 진행하여 40∼100Å 두께의 탄탈륨산화막(23)을 증착한다. 그리고, 저온에서 증착하므로써 단차피복성(Step coverage) 특성이 우수하다.
상술한 제1실시예에 따른 TAZ 유전막(100)에서, 1차로 지르코늄산화막(21)을 적절한 두께로 증착한 후 지르코늄산화막(21)의 증착 온도보다 높은 온도에서 2차로 알루미늄산화막(22)를 증착한다. 이때, 알루미늄산화막(22) 형성을 위한 반응 가스로 O3 또는 O2 플라즈마를 사용하면 지르코늄산화막(21)의 막질 개선을 구현할 수 있으며, 공정 온도가 높아서 지르코늄산화막(21)의 결정성을 강화시킬 뿐만 아니라 결정 구조도 등축정계(Cubic) 구조에서 정방정계(Tetragonal)구조로 변화시킴으로써 비정질이나 다른 결정상일 때에 비해 유전율과 누설전류 특성을 우수하게 한다. 그리고 2차로 비결정질인 알루미늄산화막(22)을 증착함으로써 지르코늄산화막(21) 및 탄탈륨산화막(23)과 같은 고유전물질을 적용함에 따라 열화될 수 있는 누설전류 특성을 안정적으로 유지하게 한다. 그리고, 3차로 고유전물질인 탄탈륨산화막(23)을 지르코늄산화막(21)보다 더 두껍게 증착하여 두께 증가에 의한 결정성 향상 및 상부 전극(캐패시터의 상부전극)과의 계면 특성을 향상시켜 유전율 증가 및 상부전극과 탄탈륨산화막(23)과의 누설전류를 개선시킬 수 있다. 즉, 지르코늄산화막(21)은 알루미늄산화막(22) 증착시의 높은 온도에 의해 결정성을 강화시키고, 탄탈륨산화막(23)은 증착두께를 증가시켜 결정성을 강화시킨다.
통상적으로, 정방정계(Tetragonal)의 결정상을 가질 경우 다른 결정상에 비해 누설전류 특성이 우수한 장점이 있다. 그리고, 지르코늄산화막(21)과 탄탈륨산화막(23)은 일정 두께 이상(40Å 이상)이 되면 결정성이 강화되는 것으로 알려져 있다.
그리고, 지르코늄산화막(21)의 경우 등축정계(Cubic)의 결정상일때에 유전율이 23인데 비해 정방정계(Tetragonal) 결정상에서는 유전율이 30∼40으로 증가하게 된다. 즉, 누설전류 특성이 더 좋아지면서 매우 높은 캐패시턴스(Cs)를 얻을 수 있게 된다. 탄탈륨산화막(23)의 경우도 비정질일 때 유전율이 20이나, 결정화됨에 따라 25∼50의 유전율을 가지게 되어 캐패시턴스(Cs)를 향상시킬 수 있다.
그리고, 알루미늄산화막(22)을 고유전물질인 탄탈륨산화막(23)과 지르코늄산화막(21) 사이에 증착함으로써 결정화된 고유전물질을 사용함에 따라 열화되는 누설전류 특성을 개선할 수 있으며, 알루미늄산화막(22)을 중심으로 지르코늄산화막(21)과 탄탈륨산화막(23)의 두께 비율을 조절함으로써 최적의 두께 조합비를 가진 TAZ 유전막을 제조할 수 있다.
끝으로, 단원자증착법(Atomic Layer Deposition; ALD)을 이용하여 지르코늄산화막(21)과 탄탈륨산화막(23) 증착시 반응 가스인 O3 또는 O2 플라즈마를 공급하는 시간은 5∼10초로 충분히 길게 하여 증착 과정에서 막질 개선 및 결정화를 최대한 유도한다.
도 3a는 본 발명의 제2실시예에 따른 유전막 구조를 도시한 도면이고, 도 3b는 도 3a의 ZAT 유전막의 단원자증착법(ALD)을 설명하기 위한 가스공급도이다.
도 3a를 참조하면, 제2실시예에 따른 유전막은 탄탈륨산화막(Ta2O5, 31), 알루미늄산화막(Al2O3, 32) 및 지르코늄산화막(ZrO2, 33)이 순차적으로 적층된 ZrO2/Al2O3/Ta2O5(ZAT) 유전막(101)이다.
탄탈륨산화막(Ta2O5, 31)은 단원자증착법(Atomic Layer Deposition, ALD)에 의해 증착된 것으로서, 그 두께(d11)가 20∼80Å이다. 알루미늄산화막(32)은 단원자증착법(ALD)에 의해 증착된 것으로서, 그 두께(d12)가 2∼10Å이다. 지르코늄산화막(33)은 단원자증착법(ALD)에 의해 증착된 것으로서, 그 두께(d13)가 40∼100Å이다. 바람직하게, ZrO2/Al2O3/Ta2O5(ZAT) 유전막(101)의 총 두께는 100∼150Å으로 한다.
예를 들어, ZrO2/Al2O3/Ta2O5(ZAT) 유전막(101)에서 각 유전막의 두께 조합은, 65Å/5Å/51Å, 65Å/4Å/51Å, 65Å/4Å/49Å, 65Å/3Å/49Å, 65Å/3Å/46Å과 같이 비대칭적인 두께 조합비를 가지며, 탄탈륨산화막(31)보다 지르코늄산화막(33)을 더 두껍게 증착한다.
상술한 바에 따르면, ZrO2/Al2O3/Ta2O5(ZAT) 유전막(101)을 구성하는 각 유전막의 물질 및 두께가 서로 다름을 알 수 있다. 이는 캐패시턴스 확보 및 누설전류특성의 개선을 위한 것이다.
도 3b를 참조하여 ZrO2/Al2O3/Ta2O5(ZAT) 유전막(101)의 단원자증착 공정을 설명하면 다음과 같다.
먼저, 탄탈륨산화막(31)의 단원자증착 공정은, 탄탈륨 소스(Ta 소스) 주입 단계(T21), 퍼지 단계(T22), 반응가스 주입 단계(T23) 및 퍼지 단계(T24)로 이루어 진 단위사이클을 반복 진행한다. 탄탈륨소스는 Ta(OEt)5를 이용하고, 퍼지단계(T22, T24)에서 사용하는 퍼지가스는 N2 또는 Ar를 사용하며, 탄탈륨소스와 반응하여 탄탈륨산화막을 형성하는 반응가스는 O3 또는 O2 플라즈마를 사용한다.
탄탈륨산화막(31)의 단원자증착공정을 구체적으로 살펴보면, 0.1Torr∼10Torr의 공정압력과 250∼350℃의 공정온도를 유지하는 챔버내에 전술한 소스 중에서 선택된 어느 하나의 탄탈륨소스를 1초∼10초동안 주입(flow)하여 지르코늄소스를 흡착시킨다. 이어서, 원자층 형성을 위한 소스 이외의 미반응 탄탈륨소스를 제거하기 위해 N2 가스를 1초∼10초동안 주입하여 퍼지시킨다. 이어서, 반응가스(O3 또는 O2 플라즈마)를 5초∼10초동안 주입하여 흡착되어 있는 탄탈륨소스와 반응가스의 반응에 의한 원자층 단위의 Ta2O5 박막을 증착한다. 이어서, 미반응 반응가스 및 반응부산물을 제거하기 위해 N2 가스를 1초∼5초동안 주입하여 퍼지시킨다. 위와 같은 탄탈륨소스(Ta 소스) 주입 단계(T21), 퍼지 단계(T22), 반응가스 주입 단계(T23) 및 퍼지 단계(T24)로 이루어진 단위사이클을 반복 진행하여 40∼100Å 두께의 탄탈륨산화막(31)을 증착한다. 그리고, 저온에서 증착하므로써 단차피복성(Step coverage) 특성이 우수하다.
다음으로, 알루미늄산화막(32)의 단원자증착 공정은 알루미늄소스(Al 소스) 주입 단계(T25), 퍼지 단계(T26), 반응가스 주입 단계(T27) 및 퍼지 단계(T28)로 이루어진 단위사이클을 반복 진행한다. 알루미늄소스는 Al(CH3)3, Al(C2H5)3 및 Al을 함유한 화합물로 구성된 그룹으로부터 선택되는 어느 하나를 이용하고, 퍼지단계(T26, T28)에서 사용하는 퍼지가스는 N2 또는 Ar를 사용하며, 알루미늄소스와 반응하여 알루미늄산화막을 형성하는 반응가스는 O3 또는 O2 플라즈마를 사용한다.
알루미늄산화막(32)의 단원자증착 공정을 구체적으로 살펴보면, 0.1Torr∼10Torr의 공정압력과 300∼500℃의 공정온도를 유지하는 챔버내에 전술한 소스 중에서 선택된 어느 하나의 알루미늄소스를 0.1초∼10초동안 주입(flow)하여 알루미늄소스를 흡착시킨다. 이어서, 원자층 형성을 위한 소스 이외의 미반응 알루미늄소스를 제거하기 위해 N2 가스를 0.1초∼10초동안 주입하여 퍼지시킨다. 이어서, 반응가스(O3 또는 O2 플라즈마)를 0.1초∼10초동안 주입하여 흡착되어 있는 알루미늄소스와 반응가스의 반응에 의한 원자층 단위의 Al2O3 박막을 증착한다. 이어서, 미반응 반응가스 및 반응부산물을 제거하기 위해 N2 가스를 0.1초∼10초동안 주입하여 퍼지시킨다. 위와 같은 알루미늄소스(Al 소스) 주입 단계(T25), 퍼지 단계(T26), 반응가스 주입 단계(T27) 및 퍼지 단계(T28)로 이루어진 단위사이클을 반복 진행하여 2∼10Å 두께의 알루미늄산화막(32)을 증착한다. 여기서, 알루미늄산화막(32)을 2∼10Å 두께로 얇게 하는 이유는, 캐패시턴스 감소는 최소화하면서 누설전류 특성은 향상시키기 위함이다.
마지막으로, 지르코늄산화막(33)의 단원자 증착 공정은, 지르코늄소스(Zr 소스) 주입 단계(T29), 퍼지 단계(T30), 반응가스 주입 단계(T31) 및 퍼지 단계(T32) 로 이루어진 단위사이클을 반복 진행한다. 지르코늄소스는 ZrCl4, Zr[N(CH3)C2H5]4, Zr(O-tBu)4, Zr[N(CH3)2]4, Zr[N(C2H5)(CH3)]4, Zr[N(C2H5)2]4, Zr(tmhd)4, Zr(OiC3H7)3(tmtd), Zr(OtBu)4 및 지르코늄을 함유한 화합물로 이루어진 그룹 중에서 선택되는 어느 하나를 이용하고, 퍼지단계(T30, T32)에서 사용하는 퍼지가스는 N2 또는 Ar를 사용하며, 지르코늄소스와 반응하여 지르코늄산화막을 형성하는 반응가스는 O3 또는 O2 플라즈마를 사용한다.
지르코늄산화막(33)의 단원자 증착 공정을 구체적으로 살펴보면, 0.1Torr∼10Torr의 공정압력과 250∼350℃의 공정온도를 유지하는 챔버내에 전술한 소스 중에서 선택된 어느 하나의 지르코늄소스를 1초∼10초동안 주입(flow)하여 지르코늄소스를 흡착시킨다. 이어서, 원자층 형성을 위한 소스 이외의 미반응 지르코늄소스를 제거하기 위해 N2 가스를 1초∼10초동안 주입하여 퍼지시킨다. 이어서, 반응가스(O3 또는 O2 플라즈마)를 5초∼10초동안 주입하여 흡착되어 있는 지르코늄소스와 반응가스의 반응에 의한 원자층 단위의 ZrO2 박막을 증착한다. 이어서, 미반응 반응가스 및 반응부산물을 제거하기 위해 N2 가스를 1초∼5초동안 주입하여 퍼지시킨다. 위와 같은 지르코늄소스(Zr 소스) 주입 단계(T29), 퍼지 단계(T30), 반응가스 주입 단계(T31) 및 퍼지 단계(T32)로 이루어진 단위사이클을 반복 진행하여 20∼80Å 두께의 지르코늄산화막(33)을 증착한다. 그리고, 저온에서 증착하므로써 단차피복 성(Step coverage) 특성이 우수하다.
상술한 제2실시예에 따른 ZAT 유전막(101)에서, 1차로 탄탈륨산화막(31)을 적절한 두께로 증착한 후 탄탈륨산화막(31)의 증착 온도보다 높은 온도에서 2차로 알루미늄산화막(32)을 증착한다. 이때, 알루미늄산화막(32) 형성을 위한 반응 가스로 O3 또는 O2 플라즈마를 사용하면 탄탈륨산화막(31)의 막질 개선을 구현할 수 있으며, 공정 온도가 높아서 탄탈륨산화막(31)의 결정성을 강화시킬 뿐만 아니라 결정 구조도 등축정계(Cubic) 구조에서 정방정계(Tetragonal)구조로 변화시킴으로써 비정질이나 다른 결정상일 때에 비해 유전율과 누설전류 특성을 우수하게 한다. 그리고 2차로 비결정질인 알루미늄산화막(32)을 증착함으로써 지르코늄산화막(33) 및 탄탈륨산화막(31)과 같은 고유전물질을 적용함에 따라 열화될 수 있는 누설전류 특성을 안정적으로 유지하게 한다. 그리고, 3차로 고유전물질인 지르코늄산화막(33)을 탄탈륨산화막(31)보다 더 두껍게 증착하여 두께증가에 의한 결정성 향상 및 상부 전극(캐패시터의 상부전극)과의 계면 특성을 향상시켜 유전율 증가 및 상부전극과 지르코늄산화막(33)과의 누설전류를 개선시킬 수 있다. 즉, 탄탈륨산화막(31)은 알루미늄산화막(32) 증착시의 높은 온도에 의해 결정성을 강화시키고, 지르코늄산화막(33)은 증착두께를 증가시켜 결정성을 강화시킨다.
통상적으로, 정방정계(Tetragonal)의 결정상을 가질 경우 다른 결정상에 비해 누설전류 특성이 우수한 장점이 있다. 그리고, 지르코늄산화막(33)과 탄탈륨산화막(31)은 일정 두께 이상(40Å 이상)이 되면 결정성이 강화되는 것으로 알려져 있다.
그리고, 지르코늄산화막(33)의 경우 등축정계(Cubic)의 결정상일때에 유전율이 23인데 비해 정방정계(Tetragonal) 결정상에서는 유전율이 30∼40으로 증가하게 된다. 즉, 누설전류 특성이 더 좋아지면서 매우 높은 캐패시턴스(Cs)를 얻을 수 있게 된다. 탄탈륨산화막(31)의 경우도 비정질일 때 유전율이 20이나, 결정화됨에 따라 25∼50의 유전율을 가지게 되어 캐패시턴스(Cs)를 향상시킬 수 있다.
그리고 알루미늄산화막(32)을 고유전물질인 탄탈륨산화막(31)과 지르코늄산화막(33) 사이에 증착함으로써 결정화된 고유전물질을 사용함에 따라 열화되는 누설전류 특성을 개선할 수 있으며, 알루미늄산화막(32)을 중심으로 지르코늄산화막(33)과 탄탈륨산화막(31)의 두께 비율을 조절함으로써 최적의 두께 조합비를 가진 ZAT 유전막을 제조할 수 있다.
끝으로, 단원자증착법(Atomic Layer Deposition; ALD)을 이용하여 지르코늄산화막(33)과 탄탈륨산화막(31) 증착시 반응 가스인 O3 또는 O2 플라즈마를 공급하는 시간은 5∼10초로 충분히 길게 하여 증착 과정에서 막질 개선 및 결정화를 최대한 유도한다.
도 4a는 본 발명의 제1실시예에 따른 TAZ 유전막을 채용한 캐패시터의 구조를 도시한 도면이다.
도 4a를 참조하면, 캐패시터의 하부전극(201)을 형성한 후, 하부전극(201)의 표면을 불산(HF) 또는 BOE(Buffered Oxide Etchant, NH4HF+H2O2+H2O)로 세정한다. 이 때, 하부전극(201)으로는 금속(Metal) 전극을 사용하며, 금속전극으로 사용되는 물질로는 TiN, Ru, Pt, Ir 또는 HfN 중에서 선택된 어느 하나이다.
이어서, 하부전극(201) 상에 단원자증착법(ALD)을 이용하여 TAZ 유전막(100)을 증착한다. 이때, TAZ 유전막(100)은 도 3a의 구조와 동일하게 지르코늄산화막(ZrO2, 21), 알루미늄산화막(Al2O3, 22), 탄탈륨산화막(Ta2O5, 23)이 순차적으로 적층된 Ta2O5/Al2O3/ZrO2의 3층 구조이며, 그들의 증착방법은 도 3b를 참조하기로 한다.
이어서, TAZ 유전막(100) 상에 상부전극(202)을 형성한다. 이때, 상부전극(202)으로는 금속(Metal) 전극을 사용하며, 금속 전극 물질로는 TiN, HfN, Ru, Pt 또는 Ir 중에서 선택된 어느 하나이다.
도 4b는 본 발명의 제2실시예에 따른 ZAT 유전막을 채용한 캐패시터의 구조를 도시한 도면이다.
도 4b를 참조하면, 캐패시터의 하부전극(301)을 형성한 후, 하부전극(301)의 표면을 불산(HF) 또는 BOE(Buffered Oxide Etchant, NH4HF+H2O2+H2O)로 세정한다. 이때, 하부전극(301)으로는 금속(Metal) 전극을 사용하며, 금속전극으로 사용되는 물질로는 TiN, Ru, Pt, Ir 또는 HfN 중에서 선택된 어느 하나이다.
이어서, 하부전극(301) 상에 단원자증착법(ALD)을 이용하여 ZAT 유전막(101)을 증착한다. 이때, ZAT 유전막(101)은 도 4a의 구조와 동일하게 탄탈륨산화막(Ta2O5, 31), 알루미늄산화막(Al2O3, 32), 지르코늄산화막(ZrO2, 33)이 순차적으로 적층된 ZrO2/Al2O3/Ta2O5의 3층 구조이며, 그들의 증착방법은 도 4b를 참조하기로 한다.
이어서, ZAT 유전막(101) 상에 상부전극(302)을 형성한다. 이때, 상부전극(302)으로는 금속(Metal) 전극을 사용하며, 금속 전극 물질로는 TiN, HfN, Ru, Pt 또는 Ir 중에서 선택된 어느 하나이다.
상술한 도 4a 및 도 4b에서는 편의상 하부전극, 유전막 및 상부전극을 간략히 도시하였으나, 본 발명의 실시예에 따른 유전막들은 하부전극의 구조가 스택형(Stack type), 콘케이브형(Concave type) 또는 실린더형(Cylinder type)인 경우에 모두 적용이 가능하다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상술한 본 발명은 Ta2O5/Al2O3/ZrO2 또는 ZrO2/Al2O3/Ta2O5의 3중 유전막을 형성하므로써 다음과 같은 효과를 얻을 수 있다.
첫째, 단차피복성(Step coverage) 특성 확보를 위해 저온에서 증착하는 1차 유전막인 Ta2O5(또는 ZrO2) 위에 300∼500℃의 온도에서 Al2O3를 증착함으로써 Ta2O5(또는 ZrO2)의 박막내 불순물 제거할 수 있고, 더불어 유전율이 높으면서도 누설전류 특성이 더 우수한 정방정계(Tetragonal)의 결정상을 가질 수 있도록 결정화시킬 수 있다.
둘째, 비결정질인 Al2O3을 고유전물질 사이에 증착함으로써 결정화된 고유전물질을 적용함에 따라 열화될 수 있는 누설전류 특성을 안정적으로 유지할 수 있는 효과가 있다.
셋째, 3차 유전막으로 고유전물질인 ZrO2(또는 Ta2O5)를 1차 유전막인 Ta2O5(또는 ZrO2)보다 더 두껍게 증착함으로써, 증착 두께에 의한 결정성 향상 및 상부 전극과의 계면 특성을 향상시켜 유전율 증가 및 상부전극과 3차 유전막과의 누설전류를 개선시킬 수 있다.
넷째, 정방정계(Tetragonal) 결정상을 가질 경우 다른 결정상에 비해 누설전류 특성이 우수한 장점이 있으며, 유전율또한 매우 높아 유효산화막두께(Tox)가 9Å 이하인 캐패시터를 형성할 수 있어 소자의 디자인룰이 감소하더라도 충분한 캐패시턴스를 확보할 수 있는 효과가 있다.
다섯째, 2차 유전막인 Al2O3을 고유전물질 사이에 증착하여 Al2O3를 중심으로 1차 유전막과 3차 유전막의 두께 비율을 조절함으로써 최적의 두께 조합비를 가진 유전막을 제조할 수 있는 효과가 있다.
마지막으로, 단원자증착법(ALD)을 이용하여 1차 유전막과 3차 유전막을 증착 할 때 반응 가스(O3 또는 O2 플라즈마)의 공급 시간을 5∼10초로 충분히 길게 해 줌으로써, 증착 과정에서 막질 개선 및 결정화를 최대한 유도할 수 있는 효과가 있다.

Claims (37)

  1. 삭제
  2. 삭제
  3. 정방정계 결정상의 지르코늄산화막(ZrO2), 비결정질의 알루미늄산화막(Al2O3) 및 결정질의 탄탈륨산화막(Ta2O5)의 순서로 적층되어 Ta2O5/Al2O3/ZrO2(TAZ) 구조를 갖고, 상기 탄탈륨산화막의 두께는 상기 알루미늄산화막과 지르코늄산화막보다 두껍고, 상기 알루미늄산화막의 두께는 상기 지르코늄산화막보다 얇은
    유전막.
  4. 제3항에 있어서,
    상기 지르코늄산화막은 20∼80Å 두께이며, 상기 알루미늄산화막은 2∼10Å 두께이고, 상기 탄탈륨산화막은 40∼100Å 두께인 유전막.
  5. 삭제
  6. 결정질의 탄탈륨산화막(Ta2O5), 비결정질의 알루미늄산화막(Al2O3) 및 정방정계 결정상의 지르코늄산화막(ZrO2)의 순서로 적층되어 ZrO2/Al2O3/Ta2O5(ZAT) 구조를 갖고, 상기 지르코늄산화막의 두께는 상기 알루미늄산화막과 탄탈륨산화막보다 두껍고, 상기 알루미늄산화막의 두께는 상기 탄탈륨산화막보다 얇은
    유전막.
  7. 제6항에 있어서,
    상기 탄탈륨산화막은 20∼80Å 두께이며, 상기 알루미늄산화막은 2∼10Å 두께이고, 상기 지르코늄산화막은 40∼100Å 두께인 유전막.
  8. 제3항, 제4항, 제6항 또는 제7항 중 어느 한 항에 있어서,
    상기 지르코늄산화막(ZrO2), 알루미늄산화막(Al2O3) 및 탄탈륨산화막(Ta2O5)은 모두 단원자증착법(ALD)에 의해 증착된 유전막.
  9. 삭제
  10. 삭제
  11. 정방정계 결정상의 지르코늄산화막(ZrO2), 비결정질의 알루미늄산화막(Al2O3) 및 결정질의 탄탈륨산화막(Ta2O5)의 순서로 적층하여 Ta2O5/Al2O3/ZrO2(TAZ) 구조로 형성하되,
    상기 탄탈륨산화막의 두께는 상기 알루미늄산화막과 지르코늄산화막보다 두껍게 형성하고, 상기 알루미늄산화막의 두께는 상기 지르코늄산화막보다 얇게 하는
    유전막의 제조 방법.
  12. 제11항에 있어서,
    상기 지르코늄산화막은 20∼80Å 두께이며, 상기 알루미늄산화막은 2∼10Å 두께이고, 상기 탄탈륨산화막은 40∼100Å 두께인 유전막의 제조 방법.
  13. 삭제
  14. 결정질의 탄탈륨산화막(Ta2O5), 비결정질의 알루미늄산화막(Al2O3) 및 정방정계 결정상의 지르코늄산화막(ZrO2)의 순서로 적층하여 ZrO2/Al2O3/Ta2O5/(ZAT) 구조로 형성하되,
    상기 지르코늄산화막의 두께는 상기 알루미늄산화막과 탄탈륨산화막보다 두껍게 형성하고, 상기 알루미늄산화막의 두께는 상기 탄탈륨산화막보다 얇게 형성하는
    유전막의 제조 방법.
  15. 제14항에 있어서,
    상기 탄탈륨산화막은 20∼80Å 두께이며, 상기 알루미늄산화막은 2∼10Å 두께이고, 상기 지르코늄산화막은 40∼100Å 두께인 유전막의 제조 방법.
  16. 제11항, 제12항, 제14항 또는 제15항 중 어느 한 항에 있어서,
    상기 지르코늄산화막, 알루미늄산화막 및 하프늄산화막은 단원자증착법(ALD)에 의해 증착하는 유전막의 제조 방법.
  17. 제16항에 있어서,
    상기 지르코늄산화막은,
    지르코늄소스 주입 단계, 퍼지 단계, 반응가스 주입 단계 및 퍼지 단계로 이루어진 단위사이클을 반복진행하여 증착하는 유전막의 제조 방법.
  18. 제17항에 있어서,
    상기 지르코늄산화막은, 0.1Torr∼10Torr의 공정압력과 250∼350℃의 공정온도를 유지하는 챔버 내에서 증착하는 유전막의 제조 방법.
  19. 제17항에 있어서,
    상기 지르코늄소스는,
    ZrCl4, Zr[N(CH3)C2H5]4, Zr(O-tBu)4, Zr[N(CH3)2]4, Zr[N(C2H5)(CH3)]4, Zr[N(C2H5)2]4, Zr(tmhd)4, Zr(OiC3H7)3(tmtd), Zr(OtBu)4 및 지르코늄을 함유한 화합물로 이루어진 그룹 중에서 선택되는 어느 하나를 이용하는 유전막의 제조 방법.
  20. 제17항에 있어서,
    상기 반응가스 주입 단계에서,
    반응가스는 O3 또는 O2 플라즈마를 이용하고, 상기 반응가스의 주입시간은 5초∼10초로 하는 유전막의 제조 방법.
  21. 제16항에 있어서,
    상기 알루미늄산화막은,
    알루미늄소스 주입단계, 퍼지단계, 반응가스 주입단계 및 퍼지단계로 이루어진 단위사이클을 반복진행하여 증착하는 유전막의 제조 방법.
  22. 제21항에 있어서,
    상기 알루미늄산화막은, 0.1Torr∼10Torr의 공정압력과 300∼500℃의 공정온 도를 유지하는 챔버 내에서 증착하는 유전막의 제조 방법.
  23. 제21항에 있어서,
    상기 알루미늄소스는 Al(CH3)3, Al(C2H5)3 및 Al을 함유한 화합물로 구성된 그룹으로부터 선택되는 어느 하나를 이용하는 유전막의 제조 방법.
  24. 제21항에 있어서,
    상기 반응가스 주입 단계에서,
    반응가스는 O3 또는 O2 플라즈마를 이용하고, 상기 반응가스의 주입시간은 0.1초∼10초로 하는 유전막의 제조 방법.
  25. 제16항에 있어서,
    상기 탄탈륨산화막은,
    탄탈륨소스 주입단계, 퍼지단계, 반응가스 주입단계 및 퍼지단계로 이루어진 단위사이클을 반복진행하여 증착하는 유전막의 제조 방법.
  26. 제25항에 있어서,
    상기 탄탈륨산화막은, 0.1Torr∼10Torr의 공정압력과 250∼350℃의 공정온도를 유지하는 챔버 내에서 증착하는 유전막의 제조 방법.
  27. 제25항에 있어서,
    상기 탄탈륨소스는, Ta(OEt)5를 이용하는 유전막의 제조 방법.
  28. 제25항에 있어서,
    상기 반응가스 주입 단계에서,
    반응가스는 O3 또는 O2 플라즈마를 이용하고, 상기 반응가스의 주입시간은 0.1초∼10초로 하는 유전막의 제조 방법.
  29. 삭제
  30. 삭제
  31. 하부전극;
    상기 하부전극 상에서 정방정계 결정상의 지르코늄산화막(ZrO2), 비결정질의 알루미늄산화막(Al2O3) 및 결정질의 탄탈륨산화막(Ta2O5)의 순서로 적층되어 Ta2O5/Al2O3/ZrO2(TAZ) 구조를 갖는 유전막; 및
    상기 유전막 상의 상부전극을 포함하고,
    상기 탄탈륨산화막의 두께는 상기 알루미늄산화막과 지르코늄산화막보다 두껍고, 상기 알루미늄산화막의 두께는 상기 지르코늄산화막보다 얇은
    캐패시터.
  32. 제31항에 있어서,
    상기 지르코늄산화막은 20∼80Å 두께이며, 상기 알루미늄산화막은 2∼10Å 두께이고, 상기 탄탈륨산화막은 40∼100Å 두께인 캐패시터.
  33. 삭제
  34. 하부전극;
    상기 하부전극 상에서 결정질의 탄탈륨산화막(Ta2O5), 비결정질의 알루미늄산화막(Al2O3) 및 정방정계 결정상의 지르코늄산화막(ZrO2)의 순서로 적층되어 ZrO2/Al2O3/Ta2O5/(ZAT) 구조를 갖는 유전막; 및
    상기 유전막 상의 상부전극을 포함하고,
    상기 지르코늄산화막의 두께는 상기 알루미늄산화막과 탄탈륨산화막보다 두껍고, 상기 알루미늄산화막의 두께는 상기 탄탈륨산화막보다 얇은
    캐패시터.
  35. 제34항에 있어서,
    상기 탄탈륨산화막은 20∼80Å 두께이며, 상기 알루미늄산화막은 2∼10Å 두께이고, 상기 지르코늄산화막은 40∼100Å 두께인 캐패시터.
  36. 제31항, 제32항, 제34항 또는 제35항 중 어느 한 항에 있어서,
    상기 지르코늄산화막(ZrO2), 알루미늄산화막(Al2O3) 및 탄탈륨산화막(Ta2O5)은 모두 단원자증착법(ALD)에 의해 증착된 캐패시터.
  37. 제36항에 있어서,
    상기 하부전극과 상부전극은,
    TiN, Ru, Pt, Ir 또는 HfN 중에서 선택된 어느 하나의 금속전극인 캐패시터.
KR1020070032050A 2007-03-31 2007-03-31 다층 구조의 유전막 및 그의 제조 방법 KR100881727B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070032050A KR100881727B1 (ko) 2007-03-31 2007-03-31 다층 구조의 유전막 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070032050A KR100881727B1 (ko) 2007-03-31 2007-03-31 다층 구조의 유전막 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080089066A KR20080089066A (ko) 2008-10-06
KR100881727B1 true KR100881727B1 (ko) 2009-02-06

Family

ID=40151000

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070032050A KR100881727B1 (ko) 2007-03-31 2007-03-31 다층 구조의 유전막 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR100881727B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005006A (ja) 2004-06-15 2006-01-05 Toshiba Corp 不揮発性半導体メモリ装置
KR20060102470A (ko) * 2005-03-23 2006-09-27 삼성전자주식회사 유전막 제조방법, 그 유전막을 포함하는 ｍｉｍ 캐패시터의제조방법 및 그 유전막을 제조하기 위한 배치 타입 ａｌｄ장치
KR100648860B1 (ko) * 2005-09-08 2006-11-24 주식회사 하이닉스반도체 유전막 및 그 형성방법과, 상기 유전막을 구비한 반도체메모리 소자 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005006A (ja) 2004-06-15 2006-01-05 Toshiba Corp 不揮発性半導体メモリ装置
KR20060102470A (ko) * 2005-03-23 2006-09-27 삼성전자주식회사 유전막 제조방법, 그 유전막을 포함하는 ｍｉｍ 캐패시터의제조방법 및 그 유전막을 제조하기 위한 배치 타입 ａｌｄ장치
KR100648860B1 (ko) * 2005-09-08 2006-11-24 주식회사 하이닉스반도체 유전막 및 그 형성방법과, 상기 유전막을 구비한 반도체메모리 소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20080089066A (ko) 2008-10-06

Similar Documents

Publication Publication Date Title
KR100555543B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
JP4814781B2 (ja) 誘電膜の形成方法、その誘電膜を用いたキャパシタ及びその製造方法
KR100722989B1 (ko) 캐패시터 및 그 제조 방법
US7491654B2 (en) Method of forming a ZrO2 thin film using plasma enhanced atomic layer deposition and method of fabricating a capacitor of a semiconductor memory device having the thin film
KR100705926B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100550641B1 (ko) 산화하프늄과 산화알루미늄이 혼합된 유전막 및 그 제조방법
US7772132B2 (en) Method for forming tetragonal zirconium oxide layer and method for fabricating capacitor having the same
KR100717813B1 (ko) 나노믹스드 유전막을 갖는 캐패시터 및 그의 제조 방법
US7888726B2 (en) Capacitor for semiconductor device
KR100849854B1 (ko) 반도체 소자 및 그 제조 방법
TW200839872A (en) Method of manufacturing semiconductor device
JP2006310754A (ja) ナノ複合体の誘電膜、その誘電膜を有するキャパシタ及びその製造方法
EP2434529B1 (en) Metal-insulator-metal capacitor for use in semiconductor devices and manufacuring method therfor
US20070099379A1 (en) Method of manufacturing a dielectric film in a capacitor
US6713199B2 (en) Multilayer structure used especially as a material of high relative permittivity
KR100716642B1 (ko) 캐패시터의 유전막 및 그의 제조방법
KR100881727B1 (ko) 다층 구조의 유전막 및 그의 제조 방법
KR20080114249A (ko) 다중 구조의 유전막을 구비하는 캐패시터 및 그 제조 방법
CN1992277A (zh) 金属－绝缘体－金属电容结构及其制造方法
KR101152390B1 (ko) 캐패시터의 유전막 및 그 제조 방법과 이를 이용한 반도체소자의 캐패시터 및 그 제조 방법
KR100780650B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR100844956B1 (ko) 지르코늄산화막과 니오븀산화막을 포함하는 유전막을구비한 반도체소자 및 그의 제조 방법
KR20070111640A (ko) 반도체 소자 및 그의 제조방법
KR20170023627A (ko) 개선된 mos 커패시터용 전기소자 및 이의 제조 방법
KR20090122735A (ko) 원자층 증착에 의한 커패시터 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee