KR20170023627A - 개선된 mos 커패시터용 전기소자 및 이의 제조 방법 - Google Patents

개선된 mos 커패시터용 전기소자 및 이의 제조 방법 Download PDF

Info

Publication number
KR20170023627A
KR20170023627A KR1020150119039A KR20150119039A KR20170023627A KR 20170023627 A KR20170023627 A KR 20170023627A KR 1020150119039 A KR1020150119039 A KR 1020150119039A KR 20150119039 A KR20150119039 A KR 20150119039A KR 20170023627 A KR20170023627 A KR 20170023627A
Authority
KR
South Korea
Prior art keywords
hafnium
layer
electric device
mos capacitor
precursor
Prior art date
Application number
KR1020150119039A
Other languages
English (en)
Other versions
KR101752059B1 (ko
Inventor
이한보람
김형준
박보은
오일권
Original Assignee
인천대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인천대학교 산학협력단 filed Critical 인천대학교 산학협력단
Priority to KR1020150119039A priority Critical patent/KR101752059B1/ko
Publication of KR20170023627A publication Critical patent/KR20170023627A/ko
Application granted granted Critical
Publication of KR101752059B1 publication Critical patent/KR101752059B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/203
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01017Chlorine [Cl]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01044Ruthenium [Ru]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 염소(Cl) 함량이 낮은 하프늄 전구체를 공급하여 실리콘 기판에 증착시켜 전기 소자의 전기적 특징을 향상시킨 MOS 커패시터용 전기소자 및 이를 제조하는 방법에 관한 것이다. 본 발명의 Hf(EtCp)2Cl2전구체를 이용한 원자층 증착법으로 하프늄 디옥사이드 박막을 증착하는 경우, 종래의 염소 함량이 높게 나타나는 HfCl4를 이용하여 제조한 박막보다 개선된 전기 소자를 제조할 수 있었다. 이를 통해 MOS 커패시터 성능이 개선되는 효과가 나타날 수 있으며, 우수한 단차 피복성으로 인하여 다양한 구조의 MOSFET 소자에 적용이 가능하며, 고온의 공정 과정을 진행한 후에도 안정적인 성능 구현이 가능하며, 박막의 오염을 낮추고 누설전류 밀도를 개선하여 ZrO2, TiO2, Ta2O5, La2O3,Y2O3 등의 다른 high-k 물질이나 전이금속 산화물에도 확대 적용이 가능하다.

Description

개선된 MOS 커패시터용 전기소자 및 이의 제조 방법{Enhanced Electric Device for MOS Capacitor and the Manufacturaing Method thereof}
본 발명은 MOS 커패시터용 전기소자 및 이의 제조방법에 관한 것으로, 보다 구체적으로는 염소(Cl) 함량이 낮은 하프늄 전구체를 공급하여 실리콘 기판에 증착시켜 전기 소자의 전기적 특징을 향상시킨 MOS 커패시터용 전기소자 및 이를 S제조하는 방법에 관한 것이다.
실리콘디옥사이드(SiO2)는 오랜 기간 동안 커패시터의 유전 물질로서 사용되어 왔다. 트랜지스터의 크기가 감소됨에 따라, 장치의 단위 면적당 전하 저장을 상응하게 증가시키기 위하여 유전 물질의 두께도 꾸준히 감소되어 왔다. 그러나, 2nm 미만의 두께에서는, 터널링으로 인해 누설 전류가 급격히 증가하여 전력 소비가 증가하고 장치 신뢰성이 감소되는 문제가 있었다.
앞으로 MOSFET 소자의 소형화로 높은 유전율을 가지는 High-K 물질이 종래의 게이트 옥사이드를 대체할 것이며, 그 대표적인 물질로 하프늄디옥사이드(HfO2)를 들 수 있다. 한편, MOSFET 소자가 FinFET과 같이 3D 구조로 발전해가면서, 게이트 옥사이드(Gate oxide)는 고순도 및 대면적 균일성 뿐 아니라 우수한 단차 피복성이 요구되고 있다. 원자층 증착법(Atomic Layer Deposition, ALD)은 원자 수준으로 두께 조절이 가능하며 우수한 단차 피복성 및 높은 순도의 증착이 가능하여, MOSFET의 게이트 옥사이드 증착에 유용하게 이용되고 있다. 원자층 증착법은 전구체와 산화제가 표면에서 일으키는 화학반응을 통한 증착법으로, 전구체의 선택에 따라 막의 성장 및 특성이 크게 달라진다. 현재 널리 사용되는 하프늄 전구체는 HfCl4, Cp2HfCl2, HfI4, tetrakis-(dimethylamino)hafnium(TDMAH), tetrakis(ethylmethylamino)hafnium (TEMAH)등이 있으나 HfCl4가 높은 증기압 및 Carbon-free한 구조로 주로 이용되고 있다. 종래의 연구에서는 HfO2는 높은 유전율(21 내지 23) 및 낮은 누설 전류(약 10-7 내지 10-9 A/cm2)를 보였으나, 증착 과정에서 전구체로부터 나온 염소(Cl) 원자들이 HfO2의 Grain boundary에 누적되어 고온 조건에서 보이드 공간(void)를 형성하여 누설 전류를 높이는 등 전기 소자의 성능을 저하시키는 요인으로 작용하는 문제가 있었다. 이를 해결하기 위해 HfCl4보다 Cl이 덜 포함된 Cp2HfCl2를 이용한 HfO2증착이 연구되었으나, 여전히 HfO2내에 염소 오염(contamination)이 존재되는 것으로 확인되고 있다.
본 발명자들은 염소(Cl) 함량이 적은 하프늄 전구체를 이용하여 염소 오염이 적은 하프늄디옥사이드 원자층 증착법을 통한 박막을 확보하고, 고온 조건에서도 낮은 누설 전류를 갖는 MOS 커패시터를 제작하게 되었다. 우수한 단차 피복성을 가지는 원자층 증착법을 이용하여 다양한 미래 소자에 하프늄 디옥사이드를 적용할 수 있도록 하며, 고온에서의 공정 과정에서도 안정적일 수 있는 증착기술을 개발하였다.
본 발명이 해결하고자 하는 과제는 실리콘 기판에 염소(Cl) 함량이 적은 하프늄 전구체를 이용하여 증착시킨 하프늄 디옥사이드층을 포함하는 MOS 커패시터용 전기소자를 제공하는 데에 있다.
본 발명이 해결하고자 하는 다른 과제는 실리콘 기판에 염소(Cl) 함량이 적은 하프늄 전구체를 이용하여 하프늄 디옥사이드층을 증착시키는 단계 및 상기 하프늄 디옥사이드층 위에 루테늄(Ru)층을 증착시키는 단계를 포함하는 MOS 커패시터용 전기소자의 제조방법을 제공하는 데에 있다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 MOS 커패시터용 전기소자는 실리콘(Si) 기판; 상기 실리콘(Si) 기판에 결합되어 있는 염소(Cl) 함량이 낮은 하프늄 전구체를 이용하여 증착시킨 하프늄 디옥사이드(HfO2)층; 및 상기 하프늄 디옥사이드(HfO2)층에 결합되어 있는 스퍼터링(Sputtering)된 루테늄(Ru)층을 포함한다.
상기 다른 과제를 해결하기 위한 본 발명의 일 실시예에 따른 MOS 커패시터용 전기소자의 제조 방법은 (a) 실리콘(Si) 층을 형성하는 단계; (b) 상기 실리콘 층 위에 염소(Cl) 함량이 낮은 하프늄 전구체를 주입하여 하프늄 디옥사이드층을 증착시키는 단계; (c) 상기 하프늄 디옥사이드층을 증착시킨 후 기판을 어닐링 시키는 단계; 및 (d) 상기 하프늄 디옥사이드층 위에 스퍼터링시킨 루테늄 층을 형성하는 단계를 포함한다.
상기 다른 과제를 해결하기 위한 본 발명의 일 실시예에 따른 MOS 커패시터용 전기소자의 제조 방법에서 실리콘 층 위에 염소(Cl) 함량이 낮은 하프늄 전구체를 주입하여 하프늄 디옥사이드(HfO2)층을 증착시키는 단계는 (b1) 염소(Cl) 함량이 낮은 하프늄 전구체를 주입시켜 실리콘 층에 흡착시키는 단계; (b2) 퍼지 가스를 주입하는 단계; (b3) 오존 가스를 주입하는 단계; 및 (b4) 퍼지 가스를 주입하는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 효과에 대해서는 다음과 같다.
본 발명의 Hf(EtCp)2Cl2전구체를 이용한 원자층 증착법으로 하프늄 디옥사이드 박막을 증착하는 경우, 종래의 염소 함량이 높게 나타나는 HfCl4를 이용하여 제조한 박막보다 개선된 전기 소자를 제조할 수 있었다. 이를 통해 MOS 커패시터 성능이 개선되는 효과가 나타날 수 있다.
본 발명의 Hf(EtCp)2Cl2전구체를 이용하여 제조한 MOS 커패시터용 전기소자는 우수한 단차 피복성으로 인하여 다양한 구조의 MOSFET 소자에 적용이 가능하며, 고온의 공정 과정을 진행한 후에도 안정적인 성능 구현이 가능하며, 박막의 오염을 낮추고 누설전류 밀도를 개선하여 ZrO2, TiO2, Ta2O5, La2O3,Y2O3 등의 다른 high-k 물질이나 전이금속 산화물에도 확대 적용이 가능하다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 MOS 커패시터용 전기소자의 제조 과정의 전체 개괄 이미지이다.
도 2는 본 발명의 일 실시예에 따른 MOS 커패시터용 전기소자에서 원자층 증착법을 이용하여 하프늄 전구체인 Hf(EtCp)2Cl2을 주입하여 실리콘 층에 증착시키는 과정, 퍼지 가스인 아르곤(Ar) 가스를 공급하는 단계, 오존 가스를 공급하는 단계, 퍼지 가스를 공급하는 단계를 포함한다.
도 3은 본 발명의 일 실시예에 따른 MOS 커패시터용 전기소자의 제조예 1에 의해 제작한 전기소자의 두 종류의 하프늄 전구체에 대하여 증착 온도에 따른 원자층 증착법으로 증착시킨 하프늄 디옥사이드 층의 성장 속도를 나타낸 그래프이다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 MOS 커패시터용 전기소자의 제조예 1에 의해 제작한 전기소자의 이차이온질량 분석법(Secondary ion mass spectrometry, SIMS)으로 박막의 화학적 조성을 Depth-profile로 확인한 데이터로 도 4는 두 종류의 하프늄 전구체의 주입 시간에 따른 각각의 증착된 박막 두께(성장 속도)를 측정한 것이며, 도 5는 원자층 증착법 사이클 횟수에 따른 박막 두께의 변화율을 측정한 데이터이다.
도 6 및 도 7은 본 발명의 일 실시예에 따른 MOS 커패시터용 전기소자의 제조예 1에 의해 제작한 전기소자의 염소 오염도를 측정한 것으로 도 6는 두 종류의 하프늄 전구체의 주입에 따른 염소 함량을 측정한 것이고, 도 7은 산소 함량을 측정한 데이터이다.
도 8은 본 발명의 일 실시예에 따른 MOS 커패시터용 전기소자의 인가 전압에 대한 정전용량-전압 수치를 나타낸 그래프로, 두 종류의 하프늄 전구체의 주입에 따른 정전용량 값을 측정하였다.
도 9는 본 발명의 일 실시예에 따른 MOS 커패시터용 전기소자의 인가 전압에 대한 전류-전압 수치를 나타낸 그래프로, 두 종류의 하프늄 전구체의 주입에 따른 전류 밀도 값을 측정하였다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
도 1은 본 발명의 일 실시예에 따른 MOS 커패시터용 전기소자의 제조 과정의 전체 개괄 이미지이다. 도 2는 본 발명의 일 실시예에 따른 MOS 커패시터용 전기소자에서 원자층 증착법을 이용하여 하프늄 전구체인 Hf(EtCp)2Cl2을 주입하여 실리콘 층에 증착시키는 과정, 퍼지 가스인 아르곤(Ar) 가스를 공급하는 단계, 오존 가스를 공급하는 단계, 퍼지 가스를 공급하는 단계를 포함한다.
도 3은 본 발명의 일 실시예에 따른 MOS 커패시터용 전기소자의 제조예 1에 의해 제작한 전기소자의 두 종류의 하프늄 전구체에 대하여 증착 온도에 따른 원자층 증착법으로 증착시킨 하프늄 디옥사이드 층의 성장 속도를 나타낸 그래프이다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 MOS 커패시터용 전기소자의 제조예 1에 의해 제작한 전기소자의 이차이온질량 분석법(Secondary ion mass spectrometry, SIMS)으로 박막의 화학적 조성을 Depth-profile로 확인한 데이터로 도 4은 두 종류의 하프늄 전구체의 주입 시간에 따른 각각의 증착된 박막 두께(성장 속도)를 측정한 것이며, 도 5는 원자층 증착법 사이클 횟수에 따른 박막 두께의 변화율을 측정한 데이터이다.
도 6 및 도 7은 본 발명의 일 실시예에 따른 MOS 커패시터용 전기소자의 제조예 1에 의해 제작한 전기소자의 염소 오염도를 측정한 것으로 도 6는 두 종류의 하프늄 전구체의 주입에 따른 염소 함량을 측정한 것이고, 도 7은 산소 함량을 측정한 데이터이다.
도 8은 본 발명의 일 실시예에 따른 MOS 커패시터용 전기소자의 인가 전압에 대한 정전용량-전압 수치를 나타낸 그래프로, 두 종류의 하프늄 전구체의 주입에 따른 정전용량 값을 측정하였다. 도 9는 본 발명의 일 실시예에 따른 MOS 커패시터용 전기소자의 인가 전압에 대한 전류-전압 수치를 나타낸 그래프로, 두 종류의 하프늄 전구체의 주입에 따른 전류 밀도 값을 측정하였다.
상기와 같은 목적을 달성하기 위해서 본 발명의 MOS 커패시터용 전기소자는 실리콘(Si) 기판; 상기 실리콘(Si) 기판에 결합되어 있는 염소(Cl) 함량이 낮은 하프늄 전구체를 이용하여 증착시킨 하프늄 디옥사이드(HfO2)층; 및 상기 하프늄 디옥사이드(HfO2)층에 결합되어 있는 스퍼터링(Sputtering)된 루테늄(Ru)층을 포함한다.
본 발명의 일 실시예에 따른 MOS 커패시터용 전기소자에서 염소(Cl) 함량이 낮은 하프늄 전구체는 bis(ethyl-cyclopentadienyl)hafnium dichloride(Hf(EtCp)2Cl2) 인 것이 바람직하다.
상기 다른 과제를 해결하기 위한 본 발명의 일 실시예에 따른 MOS 커패시터용 전기소자의 제조 방법은 (a) 실리콘(Si) 층을 형성하는 단계; (b) 상기 실리콘 층 위에 염소(Cl) 함량이 낮은 하프늄 전구체를 주입하여 하프늄 디옥사이드층을 증착시키는 단계; (c) 상기 하프늄 디옥사이드층을 증착시킨 후 기판을 어닐링 시키는 단계; 및 (d) 상기 하프늄 디옥사이드층 위에 스퍼터링시킨 루테늄 층을 형성하는 단계를 포함한다.
보다 구체적으로 상기 실리콘 층 위에 하프늄 디옥사이드 층을 증착시키는 단계는 (b1) 염소(Cl) 함량이 낮은 하프늄 전구체를 주입시켜 실리콘 층에 흡착시키는 단계; (b2) 퍼지 가스를 주입하는 단계; (b3) 오존 가스를 주입하는 단계; 및 (b4) 퍼지 가스를 주입하는 단계를 포함한다.
본 발명의 MOS 커패시터용 전기소자의 제조 방법은 원자층 증착법(ALD)을 통한 2원 산화물 박막을 제조 과정을 포함한다. 원자층 증착법(ALD)은 미국 특허 제 4,058,430호 및 제5,711,811호에 상세하게 기재되어 있다.
본 발명의 일 실시예에 따르면, 상기 염소(Cl) 함량이 낮은 하프늄 전구체는 1초 내지 5초 동안 공급할 수 있으며, 보다 바람직하게는 2초 내지 4초 동안 공급하여 실리콘 기판 층에 증착시킨다. 염소(Cl) 함량이 낮은 하프늄 전구체를 증착시키는 방법은 원자층 증착법에 의하며, 염소(Cl) 함량이 낮은 하프늄 전구체는 bis(ethyl-cyclopentadienyl)hafnium dichloride(Hf(EtCp)2Cl2) 인 것이 바람직하다.
증착에 참여하지 않은 염소(Cl) 함량이 낮은 하프늄 전구체를 제거하기 위해 퍼지 가스를 공급하여 제거시킨다. 상기 퍼지 가스는 퍼지 가스는 질소(N2), 아르곤(Ar) 및 네온(Ne) 중에서 선택되는 적어도 하나 이상의 가스 일 수 있으며, 보다 바람직하게는 아르곤(Ar) 가스를 이용한다.
원자층 증착법은 증착시킬 금속 가스를 제공하고, 이후 연속적으로 산화제를 제공하면서 산화물 층을 형성하는 단계로 진행된다. 산화제는 활성 산소제 예컨대, 오존, 원자 산소, 산소 플라즈마, 이의 유도체 또는 이들의 조합을 포함할 수 있다. 보다 바람직하게는 산화제는 산소 플라즈마를 이용한다. 다른 산화제 대비 높은 반응성을 가지고 있어 반응성이 낮은 전구체를 산화시키기 적합하며, 염소(Cl), 탄소(C)와 같은 불순물이 적고 순도가 높은 산화물을 증착시키기 유리하다. 본 발명의 일 실시예에 따른 산소 플라즈마를 발생시키기 위해, 반응 챔버의 샤워헤드에 RF power generator를 연결하고 기판을 접지시킨 상태에서 200 sccm의 산소 가스를 흘려주면서 200 W의 파워를 가하여 발생시킬 수 있다.
아르곤(Ar) 가스를 공급하는 시간은 (b2)에서 퍼지 가스는 1초 내지 10초, 단계 (b4) 단계에서 퍼지 가스는 1초 내지 10초 동안 공급시킬 수 있다.
이 후 다시 루테늄 층을 다시 증착시킨 층 위에 결합시키기 위해 사전에 어닐링 단계를 수행할 수 있다. 어닐링 단계는 질소 조건에서 800 내지 1500oC로 가열시킬 수 있으며 보다 바람직하게는 900 내지 1100oC에서 어닐링 시킨다.
상기 스퍼터링시킨 루테늄 층을 형성하는 단계에서 상부 루테늄 층은 상부 전극으로 이용되기 때문에 이를 위해 DC 마그네트론 스퍼터링(DC Magnetron Sputtering) 방법으로 루테늄 층을 증착시킨다.
[ 실시예 ]
1. 제조예 1 : MOS 커패시터 제작
도 1 및 도 2를 참조하면, 실리콘 기판 위에 Hf(EtCp)2Cl2을 3 초 동안 공급한 후, 퍼지 가스로 아르곤 가스를 5초 동안 공급하여 증착되지 않은 Hf(EtCp)2Cl2을 제거하였다. 이 후 2 초 동안 산소 플라즈마 가스를 처리하였으며, 다시 아르곤 가스를 5초 동안 공급하여 산소 플라즈마 가스를 제거하였다. 대조군으로 Hf(EtCp)2Cl2 대신 HfCl4를 2초 동안 공급하였고, 나머지 과정은 동일하게 진행하여 하프늄 디옥사이드 박막을 실리콘 기판에 증착시켰다.
이후 1000oC에서 질소 조건 하에서 어닐링을 수행하였고, DC 마그네트론 스퍼터링 방식을 통해 루테늄 층을 상기의 하프늄 디옥사이드 층 위에 증착시켜 MOS 커패시터 전기 소자의 제작을 완성하였다.
2. 실험결과 1 : 증착온도에 따른 하프늄 디옥사이드 층의 증착 속도 확인
상기 제조예 1의 방식에 의해 제조한 MOS 커패시터용 전기 소자에 대한 증착 속도를 Hf(EtCp)2Cl2(실시예 1)와 HfCl4(비교예)를 전구체로 제작한 전기 소자의 제작 과정에서 증착되는 속도를 측정하였다. 도 3을 참조하면, 실시예 1에서의 원자층 증착이 비교예에서의 증착 속도보다 넓은 온도 범위에서 일정한 성장 속도로 증착되는 것을 확인할 수 있다. 또한 다른 실험에서 Hf(EtCp)2Cl2의 낮은 반응성으로 인하여 높은 반응성을 지난 산소 플라즈마 가스를 산화제로 이용하는 경우 저온에서도 박막 층 증착이 가능함을 확인할 수 있었다.
3. 실험결과 2 : 하프늄 전구체의 공급 시간에 따른 하프늄 디옥사이드 층의 증착 속도 및 증착 횟수에 따른 증착 속도 확인
실험예 1 및 비교예에 의한 제조 방법에 의해 제작한 전기 소자에 대하여 각 하프늄 전구체를 공급하였을 때의 공급 시간에 따른 하프늄 디옥사이드 층의 증착 속도를 측정하였다. 증착 과정에서 완전히 반응하지 못하고 남은 전구체의 염소 원자들이 박막 내에 불순물로 작용하는 것을 방지하기 위하여, 반응에 충분한 에너지를 제공할 수 있는 최적의 온도 조건을 180oC에서 원자층 증착법을 수행하였으며, 이에 대한 증착 성장에 대한 특성 및 박막의 특성을 평가하여 진행하였다.
도 4 및 도 5를 참조하면, 실험예 1의 경우 실리콘 층에 공급하는 시간이 3초까지는 선형적으로 증착 속도가 증가하였으나 그 이후로는 증착속도가 일정하게 유지되었으며, 증착 속도는 회당 약 0.6 Å이었다. 비교예의 경우 실리콘 층에 공급하는 시간이 2초까지 선형적으로 증착 속도가 증가하였고, 그 이후에는 증착속도가 일정하게 유지되었으며, 증착 속도는 회당 약 1.5 Å이었다. 이를 통해 본 발명인 실험예 1의 조건에서 증착에 따른 박막의 두께가 더 얇게 증착시킬 수 있는 것으로 확인되어 더 효과적인 증착이 가능함을 확인할 수 있었다. 또한 사이클 횟수에 따라 증착되는 비율이 선형으로 나타나는 것으로 사이클 횟수에 정비례하여 증착되는 것을 확인할 수 있었다.
4. 실험결과 3: MOS 커패시터용 전기 소자의 SIMS 분석을 통한 염소 원자 오염도 측정
실시예 1 및 비교예 조건으로 제작한 MOS 커패시터용 전기 소자에 대한 이차 이온 질량 분석법 분석을 수행하였으며, 그 결과를 도 6 및 도 7에 나타내었다. 도 6 및 도 7을 참조하면, 하프늄 디옥사이드 박막에서 산소 함량은 실시예 1과 비교예에서 유사한 수준으로 나타나는 것을 확인하였다. 반면에, 염소 함량의 경우에는 실시예 1 조건에서의 염소 함량이 비교예 조건보다 낮게 측정된 것을 확인할 수 있었으며, 스퍼트링 시간이 5초까지는 약 40% 정도 낮게 나타나는 것을 확인할 수 있었다. 이를 통해 하프늄 전구체로 Hf(EtCp)2Cl2가 매우 효율적이라는 결과를 도출해 낼 수 있었다.
5. 실험결과 4: MOS 커패시터의 정전용량-전압(Capacitive-voltage, C-V) 및 전류-전압(Current-Voltage, I-V) 특성의 측정
실험예 1과 비교에의 MOS 커패시터 전기소자의 정전용량-전압 및 전류-전압 수치를 측정하였고 이를 도 8 및 도 9에 나타내었다. 도 8 및 도 9를 참조하면, 인가 전압에 대하여 실시예 1의 전구체를 이용한 하프늄 디옥사이드 박막이 비교예의 전구체를 이용한 경우보다 낮은 산화막 트랩 전하(Trapped oxide charge)를 나타내며, 낮은 경계 상태 밀도(interface state density)가 나타나는 것을 확인할 수 있었고, 이는 SIMS 분석결과와 일치하는 것이다. 특히 전류-전압 분석에서 실시예 1의 전구체 조건이 비교예의 전구체를 이용하는 경우보다 약 1/100의 낮은 누설 전류 밀도가 나타남을 확인할 수 있었다. 실시예 1 및 비교예에 대한 유전상수(dielectric constant), 경계 상태 밀도(interface state density), 산화막 트랩 전하(Trapped oxide charge), 누설 전류 밀도 수치를 하기 표 1에 기재하였다.
하프늄 전구체 유전 상수 경계 상태 밀도
Dit(cm- 2eV-1)
산화막 트랩 전하 누설 전류 밀도
비교예
(HfCl4)
19.8 1.22 ×1012 -2.70 ×1011 2.7 ×10-6
실시예 1
(Hf(EtCp)2Cl2)
19.7 1.18 ×1012 -1.82 ×1011 2.8 ×10-9
상기의 실험 결과에 의할 때 염소 함량이 낮은 하프늄 전구체를 이용하여 하프늄 디옥사이드 박막을 제조하는 경우 향상된 수치로 나타나 커패시터 전기 소자로서의 전기적 특성이 향상됨을 확인할 수 있었다.
또한, 이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.

Claims (10)

  1. 실리콘(Si) 기판;
    상기 실리콘(Si) 기판에 결합되어 있는 염소(Cl) 함량이 낮은 하프늄 전구체를 이용하여 증착시킨 하프늄 디옥사이드(HfO2)층; 및
    상기 하프늄 디옥사이드(HfO2)층에 결합되어 있는 스퍼터링(Sputtering)된 루테늄(Ru)층을 포함하는 MOS 커패시터용 전기소자.
  2. 제 1항에 있어서, 상기 염소(Cl) 함량이 낮은 하프늄 전구체는 Hf(EtCp)2Cl2인 것을 특징으로 하는 MOS 커패시터용 전기소자.
  3. (a) 실리콘(Si) 층을 형성하는 단계;
    (b) 상기 실리콘 층 위에 염소(Cl) 함량이 낮은 하프늄 전구체를 주입하여 하프늄 디옥사이드층을 증착시키는 단계;
    (c) 상기 하프늄 디옥사이드층을 증착시킨 후 기판을 어닐링 시키는 단계; 및
    (d) 상기 하프늄 디옥사이드층 위에 스퍼터링시킨 루테늄 층을 형성하는 단계를 포함하는 MOS 커패시터용 전기소자의 제조 방법.
  4. 제 3항에 있어서, 상기 실리콘 층 위에 하프늄 디옥사이드 층을 증착시키는 단계는
    (b1) 염소(Cl) 함량이 낮은 하프늄 전구체를 주입시켜 실리콘 층에 흡착시키는 단계;
    (b2) 퍼지 가스를 주입하는 단계;
    (b3) 산소 플라즈마 가스를 주입하는 단계; 및
    (b4) 퍼지 가스를 주입하는 단계를 포함하는 MOS 커패시터용 전기소자의 제조 방법.
  5. 제 3항에 있어서, 상기 염소(Cl) 함량이 낮은 하프늄 전구체는 Hf(EtCp)2Cl2인 것을 특징으로 하는 MOS 커패시터용 전기소자의 제조 방법.
  6. 제 3항에 있어서, 상기 퍼지 가스는 질소(N2), 아르곤(Ar) 및 네온(Ne) 중에서 선택되는 적어도 하나 이상의 가스 인 것을 특징으로 하는 MOS 커패시터용 전기소자의 제조 방법.
  7. 제 3항에 있어서, 상기 염소(Cl) 함량이 낮은 하프늄 전구체는 1초 내지 5초 동안 공급되는 것을 특징으로 하는 MOS 커패시터용 전기소자의 제조 방법.
  8. 제 3항에 있어서, 상기 단계 (b2)에서 퍼지 가스는 1초 내지 10초, 단계 (b4) 단계에서 퍼지 가스는 1초 내지 10초 동안 공급하는 것을 특징으로 하는 MOS 커패시터용 전기소자의 제조 방법.
  9. 제 3항에 있어서, 상기 어닐링 단계는 질소 조건에서 800 내지 1500oC로 가열시키는 것을 특징으로 하는 MOS 커패시터용 전기소자의 제조 방법.
  10. 제 3항에 있어서, 상기 스퍼터링은 DC 마크네트론 스퍼터링(DC Magnetron Sputtering)인 것을 특징으로 하는 MOS 커패시터용 전기소자의 제조 방법
KR1020150119039A 2015-08-24 2015-08-24 개선된 mos 커패시터용 전기소자 및 이의 제조 방법 KR101752059B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150119039A KR101752059B1 (ko) 2015-08-24 2015-08-24 개선된 mos 커패시터용 전기소자 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150119039A KR101752059B1 (ko) 2015-08-24 2015-08-24 개선된 mos 커패시터용 전기소자 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20170023627A true KR20170023627A (ko) 2017-03-06
KR101752059B1 KR101752059B1 (ko) 2017-06-30

Family

ID=58398868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150119039A KR101752059B1 (ko) 2015-08-24 2015-08-24 개선된 mos 커패시터용 전기소자 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101752059B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117727695A (zh) * 2024-02-07 2024-03-19 中国科学院长春光学精密机械与物理研究所 一种降低漏电的cmos器件及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040168627A1 (en) * 2003-02-27 2004-09-02 Sharp Laboratories Of America, Inc. Atomic layer deposition of oxide film

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117727695A (zh) * 2024-02-07 2024-03-19 中国科学院长春光学精密机械与物理研究所 一种降低漏电的cmos器件及其制备方法
CN117727695B (zh) * 2024-02-07 2024-05-07 中国科学院长春光学精密机械与物理研究所 一种降低漏电的cmos器件及其制备方法

Also Published As

Publication number Publication date
KR101752059B1 (ko) 2017-06-30

Similar Documents

Publication Publication Date Title
KR100555543B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
KR100591508B1 (ko) 산화물 박막의 원자층 증착
US7153786B2 (en) Method of fabricating lanthanum oxide layer and method of fabricating MOSFET and capacitor using the same
KR100716654B1 (ko) 정방정계 구조의 지르코늄산화막 형성 방법 및 그를 구비한캐패시터의 제조 방법
KR100670747B1 (ko) 반도체소자의 캐패시터 제조 방법
KR100546324B1 (ko) Ald에 의한 금속 산화물 박막 형성 방법, 란탄 산화막 형성 방법 및 반도체 소자의 고유전막 형성 방법
US7459372B2 (en) Methods of manufacturing a thin film including hafnium titanium oxide and methods of manufacturing a semiconductor device including the same
KR100640654B1 (ko) ZrO2 박막 형성 방법 및 이를 포함하는 반도체 메모리소자의 커패시터 제조 방법
KR20040077565A (ko) 나노층 박막의 원자층 증착
KR20050072087A (ko) 고유전율 금속 산화물의 원자층 증착
KR20060113249A (ko) 나노컴포지트 유전막을 갖는 캐패시터 및 그의 제조 방법
US6855594B1 (en) Methods of forming capacitors
US20030138611A1 (en) Multilayer structure used especially as a material of high relative permittivity
KR100716642B1 (ko) 캐패시터의 유전막 및 그의 제조방법
KR101752059B1 (ko) 개선된 mos 커패시터용 전기소자 및 이의 제조 방법
US20120289063A1 (en) Methods For Manufacturing High Dielectric Constant Films
US20100164064A1 (en) Capacitor and Method for Manufacturing the Same
US20070264770A1 (en) Capacitor forming method
US8633114B2 (en) Methods for manufacturing high dielectric constant films
KR100996884B1 (ko) Ecr-ald법으로 제조된 산화막이 구비된 반도체 소자,이의 제조방법, 및 이의 용도
KR100706803B1 (ko) 반도체 소자 및 그의 형성 방법
KR100780650B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR20120040599A (ko) 금속 박막 형성 방법
Song et al. Improvement of the electrical and interfacial propertie of TiN/ZrO2 by a modulated atomic layer deposition process with controlled O3 dosing
KR101152390B1 (ko) 캐패시터의 유전막 및 그 제조 방법과 이를 이용한 반도체소자의 캐패시터 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant