CN117727695B - 一种降低漏电的cmos器件及其制备方法 - Google Patents

一种降低漏电的cmos器件及其制备方法 Download PDF

Info

Publication number
CN117727695B
CN117727695B CN202410171444.5A CN202410171444A CN117727695B CN 117727695 B CN117727695 B CN 117727695B CN 202410171444 A CN202410171444 A CN 202410171444A CN 117727695 B CN117727695 B CN 117727695B
Authority
CN
China
Prior art keywords
indium
zirconium
atomic layer
cmos device
hafnium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202410171444.5A
Other languages
English (en)
Other versions
CN117727695A (zh
Inventor
余毅
李彦庆
叶武阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changchun Institute of Optics Fine Mechanics and Physics of CAS
Original Assignee
Changchun Institute of Optics Fine Mechanics and Physics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changchun Institute of Optics Fine Mechanics and Physics of CAS filed Critical Changchun Institute of Optics Fine Mechanics and Physics of CAS
Priority to CN202410171444.5A priority Critical patent/CN117727695B/zh
Publication of CN117727695A publication Critical patent/CN117727695A/zh
Application granted granted Critical
Publication of CN117727695B publication Critical patent/CN117727695B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

本发明涉及CMOS器件及其制备技术领域,具体提供一种降低漏电的CMOS器件及其制备方法,所述CMOS器件包括半导体衬底,所述半导体衬底上直接设置有缓冲层,所述缓冲层上直接设置有介质层,所述缓冲层是以原子层沉积方法制备得到的铟铌氧化物薄膜,并通过纳米多硫化钙的低温固溶掺杂进一步提高电性均匀度,所述介质层为高k介质层;本发明通过在介质层与半导体衬底之间引入缓冲层,阻碍击穿相的形成发展,提升击穿场强,降低漏电流。

Description

一种降低漏电的CMOS器件及其制备方法
技术领域
本发明涉及CMOS器件及其制备技术领域,具体涉及一种降低漏电的CMOS器件及其制备方法。
背景技术
图像传感器是构成数字摄像头的重要组成部分,是一种将光学图像转换成信号的设备,它被广泛地应用在数码相机、移动终端、便携式电子装置和其他电子光学设备中。图像传感器可分为CCD(Charge Coupled Device,电荷耦合元件)和CMOS(ComplementaryMetal Semiconductor,互补型金属氧化物半导体元件)图像传感器两大类。由于CMOS图像传感器是采用传统的CMOS电路工艺制作,因此可将图像传感器以及其所需要的外围电路加以整合,从而使得CMOS图像传感器具有更广的应用前景。
CMOS图像传感器中一直存在着亮点(white pixel)的问题,现有技术中主要通过高介电常数介质层来改善这一问题。氧化铪(HfO2)是一种简单的二元金属氧化物,具有宽带隙、高介电常数、高折射率、高透射、高抗激光损伤和高熔点等特点,在光电器件领域有着广阔的应用前景,已被工业界视为标准的栅极介电材料并广泛用于先进的金属-氧化物-半导体场效应晶体管内。但HfO2在饱和电场下易发生硬击穿失效,具有高的漏电流密度,导致其耐久性差,因而成为限制其商业化应用的主要技术瓶颈。
发明内容
针对上述问题,本发明提供一种降低漏电的CMOS器件及其制备方法。
本发明的目的采用以下技术方案来实现:
一种降低漏电的CMOS器件的制备方法,所述CMOS器件包括半导体衬底,所述半导体衬底上直接设置有缓冲层,所述缓冲层上直接设置有介质层,所述制备方法包括以下步骤:
S1、沉积
通过原子层沉积的方法在所述半导体衬底上沉积铟铌氧化物层,其制备方法是,向原子层沉积系统反应腔体内依次通入铟和铌的金属源前驱体、去离子水以及氧等离子体,每次通入后以高纯氮气清洗,冲掉反应副产物以及残留物;重复上述步骤,完成所述铟铌氧化物层的沉积;
S2、热处理
在所述铟铌氧化物层表面铺设硼酸与氯化锂的混合纳米粉末,经热处理后冷却至室温,再洗去多余原料;其中,所述硼酸与所述氯化锂的质量比例为(2-2.4):1;所述热处理的温度在500-520℃,保温热处理时间在0.5-1h;
S3、掺杂
在步骤S2制得的所述铟铌氧化物层表面铺设纳米多硫化钙,再以4A型分子筛覆盖,在氩气气氛下升温至400-460℃并保温0.5-1h,冷却至室温后洗去多余原料;
S4、介质层制备
在步骤S3制得的衬底表面沉积所述介质层。
在一些优选的实施方式中,所述铟和铌的金属源前驱体中铟和铌的摩尔比例为1:1,所述铟的金属源前驱体为三乙基铟、二甲基乙基铟或二乙基甲基铟;所述铌的金属源前驱体为五乙氧基铌。
在一些优选的实施方式中,所述原子层沉积系统反应腔体的沉积温度为200-300℃,压力为0.5-5mbar。
在一些优选的实施方式中,所述金属源前驱体的脉冲时间为0.1-0.2s,所述去离子水的脉冲时间为0.1-0.2s,所述高纯氮气的净化时间为2-6s。
在一些优选的实施方式中,所述介质层为铪和锆的氧化物薄膜。
在一些优选的实施方式中,所述氧化物薄膜通过原子层沉积、化学气相沉积或物理气相沉积制得。
在一些优选的实施方式中,所述氧化物薄膜的制备方法包括以下步骤:
先设置原子层沉积系统沉积参数;然后向原子层沉积系统的反应腔体内依次通入铪和锆的金属源前驱体、去离子水以及过氧化氢与氩气的混合气,每次通入后以高纯氮气清洗,冲掉反应副产物以及残留物;重复上述步骤,制得所述氧化物薄膜。
在一些优选的实施方式中,所述铪的金属源前驱体为四(乙基甲基氨基)铪、四(二乙基氨基)铪或四叔丁醇铪,所述锆的金属源前驱体为四(乙基甲基氨基)锆、四(二甲基氨基)锆或四(二乙基氨基)锆。
在一些优选的实施方式中,所述原子层沉积系统反应腔体的沉积温度为280℃,压力为1mbar,所述铪和锆的金属源前驱体中铪和锆的摩尔比例为4.5:1,所述金属源前驱体的脉冲时间为0.1s,所述去离子水的脉冲时间为0.1-0.2s,所述混合气的脉冲时间为0.2s,所述高纯氮气的净化时间为2-6s。
本发明的另一目的在于提供一种降低漏电的CMOS器件,所述CMOS器件由前述的制备方法制备得到。
本发明的有益效果为:
针对CMOS器件漏电流密度高的问题,不同于现有技术通过设置多层界面不连续的高k介质层提高耦合效应以固定游离电荷进而达到降低漏电流的方法,本发明通过在介质层与半导体衬底之间引入缓冲层,基于原子层均匀沉积的二维多元铟铌氧化物的局域反向电场,有效抑制二次碰撞电子的产生,阻碍击穿相的形成发展,进而提升击穿场强,同时通过纳米多硫化钙的在低温下的固溶掺杂,降低缓冲层薄膜的电性能不均匀性,进一步降低漏电流,更进一步的,本发明还以锆氧化物掺杂氧化铪作为介质层,通过优化介质层薄膜的生长过程,形成多层异质结界面阻止电子树的发展,同时以过氧化氢进一步氧化以减少氧化物薄膜材料的内部缺陷,增强其介电性能,进一步降低器件漏电流。
具体实施方式
结合以下实施例对本发明作进一步描述。
实施例1
一种降低漏电的CMOS器件,所述CMOS器件包括半导体衬底,所述半导体衬底上直接设置有缓冲层,所述缓冲层上直接设置有介质层,其制备方法包括以下步骤:
S1、沉积
向原子层沉积系统的反应腔体内通入三乙基铟和五乙氧基铌(n/n=1:1)的前驱体脉冲,前驱体温度120℃,脉冲时间0.2s,以高纯氮气清洗冲掉反应副产物以及残留物,氮气流量100sccm,清洗时间2-3s;向原子层沉积系统的反应腔体内通入去离子水脉冲,脉冲时间0.2s,以高纯氮气清洗,氮气流量100sccm,清洗时间2-3s;向原子层沉积系统的反应腔体内通入氧等离子体脉冲,氧等离子体流量60sccm,脉冲时间0.2s,以高纯氮气清洗,氮气流量100sccm,清洗时间2-3s;重复上述步骤,完成所述铟铌氧化物层的沉积;
其中,所述原子层沉积系统的反应腔的温度在220℃,压力1mbar;所述铟铌氧化物层的厚度为18埃;
S2、热处理
在所述铟铌氧化物层表面铺设硼酸与氯化锂的混合纳米粉末,经热处理后冷却至室温,再洗去多余原料;其中,所述硼酸与所述氯化锂的质量比例为2.2:1;所述热处理的温度在500℃,保温热处理时间在0.5h;
S3、掺杂
在步骤S2制得的所述铟铌氧化物层表面铺设纳米多硫化钙,其上再以4A型分子筛覆盖,在氩气气氛下升温至440℃并保温0.5h,冷却至室温后洗去多余原料;
S4、介质层制备
所述介质层为铪和锆的氧化物薄膜,其制备方法是,向原子层沉积系统的反应腔体内通入四(乙基甲基氨基)铪和四(乙基甲基氨基)锆(n/n=4.5:1)的前驱体脉冲,前驱体温度140℃,脉冲时间0.1s,以高纯氮气清洗冲掉反应副产物以及残留物,氮气流量100sccm,清洗时间2-3s;向原子层沉积系统的反应腔体内通入去离子水脉冲,脉冲时间0.2s,以高纯氮气清洗,氮气流量100sccm,清洗时间2-3s;向原子层沉积系统的反应腔体内通入过氧化氢与氩气的混合气(V/V=1:1)脉冲,混合气流量60sccm,脉冲时间0.2s,以高纯氮气清洗,氮气流量100sccm,清洗时间2-3s;重复上述步骤,完成所述铪和锆的氧化物薄膜的沉积;
其中,所述原子层沉积系统的反应腔的温度在280℃,压力1mbar;所述铪和锆的氧化物介质层的厚度为15埃。
实施例2
一种降低漏电的CMOS器件,所述CMOS器件包括半导体衬底,所述半导体衬底上直接设置有缓冲层,所述缓冲层上直接设置有介质层,其制备方法包括以下步骤:
S1、沉积
向原子层沉积系统的反应腔体内通入三乙基铟和五乙氧基铌(n/n=1:1)的前驱体脉冲,前驱体温度120℃,脉冲时间0.2s,以高纯氮气清洗冲掉反应副产物以及残留物,氮气流量100sccm,清洗时间2-3s;向原子层沉积系统的反应腔体内通入去离子水脉冲,脉冲时间0.2s,以高纯氮气清洗,氮气流量100sccm,清洗时间2-3s;向原子层沉积系统的反应腔体内通入氧等离子体脉冲,氧等离子体流量60sccm,脉冲时间0.2s,以高纯氮气清洗,氮气流量100sccm,清洗时间2-3s;重复上述步骤,完成所述铟铌氧化物层的沉积;
其中,所述原子层沉积系统的反应腔的温度在220℃,压力1mbar;所述铟铌氧化物层的厚度为18埃;
S2、热处理
在所述铟铌氧化物层表面铺设硼酸与氯化锂的混合纳米粉末,经热处理后冷却至室温,再洗去多余原料;其中,所述硼酸与所述氯化锂的质量比例为2.2:1;所述热处理的温度在500℃,保温热处理时间在0.5h;
S3、介质层制备
所述介质层为铪和锆的氧化物薄膜,其制备方法是,向原子层沉积系统的反应腔体内通入四(乙基甲基氨基)铪和四(乙基甲基氨基)锆(n/n=4.5:1)的前驱体脉冲,前驱体温度140℃,脉冲时间0.1s,以高纯氮气清洗冲掉反应副产物以及残留物,氮气流量100sccm,清洗时间2-3s;向原子层沉积系统的反应腔体内通入去离子水脉冲,脉冲时间0.2s,以高纯氮气清洗,氮气流量100sccm,清洗时间2-3s;向原子层沉积系统的反应腔体内通入过氧化氢与氩气的混合气(V/V=1:1)脉冲,混合气流量60sccm,脉冲时间0.2s,以高纯氮气清洗,氮气流量100sccm,清洗时间2-3s;重复上述步骤,完成所述铪和锆的氧化物薄膜的沉积;
其中,所述原子层沉积系统的反应腔的温度在280℃,压力1mbar;所述铪和锆的氧化物介质层的厚度为15埃。
实施例3
一种降低漏电的CMOS器件,所述CMOS器件包括半导体衬底,所述半导体衬底上直接设置有介质层,所述介质层为铪和锆的氧化物薄膜,其制备方法是,向原子层沉积系统的反应腔体内通入四(乙基甲基氨基)铪和四(乙基甲基氨基)锆(n/n=4.5:1)的前驱体脉冲,前驱体温度140℃,脉冲时间0.1s,以高纯氮气清洗冲掉反应副产物以及残留物,氮气流量100sccm,清洗时间2-3s;向原子层沉积系统的反应腔体内通入去离子水脉冲,脉冲时间0.2s,以高纯氮气清洗,氮气流量100sccm,清洗时间2-3s;向原子层沉积系统的反应腔体内通入过氧化氢与氩气的混合气(V/V=1:1)脉冲,混合气流量60sccm,脉冲时间0.2s,以高纯氮气清洗,氮气流量100sccm,清洗时间2-3s;重复上述步骤,完成所述铪和锆的氧化物薄膜的沉积;
其中,所述原子层沉积系统的反应腔的温度在280℃,压力1mbar;所述铪和锆的氧化物介质层的厚度为15埃。
实验例
对实施例1-3在半导体衬底上所沉积制备得到的薄膜的电性能进行测定,测定结果如表1所示。
表1实施例1-3所沉积制备得到的薄膜的电性能
最后应当说明的是,以上实施例仅用以说明本发明的技术方案,而非对本发明保护范围的限制,尽管参照较佳实施例对本发明作了详细地说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的实质和范围。

Claims (10)

1.一种降低漏电的CMOS器件的制备方法,其特征在于,所述CMOS器件包括半导体衬底,所述半导体衬底上直接设置有缓冲层,所述缓冲层上直接设置有介质层,所述制备方法包括以下步骤:
S1:沉积
通过原子层沉积的方法在所述半导体衬底上沉积铟铌氧化物层,其制备方法是,向原子层沉积系统反应腔体内通入铟和铌的金属源前驱体,前驱体温度120℃,以高纯氮气清洗冲掉反应副产物以及残留物,氮气流量100sccm,向原子层沉积系统的反应腔体内通入去离子水脉冲,以高纯氮气清洗,氮气流量100sccm,向原子层沉积系统的反应腔体内通入氧等离子体脉冲,氧等离子体流量 60sccm,以高纯氮气清洗,氮气流量100sccm;重复上述步骤,完成所述铟铌氧化物层的沉积;
S2:热处理
在所述铟铌氧化物层表面铺设硼酸与氯化锂的混合纳米粉末,经热处理后冷却至室温,再洗去多余原料;其中,所述硼酸与所述氯化锂的质量比例为(2-2.4):1;所述热处理的温度在500-520℃,保温热处理时间在0.5-1h;
S3:掺杂
在步骤S2制得的所述铟铌氧化物层表面铺设纳米多硫化钙,再以4A型分子筛覆盖,在氩气气氛下升温至400-460℃并保温0.5-1h,冷却至室温后洗去多余原料;
S4:介质层制备
在步骤S3制得的衬底表面沉积所述介质层。
2.根据权利要求1所述的一种降低漏电的CMOS器件的制备方法,其特征在于,所述铟和铌的金属源前驱体中铟和铌的摩尔比例为1:1,所述铟的金属源前驱体为三乙基铟、二甲基乙基铟或二乙基甲基铟;所述铌的金属源前驱体为五乙氧基铌。
3.根据权利要求1所述的一种降低漏电的CMOS器件的制备方法,其特征在于,沉积铟铌氧化物层时,所述原子层沉积系统反应腔体的沉积温度为200-300℃,压力为0.5-5mbar。
4.根据权利要求1所述的一种降低漏电的CMOS器件的制备方法,其特征在于,所述金属源前驱体的脉冲时间为0.1-0.2s,所述去离子水的脉冲时间为0.1-0.2s,所述高纯氮气的净化时间为2-6s。
5.根据权利要求1所述的一种降低漏电的CMOS器件的制备方法,其特征在于,所述介质层为锆氧化物掺杂氧化铪。
6.根据权利要求5所述的一种降低漏电的CMOS器件的制备方法,其特征在于,所述锆氧化物掺杂氧化铪通过原子层沉积、化学气相沉积或物理气相沉积制得。
7.根据权利要求5所述的一种降低漏电的CMOS器件的制备方法,其特征在于,所述锆氧化物掺杂氧化铪的制备方法包括以下步骤:
先设置原子层沉积系统沉积参数;然后向原子层沉积系统反应腔体内通入铪和锆的金属源前驱体,前驱体温度140℃,以高纯氮气清洗冲掉反应副产物以及残留物,氮气流量100sccm,向原子层沉积系统的反应腔体内通入去离子水脉冲,以高纯氮气清洗,氮气流量100sccm,向原子层沉积系统的反应腔体内通入过氧化氢与氩等混合气脉冲,混合气流量60sccm,以高纯氮气清洗,氮气流量100sccm;重复上述步骤,制得所述锆氧化物掺杂氧化铪。
8.根据权利要求7所述的一种降低漏电的CMOS器件的制备方法,其特征在于,所述铪的金属源前驱体为四(乙基甲基氨基)铪、四(二乙基氨基)铪或四叔丁醇铪,所述锆的金属源前驱体为四(乙基甲基氨基)锆、四(二甲基氨基)锆或四(二乙基氨基)锆。
9.根据权利要求7所述的一种降低漏电的CMOS器件的制备方法,其特征在于,采用原子层沉积系统沉积所述锆氧化物掺杂氧化铪时,所述原子层沉积系统反应腔体的沉积温度为280℃,压力为1mbar,所述铪和锆的金属源前驱体中铪和锆的摩尔比例为4.5:1,所述金属源前驱体的脉冲时间为0.1s,所述去离子水的脉冲时间为0.1-0.2s,所述混合气的脉冲时间为0.2s,所述高纯氮气的净化时间为2-6s。
10.一种降低漏电的CMOS器件,其特征在于,由权利要求1-9任一项所述的制备方法制备得到。
CN202410171444.5A 2024-02-07 2024-02-07 一种降低漏电的cmos器件及其制备方法 Active CN117727695B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410171444.5A CN117727695B (zh) 2024-02-07 2024-02-07 一种降低漏电的cmos器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410171444.5A CN117727695B (zh) 2024-02-07 2024-02-07 一种降低漏电的cmos器件及其制备方法

Publications (2)

Publication Number Publication Date
CN117727695A CN117727695A (zh) 2024-03-19
CN117727695B true CN117727695B (zh) 2024-05-07

Family

ID=90207275

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410171444.5A Active CN117727695B (zh) 2024-02-07 2024-02-07 一种降低漏电的cmos器件及其制备方法

Country Status (1)

Country Link
CN (1) CN117727695B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1833768A2 (fr) * 2004-12-21 2007-09-19 Glaverbel Feuille de verre portant un empilage multi-couches
KR20080038713A (ko) * 2006-10-31 2008-05-07 삼성전자주식회사 원자층 증착을 이용하는 커패시터 제조 방법
WO2009120169A1 (en) * 2008-03-27 2009-10-01 State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University Solution processed thin films and laminates, devices comprising such thin films and laminates, and method for the use and manufacture
US8039739B1 (en) * 2006-05-05 2011-10-18 Nanosolar, Inc. Individually encapsulated solar cells and solar cell strings
WO2012121677A1 (en) * 2011-03-09 2012-09-13 Nanyang Technological University Method for depositing gradient films on a substrate surface by atomic layer deposition
WO2015096304A1 (zh) * 2013-12-24 2015-07-02 中国科学院微电子研究所 在半导体衬底表面制备锌掺杂超浅结的方法
CN106206213A (zh) * 2016-07-18 2016-12-07 中国科学院西安光学精密机械研究所 一种采用mems工艺制备有机微通道板的方法
KR20170023627A (ko) * 2015-08-24 2017-03-06 인천대학교 산학협력단 개선된 mos 커패시터용 전기소자 및 이의 제조 방법
CN116845108A (zh) * 2023-02-14 2023-10-03 中国科学院微电子研究所 一种半导体器件及其制备方法
CN117476773A (zh) * 2023-12-28 2024-01-30 深圳天狼芯半导体有限公司 一种具有低漏电的ldmos及制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7220665B2 (en) * 2003-08-05 2007-05-22 Micron Technology, Inc. H2 plasma treatment
US20060079075A1 (en) * 2004-08-12 2006-04-13 Lee Chang-Won Gate structures with silicide sidewall barriers and methods of manufacturing the same
US7413982B2 (en) * 2006-03-29 2008-08-19 Eastman Kodak Company Process for atomic layer deposition
US20070295389A1 (en) * 2006-05-05 2007-12-27 Nanosolar, Inc. Individually encapsulated solar cells and solar cell strings having a hybrid organic/inorganic protective layer

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1833768A2 (fr) * 2004-12-21 2007-09-19 Glaverbel Feuille de verre portant un empilage multi-couches
US8039739B1 (en) * 2006-05-05 2011-10-18 Nanosolar, Inc. Individually encapsulated solar cells and solar cell strings
KR20080038713A (ko) * 2006-10-31 2008-05-07 삼성전자주식회사 원자층 증착을 이용하는 커패시터 제조 방법
WO2009120169A1 (en) * 2008-03-27 2009-10-01 State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University Solution processed thin films and laminates, devices comprising such thin films and laminates, and method for the use and manufacture
WO2012121677A1 (en) * 2011-03-09 2012-09-13 Nanyang Technological University Method for depositing gradient films on a substrate surface by atomic layer deposition
WO2015096304A1 (zh) * 2013-12-24 2015-07-02 中国科学院微电子研究所 在半导体衬底表面制备锌掺杂超浅结的方法
KR20170023627A (ko) * 2015-08-24 2017-03-06 인천대학교 산학협력단 개선된 mos 커패시터용 전기소자 및 이의 제조 방법
CN106206213A (zh) * 2016-07-18 2016-12-07 中国科学院西安光学精密机械研究所 一种采用mems工艺制备有机微通道板的方法
CN116845108A (zh) * 2023-02-14 2023-10-03 中国科学院微电子研究所 一种半导体器件及其制备方法
CN117476773A (zh) * 2023-12-28 2024-01-30 深圳天狼芯半导体有限公司 一种具有低漏电的ldmos及制备方法

Also Published As

Publication number Publication date
CN117727695A (zh) 2024-03-19

Similar Documents

Publication Publication Date Title
US7727910B2 (en) Zirconium-doped zinc oxide structures and methods
US7498230B2 (en) Magnesium-doped zinc oxide structures and methods
US8399365B2 (en) Methods of forming titanium silicon oxide
US7601649B2 (en) Zirconium-doped tantalum oxide films
US20120261803A1 (en) High-k gate dielectric material and method for preparing the same
CN100411116C (zh) 电介质膜的形成方法
KR20050072087A (ko) 고유전율 금속 산화물의 원자층 증착
JP2009506207A (ja) バナジウム酸化物薄膜の製造方法
He et al. The structural and interfacial properties of HfO2/Si by the plasma oxidation of sputtered metallic Hf thin films
Martínez-Puente et al. ALD and PEALD deposition of HfO2 and its effects on the nature of oxygen vacancies
KR20180091545A (ko) 버퍼층을 포함하는 금속 산화물막 증착 방법
CN1282255C (zh) 半导体器件及其制造方法
CN110616413A (zh) 一种基于原子层沉积工艺的大面积二硫化铪薄膜制备方法
CN117727695B (zh) 一种降低漏电的cmos器件及其制备方法
KR101973549B1 (ko) 루테늄 박막 형성 방법
KR101884555B1 (ko) 플라즈마 강화 원자층 증착을 이용한 금속 산화물막 증착 방법
CN109950322B (zh) 一种顶栅型薄膜晶体管及其制作方法
CN111430228A (zh) 一种超高介电常数介质薄膜的制备方法
CN113178477B (zh) 一种HfO2基铁电薄膜及其沉积方法
CN115295407A (zh) 一种SiC功率器件的栅氧结构制备方法和栅氧结构
KR20010088207A (ko) 탄탈륨산화막-티타늄산화막 복합유전막 형성방법
KR20090109720A (ko) Ecr-ald법으로 제조된 산화막이 구비된 반도체 소자,이의 제조방법, 및 이의 용도
KR20230060475A (ko) 루타일 결정구조를 갖는 이산화 티타늄 박막의 제조 방법
TWI841680B (zh) 於反應腔室中藉由循環沉積製程於基板上沉積鉿鑭氧化物膜之方法
KR20020034710A (ko) 하프늄 산화막과 전도층의 반응을 억제할 수 있는 반도체장치 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant