KR20230060475A - 루타일 결정구조를 갖는 이산화 티타늄 박막의 제조 방법 - Google Patents

루타일 결정구조를 갖는 이산화 티타늄 박막의 제조 방법 Download PDF

Info

Publication number
KR20230060475A
KR20230060475A KR1020220139052A KR20220139052A KR20230060475A KR 20230060475 A KR20230060475 A KR 20230060475A KR 1020220139052 A KR1020220139052 A KR 1020220139052A KR 20220139052 A KR20220139052 A KR 20220139052A KR 20230060475 A KR20230060475 A KR 20230060475A
Authority
KR
South Korea
Prior art keywords
thin film
titanium dioxide
dioxide thin
substrate
precursor
Prior art date
Application number
KR1020220139052A
Other languages
English (en)
Inventor
전형탁
김병욱
박현우
정찬원
최연식
강태성
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Publication of KR20230060475A publication Critical patent/KR20230060475A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Abstract

루타일 결정구조를 갖는 이산화 티타늄 박막의 제조 방법이 제공된다. 상기 이산화 티타늄 박막의 제조 방법은, 기판을 준비하는 단계, 상기 기판 상에, 제1 전구체 및 제1 반응물질을 제공하여 상기 제1 전구체와 상기 제1 반응물질이 반응되어 형성된 시드층을 형성하는 단계, 상기 시드층 상에, 티타늄을 포함하는 제2 전구체 및 제2 반응물질을 제공하여 상기 제2 전구체와 상기 제2 반응물질이 반응되어 형성된 이산화 티타늄 박막을 형성하는 단계, 및 상기 이산화 티타늄 박막을 열처리하는 단계를 포함할 수 있다.

Description

루타일 결정구조를 갖는 이산화 티타늄 박막의 제조 방법 {Manufacturing method of titanium dioxide thin film having rutile crystal structure}
본 발명은 루타일 결정구조를 갖는 이산화 티타늄 박막의 제조 방법에 관련된 것이다.
최근 반도체가 나노미터(nanometer) 단위로 고집적화 되고 있어 나노미터 단위의 박막 증착 기술 및 나노미터 단위에서도 충분한 성능을 가지는 절연박막, 금속박막 증착에 대한 연구가 진행되고 있다. 추가로 기존 CVD공정에비해 얇고 균일한 박막을 증착 할 수 있는 ALD 공정이 주목을 받고 있다.
이에 따라 ALD 공정으로 증착 가능한 박막 중 매우 얇게 증착하더라도 우수한 성능을 가지는 여러 박막이 연구되고 있다. 이 중 이산화 티타늄이 가장 각광받고 있다. 이산화 티타늄 박막은 메모리 소자에 적용 가능한 차세대 절연물질로서 활용 가능성이 매우 높다. 또한 가스센서 및 태양전지 등의 광전소자 적용에도 좋은 성능을 보인다고 알려져 연구되고 있다.
언급한 메모리 소자 및 기타 소자에 적용하기 위해 루타일 구조를 가지는 이산화 티타늄 박막 증착이 요구되고 있다. 현재 루타일 구조의 이산화 티타늄 박막을 증착하기 위한 연구사례가 크게 두가지 존재한다.
첫번째로 700℃ 이상의 고온 열처리 공정을 통해 루타일 이산화 티타늄 박막을 얻는 방법이 있고 두번째로 산소 플라즈마를 이용해 증착한 이산화 주석박막을 이용한 루타일 이산화 티타늄 박막을 증착하는 방법이 있다.
하지만, 700℃ 이상의 고온 열처리 공정을 필요로 하는 공정은 500℃ 이하의 공정이 요구되는 메모리 소자 제작 공정에 맞지 않고, 산소 플라즈마를 이용해 증착한 이산화 주석박막을 이용한 루타일 이산화 티타늄 박막 증착 기술은 산소 플라즈마를 사용하기 때문에 고종횡비를 가지는 메모리 소자에 적용하기 어렵다는 단점이 있다.
본 발명이 해결하고자 하는 일 기술적 과제는, 루타일 결정구조를 갖는 이산화 티타늄 박막의 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 다른 기술적 과제는, 400℃ 이하의 저온 열처리 공정을 통해 루타일 결정구조를 갖는 이산화 티타늄 박막의 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 산소 플라즈마의 사용 없이 루타일 결정구조를 갖는 이산화 티타늄 박막의 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 500℃ 이하의 공정이 요구되는 메모리 소자의 제작 공정에 용이하게 적용될 수 있는 루타일 결정구조를 갖는 이산화 티타늄 박막의 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 고종횡비를 가지는 메모리 소자에 용이하게 적용될 수 있는 루타일 결정구조를 갖는 이산화 티타늄 박막의 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 기술적 과제는 상술된 것에 제한되지 않는다.
상술된 기술적 과제들을 해결하기 위해 본 발명은 이산화 티타늄 박막의 제조 방법을 제공한다.
일 실시 예에 따르면, 상기 이산화 티타늄 박막의 제조 방법은, 기판을 준비하는 단계, 상기 기판 상에, 제1 전구체 및 제1 반응물질을 제공하여 상기 제1 전구체와 상기 제1 반응물질이 반응되어 형성된 시드층을 형성하는 단계, 상기 시드층 상에, 티타늄을 포함하는 제2 전구체 및 제2 반응물질을 제공하여 상기 제2 전구체와 상기 제2 반응물질이 반응되어 형성된 이산화 티타늄 박막을 형성하는 단계, 및 상기 이산화 티타늄 박막을 열처리하는 단계를 포함할 수 있다.
일 실시 예에 따르면, 상기 이산화 티타늄 박막은, 루타일(rutile) 구조를 갖는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 이산화 티타늄 박막을 열처리하는 단계는, 대기(air) 분위기 및 400℃ 이하의 온도에서 수행되는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 시드층을 형성하는 단계는, 상기 기판 상에 상기 제1 전구체를 제공하는 단계, 상기 제1 전구체가 제공된 상기 기판을 1차 퍼지(purge)하는 단계, 1차 퍼지된 상기 기판 상에 상기 제1 반응물질을 제공하는 단계, 및 상기 제1 반응물질이 제공된 상기 기판을 2차 퍼치(purge)하는 단계를 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 전구체를 제공하는 단계, 상기 기판을 1차 퍼지하는 단계, 상기 제1 반응물질을 제공하는 단계, 및 상기 기판을 2차 퍼지하는 단계는 제1 유닛 공정으로 정의되고, 상기 제1 유닛 공정은 복수회 반복되는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 이산화 티타늄 박막을 형성하는 단계는, 상기 시드층 상에 상기 제2 전구체를 제공하는 단계, 상기 제2 전구체가 제공된 상기 기판을 1차 퍼지(purge)하는 단계, 1차 퍼지된 상기 기판 상에 상기 제2 반응물질을 제공하는 단계, 및 상기 제2 반응물질이 제공된 상기 기판을 2차 퍼치(purge)하는 단계를 포함할 수 있다.
일 실시 예에 따르면, 상기 제2 전구체를 제공하는 단계, 상기 기판을 1차 퍼지하는 단계, 상기 제2 반응물질을 제공하는 단계, 및 상기 기판을 2차 퍼지하는 단계는 제2 유닛 공정으로 정의되고, 상기 제2 유닛 공정은 복수회 반복되는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 전구체는 TDMASn을 포함하고, 상기 제2 전구체는 MAP-Ti를 포함할 수 있다.
다른 실시 예에 따르면, 상기 이산화 티타늄 박막의 제조 방법은, 기판을 준비하는 단계, 상기 기판 상에, 제1 전구체 및 제1 반응물질을 제공하여 상기 제1 전구체와 상기 제1 반응물질이 반응되어 형성된 시드층을 형성하는 단계, 상기 시드층을 열처리하는 단계, 및 열처리된 상기 시드층 상에 티타늄을 포함하는 제2 전구체 및 제2 반응물질을 제공하여 상기 제2 전구체와 상기 제2 반응물질이 반응되어 형성된 이산화 티타늄 박막을 형성하는 단계를 포함할 수 있다.
다른 실시 예에 따르면, 상기 시드층을 열처리하는 단계는, 대기(air) 분위기 및 400℃ 이하의 온도에서 수행되는 것을 포함할 수 있다.
다른 실시 예에 따르면, 상기 이산화 티타늄 박막의 제조 방법은 상기 이산화 티타늄 박막을 형성하는 단계 이후, 상기 이산화 티타늄 박막을 열처리하는 단계를 더 포함하되, 상기 이산화 티타늄 박막을 열처리하는 단계는, 대기(air) 분위기 및 400℃ 이하의 온도에서 수행되는 것을 포함할 수 있다.
다른 실시 예에 따르면, 상기 이산화 티타늄 박막은, 루타일(rutile) 결정구조를 갖는 것을 포함할 수 있다.
본 발명의 실시 예에 따른 이산화 티타늄 박막의 제조 방법은, 기판을 준비하는 단계, 상기 기판 상에, 제1 전구체(예를 들어, TDMASn) 및 제1 반응물질(예들 들어, DI water)을 제공하여 상기 제1 전구체와 상기 제1 반응물질이 반응되어 형성된 시드층(예를 들어, SnO2)을 형성하는 단계, 상기 시드층 상에, 티타늄을 포함하는 제2 전구체(예를 들어, MAP-Ti) 및 제2 반응물질(예를 들어, DI water)을 제공하여 상기 제2 전구체와 상기 제2 반응물질이 반응되어 형성된 이산화 티타늄 박막을 형성하는 단계, 및 상기 이산화 티타늄 박막을 열처리하는 단계를 포함하되, 상기 이산화 티타늄 박막의 열처리가 대기(air) 분위기 및 400℃ 이하의 온도에서 수행될 수 있다. 이에 따라, 루타일(rutile) 결정구조를 갖는 이산화 티타늄 박막이 제조될 수 있다.
루타일 결정구조를 갖는 이산화 티타늄 박막을 제조하기 위한 종래의 방법은, 700℃ 이상의 고온 열처리 공정이 요구됨으로, 500℃ 이하의 공정이 요구되는 메모리 소자의 제작 공정에 적용되기 어려운 문제점이 있었다.
또한, 루타일 결정구로를 갖는 이산화 티타늄 박막을 제조하기 위한 또 다른 종래의 방법은, 시드층인 이산화 주석 박막을 형성함에 있어 산소 플라즈마가 사용됨으로, 고종횡비를 가지는 메모리 소자에 적용하기 어려운 문제점이 있었다.
하지만, 상술된 바와 같이, 본 발명의 실시 예에 따른 이산화 티타늄 박막을 제조하는 방법은, 400℃ 이하의 저온 열처리 공정을 통해 루타일 결정구조를 갖는 이산화 티타늄 박막을 제조할 수 있으므로, 500℃ 이하의 공정이 요구되는 메모리 소자의 제작 공정에 용이하게 적용될 수 있다.
또한, 시드층인 이산화 주석 박막을 형성함에 있어 산소 플라즈마가 아닌 DI water가 사용됨으로, 고종횡비를 가지는 메모리 소자에도 용이하게 적용될 수 있다.
도 1은 본 발명의 제1 실시 예에 따른 이산화 티타늄 박막의 제조 방법을 설명하기 위한 순서도이다.
도 2는 본 발명의 제1 실시 예에 따른 이산화 티타늄 박막의 제조 과정을 설명하기 위한 도면이다.
도 3은 본 발명의 제1 실시 예에 따른 이산화 티타늄 박막의 제조 방법 중 S120 단계를 구체적으로 설명하기 위한 도면이다.
도 4는 본 발명의 제1 실시 예에 따른 이산화 티타늄 박막의 제조 방법 중 S130 단계를 구체적으로 설명하기 위한 도면이다.
도 5는 본 발명의 제2 실시 예에 따른 이산화 티타늄 박막의 제조 방법을 설명하기 위한 순서도이다.
도 6은 본 발명의 제2 실시 예에 따른 이산화 티타늄 박막의 제조 과정을 설명하기 위한 도면이다.
도 7은 본 발명의 제3 실시 예에 따른 이산화 티타늄 박막의 제조 방법을 설명하기 위한 순서도이다.
도 8은 본 발명의 제3 실시 예에 따른 이산화 티타늄 박막의 제조 과정을 설명하기 위한 도면이다.
도 9 및 도 10은 본 발명의 실험 예 1에 따른 이산화 티타늄 박막의 제조 과정에서 형성되는 SnO2 시드층의 특성을 설명하기 위한 도면이다.
도 11은 본 발명의 실험 예들 및 비교 예에 따라 제조된 이산화 티타늄 박막의 XRD 분석 결과를 설명하기 위한 도면이다.
도 12는 본 발명의 실험 예 1에 따른 이산화 티타늄 박막의 시드층 두께 영향을 설명하기 위한 도면이다.
도 13 및 도 14는 본 발명의 실험 예 1에 따른 이산화 티타늄 박막 내 원소 확산을 확인하기 위한 도면이다.
도 15 및 도 16은 본 발명의 실험 예 1에 따른 이산화 티타늄 박막의 전기적 특성을 설명하기 위한 도면이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명할 것이다. 그러나 본 발명의 기술적 사상은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
또한, 본 명세서의 다양한 실시 예 들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에 제 1 구성요소로 언급된 것이 다른 실시 예에서는 제 2 구성요소로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 또한, 본 명세서에서 '및/또는'은 전후에 나열한 구성요소들 중 적어도 하나를 포함하는 의미로 사용되었다.
명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하는 것으로 이해되어서는 안 된다. 또한, 본 명세서에서 "연결"은 복수의 구성 요소를 간접적으로 연결하는 것, 및 직접적으로 연결하는 것을 모두 포함하는 의미로 사용된다.
또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.
제1 실시 예에 따른 이산화 티타늄 박막의 제조 방법
도 1은 본 발명의 제1 실시 예에 따른 이산화 티타늄 박막의 제조 방법을 설명하기 위한 순서도이고, 도 2는 본 발명의 제1 실시 예에 따른 이산화 티타늄 박막의 제조 과정을 설명하기 위한 도면이고, 도 3은 본 발명의 제1 실시 예에 따른 이산화 티타늄 박막의 제조 방법 중 S120 단계를 구체적으로 설명하기 위한 도면이고, 도 4는 본 발명의 제1 실시 예에 따른 이산화 티타늄 박막의 제조 방법 중 S130 단계를 구체적으로 설명하기 위한 도면이다.
도 1 내지 도 4를 참조하면, 기판(100)이 준비된다(S110). 일 실시 예에 따르면, 상기 기판(100)은 실리콘 반도체 기판일 수 있다. 이와 달리, 다른 실시 예에 따르면, 상기 기판(100)은 화합물 반도체 기판, 유리 기판, 또는 플라스틱 기판 중 어느 하나일 수 있다. 상기 기판의 종류는 제한되지 않는다.
상기 기판(100) 상에, 제1 전구체 및 제1 반응물질을 제공하여 시드층(200)을 형성할 수 있다(S120). 상기 시드층(200)은 상기 제1 전구체 및 상기 제1 반응물질이 반응되어 형성될 수 있다.
예를 들어, 상기 제1 전구체는 주석(Sn)을 포함할 수 있다. 구체적으로, 상기 제1 전구체는 TDMASn(C8H24N4Sn)일 수 있다. 예를 들어, 상기 제1 반응물질은 산소(O)를 포함할 수 있다. 구체적으로, 상기 제1 반응물질은 DI water일 수 있다. 이에 따라, 상기 시드층(200)은 이산화 주석(SnO2)을 포함할 수 있다.
일 실시 예에 따르면, 상기 시드층(200)은 원자층 증착법(Atomic Layer Deposition)으로 형성될 수 있다. 구체적으로, 도 3에 도시된 바와 같이, 상기 시드층(200)을 형성하는 단계(S120)는, 상기 기판(100) 상에 상기 제1 전구체(TDMASn)를 제공하는 단계(S121), 상기 제1 전구체가 제공된 상기 기판(100)을 1차 퍼지(purge)하는 단계(S122), 1차 퍼지된 상기 기판(100) 상에 상기 제1 반응물질(DI water)을 제공하는 단계(S123), 및 상기 제1 반응물질이 제공된 상기 기판(100)을 2차 퍼지(purge)하는 단계(S124)를 포함할 수 있다.
예를 들어, 상기 1차 퍼지 단계(S122) 및 상기 2차 퍼지 단계(S124)는, 상기 기판(100) 상에 아르곤(Ar) 가스를 주입하는 방법으로 수행될 수 있다. 또한, 상기 제1 전구체의 제공(S121) 및 상기 제1 반응물질의 제공(S123)은 1초 동안 수행되고, 상기 1차 퍼지(S122)는 20초 동안 수행되고, 상기 2차 퍼지(S124)는 30초 동안 수행될 수 있다.
상기 제1 전구체를 제공하는 단계(S121), 상기 기판(100)을 1차 퍼지하는 단계(S122), 상기 제1 반응물질을 제공하는 단계(S123), 및 상기 기판(100)을 2차 퍼지하는 단계(S124)는 제1 유닛 공정(1st Unit Process)으로 정의될 수 있다.
상기 제1 유닛 공정은 복수회 반복될 수 있다. 상기 제1 유닛 공정의 반복 횟수에 따라, 상기 시드층(200)의 두께가 제어될 수 있다. 즉, 상기 제1 유닛 공정의 반복 횟수가 증가함에 따라, 상기 시드층(200)의 두께가 두꺼워질 수 있다.
상기 시드층(200) 상에, 제2 전구체 및 제2 반응물질을 제공하여 이산화 티타늄 박막(300)을 형성할 수 있다(S130). 상기 이산화 티타늄 박막(300)은 상기 제2 전구체 및 상기 제2 반응물질이 반응되어 형성될 수 있다.
예를 들어, 상기 제2 전구체는 티타늄(Ti)을 포함할 수 있다. 구체적으로, 상기 제2 전구체는 MAP-Ti(C12H23N3Ti)일 수 있다. 예를 들어, 상기 제2 반응물질은 산소(O)를 포함할 수 있다. 구체적으로, 상기 제2 반응물질은 DI water일 수 있다.
일 실시 예에 따르면, 상기 이산화 티타늄 박막(300)은 원자층 증착법(Atomic Layer Deposition)으로 형성될 수 있다. 구체적으로, 도 4에 도시된 바와 같이, 상기 이산화 티타늄 박막(300)을 형성하는 단계(S130)는, 상기 시드층(200) 상에 상기 제2 전구체(MAP-Ti)를 제공하는 단계(S131), 상기 제2 전구체가 제공된 상기 기판(100)을 1차 퍼지(purge)하는 단계(S132), 1차 퍼지된 상기 기판(100) 상에 상기 제2 반응물질(DI water)을 제공하는 단계(S133), 및 상기 제2 반응물질이 제공된 상기 기판(100)을 2차 퍼지(purge)하는 단계(S134)를 포함할 수 있다.
예를 들어, 상기 1차 퍼지 단계(S132) 및 상기 2차 퍼지 단계(S134)는, 상기 기판(100) 상에 아르곤(Ar) 가스를 주입하는 방법으로 수행될 수 있다. 또한, 상기 제2 전구체의 제공(S131)은 4초 동안 수행되고, 상기 1차 퍼지(S132)는 20초 동안 수행되고, 상기 제2 반응물질의 제공(S133)은 1초 동안 수행되고, 상기 2차 퍼지(S134)는 30초 동안 수행될 수 있다.
상기 제2 전구체를 제공하는 단계(S131), 상기 기판(100)을 1차 퍼지하는 단계(S132), 상기 제2 반응물질을 제공하는 단계(S133), 및 상기 기판(100)을 2차 퍼지하는 단계(S134)는 제2 유닛 공정(2nd Unit Process)으로 정의될 수 있다.
상기 제2 유닛 공정은 복수회 반복될 수 있다. 상기 제2 유닛 공정의 반복 횟수에 따라, 상기 이산화 티타늄 박막(300)의 두께가 제어될 수 있다. 즉, 상기 제2 유닛 공정의 반복 횟수가 증가함에 따라, 상기 이산화 티타늄 박막(300)의 두께가 두꺼워질 수 있다.
상기 시드층(200) 상에 상기 이산화 티타늄 박막(300)이 형성된 후, 상기 이산화 티타늄 박막(300)이 열처리될 수 있다(S140). 일 실시 예에 따르면, 상기 이산화 티타늄 박막(300)은 대기(air) 분위기 및 400℃ 이하의 온도에서 열처리될 수 있다. 이에 따라, 상기 이산화 티타늄 박막(300)은 루타일(rutile) 결정구조를 가질 수 있다. 또한, 상기 이산화 티타늄 박막(300)의 누설 전류(leakage current) 문제가 현저하게 감소될 수 있다.
일 실시 예에 따르면, 상기 이산화 티타늄 박막(300)은 상기 시드층(예를 들어, SnO2)의 두께에 따라 결정구조가 제어될 수 있다. 구체적으로, 상기 이산화 티타늄 박막(300)은 상기 시드층(예를 들어, SnO2)의 두께가 증가할수록, 아나타제(anatase) 결정의 비율 대비 루타일(rutile) 결정의 비율이 증가할 수 있다.
결과적으로, 본 발명의 제1 실시 예에 따른 이산화 티타늄 박막의 제조 방법은, 상기 기판(100)을 준비하는 단계(S110), 상기 기판(100) 상에, 상기 제1 전구체(예를 들어, TDMASn) 및 상기 제1 반응물질(예들 들어, DI water)을 제공하여 상기 제1 전구체와 상기 제1 반응물질이 반응되어 형성된 상기 시드층(예를 들어, SnO2)을 형성하는 단계, 상기 시드층(200) 상에, 티타늄을 포함하는 제2 전구체(예를 들어, MAP-Ti) 및 제2 반응물질(예를 들어, DI water)을 제공하여 상기 제2 전구체와 상기 제2 반응물질이 반응되어 형성된 상기 이산화 티타늄 박막(300)을 형성하는 단계, 및 상기 이산화 티타늄 박막(300)을 열처리하는 단계를 포함하되, 상기 이산화 티타늄 박막(300)의 열처리가 대기(air) 분위기 및 400℃ 이하의 온도에서 수행될 수 있다. 이에 따라, 루타일(rutile) 결정구조를 갖는 이산화 티타늄 박막이 제조될 수 있다.
루타일 결정구조를 갖는 이산화 티타늄 박막을 제조하기 위한 종래의 방법은, 700℃ 이상의 고온 열처리 공정이 요구됨으로, 500℃ 이하의 공정이 요구되는 메모리 소자의 제작 공정에 적용되기 어려운 문제점이 있었다.
또한, 루타일 결정구로를 갖는 이산화 티타늄 박막을 제조하기 위한 또 다른 종래의 방법은, 시드층인 이산화 주석 박막을 형성함에 있어 산소 플라즈마가 사용됨으로, 고종횡비를 가지는 메모리 소자에 적용하기 어려운 문제점이 있었다.
하지만, 상술된 바와 같이, 본 발명의 제1 실시 예에 따른 이산화 티타늄 박막을 제조하는 방법은, 400℃ 이하의 저온 열처리 공정을 통해 루타일 결정구조를 갖는 이산화 티타늄 박막을 제조할 수 있으므로, 500℃ 이하의 공정이 요구되는 메모리 소자의 제작 공정에 용이하게 적용될 수 있다.
또한, 시드층인 이산화 주석 박막을 형성함에 있어 산소 플라즈마가 아닌 DI water가 사용됨으로, 고종횡비를 가지는 메모리 소자에도 용이하게 적용될 수 있다.
제2 실시 예에 따른 이산화 티타늄 박막의 제조 방법
도 5는 본 발명의 제2 실시 예에 따른 이산화 티타늄 박막의 제조 방법을 설명하기 위한 순서도이고, 도 6은 본 발명의 제2 실시 예에 따른 이산화 티타늄 박막의 제조 과정을 설명하기 위한 도면이다.
도 5 및 도 6을 참조하면, 기판(100)이 준비된다(S210). 일 실시 예에 따르면, 상기 기판(100)은 실리콘 반도체 기판일 수 있다. 이와 달리, 다른 실시 예에 따르면, 상기 기판(100)은 화합물 반도체 기판, 유리 기판, 또는 플라스틱 기판 중 어느 하나일 수 있다. 상기 기판의 종류는 제한되지 않는다.
상기 기판(100) 상에, 제1 전구체 및 제1 반응물질을 제공하여 시드층(200)을 형성할 수 있다(S220). 상기 시드층(200)을 형성하는 단계(S220)는, 도 1 내지 도 4를 참조하여 설명된 상기 제1 실시 예에 따른 이산화 티타늄 박막의 제조 방법 중 상기 S120 단계와 같을 수 있다. 즉, 상기 시드층(200)은 TDMASn 및 DI water를 통해 원자층 증착법으로 형성될 수 있다. 이에 따라, 상기 시드층(200)은 이산화 주석(SnO2)을 포함할 수 있다.
상기 시드층(200)이 형성된 후, 상기 시드층(200)은 열처리될 수 있다(S230). 일 실시 예에 따르면, 상기 시드층(200)의 열처리는 대기(air) 분위기 및 400℃ 이하의 온도에서 수행될 수 있다.
상기 시드층(200)이 열처리된 후, 열처리된 상기 시드층(200) 상에 제2 전구체 및 제2 반응물질을 제공하여 이산화 티타늄 박막(300)을 형성할 수 있다(S240). 열처리된 상기 시드층(200) 상에 상기 이산화 티타늄 박막(300)이 형성됨에 따라, 상기 이산화 티타늄 박막(300)은 루타일 결정구조를 가질 수 있다.
상기 이산화 티타늄 박막(300)을 형성하는 단계(S240)는, 도 1 내지 도 4를 참조하여 설명된 상기 제1 실시 예에 따른 이산화 티타늄 박막의 제조 방법 중 상기 S130 단계와 같을 수 있다. 즉, 상기 이산화 티타늄 박막(300)은 MAP-Ti 및 DI water를 통해 원자층 증착법으로 형성될 수 있다.
결과적으로, 본 발명의 제2 실시 예에 따른 이산화 티타늄 박막의 제조 방법은, 상기 기판(100)을 준비하는 단계(S210), 상기 기판(100) 상에, 제1 전구체 및 제1 반응물질을 제공하여 상기 제1 전구체와 상기 제1 반응물질이 반응되어 형성된 상기 시드층(200)을 형성하는 단계(S220), 상기 시드층(200)을 열처리하는 단계(S230), 및 열처리된 상기 시드층(200) 상에 티타늄을 포함하는 제2 전구체 및 제2 반응물질을 제공하여 상기 제2 전구체와 상기 제2 반응물질이 반응되어 형성된 이산화 티타늄 박막(300)을 형성하는 단계(S240)를 포함할 수 있다.
제3 실시 예에 따른 이산화 티타늄 박막의 제조 방법
도 7은 본 발명의 제3 실시 예에 따른 이산화 티타늄 박막의 제조 방법을 설명하기 위한 순서도이고, 도 8은 본 발명의 제3 실시 예에 따른 이산화 티타늄 박막의 제조 과정을 설명하기 위한 도면이다.
도 7 및 도 8을 참조하면, 기판(100)이 준비된다(S310). 일 실시 예에 따르면, 상기 기판(100)은 실리콘 반도체 기판일 수 있다. 이와 달리, 다른 실시 예에 따르면, 상기 기판(100)은 화합물 반도체 기판, 유리 기판, 또는 플라스틱 기판 중 어느 하나일 수 있다. 상기 기판의 종류는 제한되지 않는다.
상기 기판(100) 상에, 제1 전구체 및 제1 반응물질을 제공하여 시드층(200)을 형성할 수 있다(S320). 상기 시드층(200)을 형성하는 단계(S320)는, 도 1 내지 도 4를 참조하여 설명된 상기 제1 실시 예에 따른 이산화 티타늄 박막의 제조 방법 중 상기 S120 단계와 같을 수 있다. 즉, 상기 시드층(200)은 TDMASn 및 DI water를 통해 원자층 증착법으로 형성될 수 있다. 이에 따라, 상기 시드층(200)은 이산화 주석(SnO2)을 포함할 수 있다.
상기 시드층(200)이 형성된 후, 상기 시드층(200)은 열처리될 수 있다(S330). 일 실시 예에 따르면, 상기 시드층(200)의 열처리는 대기(air) 분위기 및 400℃ 이하의 온도에서 수행될 수 있다.
상기 시드층(200)이 열처리된 후, 열처리된 상기 시드층(200) 상에 제2 전구체 및 제2 반응물질을 제공하여 이산화 티타늄 박막(300)을 형성할 수 있다(S340). 열처리된 상기 시드층(200) 상에 상기 이산화 티타늄 박막(300)이 형성됨에 따라, 상기 이산화 티타늄 박막(300)은 루타일 결정구조를 가질 수 있다.
상기 이산화 티타늄 박막(300)을 형성하는 단계(S240)는, 도 1 내지 도 4를 참조하여 설명된 상기 제1 실시 예에 따른 이산화 티타늄 박막의 제조 방법 중 상기 S130 단계와 같을 수 있다. 즉, 상기 이산화 티타늄 박막(300)은 MAP-Ti 및 DI water를 통해 원자층 증착법으로 형성될 수 있다.
상기 이산화 티타늄 박막(300)이 형성된 후, 상기 이산화 티타늄 박막(300)은 열처리될 수 있다(S340). 일 실시 예에 따르면, 상기 이산화 티타늄 박막(300)의 열처리는 대기(air) 분위기 및 400℃ 이하의 온도에서 수행될 수 있다. 상기 이산화 티타늄 박막(300)이 열처리됨에 따라, 상기 이산화 티타늄 박막(300)에서 발생되는 누설 전류(leakage current) 문제가 현저하게 감소될 수 있다.
결과적으로, 본 발명의 제3 실시 예에 따른 이산화 티타늄 박막의 제조 방법은, 상기 기판(100)을 준비하는 단계(S310), 상기 기판(100) 상에, 제1 전구체 및 제1 반응물질을 제공하여 상기 제1 전구체와 상기 제1 반응물질이 반응되어 형성된 상기 시드층(200)을 형성하는 단계(S320), 상기 시드층(200)을 열처리하는 단계(S330), 열처리된 상기 시드층(200) 상에 티타늄을 포함하는 제2 전구체 및 제2 반응물질을 제공하여 상기 제2 전구체와 상기 제2 반응물질이 반응되어 형성된 이산화 티타늄 박막(300)을 형성하는 단계(S340), 및 상기 이산화 티타늄 박막을 열처리하는 단계(S350)를 포함할 수 있다.
이상, 본 발명의 실시 예들에 따른 이산화 티타늄 박막 및 그 제조 방법이 설명되었다. 이하, 본 발명의 실시 예들에 따른 이산화 티타늄 박막 및 그 제조 방법의 구체적인 실험 예 및 특성 평가 결과가 설명된다.
실험 예 1에 따른 이산화 티타늄 박막 제조
(100) p-type Si wafer를 기판으로 준비한 후, 기판을 HF:DI water가 1:100의 비율로 혼합된 hydrofluoric acid 용액으로 세척하였다.
세척된 기판 상에 ALD 공정으로 SnO2 시드층을 형성하였다. 구체적으로, 기판 상에 TDMASn(C8H24N4Sn) 제공(1s)-Ar을 이용한 1차 퍼지(20s)-DI water 제공(1s)-Ar을 이용한 2차 퍼지(30s) 과정을 반복 수행함으로써 SnO2 시드층을 형성하였다. 또한, SnO2 시드층의 형성은 100℃의 기판에서 수행되었다.
SnO2 시드층 형성 후 SnO2 시드층 상에 TiO2 박막을 형성하였다. 구체적으로, 시드층 상에 MAP-Ti(C12H23N3Ti) 제공(4s)-Ar을 이용한 1차 퍼지(20s)-DI water 제공(1s)-Ar을 이용한 2차 퍼지(30s) 과정을 반복 수행함으로써 TiO2 박막을 형성하였다. 또한, TiO2 박막의 형성은 275℃의 기판에서 수행되었다.
최종적으로, TiO2 박막을 대기(Air) 분위기에서 400℃의 온도로 열처리하여, 실험 예 1에 따른 이산화 티타늄 박막을 제조하였다.
실험 예 2에 따른 이산화 티타늄 박막 제조
(100) p-type Si wafer를 기판으로 준비한 후, 기판을 HF:DI water가 1:100의 비율로 혼합된 hydrofluoric acid 용액으로 세척하였다.
세척된 기판 상에 ALD 공정으로 SnO2 시드층을 형성하였다. 구체적으로, 기판 상에 TDMASn(C8H24N4Sn) 제공(1s)-Ar을 이용한 1차 퍼지(20s)-DI water 제공(1s)-Ar을 이용한 2차 퍼지(30s) 과정을 반복 수행함으로써 SnO2 시드층을 형성하였다. 또한, SnO2 시드층의 형성은 100℃의 기판에서 수행되었다.
SnO2 시등층을 형성한 후, SnO2 시드층을 대기(Air) 분위기에서 400℃의 온도로 열처리하였다.
SnO2 시드층 열처리 후, SnO2 시드층 상에 TiO2 박막을 형성하였다. 구체적으로, 시드층 상에 MAP-Ti(C12H23N3Ti) 제공(4s)-Ar을 이용한 1차 퍼지(20s)-DI water 제공(1s)-Ar을 이용한 2차 퍼지(30s) 과정을 반복 수행함으로써 TiO2 박막을 형성하였다. 또한, TiO2 박막의 형성은 275℃의 기판에서 수행되었다.
실험 예 3에 따른 이산화 티타늄 박막 제조
상술된 실험 예 2에 따른 방법으로 이산화 티타늄 박막을 제조하되, TiO2 박막 형성 후 TiO2 박막을 대기(Air) 분위기에서 400℃의 온도로 열처리했다.
비교 예 1에 따른 이산화 티타늄 박막 제조
TiO2 박막을 대기(Air) 분위기에서 400℃의 온도로 열처리하여 비교 예 1에 따른 이산화 티타늄 박막을 제조하였다.
구분 TiO2 박막 제조 공정 순서
실험 예 1 SnO2 형성-TiO2 형성-열처리
실험 예 2 SnO2 형성-열처리- TiO2 형성
실험 예 3 SnO2 형성-열처리- TiO2 형성-열처리
비교 예 TiO2 형성-열처리
도 9 및 도 10은 본 발명의 실험 예 1에 따른 이산화 티타늄 박막의 제조 과정에서 형성되는 SnO2 시드층의 특성을 설명하기 위한 도면이다.
도 9의 (a)를 참조하면 상기 실험 예 1에 따른 이산화 티타늄 박막의 제조 과정에서 형성되는 SnO2 시드층에 대한 XRR(X-ray reflectivity) 분석 결과를 나타내고, 도 9의 (b)를 참조하면 SnO2 시드층을 형성하는 증착 사이클에 따른 SnO2 시드층 두께를 측정하여 나타낸다.
도 9의 (a)에서 확인할 수 있듯이, SnO2 시드층은 25.3 nm의 두께와 5.9 g/cm3의 밀도로 형성된 것을 확인할 수 있었다. 또한, 도 9의 (b)에서 확인할 수 있듯이, SnO2 시드층을 형성하는 증착 사이클 횟수가 증가함에 따라 SnO2 시드층의 두께가 두꺼워지는 것을 확인할 수 있었다.
도 10의 (a)를 참조하면 SnO2 시드층의 두께 증가에 따른 루타일-SnO2(101) 피크 세기 변화를 나타내고, 도 10의 (b)를 참조하면 SnO2 시드층의 AES(Auger electron spectroscopy) 깊이 프로파일을 보여준다.
도 10의 (a)에서 확인할 수 있듯이, SnO2 시드층의 두께가 증가함에 따라 루타일-SnO2(101) 피크 세기 또한 증가하는 것을 확인할 수 있었다. 또한, 도 10의 (b)에서 확인할 수 있듯이, SnO2 시드층의 두께가 상대적으로 얇은 경우(①) Si 및 C 등의 불순물이 다량 함유되는 반면 SnO2 시드층의 두께가 상대적으로 얇은 경우(②) 불순물이 거의 함유되지 않는 것을 확인할 수 있었다.
도 11은 본 발명의 실험 예들 및 비교 예에 따라 제조된 이산화 티타늄 박막의 XRD 분석 결과를 설명하기 위한 도면이다.
도 11을 참조하면, 상기 비교 예에 따라 제조된 이산화 티타늄 박막(A), 실험 예 1에 따라 제조된 이산화 티타늄 박막(D), 실험 예 2에 따라 제조된 이산화 티타늄 박막(B), 및 실험 예 3에 따라 제조된 이산화 티타늄 박막(C)을 준비한 후 각각에 대한 XRD(X-ray diffraction) 분석 결과를 나타낸다.
도 11에서 확인할 수 있듯이, 상기 비교 예에 따라 제조된 이산화 티타늄 박막(A)의 경우 아나타제(anatase) 구조만 갖는 것을 확인할 수 있었다. 반면, 상기 실험 예 1 내지 실험 예 3에 따라 제조된 이산화 티타늄 박막(D, B, C)의 경우 루타일(rutile) 구조를 갖는 것을 확인할 수 있었다.
즉, SnO2 시드층 없이 형성된 TiO2를 열처리하는 경우 TiO2가 아나타제 구조를 갖지만, SnO2 시드층 상에 형성된 TiO2를 열처리하는 경우, TiO2가 루타일 구조를 갖는 것을 알 수 있었다.
도 12는 본 발명의 실험 예 1에 따른 이산화 티타늄 박막의 시드층 두께 영향을 설명하기 위한 도면이다.
도 12를 참조하면, 복수의 샘플을 준비한 후 각각의 샘플에 대한 XRD(X-ray diffraction) 분석 결과를 나타낸다. 복수의 샘플은, 상기 실험 예 1에 따른 이산화 티타늄 박막 제조 방법을 통해 제조하되, SnO2 시드층의 두께를 달리하여 제조하였다. 구체적으로, SnO2 시드층의 두께는 3 nm, 6 nm, 10 nm, 및 20 nm로 제조하였다. 또한, TiO2 박막의 두께는 25 nm로 제조하였다.
도 12에서 확인할 수 있듯이, SnO2 시드층의 두께가 10 nm 미만(3 nm, 6 nm)인 경우, 이산화 티타늄 박막이 아나타제(anatase) 구조를 갖는 것을 확인할 수 있었다. 반면, SnO2 시드층의 두께가 10 nm 이상(10 nm, 20 nm)인 경우, 이산화 티타늄 박막이 루타일(rutile) 구조를 갖는 것을 확인할 수 있었다.
또한, 상기 이산화 티타늄 박막은 SnO2 시드층의 두께가 증가함에 따라, 아나타제(anatase) 결정구조 대비 루타일(rutile) 결정구조의 비율이 증가하는 것을 확인할 수 있었다.
따라서, 상기 실험 예 1에 따른 이산화 티타늄 박막을 제조하는 경우, 이산화 티타늄 박막이 루타일(rutile) 구조를 갖기 위해 SnO2 시드층의 두께가 10 nm 이상으로 형성되어야 함을 알 수 있다.
도 13 및 도 14는 본 발명의 실험 예 1에 따른 이산화 티타늄 박막 내 원소 확산을 확인하기 위한 도면이다.
도 13 및 도 14를 참조하면, 상기 실험 예 1에 따른 이산화 티타늄 박막에 대한 TEM(Transmission Electron Microscopy) 이미지와 EDX(Energy dispersive X-ray) 맵핑 이미지를 나타낸다. 구체적으로, 각 도면의 (a)는 TEM 이미지를 나타내고 (b) 및 (c)는 EDX 맵핑 이미지를 나타낸다. 또한, 도 13은 TiO2 박막이 열처리되기 전 상태에 대한 이미지를 나타내고, 도 14는 TiO2 박막이 열처리된 상태에 대한 이미지를 나타낸다.
도 13의 (a) 및 도 14의 (a)에서 확인할 수 있듯이, 열처리 전과 열처리 후를 비교한 결과 SnO2 시드층 및 TiO2 박막은 두께가 동일하게 유지되는 것을 확인할 수 있었다.
또한, 도 13의 (b) 및 (c), 도 14의 (b) 및 (c)에서 확인할 수 있듯이, 열처리 전 및 열처리 후 모두 TiO2 박막에서만 Ti가 검출되고 SnO2 박막에서만 Sn이 검출되는 것을 확인할 수 있었다. 즉, 열처리에 의한 원소의 확산이 발생되지 않은 것을 확인할 수 있었다.
도 15 및 도 16은 본 발명의 실험 예 1에 따른 이산화 티타늄 박막의 전기적 특성을 설명하기 위한 도면이다.
도 15 및 도 16을 참조하면, 상기 실험 예 1에 따른 이산화 티타늄 박막의 전기적 특성을 나타낸다. 구체적으로, 도 15의 (a)는 상기 실험 예 1에 따른 이산화 티타늄 박막의 CV curve를 나타내고, 도 15의 (b)는 SnO2 시드층의 두께에 따른 이산화 티타늄 박막의 유전 상수(Dielectric constant)를 나타내고, 도 16은 전기장(Electric field, MV/cm)에 따른 전류 밀도(current density, A/cm2)를 나타낸다.
도 15의 (a)에서 확인할 수 있듯이, 전압(V)이 증가함에 따라 커패시턴스(F)는 감소하는 것을 확인할 수 있었다. 또한, 도 15의 (b)에서 확인할 수 있듯이, SnO2 시드층의 두께가 증가함에 따라 유전 상수가 증가하는 것을 확인할 수 있었다.
도 16에서 확인할 수 있듯이, 상기 실험 예 1에 따른 이산화 티타늄 박막은 0.7V에서 10-4 내지 10-5 A/cm2의 누설 전류(leakage current)를 나타내는 것을 확인할 수 있었다.
이상, 본 발명을 바람직한 실시 예를 사용하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 첨부된 특허청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.
100: 기판
200: 시드층
300: 이산화 티타늄 박막

Claims (12)

  1. 기판을 준비하는 단계;
    상기 기판 상에, 제1 전구체 및 제1 반응물질을 제공하여 상기 제1 전구체와 상기 제1 반응물질이 반응되어 형성된 시드층을 형성하는 단계;
    상기 시드층 상에, 티타늄을 포함하는 제2 전구체 및 제2 반응물질을 제공하여 상기 제2 전구체와 상기 제2 반응물질이 반응되어 형성된 이산화 티타늄 박막을 형성하는 단계; 및
    상기 이산화 티타늄 박막을 열처리하는 단계를 포함하는 이산화 티타늄 박막의 제조 방법.
  2. 제1 항에 있어서,
    상기 이산화 티타늄 박막은, 루타일(rutile) 결정구조를 갖는 것을 포함하는 이산화 티타늄 박막의 제조 방법.
  3. 제1 항에 있어서,
    상기 이산화 티타늄 박막을 열처리하는 단계는, 대기(air) 분위기 및 400℃ 이하의 온도에서 수행되는 것을 포함하는 이산화 티타늄 박막의 제조 방법.
  4. 제1 항에 있어서,
    상기 시드층을 형성하는 단계는,
    상기 기판 상에 상기 제1 전구체를 제공하는 단계;
    상기 제1 전구체가 제공된 상기 기판을 1차 퍼지(purge)하는 단계;
    1차 퍼지된 상기 기판 상에 상기 제1 반응물질을 제공하는 단계; 및
    상기 제1 반응물질이 제공된 상기 기판을 2차 퍼치(purge)하는 단계를 포함하는 이산화 티타늄 박막의 제조 방법.
  5. 제4 항에 있어서,
    상기 제1 전구체를 제공하는 단계, 상기 기판을 1차 퍼지하는 단계, 상기 제1 반응물질을 제공하는 단계, 및 상기 기판을 2차 퍼지하는 단계는 제1 유닛 공정으로 정의되고,
    상기 제1 유닛 공정은 복수회 반복되는 것을 포함하는 이산화 티타늄 박막의 제조 방법.
  6. 제1 항에 있어서,
    상기 이산화 티타늄 박막을 형성하는 단계는,
    상기 시드층 상에 상기 제2 전구체를 제공하는 단계;
    상기 제2 전구체가 제공된 상기 기판을 1차 퍼지(purge)하는 단계;
    1차 퍼지된 상기 기판 상에 상기 제2 반응물질을 제공하는 단계; 및
    상기 제2 반응물질이 제공된 상기 기판을 2차 퍼치(purge)하는 단계를 포함하는 이산화 티타늄 박막의 제조 방법.
  7. 제6 항에 있어서,
    상기 제2 전구체를 제공하는 단계, 상기 기판을 1차 퍼지하는 단계, 상기 제2 반응물질을 제공하는 단계, 및 상기 기판을 2차 퍼지하는 단계는 제2 유닛 공정으로 정의되고,
    상기 제2 유닛 공정은 복수회 반복되는 것을 포함하는 이산화 티타늄 박막의 제조 방법.
  8. 제1 항에 있어서,
    상기 제1 전구체는 TDMASn을 포함하고, 상기 제2 전구체는 MAP-Ti를 포함하는 이산화 티타늄 박막의 제조 방법.
  9. 기판을 준비하는 단계;
    상기 기판 상에, 제1 전구체 및 제1 반응물질을 제공하여 상기 제1 전구체와 상기 제1 반응물질이 반응되어 형성된 시드층을 형성하는 단계;
    상기 시드층을 열처리하는 단계; 및
    열처리된 상기 시드층 상에 티타늄을 포함하는 제2 전구체 및 제2 반응물질을 제공하여 상기 제2 전구체와 상기 제2 반응물질이 반응되어 형성된 이산화 티타늄 박막을 형성하는 단계를 포함하는 이산화 티타늄 박막의 제조 방법.
  10. 제9 항에 있어서,
    상기 시드층을 열처리하는 단계는, 대기(air) 분위기 및 400℃ 이하의 온도에서 수행되는 것을 포함하는 이산화 티타늄 박막의 제조 방법.
  11. 제9 항에 있어서,
    상기 이산화 티타늄 박막을 형성하는 단계 이후, 상기 이산화 티타늄 박막을 열처리하는 단계를 더 포함하되,
    상기 이산화 티타늄 박막을 열처리하는 단계는, 대기(air) 분위기 및 400℃ 이하의 온도에서 수행되는 것을 포함하는 이산화 티타늄 박막의 제조 방법.
  12. 제9 항에 있어서,
    상기 이산화 티타늄 박막은, 루타일(rutile) 결정구조를 갖는 것을 포함하는 이산화 티타늄 박막의 제조 방법.
KR1020220139052A 2021-10-27 2022-10-26 루타일 결정구조를 갖는 이산화 티타늄 박막의 제조 방법 KR20230060475A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20210144950 2021-10-27
KR1020210144950 2021-10-27

Publications (1)

Publication Number Publication Date
KR20230060475A true KR20230060475A (ko) 2023-05-04

Family

ID=86379997

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220139052A KR20230060475A (ko) 2021-10-27 2022-10-26 루타일 결정구조를 갖는 이산화 티타늄 박막의 제조 방법

Country Status (1)

Country Link
KR (1) KR20230060475A (ko)

Similar Documents

Publication Publication Date Title
Koushik et al. Plasma-assisted atomic layer deposition of nickel oxide as hole transport layer for hybrid perovskite solar cells
US6270568B1 (en) Method for fabricating a semiconductor structure with reduced leakage current density
JP5184357B2 (ja) バナジウム酸化物薄膜の製造方法
TWI423334B (zh) 作為閘極介電質之經Ｚｒ取代ＢａＴｉＯ3膜之原子層沈積（ＡＬＤ）
US10400331B2 (en) Method for manufacturing metal chalcogenide thin film and thin film manufactured thereby
US7749879B2 (en) ALD of silicon films on germanium
US8546236B2 (en) High performance dielectric stack for DRAM capacitor
EP1069605A2 (en) Method for fabricating a semiconductor structure including a metal oxide interface with silicon
Kim et al. Characteristics of ZrO2 gate dielectric deposited using Zr t–butoxide and Zr (NEt2) 4 precursors by plasma enhanced atomic layer deposition method
JP5883263B2 (ja) 半導体デバイスで使用する金属−絶縁体−金属キャパシタの製造方法
Kim et al. Optical and electrical properties of titanium dioxide films with a high magnitude dielectric constant grown on p‐Si by metalorganic chemical vapor deposition at low temperature
US20140134823A1 (en) High-k perovskite materials and methods of making and using the same
US20020074582A1 (en) Semiconductor device and method of manufacturing thereof
KR20160093375A (ko) 금속 칼코게나이드 박막의 제조 방법
KR100562731B1 (ko) 고유전율 게이트 산화막상의 강유전체 박막의ｍｏｃｖｄ용 시드층 프로세스
JP2001053253A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
WO1999032691A1 (en) Insulating material, substrate covered with an insulating film, method of producing the same, and thin-film device
KR20190024575A (ko) 금속 칼코겐 화합물 박막의 제조 방법
KR20230060475A (ko) 루타일 결정구조를 갖는 이산화 티타늄 박막의 제조 방법
JP2001053254A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
KR20120009893A (ko) 반도체 소자의 커패시터 및 그 제조 방법
US20070117407A1 (en) Method for forming substrates for MOS transistor components and its products
KR100585114B1 (ko) 비티에스 또는 비티지 물질로 이루어진 고유전체막을구비하는 반도체 소자의 커패시터 및 그 제조방법
Chetri et al. Capacitive memory using GLAD synthesized annealed SnO2 nanowires array as a dielectric
TWI803905B (zh) 用於鐵電記憶體之無碳的疊層氧化鉿/氧化鋯膜