KR20060102470A - 유전막 제조방법, 그 유전막을 포함하는 ｍｉｍ 캐패시터의제조방법 및 그 유전막을 제조하기 위한 배치 타입 ａｌｄ장치 - Google Patents

유전막 제조방법, 그 유전막을 포함하는 ｍｉｍ 캐패시터의제조방법 및 그 유전막을 제조하기 위한 배치 타입 ａｌｄ장치 Download PDF

Info

Publication number
KR20060102470A
KR20060102470A KR1020050069664A KR20050069664A KR20060102470A KR 20060102470 A KR20060102470 A KR 20060102470A KR 1020050069664 A KR1020050069664 A KR 1020050069664A KR 20050069664 A KR20050069664 A KR 20050069664A KR 20060102470 A KR20060102470 A KR 20060102470A
Authority
KR
South Korea
Prior art keywords
dielectric film
reaction source
dielectric layer
dielectric
pumping
Prior art date
Application number
KR1020050069664A
Other languages
English (en)
Other versions
KR100652420B1 (ko
Inventor
최재형
정정희
이종철
오세훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050069664A priority Critical patent/KR100652420B1/ko
Priority to US11/376,384 priority patent/US7442604B2/en
Publication of KR20060102470A publication Critical patent/KR20060102470A/ko
Application granted granted Critical
Publication of KR100652420B1 publication Critical patent/KR100652420B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H01L21/3142—Deposition using atomic layer deposition techniques [ALD] of nano-laminates, e.g. alternating layers of Al203-Hf02
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

쓰루풋을 개선함과 동시에 고온 공정시 유전막의 누설 전류를 방지할 수 있는 300mm 웨이퍼상에 유전막 제조방법, 그 유전막을 포함하는 MIM 캐패시터의 제조방법 및 그 유전막을 제조하기 위한 배치 타입 ALD 장치를 개시한다. 개시된 유전막 제조방법은 먼저, 제 1 배치 타입 장비에서, 웨이퍼상에 원자층 증착법으로 제 1 유전막을 형성한다. 그 후에, 제 2 배치 타입 장비에서 상기 제 1 유전막 상부에 상기 제 1 유전막 보다 높은 결정화 온도를 갖는 제 2 유전막을 원자층 증착법으로 형성한다음, 제 3 배치 타입 장비에서, 상기 제 2 유전막상에 제 3 유전막을 원자층 증착법으로 형성한다.
하프늄 산화막, 알루미늄 산화막, ALD, 배치(batch), 노즐, MIM

Description

유전막 제조방법, 그 유전막을 포함하는 ＭＩＭ 캐패시터의 제조방법 및 그 유전막을 제조하기 위한 배치 타입 ＡＬＤ 장치{Method of manufacturing a dielectric film and method of manufacturing Metal Insulator Metal capacitor having the dielectric film and batch type atomic layer deposition apparatus for manufacturing the dielectric film}
도 1a 내지 도 1g는 본 발명에 따른 MIM 캐패시터의 제조방법을 설명하기 위한 각 공정별 단면도이다.
도 2는 본 발명에 따른 2개가 한 조를 이루고 배치되어 있는 배치(batch) 타입 ALD 장비의 평면도이다.
도 3은 본 발명에 따른 배치 타입 ALD 챔버의 단면도이다.
도 4는 본 발명에 따른 하프늄 산화막을 형성하는 방법을 설명하기 위한 타이밍도이다.
도 5는 본 발명에 따른 알루미늄 산화막을 형성하는 방법을 설명하기 위한 타이밍도이다.
도 6은 본 발명에 따라 형성된 캐패시터의 누설 전류를 보여주는 그래프이다.
도 7a 및 도 7b는 본 발명에 따른 웨이퍼별 누설 전류와 항복 전압의 상관 관계를 설명하기 위한 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 웨이퍼 110 : 하부 전극 120 : 제 1 하프늄 산화막
130 : 알루미늄 산화막 140 : 제 2 하프늄 산화막 150 : 캐패시터 유전막
160 : 상부 전극 2310 : 튜브 2320 : 웨이퍼 보트
2330 : 공급관 2335 : 노즐 2347 : 기화기
본 발명은 유전막 제조방법, 그 유전막을 포함하는 MIM 캐패시터의 제조방법 및 그 유전막을 제조하기 위한 배치 타입 ALD 장치에 관한 것으로, 보다 구체적으로는 쓰루풋을 개선하면서도 유전율 및 누설 전류 특성을 좋게 유지할 수 있는 유전막 제조방법, 그 유전막을 포함하는 MIM 캐패시터의 제조방법 및 그 유전막을 제조하기 위한 배치 타입 ALD 장치에 관한 것이다.
현재, 낮은 누설 전류를 가지면서도 높은 캐패시턴스를 갖는 캐패시터 구조로서, 티타늄 질화막(TiN)/하프늄 산화막(HfO2)/티타늄 질화막(TiN)이 제안되었다. 티타늄 질화막/하프늄 산화막/티타늄 질화막 구조는 MIM 캐패시터의 대표적인 모델인 루테늄(Ru)/탄탈륨 산화막(TaO2)/루테늄(Ru) 구조의 캐패시터보다 가격 및 누설 전류면에서 모두 안정하기 때문에, 100nm 이하 디자인 룰을 갖는 반도체 메모리 소 자에 적용할 수 있다. 그런데, 이와 같은 티타늄 질화막/하프늄 산화막/티타늄 질화막으로 구성된 캐패시터는 백-엔드(Back-end) 공정시 다량의 누설 전류가 발생되는 문제점이 발견되었다.
이러한 문제점을 해결코자, 상기 하프늄 산화막내에 하프늄 산화막의 결정화를 지연시키는 막, 예컨대 알루미늄 산화막을 개재시키는 기술이 본 발명의 발명자들에 의해 대한민국 특허 출원 제 2004-67433호로 출원된 바 있다.
상기 알루미늄 산화막은 하프늄 산화막에 비하여 결정화 온도가 매우 높으므로 하프늄 산화막의 결정화 온도를 상승시켜, 고온의 백앤드 공정을 실시하더라도, 하프늄 산화막이 결정화되는 것을 지연시켜, 다량의 누설 전류 발생을 방지한다.
이러한 종래의 하프늄 산화막/알루미늄 산화막/하프늄 산화막은 총 100Å 이하의 박막으로 형성됨에 따라, 싱글 타입의 ALD(Atomic layer deposition) 장치에서 증착되는 것이 일반적이다. 그런데, 상기한 싱글 타입의 ALD 장비는 낱장의 웨이퍼 별로 공정을 진행하여야 하므로, 수 개의 웨이퍼에 유전막을 형성하는 데에는 매우 긴 시간이 소요되는 문제점이 있다. 그러므로, 싱글 타입의 ALD 장비를 사용하는 종래의 메모리 소자는 쓰루풋(throughput)이 매우 낮다.
또한, 종래의 MIM 캐패시터는 공정 시간을 단축하기 위한 일환으로, 하프늄 산화막/알루미늄 산화막/하프늄 산화막을 250 내지 350℃ 온도 범위에서 인시튜 방식으로 증착하고 있다. 그런데, 상기 알루미늄 산화막을 일괄적으로 250 내지 350℃의 온도에서 증착하게 되면, 막질이 열화되어 원하는 정도의 높은 결정화 온도를 제공하지 못한다. 그러므로, 알루미늄 산화막은 하프늄 산화막의 결정화 온도를 상 승시키는 본연의 목적을 달성하지 못하게 되는 문제점을 유발한다.
아울러, 현재 MIM 캐패시터는 일반적으로 200mm 웨이퍼상에서 형성되고 있었으나, 점차 300mm 대구경 웨이퍼상에 형성되고 있는 추세이다. 그런데, 300mm 웨이퍼에 300mm 대구경 웨이퍼에 MIM 현재에는 200mm 웨이퍼상에 형성하였던 MIM 캐패시터 형성 조건을 이용하여 300mm 웨이퍼에 적용하고 있으므로 최적의 MIM 캐패시터를 얻기 어려운 문제점 또한 있다.
따라서, 본 발명의 이루고자 하는 기술적 과제는 쓰루풋을 개선함과 동시에 고온 공정시 유전막의 누설 전류를 방지할 수 있는 300mm 웨이퍼상에 유전막을 제조하는 방법을 제공하는 것이다.
또한, 본 발명이 이루고자 하는 또 다른 기술적 과제는 상기한 유전막의 제조방법을 이용한 MIM 캐패시터의 제조방법을 제공하는 것이다.
또한, 본 발명이 이루고자 하는 또 다른 기술적 과제는 상기한 유전막의 제조하기 위한 장치를 제공하는 것이다.
상기한 본 발명의 기술적 과제를 달성하기 위한 본 발명의 유전막 제조방법은 다음과 같다. 먼저, 제 1 배치 타입 장비에서, 웨이퍼상에 원자층 증착법으로 제 1 유전막을 형성한다. 그 후에, 제 2 배치 타입 장비에서 상기 제 1 유전막 상부에 상기 제 1 유전막 보다 높은 결정화 온도를 갖는 제 2 유전막을 원자층 증착법으로 형성한다음, 제 3 배치 타입 장비에서, 상기 제 2 유전막상에 제 3 유전막 을 원자층 증착법으로 형성한다.
상기 제 1 유전막, 제 2 유전막 또는 제 3 유전막을 형성하는 단계 각각은, 상기 웨이퍼상에 제 1 반응 소스를 화학적 흡착시키는 단계와, 상기 화학적 흡착되지 않은 여분의 제 1 반응 소스를 퍼지시키는 단계와, 상기 퍼지되지 않은 여분의 제 1 반응 소스를 완전히 제거하기 위하여 원자층을 증착하기 위한 반응 공간을 펌핑시키는 단계와, 상기 화학적 흡착된 제 1 반응 소스와 반응되도록 제 2 반응 소스를 공급하여 원자층을 형성하는 단계와, 상기 제 1 반응 소스와 반응되지 않은 여분의 제 2 반응 소스를 퍼지시키는 단계, 및 상기 퍼지되지 않은 여분의 제 2 반응 소스를 완전히 제거하기 위하여 상기 반응 공간을 펌핑하는 단계를 포함한다.
또한, 본 발명의 다른 실시예에 따른 MIM 캐패시터의 제조방법은 다음과 같다. 먼저, 반도체 기판상에 하부 전극을 형성한다음, 상기 하부 전극이 형성된 다수의 반도체 기판을 제 1 배치 타입 장비에 장입하여 제 1 유전막을 원자층 증착 방식으로 형성한다. 그 다음, 상기 제 1 유전막이 형성된 반도체 기판을 제 2 배치 타입 장비에 장입하여 상기 제 1 유전막 상부에 제 1 유전막보다 높은 결정화 온도를 갖는 제 2 유전막을 원자층 증착 방식으로 형성한다. 상기 제 2 유전막이 형성된 반도체 기판을 제 3 배치 타입 장비에 장입하여 상기 제 2 유전막 상부에 제 3 유전막을 원자층 증착 방식으로 형성한다. 그 후, 상기 제 3 유전막 상부에 상부 전극을 형성한다.
본 발명의 다른 실시예에 따른 유전막 제조방법은, 먼저, 제 1 반응 소스를 공급하는 단계, 퍼지하는 단계, 펌핑하는 단계, 제 2 반응 소스를 공급하는 단계 퍼지하는 단계 및 펌핑하는 일련의 단계를 적어도 한번 반복 수행하여 다수의 웨이퍼에 일괄적으로 제 1 유전막을 형성한다. 다음, 상기 제 1 유전막이 형성된 다수의 웨이퍼상에, 일괄적으로 제 3 반응 소스를 공급하는 단계, 퍼지하는 단계, 펌핑하는 단계, 제 4 반응 소스를 공급하는 단계 퍼지하는 단계 및 펌핑하는 일련의 단계를 적어도 한번 반복 수행하여, 제 2 유전막을 형성한다. 이어서, 상기 제 2 유전막이 형성된 다수의 웨이퍼상에 일괄적으로 제 5 반응 소스를 공급하는 단계, 퍼지하는 단계, 펌핑하는 단계, 제 6 반응 소스를 공급하는 단계 퍼지하는 단계 및 펌핑하는 일련의 단계를 적어도 한번 반복 수행하여, 제 3 유전막을 형성한다. 이때, 상기 제 1 유전막과 제 2 유전막은 서로 다른 챔버에서 형성한다.
또한, 본 발명의 또 다른 실시예에 따른 유전막 제조방법은, 하프늄 소스를 공급하는 단계, 퍼지하는 단계, 펌핑하는 단계, 산소 소스를 공급하는 단계, 퍼지하는 단계 및 펌핑하는 일련의 단계를 적어도 한번 반복 수행하여 다수의 웨이퍼에 일괄적으로 하프늄 산화막을 제 1 온도에서 형성한다. 그 다음, 상기 하프늄 산화막이 형성된 다수의 웨이퍼상에, 일괄적으로 알루미늄 소스를 공급하는 단계, 퍼지하는 단계, 펌핑하는 단계, 산소 소스를 공급하는 단계 퍼지하는 단계 및 펌핑하는 일련의 단계를 적어도 한번 반복 수행하여, 알루미늄 산화막을 상기 제 1 온도보다 고온인 제 2 온도에서 형성한다. 상기 알루미늄 산화막이 형성된 다수의 웨이퍼상에, 일괄적으로 하프늄 소스를 공급하는 단계, 퍼지하는 단계, 펌핑하는 단계, 산소 소스를 공급하는 단계 퍼지하는 단계 및 펌핑하는 일련의 단계를 적어도 한번 반복 수행하여, 하프늄 산화막을 상기 제 1 온도에서 형성한다. 이때도 마찬가지로 상기 제 1 유전막과 제 2 유전막은 서로 다른 챔버에서 형성한다.
본 발명의 다른 견지에 따른 유전막을 증착하기 위한 배치 타입 ALD 장치로서, 튜브, 상기 튜브내에 설치되며 다수의 웨이퍼를 적재하고 있는 웨이퍼 보트, 및 상기 튜브내의 각각의 웨이퍼에 반응 소스를 전달하는 적어도 하나의 공급관을 포함하며, 상기 웨이퍼 슬롯(간격)과 대응하는 공급관 위치마다 가스 분사 노즐이 설치되어 있다. 상기 공급관은 상기 유전막을 제조하는 데 필요한 반응 소스 수만큼 구비된다.
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭한다.
본 발명은 배치 타입 ALD 방식에 의해 익스 시튜(ex-situ) 방식으로 하프늄 산화막/알루미늄 산화막/하프늄 산화막으로 구성된 유전막을 형성하는 방법을 제공한다. 상기 유전막을 배치 타입 ALD 방식으로 형성함에 따라, 반도체 메모리 소자의 쓰루풋을 개선할 수 있을 뿐만 아니라, 각 유전막을 익스시튜 방식으로 형성하 므로써, 유전막을 최적화된 상태로 증착할 수 있다. 이에 따라, 캐패시터 유전막의 막질 특성을 확보할 수 있게 된다. 또한, 다수의 웨이퍼를 일괄 처리하는 배치 타입 ALD 방식을 채택함에 따라, 유전막을 증착 소스를 충분히 공급할 수 있어, 유전막의 스텝 커버리지를 개선하여, 누설 전류를 추가적으로 개선할 수 있다.
또한, 본 발명에서는 배치 타입 ALD 장비에서 300mm 웨이퍼상에 양질의 캐패시터 유전막을 증착하기 위하여, 퍼지 공정 이후에 퍼지 공정을 제고시키기 위한 펌핑 공정을 추가로 실시하는 방법을 제공한다. 이에 의해, 퍼지 공정을 진행하더라도 잔류할 수 있는 원자층 및 불순물을 펌핑 공정에 의해 모두 제거하여 단일의 원자층을 제공한다.
또한, 본 실시예에서는 배치 타입 ALD 장비에 있어서, 다수의 웨이퍼가 고르게 반응 가스가 전달될 수 있도록 웨이퍼 슬롯마다 노즐을 구비한 공급관 즉, 인젝터(injector)를 제공한다. 이러한 공급관에 의하여, 다수의 웨이퍼에 고르게 반응 가스를 공급할 수 있다.
이와 같은 특징을 갖는 캐패시터 유전막, 이러한 유전막을 갖는 MIM 캐패시터 및 배치 타입 ALD 장비에 대해 도면을 통하여 보다 자세히 설명한다.
도 1a 내지 도 1g는 본 발명에 따른 MIM 캐패시터의 제조방법을 설명하기 위한 각 공정별 단면도이다.
먼저, 도 1a를 참조하면, 반도체 기판(도시되지 않음), 예컨대, 반도체 소자가 형성되어 있는 실리콘 웨이퍼 상부에 캐패시터 하부 전극(110)을 형성한다. 상기 웨이퍼는 300mm 직경을 갖는 웨이퍼가 이용될 수 있으며, 상기 하부 전극(110) 으로는 티타늄 질화막(TiN), 텅스텐 질화막(WN) 및 탄탈륨 질화막(TaN)과 같은 금속 질화막, 및 루테늄(Ru), 플래니튬(Pt) 및 이리듐(Ir)과 같은 귀금속 중 선택되는 하나가 이용될 수 있고, 본 실시예에서는 예를 들어 티타늄 질화막을 하부 전극(110)으로 이용하였다. 이러한 하부 전극(110)은 예를 들어, CVD(chemical vapor deposition) 방식, ALD(atomic layer deposition) 방식 또는 SFD(sequential flow deposition) 방식으로 형성될 수 있다.
다음, 하부 전극(110)상에 제 1 유전막을 증착하기 위하여, 상기 하부 전극(110)이 증착된 반도체 기판(도시되지 않음)을 유전막 증착 장비에 장입한다. 본 실시예에서 유전막 증착 장비로는 다수의 웨이퍼가 동시에 처리되는 배치 타입 ALD 장치가 이용된다.
본 실시예의 배치 타입 ALD 장치는 도 2에 도시된 바와 같이, 카세트 유닛(cassette unit: 210), 히터부(230), 메인 스페이스(230) 및 파워 박스(240)로 구성되며, 예를 들어 2개의 배치 타입 ALD 장치가 한 조를 이루어 배열된다. 이렇게 한 조를 이루며 배열된 2개의 배치 타입 ALD 장비가 차지하는 면적은 종래의 싱글 타입 ALD 장비가 차지하는 면적(3900×3200mm)보다 작은 약 2700mm×4050mm의 면적을 차지한다.
또한, 상기 배치 타입 ALD 장치의 메인 스페이스(230)에 해당하는 배치 타입 ALD 챔버는 도 3에 도시된 바와 같이, 반응 공간인 튜브(2310), 상기 튜브(2310)내에 배치되며 다수장의 웨이퍼(100)를 적재하는 웨이퍼 보트(wafer boat:2320) 및 상기 튜브(2310)내의 웨이퍼(100)에 반응 가스를 전달하는 적어도 하나의 공급관 (2330)을 포함한다.
각각의 공급관(2330)은 기체 소스(2340)와 연결되는 제 1 관(2331), 및 액체 소스(2345) 및 이를 기화시키기 위한 기화기(2347)와 연결되는 제 2 관(2332)을 포함하며, 상기 제 1 및 제 2 공급관(2331,2332)은 서로 통합되어 3상 밸브(2350)에 연결된다. 또한, 공급관(2330)은 3상 밸브(2350)와 연결되어 상기 튜브(2310)내로 연장되어 실질적으로 반응 가스를 웨이퍼(100)에 전달하는 제 3 관(2333) 및 상기 3상 밸브(2350)와 연결되며 배기구(2360)와 연결되는 제 4 관(2334)을 포함한다. 이때, 상기 제 3 관(2333)은 튜브내에 적재된 다수의 웨이퍼(100)에 반응 가스가 고르게 전달될 수 있도록 다수의 노즐(nozzle:2335)을 포함한다. 바람직하게는, 상기 웨이퍼(100) 사이의 간격 즉, 웨이퍼 슬롯(slot)에 대응되는 위치의 제 3 관(2333) 각 부위에 상기 노즐(2335)이 형성되어, 각각의 웨이퍼(100)에 반응 가스가 고르게 전달되도록 한다. 본 실시예에서는 반응 소스들간의 반응이 감소될 수 있도록 반응 소스 수만큼의 공급관(2330)이 설치됨이 바람직하다. 본 실시예의 경우, 유전막이 금속 산화막으로 형성되고, 예컨대 2개의 반응 소스가 요구되므로, 2개의 공급관(2330)이 독립적으로 설치된다.
아울러, 본 실시예의 배치 타입 ALD 장비는 300mm 웨이퍼를 처리하기 위한 장비이므로, 상기 기화기(2347)는 기존의 200mm 웨이퍼를 처리하는 배치 타입 ALD 장비의 기화기 용량보다 큰 것을 사용한다. 예컨대, 본 실시예의 배치 타입 ALD 장비의 기화기는 0.3g/min 이상의 높은 비율로 반응 소스를 기화시키는 고용량 기화기를 사용한다.
이러한 배치 타입 ALD 장비에 의해 제 1 유전막을 형성하는 방법은 다음과 같다.
우선, 도 4에 도시된 바와 같이, 하부 전극(110) 상부에 제 1 유전막을 증착하기 전에, 액상 소스를 기체 상태로 변환시키는 장치인 기화기(2347)를 초기화시키기 위한 공정을 실시한다(I1). 기화기(2347)를 초기화시키기 위한 공정은 예컨대, 제 1 유전막을 형성하기 위한 제 1 반응 소스를 소정 시간 동안 공급하는 공정이 이용될 수 있다. 이러한 초기화 공정은, 상기 제 1 반응 소스가 반응 공간인 튜브(2310)내로 진입되지 않고 그대로 배출구로 배출될 수 있도록 상기 3상 밸브(2350)를 조절하여 진행된다. 이때, 본 실시예에서의 제 1 유전막으로는 하프늄 산화막(HfO2), 지르코늄 산화막(ZrO2), 탄탈륨 산화막(Ta2O5), 티타늄 산화막(TiO2) 및 STO(StxBiyTiOx)막 중에서 어느 하나, 혹은 이들의 두 개 이상의 혼합 물질이 이용될 수 있고, 본 실시예에서 제 1 유전막으로 하프늄 산화막을 이용한다. 또한, 하프늄 산화막을 제 1 유전막으로 사용하는 경우, 제 1 반응 소스로는 TEMAH(Tetrakis Ethyl Methyl Amino Hafnium), Hf(OtBu)4, TDMAH(Tetrakis Di-Methyl Amino Hafnium) 및 TDEAH(Tetrakis Di-Methyl Amino Hafnium) 중 선택되는 하나가 이용될 수 있고, 상기 제 1 반응 소스를 산화시키기 위한 제 2 반응 소스로는 산소 소스 예컨대 오존 소스가 이용될 수 있다. 만일, 제 1 유전막으로 제 1 하프늄 산화막 대신 제 1 지르코늄 산화막(ZrO2)이 형성되는 경우, 그 반응 소스로는 Zr(OtBu)4, TEMAZ(Tetrakis Ethyl Methyl Amino Zirconium), TDMAZ(Tetrakis Di-Methyl Amino Zirconium) 및 TDEAZ(Tetrakis Di-Methyl Amino Zirconium)이 이용될 수도 있다.
기화기(2347)를 초기화한다음, 하부 전극(110)이 형성된 웨이퍼 상에 제 1 반응 소스를 충분한 시간, 예컨대 60 내지 180초간 공급하여, 상기 하부 전극(110) 표면에 제 1 반응 소스를 화학적 흡착시킨다. 이때, 상기 웨이퍼는 300mm 웨이퍼이므로, 종래의 200mm 웨이퍼에 하프늄 산화막을 증착하기 위하여 공급하는 반응 소스의 양보다 더 많은 양의 소스가 공급됨이 바람직하다. 아울러, 배치 타입 ALD 장비에서 형성하므로, 공급 시간의 구애없이 충분한 시간동안 반응 가스를 공급할 수 있어, 상기 하부 전극(110)의 표면에 제 1 반응 소스, 예컨대 하프늄 소스를 고르게 흡착시킬 수 있다.
그 후, 화학적 흡착되지 않고 잔류하는 여분의 하프늄 소스 제거되도록 퍼지시킨다. 상기 퍼지 단계는 상기 3상 밸브(2350)의 동작에 의해 배기구(2360)를 개방시키므로써 달성된다. 이러한 퍼지는 약 60 내지 150초 동안 진행된다.
그런데, 본 실시예에서 하프늄 산화막은 배치 타입 ALD 장비에서 형성되므로, 각각의 웨이퍼마다 완벽히 퍼지가 달성되지 못할 수도 있다. 이에 의해 각 웨이퍼마다 화학적 흡착이 되지 않은 여분의 제 1 반응 소스가 잔류되어, 순수 단일의 원자층을 제공하지 못하게 된다. 이러한 문제점을 해결하기 위하여, 본 실시예에서는 퍼지 공정 이후 상기 여분의 반응 소스 물질을 완벽하게 제거하기 위하여 반응 공간인 튜브내가 진공이 되도록 펌핑시킨다. 상기 퍼지 공정을 마친 다음, 약 60 내지 150초 동안 펌핑 공정을 더 수행하게 되면, 상기 하부 전극(110) 표면에 불순물을 포함하지 않은 단일의 하프늄 원자들(121)만이 남게 된다.
그 후, 제 2 반응 소스 생성기, 예컨대 오조나이저(ozonizer: 도시되지 않음)를 초기화시키기 위하여 제 2 반응 소스인 오존(O3) 소스를 약 1 내지 5초간 공급한다(I2). 연이어, 오존 소스를 60 내지 180초간 공급하여 상기 하프늄 원자들(121)상에 산소 원자들(122)을 화학적 흡착시킨다. 그 후, 화학적 흡착되지 않은 오존 소스들을 제거하면서 순수 단일의 산소 원자들이 상기 하프늄 원자들(121)에 흡착될 수 있도록 상기 3상 밸브(2350)를 조절하여 약 30 내지 100초간 퍼지 공정을 수행한다. 다음, 퍼지 공정을 제고시키기 위하여 30 내지 100초간 펌핑 공정을 더 수행하여, 하프늄 원자들(121) 상에 순수 단일의 산소 원자들(122)을 형성한다.
그 후, 상기한 제 1 반응 소스의 공급 공정, 퍼지 공정, 펌핑 공정, 제 2 반응 소스의 공급 공정, 퍼지 공정 및 펌핑 공정을 하프늄 산화막이 원하는 두께 예컨대, 40 내지 50Å 두께를 가질 때까지 반복 실시하여, 캐패시터의 제 1 유전막인 하프늄 산화막(120)을 형성한다. 이때, 상기 하프늄 산화막을 증착하기 위한 상기 튜브(2310)내의 온도는 약 150 내지 350℃ 정도를 유지함이 바람직하다.
다음, 제 1 하프늄 산화막(120)이 증착된 웨이퍼(100), 즉 다수장의 웨이퍼가 적재되어 있는 웨이퍼 보트(2320)를 반출한 다음, 그 웨이퍼 보트(2320)를 제 2 배치 타입 ALD 장치내에 장입한다. 제 2 배치 타입 ALD 장치는 상기 제 1 하프늄 산화막(120)을 증착하였던 ALD 장비와 한 조를 이루는 장비일 수 있으며, 상기 배치 타입 ALD 챔버와 동일한 구성을 갖는 배치 타입 ALD 챔버를 포함할 수 있다.
제 1 하프늄 산화막(120) 상에 제 2 유전막, 예를 들어 알루미늄 산화막을 증착하기 위한 방법은 다음과 같다. 상기 제 1 하프늄 산화막(120)을 형성하였던 방법과 마찬가지로, 기화기(2347)를 초기화시키기 위하여 제 1 반응 소스인 알루미늄 소스를 약 3 내지 7초 동안 공급한 다음(I3), 알루미늄 원자층을 증착하기 위하여, 제 1 반응 소스인 알루미늄 소스, 예컨대 TMA(Tri Methyl Aluminium)를 50 내지 150초 동안 공급한다. 그 후, 제 1 하프늄 산화막(120) 상부에 순수한 단일의 알루미늄 원자들이 화학적 흡착될 수 있도록 상기 튜브(2310) 내부를 약 50 내지 100초 동안 퍼지한 다음, 연이어, 50 내지 100초 동안 펌핑한다. 이에 따라, 제 1 하프늄 산화막(120) 상에 순수 단일의 알루미늄 원자들(131)이 화학적 흡착된다.
이어서, 배치 타입 ALD 챔버(230)내의 오존나이저(도시되지 않음)를 초기화시킬 수 있도록 제 2 반응 소스인 산소 소스, 예컨대 오존 소스를 1 내지 3초간 공급한다(I4). 그 후, 오존 소스를 약 40 내지 160초간 공급하여 알루미늄 원자들(131) 상에 산소 원자들을 화학적 흡착시킨다. 다음, 3상 밸브(2350) 및 배기구(2360)를 개방하여 약 20 내지 80초간 퍼지 공정을 수행하고, 연이어 20 내지 80초간 펌핑 공정을 수행하여, 상기 알루미늄 원자들(131) 상에 순수 단일의 산소 원자들(132)을 화학적 흡착시킨다. 그 후, 제 1 반응 소스를 공급하는 공정, 퍼지하는 공정, 펌핑하는 공정, 제 2 반응 가스를 공급하는 공정, 퍼지하는 공정 및 펌핑하는 공정을 알루미늄 산화막이 원하는 두께, 예컨대 5 내지 15Å 두께가 될 때까지 반복 수행하여 알루미늄 산화막(130)을 형성한다.
이때 알루미늄 산화막(130)을 형성하기 위한 배치 타입 ALD 챔버는 상기 알루미늄 산화막(130)이 치밀한 막질 특성을 가지면서 높은 결정화 온도를 가질 수 있도록 상기 하프늄 산화막(120)보다는 높은 온도, 예컨대 350 내지 500℃의 온도에서 형성함이 바람직하다.
또한, 본 실시예에서 제 2 유전막으로 알루미늄 산화막(130)을 이용하였지만, 상기 제 1 유전막인 하프늄 산화막에 비해 결정화 온도가 높은 막이면 모두 사용할 수 있다. 즉, 상기 제 2 유전막으로는 알루미늄 산화막 외에 란타늄 산화막(La2O3) 및 프라세오디뮴산화막(Pr2O3) 중에서 어느 하나, 혹은 이들의 두 개 이상의 혼합 물질로 형성할 수 있다.
도 1f에 도시된 바와 같이, 알루미늄 산화막(130)이 형성된 웨이퍼들이 적재된 웨이퍼 보트(2320)를 제 3 유전막인 하프늄 산화막을 형성하기 위하여, 다른 배치 타입 ALD 챔버내로 이송시킨다. 이때 상기 웨이퍼가 이송된 배치 타입 ALD 챔버는 상기 제 1 하프늄 산화막(120)을 형성하였던 배치 타입 ALD 챔버일 수도 있고, 아니면 새로운 배치 타입 ALD 챔버일 수도 있다. 그 후, 상기 제 1 하프늄 산화막(120)을 형성하는 온도 및 방법과 동일하게 제 2 하프늄 산화막(140)을 형성한다. 이때, 제 2 하프늄 산화막(140)은 상기 제 1 하프늄 산화막(120)의 두께보다는 낮은 30 내지 40Å 두께를 갖도록 형성될 수 있다. 이는 높은 어스펙트 비를 갖는 하부 전극(110) 표면에 형성되는 제 1 하프늄 산화막(120)이 상대적으로 두껍게 형성 되는 편이 누설 전류면에서 안정하기 때문이다.
그 후, 상기와 같이 제 1 유전막(제 1 하프늄 산화막:120), 제 2 유전막(알루미늄 산화막:130) 및 제 3 유전막(제 2 하프늄 산화막:140)으로 구성된 캐패시터 유전막(50)을 배치 타입 익스 시튜 방식으로 형성한 다음, 상기 유전막(150)의 누설 전류를 개선하기 위하여 유전막 후처리 공정을 실시한다. 상기 유전막 후처리 공정은 다이렉트 플라즈마(direct plasma) 처리, 리모트 플라즈마(remote plasma) 처리 혹은 MMT(modified magnetron type) 플라즈마 처리 등이 이용될 수 있다. 또한, 상기 후처리 공정은 150 내지 400℃, 바람직하게는 약 250℃의 온도 및 수 Torr(예컨대, 1.5Torr)에서 3 내지 8분간 진행할 수 있으며, 산소(O2), 질소(N2), 질산(NH3), 수소(H2) 및 질산(N2O) 가스 중 어느 하나, 혹은 이들의 혼합 가스 분위기에 진행될 수 있다.
도 1g를 참조해서, 상기 유전막(150) 상부에 상부 전극(160)을 형성한다. 상부 전극(160)은 하부 전극과 마찬가지로 금속 질화막으로 형성될 수 있고, CVD, ALD 또는 SFD 방식으로 형성될 수 있다.
<실험예 1>
도 6은 본 발명에 따라 형성된 캐패시터 유전막의 누설 전류 정도를 보여주는 그래프이다. 도 6에서 x축은 -0.9V에서의 캐패시턴스(fF/cell)를 나타내고, y축은 1fA/cell을 만족하는 전압(V)을 나타내며, 상기 1fA/cell을 만족하는 전압은 곧 누설 전류를 대변하는 변수이다. 도면에서 ●,○는 제 1 하프늄 산화막(40Å)/알루미늄 산화막(5Å)/제 2 하프늄 산화막(40Å)을 배치 타입 ALD 장비에서 형성한 경우이고, ★,☆는 제 1 하프늄 산화막(40Å)/알루미늄 산화막(5Å)/제 2 하프늄 산화막(40Å)을 싱글 타입 ALD 장비에서 형성한 경우이다.
도 6에 의하면, 본 발명에 따른 배치 타입 ALD 장치에 의하여 캐패시터 유전막을 형성한 경우가 싱글 타입 ALD 장치에 의하여 캐패시터 유전막을 형성한 경우 보다 동일한 캐패시턴스에서 1fA/Cell에 해당하는 전압이 더 높다. 이는 곧 누설 전류가 낮다는 것을 의미한다. 이에 따라, 본 발명과 같이 배치 타입 ALD 방식으로 유전막을 증착하는 경우, 싱글 타입 ALD 방식보다 누설 전류 측면에서 우수함을 알 수 있다.
<실험예 2>
도 7a는 싱글 타입 ALD 장비에서 형성된 유전막을 갖는 캐패시터의 캐패시턴스와 배치 타입 ALD 장비에서 형성된 유전막을 갖는 캐패시터의 캐패시턴스를 비교한 그래프이다. 도 7b는 싱글 타입 ALD 장비에서 형성된 유전막을 갖는 캐패시터의 항복 전압과 배치 타입 ALD 장비에서 형성된 유전막을 갖는 캐패시터의 항복 전압을 비교한 그래프이다.
싱글 타입 ALD 장비에서 형성된 유전막을 갖는 캐패시터의 캐패시턴스 및 배치 타입 ALD 장비에서 형성된 유전막을 갖는 캐패시터의 캐패시턴스는 도 7a의 실험 데이터에서와 같이 거의 20 내지 23 fF/cell 정도의 캐패시턴스를 유지하였다.
또한, 도 7b의 항복 전압에 있어서도, 싱글 타입 ALD 장비 및 배치 타입 ALD 장비에서 형성된 캐패시터들 역시 3.6 내지 4.0nBV의 항복 전압을 유지하는 것을 상기 그래프를 통하여 확인할 수 있다.
그런데, 알려진 바와 같이, 캐패시턴스와 항복 전압은 트레이드 오프(trade off) 관계에 있다. 즉, 캐패시턴스는 유전막의 두께와 반비례하는 한편, 항복 전압은 유전막의 두께에 비례한다. 그러므로, 대체적으로 캐패시턴스와 누설 전류를 대변하는 항복 전압을 동시에 만족시키는 어렵다.
하지만, 도 7a 및 도 7b의 배치 타입 ALD 장비에 의해 형성된 유전막을 갖는 캐패시터는 캐패시턴스 및 항복 전압 모두 싱글 웨이퍼 타입으로 형성된 캐패시터의 평균 수준의 캐패시턴스 및 항복 전압을 나타낸다. 결과적으로 배치 타입 ALD 장비로 유전막을 형성하여 캐패시터를 형성하는 경우, 높은 캐패시턴스 및 우수한 누설 전류 특성을 동시에 만족할 수 있음을 의미한다.
이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 하프늄 산화막/알루미늄 산화막/하프늄 산화막으로 구성되는 캐패시터 유전막을 배치 타입 ALD 장비에서 익스 시튜 방식으로 형성한다.
이와 같이, 캐패시터의 유전막을 배치 타입 배치 타입 ALD 장비로 형성함에 따라, 다수의 웨이퍼가 일괄 처리되어 쓰루풋을 개선할 수 있다. 또한, 소스 공급 시간을 충분히 연장하여도 다수의 웨이퍼가 처리되는 것이므로, 싱글 타입과 같이 공정 시간에 민감하지 않게 된다. 이와 같은 본 실시예는 충분한 소스 공급 시간을 확보할 수 있으므로, 스텝 커버리지 개선에 의해 로딩 이펙트(loading effect)를 개선할 수 있다.
또한, 하프늄 산화막과 알루미늄 산화막이 각각 익스 시튜 방식으로 형성됨에 따라, 하프늄 산화막 및 알루미늄 산화막을 최적화할 수 있는 조건하에서 증착할 수 있다. 즉, 본 실시예에서는 알루미늄 산화막을 하프늄 산화막 보다 고온의 챔버에서 증착하므로서, 높은 결정화 온도를 확보할 수 있다. 이에따라, 고온의 백 앤드 공정시 하프늄 산화막의 결정화를 저지하여, 누설 전류의 발생을 방지할 수 있다.
또한, 본 실시예에서는 300mm 웨이퍼 작업시 퍼지 공정 특성을 향상시키기 위하여, 퍼지 공정 단계 이후에 펌핑 공정 단계를 추가로 실시하여, 잔류 원자층 및 불순물을 완벽하게 제거할 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.

Claims (33)

  1. 제 1 배치 타입 장비에서, 웨이퍼상에 원자층 증착법으로 제 1 유전막을 형성하는 단계;
    제 2 배치 타입 장비에서, 상기 제 1 유전막 상부에 상기 제 1 유전막 보다 높은 결정화 온도를 갖는 제 2 유전막을 원자층 증착법으로 형성하는 단계; 및
    제 3 배치 타입 장비에서, 상기 제 2 유전막상에 제 3 유전막을 원자층 증착법으로 형성하는 단계를 포함하는 유전막 제조방법.
  2. 제 1 항에 있어서, 상기 제 1 유전막, 제 2 유전막 또는 제 3 유전막을 형성하는 단계 각각은,
    상기 웨이퍼상에 제 1 반응 소스를 화학적 흡착시키는 단계;
    상기 화학적 흡착되지 않은 여분의 제 1 반응 소스를 퍼지시키는 단계;
    상기 퍼지되지 않은 여분의 제 1 반응 소스를 완전히 제거하기 위하여 원자층을 증착하기 위한 반응 공간을 펌핑하는 단계;
    상기 화학적 흡착된 제 1 반응 소스와 반응되도록 제 2 반응 소스를 공급하여 원자층을 형성하는 단계;
    상기 제 1 반응 소스와 반응되지 않은 여분의 제 2 반응 소스를 퍼지시키는 단계; 및
    상기 퍼지되지 않은 여분의 제 2 반응 소스를 완전히 제거하기 위하여 상기 반응 공간을 펌핑하는 단계를 포함하는 유전막 제조방법.
  3. 제 2 항에 있어서, 상기 제 1 반응 소스를 웨이퍼 상에 화학적 흡착시키는 단계 전에, 상기 제 1 반응 소스를 기화시키기 위한 기화기를 초기화시키는 단계를 더 포함하는 유전막 제조방법.
  4. 제 3 항에 있어서, 상기 기화기를 초기화시키는 단계는, 상기 반응 공간내에 제 1 반응 소스가 전달됨이 없이, 상기 기화기에 상기 제 1 반응 소스를 소정 시간만큼 공급하는 것을 특징으로 하는 유전막 제조방법.
  5. 제 2 항에 있어서, 상기 여분의 제 1 반응 소스를 제거하기 위하여 펌핑시키는 단계와, 상기 제 2 반응 소스를 공급하여 원자층을 형성하는 단계 사이에, 상기 제 2 반응 소스 발생기를 초기화시키는 단계를 더 포함하는 유전막 제조방법.
  6. 제 5 항에 있어서, 상기 제 2 반응 소스 발생기를 초기화시키는 단계는, 상기 반응 공간에 제 2 반응 소스가 전달됨이 없이, 제 2 반응 소스 발생기에 상기 제 2 반응 소스를 소정 시간만큼 공급하는 단계인 것을 특징으로 하는 유전막 제조방법.
  7. 제 2 항에 있어서, 상기 제 1 유전막 및 제 3 유전막은 동일한 반응 소스를 가지고 동일한 장비내에서 형성하는 것을 특징으로 하는 유전막 제조방법.
  8. 제 7 항에 있어서, 상기 제 1 유전막 및 제 3 유전막은 하프늄 산화막(HfO2), 지르코늄 산화막(ZrO2), 탄탈륨 산화막(Ta2O5), 티타늄 산화막(TiO2) 및 STO(StxBiyTiO3)막 중에서 어느 하나, 혹은 이들의 두 개 이상의 혼합 물질로 형성하는 것을 특징으로 하는 유전막 제조방법.
  9. 제 8 항에 있어서, 상기 제 1 및 제 3 유전막이 하프늄 산화막인 경우,
    상기 제 1 반응 소스는 TEMAH(Tetrakis Ethyl Methyl Amino Hafnium), Hf(OtBu)4, TDMAH(Tetrakis Di-Methyl Amino Hafnium) 및 TDEAH(Tetrakis Di-Methyl Amino Hafnium) 중 선택되는 하나가 이용되고, 상기 제 2 반응 소스는 오존인 것을 특징으로 하는 유전막 제조방법.
  10. 제 8 항에 있어서, 상기 제 1 유전막 및 제 3 유전막은 150 내지 350℃의 온도에서 형성하는 것을 특징으로 하는 유전막 제조방법.
  11. 제 2 항에 있어서, 상기 제 2 유전막은 알루미늄 산화막(Al2O3), 란타늄 산화막(La2O3) 및 프라세오디뮴산화막(Pr2O3) 중에서 어느 하나, 혹은 이들의 두 개 이 상의 혼합 물질로 형성하는 것을 특징으로 하는 유전막 제조방법.
  12. 제 11 항에 있어서, 상기 제 2 유전막이 알루미늄 산화막인 경우, 상기 제 1 반응 소스는 TMA(Tri Methyl Aluminum)이고, 제 2 반응 소스는 오존 인 것을 특징으로 하는 유전막 제조방법.
  13. 제 11 항에 있어서, 상기 제 2 유전막은 350 내지 500℃의 온도에서 형성하는 것을 특징으로 하는 유전막 제조방법.
  14. 제 1 항에 있어서, 상기 제 1 유전막은 상기 제 3 유전막보다 같거나 두껍게 형성하는 것을 특징으로 하는 유전막 제조방법.
  15. 반도체 기판상에 하부 전극을 형성하는 단계;
    상기 하부 전극이 형성된 다수의 반도체 기판을 제 1 배치 타입 장비에 장입하여, 제 1 유전막을 원자층 증착 방식으로 형성하는 단계;
    상기 제 1 유전막이 형성된 반도체 기판을 제 2 배치 타입 장비에 장입하여, 상기 제 1 유전막 상부에 제 1 유전막보다 높은 결정화 온도를 갖는 제 2 유전막을 원자층 증착 방식으로 형성하는 단계;
    상기 제 2 유전막이 형성된 반도체 기판을 제 3 배치 타입 장비에 장입하여, 상기 제 2 유전막 상부에 제 3 유전막을 원자층 증착 방식으로 형성하는 단계; 및
    상기 제 3 유전막 상부에 상부 전극을 형성하는 단계를 포함하는 MIM 캐패시터 제조방법.
  16. 제 15 항에 있어서, 상기 제 1 유전막, 제 2 유전막 또는 제 3 유전막을 형성하는 단계는,
    상기 웨이퍼상에 제 1 반응 소스를 화학적 흡착시키는 단계;
    상기 화학적 흡착되지 않은 여분의 제 1 반응 소스를 퍼지시키는 단계;
    상기 퍼지되지 않은 여분의 제 1 반응 소스를 완전히 제거하기 위하여 원자층을 증착하기 위한 반응 공간을 펌핑하는 단계;
    상기 화학적 흡착된 제 1 반응 소스와 반응되도록 제 2 반응 소스를 공급하여 원자층을 형성하는 단계;
    상기 제 1 반응 소스와 반응되지 않은 여분의 제 2 반응 소스를 퍼지시키는 단계; 및
    상기 퍼지되지 않은 여분의 제 2 반응 소스를 완전히 제거하기 위하여 상기 반응 공간을 펌핑하는 단계를 포함하는 유전막 제조방법.
  17. 제 16 항에 있어서, 상기 제 1 반응 소스를 웨이퍼 상에 화학적 흡착시키는 단계 전에, 상기 제 1 반응 소스를 기화시키기 위한 기화기를 초기화시키는 단계를 더 포함하는 유전막 제조방법.
  18. 제 2 항에 있어서, 상기 여분의 제 1 반응 소스를 제거하기 위하여 펌핑시키는 단계와, 상기 제 2 반응 소스를 공급하여 원자층을 형성하는 단계 사이에, 상기 제 2 반응 소스 발생기를 초기화시키는 단계를 더 포함하는 유전막 제조방법.
  19. 제 16 항에 있어서, 상기 제 1 유전막 및 제 3 유전막은 동일한 반응 소스를 가지고 동일한 배치 타입 ALD 장비에서 형성하는 것을 특징으로 하는 MIM 캐패시터 제조방법.
  20. 제 19 항에 있어서, 상기 제 1 유전막 및 제 3 유전막은 하프늄 산화막(HfO2), 지르코늄 산화막(ZrO2), 탄탈륨 산화막(Ta2O5), 티타늄 산화막(TiO2) 및 STO(StxBiyTiOx)막 중에서 어느 하나, 혹은 이들의 두 개 이상의 혼합 물질로 형성하는 것을 특징으로 하는 MIM 캐패시터 제조방법.
  21. 제 20 항에 있어서, 상기 제 1 유전막 및 제 3 유전막은 150 내지 300℃의 온도에서 형성하는 것을 특징으로 하는 MIM 캐패시터 제조방법.
  22. 제 16 항에 있어서, 상기 제 2 유전막은 알루미늄 산화막(Al2O3), 란타늄 산화막(La2O3) 및 프라세오디뮴산화막(Pr2O3) 중에서 어느 하나, 혹은 이들의 두 개 이상의 혼합 물질로 형성하는 것을 특징으로 하는 MIM 캐패시터 제조방법.
  23. 제 22 항에 있어서, 상기 제 2 유전막은 350 내지 500℃의 온도에서 형성하는 것을 특징으로 하는 MIM 캐패시터 제조방법.
  24. 제 15 항에 있어서, 상기 제 1 유전막은 상기 제 3 유전막보다 같거나 두껍게 형성하는 것을 특징으로 하는 MIM 캐패시터 제조방법.
  25. 제 24 항에 있어서, 상기 제 1 유전막은 40 내지 50Å 두께로 형성하고,
    상기 제 2 유전막은 5 내지 15Å 두께로 형성하고,
    상기 제 3 유전막은 30 내지 40Å두께로 형성하는 것을 특징으로 하는 MIM 캐패시터 제조방법.
  26. 제 15 항에 있어서, 상기 하부 전극을 형성하는 단계 또는 상부 전극을 형성하는 단계는, 티타늄 질화막(TiN), 텅스텐 질화막(WN) 및 탄탈륨 질화막(TaN)과 같은 금속 질화막, 및 루테늄(Ru), 플래니튬(Pt) 및 이리듐(Ir)과 같은 귀금속 중 선택되는 하나로 형성하는 단계를 포함하는 MIM 캐패시터 제조방법.
  27. 제 15 항에 있어서, 상기 제 3 유전막을 형성하는 단계와, 상기 상부 전극을 형성하는 단계 사이에,
    상기 유전막들을 플라즈마 후처리하는 단계를 더 포함하는 것을 특징으로 MIM 캐패시터 제조방법.
  28. 제 27 항에 있어서, 상기 플라즈마 후처리 단계는 150 내지 400℃의 온도에서, 산소(O2), 질소(N2), 질산(NH3), 수소(H2) 및 질산(N2O) 가스 중 어느 하나 혹은 이들의 혼합 가스 분위기에 진행하는 것을 특징으로 하는 MIM 캐패시터 제조방법.
  29. 제 1 반응 소스를 공급하는 단계, 퍼지하는 단계, 펌핑하는 단계, 제 2 반응 소스를 공급하는 단계 퍼지하는 단계 및 펌핑하는 일련의 단계를 적어도 한번 반복 수행하여 다수의 웨이퍼에 일괄적으로 제 1 유전막을 형성하는 단계;
    상기 제 1 유전막이 형성된 다수의 웨이퍼상에, 일괄적으로 제 3 반응 소스를 공급하는 단계, 퍼지하는 단계, 펌핑하는 단계, 제 4 반응 소스를 공급하는 단계 퍼지하는 단계 및 펌핑하는 일련의 단계를 적어도 한번 반복 수행하여, 제 2 유전막을 형성하는 단계; 및
    상기 제 2 유전막이 형성된 다수의 웨이퍼상에 일괄적으로 제 5 반응 소스를 공급하는 단계, 퍼지하는 단계, 펌핑하는 단계, 제 6 반응 소스를 공급하는 단계 퍼지하는 단계 및 펌핑하는 일련의 단계를 적어도 한번 반복 수행하여, 제 3 유전막을 형성하는 단계를 포함하며,
    상기 제 1 유전막과 제 2 유전막은 서로 다른 챔버에서 형성하는 것을 특징으로 하는 유전막 제조방법.
  30. 하프늄 소스를 공급하는 단계, 퍼지하는 단계, 펌핑하는 단계, 산소 소스를 공급하는 단계, 퍼지하는 단계 및 펌핑하는 일련의 단계를 적어도 한번 반복 수행하여 다수의 웨이퍼에 일괄적으로 하프늄 산화막을 제 1 온도에서 형성하는 단계;
    상기 하프늄 산화막이 형성된 다수의 웨이퍼상에, 일괄적으로 알루미늄 소스를 공급하는 단계, 퍼지하는 단계, 펌핑하는 단계, 산소 소스를 공급하는 단계 퍼지하는 단계 및 펌핑하는 일련의 단계를 적어도 한번 반복 수행하여, 알루미늄 산화막을 상기 제 1 온도보다 고온인 제 2 온도에서 형성하는 단계; 및
    상기 알루미늄 산화막이 형성된 다수의 웨이퍼상에, 일괄적으로 하프늄 소스를 공급하는 단계, 퍼지하는 단계, 펌핑하는 단계, 산소 소스를 공급하는 단계 퍼지하는 단계 및 펌핑하는 일련의 단계를 적어도 한번 반복 수행하여, 하프늄 산화막을 상기 제 1 온도에서 형성하는 단계를 포함하며,
    상기 제 1 유전막과 제 2 유전막은 서로 다른 챔버에서 형성하는 것을 특징으로 하는 유전막 제조방법.
  31. 제 30 항에 있어서, 상기 제 1 온도는 150 내지 350℃이고, 상기 제 2 온도는 350 내지 500℃인 것을 특징으로 하는 유전막 제조방법.
  32. 유전막을 증착하기 위한 배치 타입 ALD 장치로서,
    튜브;
    상기 튜브내에 설치되며 다수의 웨이퍼를 적재하고 있는 웨이퍼 보트; 및
    상기 튜브내의 각각의 웨이퍼에 반응 소스를 전달하는 적어도 하나의 공급관을 포함하며,
    상기 웨이퍼 슬롯(간격)과 대응하는 공급관 위치마다 가스 분사 노즐이 설치되어 있는 것을 특징으로 하는 배치 타입 ALD 장치.
  33. 제 32 항에 있어서, 상기 공급관은 상기 유전막을 제조하는 데 필요한 반응 소스 수만큼 구비되는 것을 특징으로 하는 배치 타입 ALD 장치.
KR1020050069664A 2005-03-23 2005-07-29 유전막 제조방법, 그 유전막을 포함하는 ｍｉｍ 캐패시터의제조방법 및 그 유전막을 제조하기 위한 배치 타입 ａｌｄ장치 KR100652420B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050069664A KR100652420B1 (ko) 2005-03-23 2005-07-29 유전막 제조방법, 그 유전막을 포함하는 ｍｉｍ 캐패시터의제조방법 및 그 유전막을 제조하기 위한 배치 타입 ａｌｄ장치
US11/376,384 US7442604B2 (en) 2005-03-23 2006-03-15 Methods and batch type atomic layer deposition apparatus for forming dielectric films and methods of manufacturing metal-insulator-metal capacitors including the dielectric films

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020050024071 2005-03-23
KR20050024071 2005-03-23
KR1020050069664A KR100652420B1 (ko) 2005-03-23 2005-07-29 유전막 제조방법, 그 유전막을 포함하는 ｍｉｍ 캐패시터의제조방법 및 그 유전막을 제조하기 위한 배치 타입 ａｌｄ장치

Publications (2)

Publication Number Publication Date
KR20060102470A true KR20060102470A (ko) 2006-09-27
KR100652420B1 KR100652420B1 (ko) 2006-12-01

Family

ID=37035780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050069664A KR100652420B1 (ko) 2005-03-23 2005-07-29 유전막 제조방법, 그 유전막을 포함하는 ｍｉｍ 캐패시터의제조방법 및 그 유전막을 제조하기 위한 배치 타입 ａｌｄ장치

Country Status (2)

Country Link
US (1) US7442604B2 (ko)
KR (1) KR100652420B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809685B1 (ko) * 2005-09-13 2008-03-06 삼성전자주식회사 유전막, 이 유전막 제조방법 및 이를 이용한 ｍｉｍ캐패시터의 제조방법
KR100818657B1 (ko) * 2006-12-27 2008-04-01 주식회사 하이닉스반도체 다층 구조의 유전막 및 그를 구비한 캐패시터의 제조 방법
KR100881727B1 (ko) * 2007-03-31 2009-02-06 주식회사 하이닉스반도체 다층 구조의 유전막 및 그의 제조 방법
KR100971430B1 (ko) * 2006-09-28 2010-07-21 주식회사 하이닉스반도체 반도체 소자의 캐패시터 및 그 제조 방법
US7871889B2 (en) 2007-03-16 2011-01-18 Hynix Semiconductor Inc. Capacitor and method for fabricating the same
US8809999B2 (en) 2009-02-16 2014-08-19 Samsung Electronics Co., Ltd. Semiconductor integrated circuit device and method of fabricating the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028249A (ja) * 2006-07-24 2008-02-07 Matsushita Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
KR101239224B1 (ko) * 2006-11-28 2013-03-05 삼성전자주식회사 유전막 증착시 인시튜 세정에 의한 기화기 세정방법
KR101417728B1 (ko) * 2008-03-12 2014-07-11 삼성전자주식회사 지르코늄 유기산질화막 형성방법 및 이를 이용하는 반도체장치 및 그 제조방법
JP5223804B2 (ja) * 2009-07-22 2013-06-26 東京エレクトロン株式会社 成膜方法及び成膜装置
JP5927679B2 (ja) * 2010-10-16 2016-06-01 ウルトラテック，インコーポレイテッド Ａｌｄコーティングシステム
US9595438B2 (en) 2011-09-12 2017-03-14 Nasp Iii/V Gmbh Method for producing a III/V Si template
US8633084B1 (en) * 2012-10-17 2014-01-21 Micron Technology, Inc. Methods of forming a memory cell having programmable material that comprises a multivalent metal oxide portion and an oxygen containing dielectric portion
KR102131078B1 (ko) 2013-09-05 2020-08-06 삼성전자 주식회사 Mim 커패시터 및 이의 제조 방법, mim 커패시터를 포함하는 반도체 소자
US20230272532A1 (en) * 2020-08-12 2023-08-31 Samsung Electronics Co., Ltd. Semiconductor manufacturing apparatus and substrate treatment method using the same
KR20220038918A (ko) 2020-09-21 2022-03-29 삼성전자주식회사 커패시터 및 이를 포함하는 디램 소자

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001025418A (ja) 1999-07-13 2001-01-30 Toyo Tire & Rubber Co Ltd 自動車用シートクッションパッド
US6828218B2 (en) 2001-05-31 2004-12-07 Samsung Electronics Co., Ltd. Method of forming a thin film using atomic layer deposition
KR20030002775A (ko) 2001-06-29 2003-01-09 주식회사 하이닉스반도체 원자층 증착 방법
KR100422396B1 (ko) * 2001-06-29 2004-03-12 주식회사 하이닉스반도체 원자층 증착법을 이용한 반도체 소자의 박막 형성 방법
KR100450068B1 (ko) * 2001-11-23 2004-09-24 주성엔지니어링(주) Ｃｖｄ 장치의 멀티섹터 평판형 샤워헤드
US7220312B2 (en) 2002-03-13 2007-05-22 Micron Technology, Inc. Methods for treating semiconductor substrates
KR100528799B1 (ko) 2002-12-27 2005-11-15 주식회사 하이닉스반도체 유전박막 형성방법 및 이를 이용한 캐패시터 제조방법
KR100555543B1 (ko) * 2003-06-24 2006-03-03 삼성전자주식회사 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
KR100490658B1 (ko) 2003-06-30 2005-05-24 주식회사 하이닉스반도체 반도체 소자의 절연박막 형성방법
KR100532960B1 (ko) 2003-07-26 2005-12-01 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
US7344755B2 (en) * 2003-08-21 2008-03-18 Micron Technology, Inc. Methods and apparatus for processing microfeature workpieces; methods for conditioning ALD reaction chambers
KR100584996B1 (ko) * 2003-11-22 2006-05-29 주식회사 하이닉스반도체 산화하프늄과 산화알루미늄이 혼합된 유전막을 갖는캐패시터 및 그 제조 방법
KR100677765B1 (ko) * 2003-12-29 2007-02-05 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
US7508648B2 (en) * 2005-02-08 2009-03-24 Micron Technology, Inc. Atomic layer deposition of Dy doped HfO2 films as gate dielectrics

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809685B1 (ko) * 2005-09-13 2008-03-06 삼성전자주식회사 유전막, 이 유전막 제조방법 및 이를 이용한 ｍｉｍ캐패시터의 제조방법
KR100971430B1 (ko) * 2006-09-28 2010-07-21 주식회사 하이닉스반도체 반도체 소자의 캐패시터 및 그 제조 방법
KR100818657B1 (ko) * 2006-12-27 2008-04-01 주식회사 하이닉스반도체 다층 구조의 유전막 및 그를 구비한 캐패시터의 제조 방법
US7799631B2 (en) 2006-12-27 2010-09-21 Hynix Semiconductor Inc. Multiple-layer dielectric layer and method for fabricating capacitor including the same
US7871889B2 (en) 2007-03-16 2011-01-18 Hynix Semiconductor Inc. Capacitor and method for fabricating the same
US8212301B2 (en) 2007-03-16 2012-07-03 Hynix Semiconductor Inc. Capacitor and method for fabricating the same
KR100881727B1 (ko) * 2007-03-31 2009-02-06 주식회사 하이닉스반도체 다층 구조의 유전막 및 그의 제조 방법
US8809999B2 (en) 2009-02-16 2014-08-19 Samsung Electronics Co., Ltd. Semiconductor integrated circuit device and method of fabricating the same
US8940611B2 (en) 2009-02-16 2015-01-27 Samsung Electronics Co., Ltd. Semiconductor integrated circuit device and method of fabricating the same

Also Published As

Publication number Publication date
US20060216947A1 (en) 2006-09-28
KR100652420B1 (ko) 2006-12-01
US7442604B2 (en) 2008-10-28

Similar Documents

Publication Publication Date Title
KR100652420B1 (ko) 유전막 제조방법, 그 유전막을 포함하는 ｍｉｍ 캐패시터의제조방법 및 그 유전막을 제조하기 위한 배치 타입 ａｌｄ장치
KR100622609B1 (ko) 박막 형성 방법
US7968437B2 (en) Semiconductor device manufacturing method and substrate processing apparatus
KR102521792B1 (ko) 선택적 산화알루미늄 막 증착
US20060110533A1 (en) Methods and apparatus for forming a titanium nitride layer
US20060128127A1 (en) Method of depositing a metal compound layer and apparatus for depositing a metal compound layer
KR101537946B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기억 매체 및 기판 처리 장치
JP2003100908A (ja) 高誘電膜を備えた半導体素子及びその製造方法
US7425761B2 (en) Method of manufacturing a dielectric film in a capacitor
US7041546B2 (en) Film forming method for depositing a plurality of high-k dielectric films
US20060240679A1 (en) Method of manufacturing semiconductor device having reaction barrier layer
US20130316546A1 (en) Methods of atomic layer deposition of hafnium oxide as gate dielectrics
US20110014770A1 (en) Methods of forming a dielectric thin film of a semiconductor device and methods of manufacturing a capacitor having the same
KR20110103534A (ko) 유전막 구조물 형성 방법, 이를 이용한 커패시터 제조 방법 및 커패시터
KR100532960B1 (ko) 반도체소자의 캐패시터 형성방법
KR100511914B1 (ko) 피이사이클 시브이디법을 이용한 반도체소자의 제조방법
JP2009299101A (ja) 半導体装置の製造方法および基板処理装置
KR100528799B1 (ko) 유전박막 형성방법 및 이를 이용한 캐패시터 제조방법
KR100490658B1 (ko) 반도체 소자의 절연박막 형성방법
US20240030024A1 (en) Layer deposition method and layer deposition apparatus
KR101303178B1 (ko) 캐패시터 유전막 제조방법
KR20070114519A (ko) 캐패시터의 유전막 및 그 제조 방법과 이를 이용한 반도체소자의 캐패시터 및 그 제조 방법
KR20030063643A (ko) 탄탈륨 질화막을 유전체막으로 하는 반도체소자의캐패시터 제조방법
KR100656282B1 (ko) 캐패시터 제조 방법
KR100910220B1 (ko) 반도체소자의 유전체박막 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141031

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 13