KR100528799B1 - 유전박막 형성방법 및 이를 이용한 캐패시터 제조방법 - Google Patents

유전박막 형성방법 및 이를 이용한 캐패시터 제조방법 Download PDF

Info

Publication number
KR100528799B1
KR100528799B1 KR10-2002-0085420A KR20020085420A KR100528799B1 KR 100528799 B1 KR100528799 B1 KR 100528799B1 KR 20020085420 A KR20020085420 A KR 20020085420A KR 100528799 B1 KR100528799 B1 KR 100528799B1
Authority
KR
South Korea
Prior art keywords
film
ald reactor
source gas
gas
semiconductor substrate
Prior art date
Application number
KR10-2002-0085420A
Other languages
English (en)
Other versions
KR20040058902A (ko
Inventor
길덕신
하승철
임관용
조흥재
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0085420A priority Critical patent/KR100528799B1/ko
Publication of KR20040058902A publication Critical patent/KR20040058902A/ko
Application granted granted Critical
Publication of KR100528799B1 publication Critical patent/KR100528799B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 유전박막 형성방법 및 이를 이용한 캐패시터 제조방법에 관한 것으로, Al2O3를 하부막으로 하는 다층 구조의 유전박막을 ALD 방식으로 하나의 챔버 내에서 형성함으로써 제조공정시 단위 시간당 제조되는 웨이퍼의 수를 크게 증가시키고 제조공정의 비용을 감소시킬 수 있는 유전박막 형성방법 및 이를 이용한 캐패시터 제조방법을 개시한다.

Description

유전박막 형성방법 및 이를 이용한 캐패시터 제조방법{Method for forming a dielectric film and method for manufacturing a capacitor using the same}
본 발명은 유전박막의 형성방법 및 이를 이용한 캐패시터 제조방법에 관한 것으로, 특히 Al2O3를 하부막으로 하는 적어도 2층 구조의 유전박막을 하나의 챔버내에서 안정적으로 형성할 수 있는 유전박막의 형성방법에 관한 것이다. 또한, 이 유전박막을 이용하여 캐패시터를 형성할 수 있는 캐패시터 제조방법에 관한 것이다.
최근, DRAM(Dynamic Random Access Memory)의 집적도가 증가함에 따라 캐패시터의 유전박막의 증착기술은 보다 우수한 스텝 커버리지(step coverage), 증착된 박막의 우수한 특성(quality) 및 단위 시간당 제조되는 웨이퍼 수의 증가를 요구하게 되었다. 이와 같은 요구사항을 충족시키기 위하여 Al2O3/TiO2 또는 Al 2O3/HfO2 등의 다층 구조의 유전박막을 단원자 증착법(Atomic Layer Deposition; 이하, 'ALD'라 함)을 이용하여 형성하기 위한 증착공정의 연구가 활발히 진행되고 있다. 그러나, 이러한 산화물 박막들을 기존의 산화원인 H2O 증기를 이용하여 증착할 경우 박막 내에 OH 등의 불순물이 잔류하여 다층 구조의 유전박막의 특성을 저하시키는 문제가 있다.
따라서, 최근에는 산화원으로 H2O 증기 대신 오존(O3)을 이용한 다층 구조의 유전박막의 증착공정의 연구가 이루어지고 있다. 이 경우에는 증착 온도가 450℃ 이상되어야 유전박막의 특성이 개선되는 것으로 보고 되고 있다. 그러나, 전기적 특성의 개선을 위하여 TiO2 또는 HfO2 등과 함께 다층 구조의 유전박막을 형성할 경우에는 TiO2 또는 HfO2 등이 300℃ 이하, 예컨대 280℃에서 소스 분해가 이루어짐에 따라 300℃ 이상에서 Al2O3와 함께 하나의 챔버에서 형성할 수 없다. 이에 따라, 각 박막, 즉 Al2O3와 TiO2 또는 HfO2 등을 형성하기 위해서는 각각 독립된 챔버가 두개 필요하다.
결과적으로, 장비 투자 측면에서의 비용 증가 및 웨이퍼 챔버 간 이동에 의한 인-시튜(in-situ) 환경의 단절로 전기적인 특성의 저하도 예상된다. 따라서, Al2O3/TiO2 또는 Al2O3/HfO2 등을 박막을 이용하여 다층 구조의 유전박막을 형성할 수 있는 새로운 증착 공정의 개발은 디자인 룰(design rule)이 110㎚이하의 DRAM 개발에 있어서 절대적으로 필수적이다.
따라서, 본 발명은 상기에서 설명한 종래기술의 문제점을 해결하기 위해 안출된 것으로, Al2O3를 하부막으로 하는 다층 구조의 유전박막을 하나의 챔버내에서 형성하는데 그 목적이 있다.
또한, 본 발명은 Al2O3/TiO2 또는 Al2O3/HfO2 의 다층 구조의 유전박막을 하나의 챔버내에서 형성하는데 다른 목적이 있다.
또한, 본 발명은 Al2O3/TiO2 또는 Al2O3/HfO2 의 다층 구조의 유전박막을 하나의 ALD 챔버내에서 형성하는데 또 다른 목적이 있다.
또한, 본 발명은 유전박막 제조공정시 단위 시간당 제조되는 웨이퍼의 수를 크게 증가시키는데 또 다른 목적이 있다.
또한, 본 발명은 유전박막의 제조공정시 제조공정의 비용을 감소시키는데 또 다른 목적이 있다.
본 발명의 일측면에 따르면, 반도체 기판을 ALD 반응기 내로 로딩하는 단계와, 상기 ALD 반응기 내로 Al 소스 가스와 H2O 증기를 공급하여 상기 반도체 기판 상에 Al2O3막을 형성하는 단계와, 상기 ALD 반응기 내로 Ti 소스 가스와 O3 가스를 공급하여 상기 Al2O3막 상에 TiO2막을 형성하는 단계를 포함하고, Al2O3막을 형성하는 단계와 TiO2막을 형성하는 단계에서 ALD 반응기의 내부온도는 200℃ 내지 300℃로 유지되는 유전박막 형성방법을 제공한다.
본 발명의 다른 측면에 따르면, 반도체 기판을 ALD 반응기 내로 로딩하는 단계와, 상기 ALD 반응기 내로 Al 소스 가스와 H2O 증기를 공급하여 상기 반도체 기판 상에 Al2O3막을 형성하는 단계와, 상기 ALD 반응기 내로 Hf 소스 가스와 O3 가스를 공급하여 상기 Al2O3막 상에 HfO2막을 형성하는 단계를 포함하고, Al2O3막을 형성하는 단계와 HfO2막을 형성하는 단계에서 ALD 반응기의 내부온도는 200℃ 내지 300℃로 유지되는 유전박막 형성방법을 제공한다.
본 발명의 또 다른 측면에 따르면, 반도체 기판을 ALD 반응기 내로 로딩하는 단계와, 상기 ALD 반응기 내로 Al 소스 가스와 H2O 증기를 공급하여 상기 반도체 기판 상에 Al2O3막을 형성하는 단계와, 상기 ALD 반응기 내로 Ta 소스 가스와 O3 가스를 공급하여 상기 Al2O3막 상에 Ta2O5막을 형성하는 단계를 포함하고, Al2O3막을 형성하는 단계와 Ta2O5막을 형성하는 단계에서 ALD 반응기의 내부온도는 200℃ 내지 300℃로 유지되는 유전박막 형성방법을 제공한다.
본 발명의 또 다른 측면에 따르면, 반도체 기판을 ALD 반응기 내로 로딩하는 단계와, 상기 ALD 반응기 내로 Al 소스 가스와 H2O 증기를 공급하여 상기 반도체 기판 상에 Al2O3막을 형성하는 단계와, 상기 ALD 반응기 내로 Zr 소스 가스와 O3 가스를 공급하여 상기 Al2O3막 상에 ZrO2막을 형성하는 단계를 포함하고, Al2O3막을 형성하는 단계와 ZrO2막을 형성하는 단계에서 ALD 반응기의 내부온도는 200℃ 내지 300℃로 유지되는 유전박막 형성방법을 제공한다.
본 발명의 또 다른 측면에 따르면, 반도체 기판 상에 하부전극을 형성하는 단계와, 상기 반도체 기판 상에 상기 유전박막 형성방법 중 어느 하나의 방법을 적어도 1회 반복적으로 실시하여 유전박막을 형성하는 단계와 상기 유전박막 상에 상부전극을 형성하는 단계를 포함하는 캐패시터 제조방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1 내지 도 8은 본 발명의 바람직한 실시예에 따른 유전박막 형성방법을 설명하기 위하여 도시한 도면이다. 도 1 내지 도 8에서 도시된 동일한 참조부호는 동일한 기능을 하는 동일한 부재를 가리킨다.
도 1을 참조하면, ALD 반응기(reactor; 100)를 제공한다. 여기서, ALD 반응기(100)로는 도시된 형태의 반응기에 한정되는 것이 아니며, ALD 증착이 가능한 모든 형태의 반응기가 이용될 수 있다. ALD 반응기(reactor; 100) 내로 반도체 기판(102)을 로딩(loding)하여 ALD 반응기(100)의 일정 부위에 반도체 기판(102)을 안착시킨다. 이때, 반도체 기판(102)으로는 Si, SiO2 , GaAs 및 GeSi 등이 이용될 수 있다.
이어서, ALD 반응기(100) 내로 Al 소스 가스를 공급하여 반도체 기판(102)의 상부 표면에 흡착반응을 유도한다. 상기 Al 소스 가스로는 TMA(Al(CH3)3), MPTMA가 이용될 수 있다. 이때, Al 소스 가스는 ALD 반응기(100) 내로 0.1초 내지 10초 동안 공급된다.
도 2를 참조하면, ALD 반응기(100)로 공급되는 Al 소스 가스의 공급을 차단시킨 후 N2 또는 Ar 가스와 같은 불활성 가스를 이용하여 반도체 기판(102)의 상부 표면에 흡착되지 않고 ALD 반응기(100) 내에 잔재하는 Al 소스 가스를 ALD 반응기(100)의 배출구(110)를 통해 퍼지(purge)한다. 여기서, 불활성 가스 대신에 진공펌프를 이용하여 흡착되지 않고 잔재하는 Al 소스 가스를 ALD 반응기(100)의 배출구(110)로 퍼지할 수도 있다. 이때, 퍼지동작은 0.1초 내지 10초 동안 실시하는 것이 바람직하다.
도 3을 참조하면, ALD 반응기(100)로 공급되는 불활성 가스의 공급을 차단시킨 후 H2O 증기를 공급한다. 상기 H2O 증기는 반도체 기판(100)의 상부 표면에 흡착된 Al 소스 가스와 산화반응을 일으킨다. 이때, H2O 증기는 ALD 반응기(100) 내로 0.1초 내지 10초 동안 공급된다.
상기에서, H20 증기와 Al 소스 가스와의 산화반응은 하기의 반응식1과 같다.
Al(CH3)3 + 3H2O →3CH4 + Al(OH)3
즉, ALD 반응기(100) 내부로 공급된 H2O 증기는 반도체 기판(102)의 상부 표면에 흡착된 Al 소스 가스와의 교환반응(exchange reaction)을 통해 리간드(ligand)인 CH3가 반응하여 메탄(CH4)을 형성한다. 이로써, CH3는 Al 소스 가스로부터 분리되게 되며, 나머지 Al 소스 가스는 OH기와 반응하여 Al(OH)3가 형성된다.
한편, Al(OH)3는 하기의 반응식2와 같이 H2O가 분리되어 제거됨으로써 최종 Al2O3막(104a)이 형성된다.
2Al(OH)3 →Al2O3 + 3H2O
상기 반응식2에서 3H2O는 후속 TiO2막(도 7의 '104b')을 형성하기 위한 후속공정을 통해 제거된다.
도 4를 참조하면, ALD 반응기(100)로 공급되는 H2O 증기의 공급을 차단시킨 후 도 2에 설명한 바와 같이 N2 또는 Ar 가스와 같은 불활성 가스를 이용하여 Al 소스 가스와 산화반응을 하지 않은 H20 증기와 산화반응을 통해 생성된 CH4를 ALD 반응기(100)의 배출구(110)를 통해 퍼지한다. 여기서도 도 2에서와 같이 불활성 가스 대신에 진공펌프를 이용하여 Al 소스 가스와 산화반응하지 않고 잔재하는 H20 증기 및 CH4를 ALD 반응기(100)의 배출구(110)로 퍼지할 수도 있다. 이때, 퍼지동작은 0.1초 내지 10초 동안 실시하는 것이 바람직하다.
도 5를 참조하면, ALD 반응기(100)로 공급되는 불활성 가스의 공급을 차단시킨 후 Ti 소스 가스를 공급하여 Al2O3막(104a)의 상부 표면에서 흡착반응을 일으킨다. Ti 소스 가스로는 알콕사이드 계열의 Ti(O-iPr) 즉, Ti(O-C3H7)4를 이용한다. 이때, Ti(O-C3H7)4는 ALD 반응기(100) 내로 0.1초 내지 10초 동안 공급된다.
도 6을 참조하면, ALD 반응기(100)로 공급되는 Ti 소스 가스의 공급을 차단시킨 후 N2 또는 Ar 가스와 같은 불활성 가스를 ALD 반응기(100)로 공급한다. 이로써, Al2O3막(104a)의 상부 표면에 흡착되지 않은 Ti 소스 가스는 ALD 반응기(100)의 배출구(110)를 통해 배출된다. 이러한, 퍼지동작은 불활성 가스 대신에 진공펌프를 이용하여 실시할 수도 있다. 한편, 퍼지동작은 0.1초 내지 10초 동안 실시하는 것이 바람직하다.
도 7을 참조하면, ALD 반응기(100)로 공급되는 불활성 가스의 공급을 차단시킨 후 O3를 공급한다. 상기 O3는 반도체 기판(100)의 상부 표면에 흡착된 Ti 소스 가스와 산화반응을 일으킨다. 이때, O3는 ALD 반응기(100) 내로 0.1초 내지 10초 동안 공급된다.
상기에서, O3와 Ti 소스 가스, 예컨대 Ti(O-C3H7)4와의 산화반응은 하기의 반응식3과 같다.
Ti(O-C3H7)4 + 12O3 →TiO2 + 14H2O + 12CO2
즉, ALD 반응기(100)로 내부로 공급된 O3는 Ti(O-C3H7)4의 리간드인 프로필기(Pr) C3H7를 연소 반응을 통해 CO2와 H2O 등으로 분리시킨다. 이로써, Al2O3막(104a)의 상부 표면에는 TiO2막(104b)이 형성된다. 이로써, Al2O3막(104a)과 TiO2막(104b)으로 이루어진 유전박막(104)이 형성된다.
도 8을 참조하면, ALD 반응기(100)로 공급되는 O3 가스의 공급을 차단시킨 후 N2 또는 Ar 가스와 같은 불활성 가스를 ALD 반응기(100)로 공급한다. 이로써, Ti 소스 가스와 O3 가스와의 산화반응을 통해 생성된 CO2와 H2O 등과 같은 불순물과, Ti 소스 가스와 반응하지 않고 미반응되어 잔재하는 O3 가스는 ALD 반응기(100)의 배출구(110)를 통해 배출된다. 이러한, 퍼지동작은 불활성 가스 대신에 진공펌프를 이용하여 실시할 수도 있다. 한편, 퍼지동작은 0.1초 내지 10초 동안 실시하는 것이 바람직하다.
상기의 바람직한 실시예에서, Al2O3막(104a)은 ALD 반응기(100)의 온도를 300℃ 이하, 바람직하게는 200℃ 내지 300℃의 온도로 유지한 상태에서 형성한다. 또한, TiO2막(104b)은 Al2O3막(104a)을 형성한 후 인-시튜(in-situ)로 ALD 반응기(100)의 온도를 300℃ 이하, 바람직하게 200℃ 내지 300℃의 온도로 유지한 상태에서 형성한다.
이하에서는, 도 9 내지 도 11을 참조하여 Al2O3막(104a)과 TiO2막(104b)을 인-시튜(in-situ) 방식으로 300℃ 이하에서 형성하는 이유에 대해 설명하기로 한다.
도 9는 Al2O3막(104a) 형성공정시 반응가스로 O3를 이용하는 경우 증착온도에 따른 Al2O3막(104a)의 증착속도의 변화를 나타낸 특성 그래프이다. 도 9에 도시된 바와 같이, O3를 이용할 경우에는 200℃ 내지 500℃의 넓은 온도범위에서 증착이 이루어진다. 그러나, O3를 이용할 경우에는 ALD 반응기에 따라 400℃ 이상의 매우 높은 온도에서만 C, H 등의 불순물이 제거되어 원하는 특성의 박막을 얻을 수 있다. 여기서, 'A' 영역은 Al2O3막(104a) 내에 C, H 등의 불순물이 잔재되는 온도영역을 가리킨다. 'B' 영역은 Al2O3막(104a) 내에 C, H 등의 불순물이 잔재되지 않은 온도영역을 가리킨다.
도 10을 참조하면, Al2O3막(104a) 형성공정시 반응가스로 H20를 이용하는 경우 증착온도에 따른 Al2O3막(104a)의 증착속도의 변화를 나타낸 특성 그래프이다. 도 10에 도시된 바와 같이, H20를 이용할 경우에도 O3를 이용하는 경우와 같이 200℃ 내지 500℃의 넓은 온도범위에서 증착이 이루어진다. 그러나, H20를 이용할 경우에는 H20에 기인한 OH 등이 Al2O3막(104a) 내에 잔류되어 Al2O3막(104a)의 특성을 저하시킨다. 여기서, 'C' 영역은 OH기가 함유되는 Al2O3막(104a)의 온도 구간을 가리킨다.
한편, 도 11을 참조하면, TiO2막(104b) 형성공정시 소스 가스로 Ti(O-iPr)4를 이용하는 경우 증착온도에 따른 TiO2막(104b)의 증착속도의 변화를 나타낸 특성 그래프이다. 도 11에 도시된 바와 같이, Ti(O-iPr)4를 이용하는 경우에는 분해온도가 300℃ 정도로 낮아서 산화를 위한 반응가스로 O3 또는 H2O를 이용하더라도 TiO2막(104b)의 특성에는 큰 차이를 보이지 않으나, 300℃ 이상의 온도에서는 TiO2막(104b)의 특성저하에 큰 영향을 미치게 되므로 ALD 공정을 진행하는 것은 불가능하다. 여기서, 'D' 영역은 ALD 반응 구간을 가리키며, 'E' 영역은 CVD(Chemical Vapor Deposition) 반응 구간을 가리킨다.
따라서, 본 발명의 바람직한 실시예에서는 도 1 내지 도 8에서 설명한 바와 같이 ALD 반응기(100)을 이용하여 Al2O3막(104a)은 반응가스로 H2O 증기를 이용하여 300℃ 이하에서 형성하고, TiO2막(104b)은 인 시튜 방식으로 반응가스로 O3 가스를 이용하여 300℃ 이하에서 형성한다. 한편, Al2O3막(104a) 형성공정시 H2O 증기를 이용함에 따라 생성되는 OH는 후속 TiO2막(104b) 형성공정시 진행되는 증착공정을 통해 제거된다. 이로써, Al2O3막(104a)과 TiO2막(104b)의 적층구조의 유전박막(104)이 형성된다.
한편, 도 7에서 형성된 TiO2막(104b) 대신에 HfO2막, Ta2O5막 또는 ZrO2막으로 형성할 수도 있다. HfO2막을 형성할 경우에는 도 5에서 Ti 소스 가스 대신에 TEMAH(Hf(NC3H8)4), TDMAH(Hf(NCH3)4) 및 TDEAH(Hf(NC 2H5)4)를 사용하고, ALD 방식을 사용하여 형성한다. 또한, 도 1 내지 도 8에서 설명한 유전박막(104)의 형성공정을 한 사이클(cycle)로 하고, 이 형성공정을 반복적으로 실시하여 원하는 두께의 유전박막(104)을 형성할 수 있다.
이하에서는, 본 발명의 바람직한 실시예에 따른 유전박막 형성방법을 이용한 캐패시터의 제조방법을 도 12 내지 도 14를 참조하여 설명하면 다음과 같다. 여기서, 도 12 내지 도 14에 도시된 참조부호 중 도 1 내지 도 8에 도시된 참조부호와 동일한 참조부호는 도 1 내지 도 8에 도시된 참조부호와 동일한 기능을 하는 동일한 부재를 가리킨다.
도 12 내지 도 14를 참조하면, 반도체 기판(102) 상에 스퍼터링(sputtering)방식, 화학기상증착법(Chemical Vapor Deposition; CVD) 또는 ALD 방식으로 다결정 실리콘막, Ru, Pt 또는 TiN 등의 전도성 물질을 이용하여 하부전극(103)을 형성한다.
이어서, 하부전극(103) 상에 도 1 내지 도 8에 설명한 공정을 반복적으로 실시하여 원하는 두께의 유전박막(104)을 형성한다. 이때, 유전박막(104)은 Al2O3막/TiO2막, Al2O3막/HfO2막, Al 2O3막/Ta2O5막 또는 Al2O3막/ZrO2 막으로 형성할 수 있다.
이어서, 유전박막(104) 상에 하부전극(103)을 형성하기 위한 증착방식 중 어느 하나를 이용하여 상부전극(105)을 형성한다. 상부전극(105)은 Ru, Pt 또는 TiN 등의 전도성 물질로 형성한다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에서는 Al2O3를 하부막으로 하는 다층 구조의 유전박막을 ALD 방식으로 하나의 챔버 내에서 형성함으로써 제조공정시 단위 시간당 제조되는 웨이퍼의 수를 크게 증가시키고 제조공정의 비용을 감소시킬 수 있다.
도 1 내지 도 8은 본 발명의 바람직한 실시예에 따른 유전박막 형성방법을 설명하기 위해 도시한 단면도들이다.
도 9는 Al2O3막 형성공정시 반응가스로 O3를 이용하는 경우 증착온도에 따른 Al2O3막의 증착속도의 변화를 나타낸 특성 그래프이다.
도 10은 Al2O3막 형성공정시 반응가스로 H20를 이용하는 경우 증착온도에 따른 Al2O3막의 증착속도의 변화를 나타낸 특성 그래프이다.
도 11은 TiO2막 형성공정시 소스 가스로 Ti(O-iPr)4를 이용하는 경우 증착온도에 따른 TiO2막의 증착속도의 변화를 나타낸 특성 그래프이다.
도 12 내지 도 14는 본 발명의 바람직한 실시예에 따른 캐패시터 제조방법을 설명하기 위하여 도시한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : ALD 반응기 102 : 반도체 기판
103 : 하부전극 104a : Al2O3막
104b : TiO2막 104 : 유전박막
105 : 상부전극

Claims (14)

  1. (a) 반도체 기판을 ALD 반응기 내로 로딩하는 단계;
    (b) 상기 ALD 반응기 내로 Al 소스 가스와 H2O 증기를 공급하여 상기 반도체 기판 상에 Al2O3막을 형성하는 단계; 및
    (c) 상기 ALD 반응기 내로 Ti 소스 가스와 O3 가스를 공급하여 상기 Al2O3막 상에 TiO2막을 형성하는 단계를 포함하고,
    상기 (b) 단계 및 상기 (c) 단계에서 상기 ALD 반응기의 내부온도는 200℃ 내지 300℃로 유지되는 것을 특징으로 하는 유전박막 형성방법.
  2. 제 1 항에 있어서,
    상기 Ti 소스 가스는 알콕사이드 계열의 Ti(O-iPr)인 것을 특징으로 하는 유전박막 형성방법.
  3. (a) 반도체 기판을 ALD 반응기 내로 로딩하는 단계;
    (b) 상기 ALD 반응기 내로 Al 소스 가스와 H2O 증기를 공급하여 상기 반도체 기판 상에 Al2O3막을 형성하는 단계; 및
    (c) 상기 ALD 반응기 내로 Hf 소스 가스와 O3 가스를 공급하여 상기 Al2O3막 상에 HfO2막을 형성하는 단계를 포함하고,
    상기 (b) 단계 및 상기 (c) 단계에서 상기 ALD 반응기의 내부온도는 200℃ 내지 300℃로 유지되는 것을 특징으로 하는 유전박막 형성방법.
  4. 제 3 항에 있어서,
    상기 Hf 소스 가스는 TEMAH(Hf(NC3H8)4), TDMAH(Hf(NCH3)4 ) 또는 TDEAH(Hf(NC2H5)4)인 것을 특징으로 하는 유전박막 형성방법.
  5. (a) 반도체 기판을 ALD 반응기 내로 로딩하는 단계;
    (b) 상기 ALD 반응기 내로 Al 소스 가스와 H2O 증기를 공급하여 상기 반도체 기판 상에 Al2O3막을 형성하는 단계; 및
    (c) 상기 ALD 반응기 내로 Ta 소스 가스와 O3 가스를 공급하여 상기 Al2O3막 상에 Ta2O5막을 형성하는 단계를 포함하고,
    상기 (b) 단계 및 상기 (c) 단계에서 상기 ALD 반응기의 내부온도는 200℃ 내지 300℃로 유지되는 것을 특징으로 하는 유전박막 형성방법.
  6. (a) 반도체 기판을 ALD 반응기 내로 로딩하는 단계;
    (b) 상기 ALD 반응기 내로 Al 소스 가스와 H2O 증기를 공급하여 상기 반도체 기판 상에 Al2O3막을 형성하는 단계; 및
    (c) 상기 ALD 반응기 내로 Zr 소스 가스와 O3 가스를 공급하여 상기 Al2O3막 상에 ZrO2막을 형성하는 단계를 포함하고,
    상기 (b) 단계 및 상기 (c) 단계에서 상기 ALD 반응기의 내부온도는 200℃ 내지 300℃로 유지되는 것을 특징으로 하는 유전박막 형성방법.
  7. 삭제
  8. 삭제
  9. 제 1 항, 제 3 항, 제 5항 및 제 6 항 중 어느 한 항에 있어서,
    상기 Al 소스 가스는 TMA(Al(CH3)3) 또는 MPTMA인 것을 특징으로 하는 유전박막 형성방법.
  10. 제 1 항, 제 3 항, 제 5항 및 제 6 항 중 어느 한 항에 있어서,
    상기 Al 소스 가스는 상기 ALD 반응기 내로 0.1 내지 10초 동안 공급되는 것을 특징으로 하는 유전박막 형성방법.
  11. 제 1 항, 제 3 항, 제 5항 및 제 6 항 중 어느 한 항에 있어서,
    상기 (b) 단계는,
    (b1) 상기 ALD 반응기 내로 상기 Al 소스 가스를 공급하는 단계;
    (b2) 상기 ALD 반응기 내부에 잔재하는 불순물 및 미반응 물질을 불활성 가스 또는 진공 펌프를 이용하여 제거하는 퍼지공정을 실시하는 단계; 및
    (b3) 상기 ALD 반응기 내부로 상기 H2O 증기를 공급하는 단계를 포함하는 것을 특징으로 하는 유전박막 형성방법.
  12. 제 1 항, 제 3 항, 제 5항 및 제 6 항 중 어느 한 항에 있어서,
    상기 (b) 단계와 상기 (c) 단계 사이에는 상기 ALD 반응기 내부에 잔재하는 불순물 및 미반응 물질을 불활성 가스 또는 진공 펌프를 이용하여 제거하는 퍼지공정을 실시하는 단계를 더 포함하는 것을 특징으로 하는 유전박막 형성방법.
  13. 제 1 항, 제 3 항, 제 5항 및 제 6 항 중 어느 한 항에 있어서,
    상기 (c) 단계는, 상기 O3 가스를 상기 ALD 반응기 내부로 공급하기 전에 상기 ALD 반응기 내부에 잔재하는 불순물 및 미반응 물질을 불활성 가스 또는 진공 펌프를 이용하여 제거하는 퍼지공정을 실시하는 단계를 더 포함하는 것을 특징으로 하는 유전박막 형성방법.
  14. (a) 반도체 기판 상에 하부전극을 형성하는 단계;
    (b) 상기 반도체 기판 상에 상기 제 1 항, 제 3 항, 제 5항 및 제 6 항 중 어느 한 항의 방법을 적어도 1회 반복적으로 실시하여 유전박막을 형성하는 단계; 및
    (c) 상기 유전박막 상에 상부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 캐패시터 제조방법.
KR10-2002-0085420A 2002-12-27 2002-12-27 유전박막 형성방법 및 이를 이용한 캐패시터 제조방법 KR100528799B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0085420A KR100528799B1 (ko) 2002-12-27 2002-12-27 유전박막 형성방법 및 이를 이용한 캐패시터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0085420A KR100528799B1 (ko) 2002-12-27 2002-12-27 유전박막 형성방법 및 이를 이용한 캐패시터 제조방법

Publications (2)

Publication Number Publication Date
KR20040058902A KR20040058902A (ko) 2004-07-05
KR100528799B1 true KR100528799B1 (ko) 2005-11-15

Family

ID=37350962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0085420A KR100528799B1 (ko) 2002-12-27 2002-12-27 유전박막 형성방법 및 이를 이용한 캐패시터 제조방법

Country Status (1)

Country Link
KR (1) KR100528799B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652420B1 (ko) 2005-03-23 2006-12-01 삼성전자주식회사 유전막 제조방법, 그 유전막을 포함하는 ｍｉｍ 캐패시터의제조방법 및 그 유전막을 제조하기 위한 배치 타입 ａｌｄ장치
KR100713908B1 (ko) * 2005-06-28 2007-05-07 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100724566B1 (ko) * 2005-07-29 2007-06-04 삼성전자주식회사 다층구조의 게이트 층간 유전막을 갖는 플래시 메모리 소자및 그 제조방법들

Also Published As

Publication number Publication date
KR20040058902A (ko) 2004-07-05

Similar Documents

Publication Publication Date Title
US6800567B2 (en) Method for forming polyatomic layers
US6468924B2 (en) Methods of forming thin films by atomic layer deposition
US7053432B2 (en) Enhanced surface area capacitor fabrication methods
US6808978B2 (en) Method for fabricating metal electrode with atomic layer deposition (ALD) in semiconductor device
JP4057184B2 (ja) 原子層蒸着法を用いた薄膜製造方法
US7109542B2 (en) Capacitor constructions having a conductive layer
US6943073B2 (en) Process for low temperature atomic layer deposition of RH
USRE43025E1 (en) Mixed composition interface layer and method of forming
US7442604B2 (en) Methods and batch type atomic layer deposition apparatus for forming dielectric films and methods of manufacturing metal-insulator-metal capacitors including the dielectric films
US20070014919A1 (en) Atomic layer deposition of noble metal oxides
US7491654B2 (en) Method of forming a ZrO2 thin film using plasma enhanced atomic layer deposition and method of fabricating a capacitor of a semiconductor memory device having the thin film
JP4009550B2 (ja) 金属酸化膜の形成方法
US20020140005A1 (en) Semiconductor capacitors having tantalum oxide layers and methods for manufacturing the same
US20040087081A1 (en) Capacitor fabrication methods and capacitor structures including niobium oxide
GB2358284A (en) Capacitor with tantalum oxide Ta2O5 dielectric layer and silicon nitride layer formed on lower electrode surface
KR20110006450A (ko) 반도체 소자의 유전 박막 형성 방법
KR100528799B1 (ko) 유전박막 형성방법 및 이를 이용한 캐패시터 제조방법
KR100490658B1 (ko) 반도체 소자의 절연박막 형성방법
KR100532960B1 (ko) 반도체소자의 캐패시터 형성방법
KR100511914B1 (ko) 피이사이클 시브이디법을 이용한 반도체소자의 제조방법
US7208412B2 (en) Method of forming metal oxide and semimetal oxide
KR20070114519A (ko) 캐패시터의 유전막 및 그 제조 방법과 이를 이용한 반도체소자의 캐패시터 및 그 제조 방법
KR20030002035A (ko) 원자층증착법에 의한 박막의 형성 방법 및 그를 이용한캐패시터의 제조 방법
KR20040059833A (ko) 반도체 소자의 하프늄 산화막 캐패시터 및 그 형성방법
KR20080001165A (ko) 반도체 소자의 박막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee