KR20110006450A - 반도체 소자의 유전 박막 형성 방법 - Google Patents

반도체 소자의 유전 박막 형성 방법 Download PDF

Info

Publication number
KR20110006450A
KR20110006450A KR1020090064085A KR20090064085A KR20110006450A KR 20110006450 A KR20110006450 A KR 20110006450A KR 1020090064085 A KR1020090064085 A KR 1020090064085A KR 20090064085 A KR20090064085 A KR 20090064085A KR 20110006450 A KR20110006450 A KR 20110006450A
Authority
KR
South Korea
Prior art keywords
precursor source
thin film
central
dielectric thin
atom
Prior art date
Application number
KR1020090064085A
Other languages
English (en)
Inventor
박기연
유차영
이종철
이준노
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090064085A priority Critical patent/KR20110006450A/ko
Priority to US12/591,722 priority patent/US20110014770A1/en
Publication of KR20110006450A publication Critical patent/KR20110006450A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/085—Vapour deposited
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02159—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing zirconium, e.g. ZrSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명에 따른 반도체 소자의 박막 형성 방법에서는 기판상에 서로 다른 열분해 온도를 가지는 제1 중심원자 전구체 소스 및 제2 중심원자 전구체 소스를 공급하여 기판상에 상기 제1 중심 원자 및 제2 중심 원자를 포함하는 화학흡착층을 형성한다. 화학흡착층이 형성된 기판에 산소 원자를 포함하는 반응물을 공급하여 기판상에 상기 제1 중심원자 및 제2 중심원자의 산화물로 이루어지는 원자층을 형성한다.
전구체, 열분해 온도, 중심 원자, 유전 박막, ALD

Description

반도체 소자의 유전 박막 형성 방법{Method of forming dielectric thin film for semiconductor device}
본 발명은 박막 형성 방법에 관한 것으로, 특히 반도체 소자의 유전 박막 형성 방법에 관한 것이다.
반도체 메모리 소자가 초고집적화되어 감에 따라 디자인룰(design rule)이 점차 감소되어 반도체 메모리 소자에서 단위 메모리 셀이 차지하는 면적이 줄어들고 있다. DRAM(dynamic random access memory) 소자에 있어서 메모리 셀에 사용되는 커패시터는 그 차지하는 면적이 줄어들고 있음에도 불구하고 일반적으로 허용될 수 있는 데이터 입출력 특성 및 재생 특성을 제공하기에 충분한 정도의 최소 커패시턴스를 제공할 것이 요구된다. 이와 같은 요구에 의하여 공정 마진 및 공간의 감소는 메모리 셀 커패시터의 디자인에 큰 영향을 미쳐왔다. 줄어든 공간에 최소 커패시턴스를 유지할 수 있는 커패시터를 제조하기 위하여 삼차원 구조를 가지면서 높은 높이를 가지는 여러가지 구조의 커패시터 하부 전극 구조가 제안되었다. 또한, 커패시터의 단위 면적당 커패시턴스를 증가시키기 위하여 커패시터의 유전막 형성을 위한 다양한 기술이 제안되었다. 전기적 특성이 우수한 유전막을 얻기 위하 여는 불순물이 없는 고순도의 유전막이 필요하다. 유전막 증착시 공정 온도를 높이면 유전막 증착 공정중에 유전막 내의 불순물 개입을 억제할 수 있다. 그러나, ALD (atomic layer deposition) 공정을 이용하여 기판상에 유전막을 형성할 때 불순물 억제를 위하여 증착 온도를 높이면, 상기 유전막 형성을 위해 상기 기판상에 공급되는 소스(source)와 상기 소스에 의해 상기 기판상에 형성된 화학흡착층에서 원하지 않는 열분해 현상이 발생하여, 미반응 소스와 화학흡착층간에 원하지 않는 반응이 일어나기 쉽다. 그 결과, 상기 소스와 산소 원자를 포함하는 반응물(reactant)과의 표면 반응에 의해 제어되어야 하는 ALD 증착 메카니즘이 파괴되어 각각의 ALD 싸이클 마다 원자층 단위로 조절되는 증착 속도의 선형성이 사라져서, 유전막의 정밀한 두께 조절이 어려워지고 단차 도포 특성이 열화된다. 특히, 아스펙트비 (aspect ratio)가 큰 고단차의 입체 구조에 증착되는 유전막의 경우에는 단차 깊이 방향에 따라 유전막의 두께가 불균일해지는 열화된 단차 도포 특성으로 인해 유전막에서의 누설 전류 특성이 열화된다.
본 발명은 상기한 종래 기술에서의 문제점을 해결하고자 하는 것으로, 불순물 억제를 위해 비교적 고온의 증착 온도로 증착 가능하며, 비교적 고온의 증착 온도하에서도 아스펙트비가 큰 고단차의 입체 구조에 증착되는 유전 박막의 두께 균일성을 향상시켜 우수한 단차 도포 특성을 제공할 수 있는 반도체 소자의 유전 박막 형성 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 반도체 소자의 박막 형성 방법에서는, 기판상에 서로 다른 열분해 온도를 가지는 제1 중심원자 전구체 소스 및 제2 중심원자 전구체 소스를 공급하여 상기 기판상에 상기 제1 중심 원자 및 제2 중심 원자를 포함하는 화학흡착층을 형성한다. 상기 화학흡착층이 형성된 기판에 산소 원자를 포함하는 반응물을 공급하여 상기 기판상에 상기 제1 중심원자 및 제2 중심원자의 산화물로 이루어지는 원자층을 형성한다.
상기 화학흡착층을 형성하는 단계에서 상기 제1 중심원자 전구체 소스 및 제2 중심원자 전구체 소스가 동시에 상기 기판상에 공급될 수 있다.
상기 제1 중심원자 전구체 소스는 제1 열분해 온도를 가지고, 상기 제2 중심원자 전구체 소스는 상기 제1 열분해 온도보다 높은 제2 열분해 온도를 가질 수 잇다. 이 때, 상기 화학흡착층을 형성하는 단계에서 상기 기판상에 상기 제1 중심원자 전구체 소스를 먼저 공급한 후 상기 제2 중심원자 전구체 소스를 공급할 수 있 다.
상기 화학흡착층은 상기 제1 중심원자 전구체 소스에 포함되어 있던 제1 중심원자를 포함하는 제1 화학흡착층과, 상기 제1 화학흡착층에 결합되어 있고 상기 제2 중심원자 전구체 소스에 포함되어 있던 제2 중심원자를 포함하는 제2 화학흡착층을 포함할 수 있다.
상기 제1 중심원자 전구체 소스의 제1 중심원자와 상기 제2 중심원자 전구체 소스의 제2 중심원자는 서로 동일한 것일 수 있다.
또는, 상기 제1 중심원자 전구체 소스의 제1 중심원자와 상기 제2 중심원자 전구체 소스의 제2 중심원자는 서로 다른 것일 수 있다.
본 발명에 따른 반도체 소자의 유전 박막 형성 방법은 상기 화학흡착층을 형성하는 단계와 상기 원자층을 형성하는 단계를 상기 기판상에 원하는 두께의 유전 박막이 얻어질 때 까지 반복하는 단계를 더 포함할 수 있다.
본 발명에 따른 박막 형성 방법에서는 기판상에 서로 다른 열분해 온도를 가지는 제1 중심원자 전구체 소스 및 제2 중심원자 전구체 소스를 공급하여 상기 기판상에 상기 제1 중심 원자 및 제2 중심 원자를 포함하는 화학흡착층을 형성함으로써 원료 소스의 열분해 특성을 향상시킬 수 있다. 이와 같이 열분해 특성이 향상됨으로써 결과물로 얻어지는 유전 박막의 단차 도포 특성을 열화시키지 않으면서 공정 온도를 높일 수 있으므로 ALD 공정중에 기상 반응에 의한 파티클 발생을 방지할 수 있고, 유전 박막 내의 불순물 개입을 억제할 수 있다.
다음에, 본 발명의 바람직한 실시예들에 대하여 첨부 도면을 참조하여 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 첨부 도면들에서 동일한 부호는 시종 동일한 요소를 지칭한다. 또한, 도면에서의 다양한 요소와 영역은 개략적으로 도시된 것이다. 따라서, 본 발명은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되지 않는다.
본 발명에서는 ALD 공정을 이용하여 반도체 소자 제조에 필요한 유전 박막을 형성하는 데 있어서, 유전 박막 형성에 필요한 소스(source)인 전구체의 열분해를 억제시켜 형성하고자 하는 유전 박막 내에서의 불순물　함량을 낮추고 단차 도포 특성을 향상시켜 전기적 특성이 향상된 유전 박막을 제공한다.
본 발명에서는 불순물 개입이 억제된 고품질의 유전 박막을 형성하기 위하여, 서로 다른 열분해 온도를 가지는 복수의 전구체를 기판상에 공급하여 상기 기판상에 화학흡착층을 형성한다.
도 1은 본 발명의 바람직한 실시예에 따라 유전 박막을 형성하는 방법을 설명하기 위한 플로차트이다.
도 2 및 도 3은 각각 도 1에 나타낸 본 발명에 따른 유전 박막 형성 방법에 따라 ALD 공정으로 유전 박막을 형성하는 데 있어서 반응 챔버 내에서 행해지는 1 공정 사이클에서의 예시적인 가스 펄싱 다이어그램 (gas pulsing diagram)을 도시한 것이다.
도 1 및 도 2를 참조하여, 본 발명에 따른 예시적인 유전 박막 형성 방법에 대하여 보다 상세히 설명하면 다음과 같다.
먼저, 단계 10에서, ALD 공정을 행하기 위한 반응 챔버 내에 기판을 로딩한다. 상기 반응 챔버 내에서 상기 기판의 온도는 형성하고자 하는 유전 박막의 종류에 따라 다양한 범위 내에서 선택될 수 있다. 예를 들면, 상기 기판은 약 100 ∼ 550℃ 내에서 선택되는 소정의 온도를 유지하도록 제어할 수 있다. 그리고, 상기 반응 챔버 내의 분위기 압력은 약 0.1 ∼ 10 torr 내에서 선택되는 소정의 압력을 유지할 수 있다.
단계 20에서, 상기 기판상에 서로 다른 열분해 온도를 가지는 제1 중심원자 전구체 소스(S1) 및 제2 중심원자 전구체 소스(S2)를 공급하여 상기 기판상에 상기 제1 중심 원자(M1) 및 제2 중심 원자(M2)를 포함하는 화학흡착층 및 물리흡착층을 형성한다. (도 2의 "2A" 단계 또는 도 3의 "3A" 단계)
단계 20에서, 상기 제1 중심원자 전구체 소스(S1) 및 제2 중심원자 전구체 소스(S2)를 기판상에 공급하는 데 있어서, 도 2에 예시한 바와 같이, 상기 제1 중심원자 전구체 소스(S1) 및 제2 중심원자 전구체 소스(S2)를 동시에 상기 기판에 공급할 수 있다.
또는, 상기 제1 중심원자 전구체 소스(S1) 및 제2 중심원자 전구체 소스(S2) 중 열분해 온도가 낮은 소스를 먼저 기판상에 공급한 후, 열분해 온도가 높은 나머 지 소스를 기판상에 공급할 수도 있다. 예를 들면, 도 3에 예시한 바와 같이, 상기 제1 중심원자 전구체 소스(S1)는 제1 열분해 온도(T1)를 가지고 상기 제2 중심원자 전구체 소스(S2)는 상기 제1 열분해 온도(T1)보다 높은 제2 열분해 온도(T2)를 가지는 경우 (T1 < T2의 경우), 단계 20에서 기판상에 상기 제1 중심원자 전구체 소스(S1)를 먼저 공급한 후 상기 제2 중심원자 전구체 소스(S2)를 공급할 수 있다.
도 2 및 도 3에 예시한 바와 같이 제1 중심원자 전구체 소스(S1) 및 제2 중심원자 전구체 소스(S2)를 동시에 또는 순차적으로 기판상에 공급함으로써, 단계 20에서 얻어지는 상기 화학흡착층은 상기 제1 중심원자 전구체 소스(S1)에 포함되어 있던 제1 중심원자(M1)를 포함하는 제1 화학흡착층과, 상기 제1 화학흡착층 위에 화학 결합되어 있고 상기 제2 중심원자 전구체 소스(S2)에 포함되어 있던 제2 중심원자(M2)를 포함하는 제2 화학흡착층을 포함할 수 있다.
필요에 따라, 비교적 낮은 열분해 온도를 가지는 제1 중심원자 전구체 소스(S1)의 제1 중심원자(M1)와, 비교적 높은 열분해 온도를 가지는 제2 중심원자 전구체 소스(S2)의 제2 중심원자(M2)는 서로 동일할 수도 있고, 서로 다를 수도 있다. 상기 제1 중심원자(M1) 및 제2 중심원자(M2)가 서로 다른 원소인 경우, 기판상에 공급되는 제1 중심원자 전구체 소스(S1)의 유량과 제2 중심원자 전구체 소스(S2)의 유량의 비는 약 1:0 ∼ 1:1 의 범위 내에서 선택될 수 있다.
상기 제1 중심원자(M1) 및 제2 중심원자(M2)가 서로 동일한 경우, 예들 들면 상기 제1 중심원자(M1) 및 제2 중심원자(M2)는 각각 Zr, Hf, Ti, La 및 Si로 이루어지는 군에서 선택되는 어느 하나로 이루어질 수 있다. 또는, 상기 제1 중심원 자(M1) 및 제2 중심원자(M2)가 서로 다른 원소인 경우, 예를 들면 상기 제1 중심원자(M1)는 Zr, Hf, Ti 및 La로 이루어지는 군에서 선택되는 어느 하나일 수 있으며, 상기 제2 중심원자(M2)는 Si 및 Ti로 이루어지는 군에서 선택되는 어느 하나일 수 있다.
제1 중심원자(M1) 및 제2 중심원자(M2)가 서로 동일한 원소인 경우, 본 발명에 따른 방법에 의해 최종적으로 얻어지는 유전 박막은 단일 중심 원자의 산화막으로 이루어질 수 있다. 즉, 본 발명에 따른 방법에 의해 Zr 산화막, Hf 산화막, Ti 산화막, La 산화막 등이 얻어질 수 있다.
예를 들면, 본 발명에 따른 방법에 의해 Zr 산화막으로 이루어지는 유전 박막을 형성하고자 하는 경우, 제1 중심원자 전구체 소스(S1) 및 제2 중심원자 전구체 소스(S2)는 각각 Zr 중심원자를 포함하는 전구체 소스일 수 있다. 특히, 제1 중심원자 전구체 소스(S1)로서 비교적 열분해 온도가 낮은 TEMAZ (tetrakis(ethylmethylamino)zirconium) 등을 사용하고, 제2 중심원자 전구체 소스(S2)로서 비교적 열분해 온도가 높은 ZTTB (Zirconium (IV) t-butoxide), Zr(MMP)4 (MMP = 1-methoxy-2-methyl-2-propionate), Zr(DMAMP)4 (DMAMP = 1-dimethylamino-2-methyl-2-propanolate), Zr(METHD)4 (METHD = methoxyethoxytetramethylheptanedione), Zr(THD)4 (THD = tetramethylheptanedione)등을 사용할 수 있다.
또한 예를 들면, 본 발명에 따른 방법에 의해 Hf 산화막으로 이루어지는 유 전 박막을 형성하고자 하는 경우, 제1 중심원자 전구체 소스(S1) 및 제2 중심원자 전구체 소스(S2)는 각각 Hf 중심원자를 포함하는 전구체 소스일 수 있다. 특히, 제1 중심원자 전구체 소스(S1)로서 비교적 열분해 온도가 낮은 TEMAH (tetrakis(ethylmethylamino)hafnium) 등을 사용하고, 제2 중심원자 전구체 소스(S2)로서 비교적 열분해 온도가 높은 tBH (Hf(OC4H9)4), Hf(MMP)4 (MMP = 1-methoxy-2-methyl-2-propionate), Hf(DMAMP)4 (DMAMP = 1-dimethylamino-2-methyl-2-propanolate), Hf(METHD)4 (METHD = methoxyethoxytetramethylheptanedione), Hf(THD)4 (THD = tetramethylheptanedione) 등을 사용할 수 있다.
또한 예를 들면, 본 발명에 따른 방법에 의해 Ti 산화막으로 이루어지는 유전 박막을 형성하고자 하는 경우, 제1 중심원자 전구체 소스(S1) 및 제2 중심원자 전구체 소스(S2)는 각각 Ti 중심원자를 포함하는 전구체 소스일 수 있다. 특히, 제1 중심원자 전구체 소스(S1)로서 비교적 열분해 온도가 낮은 TEMAT (tetrakis(ethylmethylamino)titanium), TDMAT (tetrakis(dimethylamido)titanium), Ti(OiPr)2(THD)2 (OiPr = isopropoxide (-OCH(CH3)2)) 등을 사용하고, 제2 중심원자 전구체 소스(S2)로서 비교적 열분해 온도가 높은 Ti(MMP)4, TTTB (titanium tetratertbutoxide), Ti(MPD)(THD)2 (MPD = methylpentanedione, THD = tetramethylheptanedione), TIPT (titanium tetraisopropyltitanate) 등을 사용할 수 있다.
또한 예를 들면, 본 발명에 따른 방법에 의해 La 산화막으로 이루어지는 유전 박막을 형성하고자 하는 경우, 제1 중심원자 전구체 소스(S1) 및 제2 중심원자 전구체 소스(S2)는 각각 La 중심원자를 포함하는 전구체 소스일 수 있다. 특히, 제1 중심원자 전구체 소스(S1)로서 비교적 열분해 온도가 낮은 La(EDMDD)3 (tris(6-ethyl-2,2-dimethyl-3,5-decanedionato)lanthanum (III)) 등을 사용하고, 제2 중심원자 전구체 소스(S2)로서 비교적 열분해 온도가 높은 La(sBuCp)3 (sBuCp = sec-butyl-cyclopentadiene: C5H5CH(CH3(CH2CH3))), La(iPrCp)3 (tris(i-propylcyclopentadienyl)lanthanum), La(THD)3 등을 사용할 수 있다.
또한, 제1 중심원자(M1) 및 제2 중심원자(M2)가 서로 다른 원소인 경우, 본발명에 따른 방법에 의해 최종적으로 얻어지는 유전 박막은 상기 제2 중심원자(M2)로 도핑된 제1 중심원자(M1)의 산화막으로 이루어질 수 있다. 즉, 본 발명에 따른 방법에 의해 Si로 도핑된 Zr 산화막, Ti로 도핑된 Zr 산화막, Si로 도핑된 Hf 산화막, Ti로 도핑된 Hf 산화막, Si로 도핑된 Ti 산화막, Si로 도핑된 La 산화막 등이 얻어질 수 있다.
본 발명에 따른 방법에 의해 Si로 도핑된 Zr 산화막을 형성하고자 하는 경우, 제1 중심원자 전구체 소스(S1)로서 Zr 중심원자를 포함하는 전구체 소스를 사용하고, 제2 중심원자 전구체 소스(S2)로서 Si 중심원자를 포함하는 전구체 소스를 사용할 수 있다. 예를 들면, 제1 중심원자 전구체 소스(S1)로서 비교적 열분해 온도가 낮은 TEMAZ 또는 ZMBO (tetrakis (2-methyl-3-butene-2-oxy) zirconium)를 사용하고, 제2 중심원자 전구체 소스(S2)로서 비교적 열분해 온도가 높은 3DMAS (trisdimethylamidosilane), 4DMAS (tetrakisdimethylaminosilane), TEMASiH (tris(ethylmethylamino) silane), TEOS (tetraethylorthosilicate), HCD (hexachlorodisilane), TICS (Si(NCO)4), 3EMAS (tris ethyl methyl amino silane) 등을 사용할 수 있다.
또한, 본 발명에 따른 방법에 의해 Ti로 도핑된 Zr 산화막을 형성하고자 하는 경우, 제1 중심원자 전구체 소스(S1)로서 Zr 중심원자를 포함하는 전구체 소스를 사용하고, 제2 중심원자 전구체 소스(S2)로서 Ti 중심원자를 포함하는 전구체 소스를 사용할 수 있다. 예를 들면, 제1 중심원자 전구체 소스(S1)로서 비교적 열분해 온도가 낮은 TEMAZ를 사용하고, 제2 중심원자 전구체 소스(S2)로서 비교적 열분해 온도가 높은 TEMAT, TDMAT, Ti(OiPr)2(THD)2, Ti(MMP)4, TTTB, Ti(MPD)(THD)2, TIPT 등을 사용할 수 있다.
또한, 본 발명에 따른 방법에 의해 Si로 도핑된 Hf 산화막을 형성하고자 하는 경우, 제1 중심원자 전구체 소스(S1)로서 Hf 중심원자를 포함하는 전구체 소스를 사용하고, 제2 중심원자 전구체 소스(S2)로서 Si 중심원자를 포함하는 전구체 소스를 사용할 수 있다. 예를 들면, 제1 중심원자 전구체 소스(S1)로서 비교적 열분해 온도가 낮은 TEMAH를 사용하고, 제2 중심원자 전구체 소스(S2)로서 비교적 열분해 온도가 높은 3DMAS, 4DMAS, TEMASiH, TEOS, HCD, TICS 등을 사용할 수 있다.
또한, 본 발명에 따른 방법에 의해 Ti로 도핑된 Hf 산화막을 형성하고자 하 는 경우, 제1 중심원자 전구체 소스(S1)로서 Hf 중심원자를 포함하는 전구체 소스를 사용하고, 제2 중심원자 전구체 소스(S2)로서 Ti 중심원자를 포함하는 전구체 소스를 사용할 수 있다. 예를 들면, 제1 중심원자 전구체 소스(S1)로서 비교적 열분해 온도가 낮은 TEMAH를 사용하고, 제2 중심원자 전구체 소스(S2)로서 비교적 열분해 온도가 높은 TEMAT, TDMAT, Ti(OiPr)2(THD)2, Ti(MMP)4, TTTB, Ti(MPD)(THD)2, TIPT 등을 사용할 수 있다.
또한, 본 발명에 따른 방법에 의해 Si로 도핑된 Ti 산화막을 형성하고자 하는 경우, 제1 중심원자 전구체 소스(S1)로서 Ti 중심원자를 포함하는 전구체 소스를 사용하고, 제2 중심원자 전구체 소스(S2)로서 Si 중심원자를 포함하는 전구체 소스를 사용할 수 있다. 예를 들면, 제1 중심원자 전구체 소스(S1)로서 비교적 열분해 온도가 낮은 TIPT를 사용하고, 제2 중심원자 전구체 소스(S2)로서 비교적 열분해 온도가 높은 3DMAS, 4DMAS, TEMASiH, TEOS, HCD, TICS 등을 사용할 수 있다.
또한, 본 발명에 따른 방법에 의해 Si로 도핑된 La 산화막을 형성하고자 하는 경우, 제1 중심원자 전구체 소스(S1)로서 La 중심원자를 포함하는 전구체 소스를 사용하고, 제2 중심원자 전구체 소스(S2)로서 Si 중심원자를 포함하는 전구체 소스를 사용할 수 있다. 예를 들면, 제1 중심원자 전구체 소스(S1)로서 비교적 열분해 온도가 낮은 La(EDMDD)3, La(sBuCp)3, La(iPrCp)3, LA(THD)3 등을 사용하고, 제2 중심원자 전구체 소스(S2)로서 비교적 열분해 온도가 높은 3DMAS, 4DMAS, TEMASiH, TEOS, HCD, TICS 등을 사용할 수 있다.
위에서 설명한 바와 같이 단계 20에서 제1 중심원자 전구체 소스(S1) 및 제2 중심원자 전구체 소스(S2)를 동시에 또는 순차적으로 기판상에 공급하면, 상기 기판 위에는 제1 중심원자 전구체 소스(S1)에 포함되어 있던 제1 중심원자(M1)를 포함하는 제1 화학흡착층 및 제2 중심원자 전구체 소스(S2)에 포함되어 있던 제2 중심원자(M2)를 포함하는 제2 화학흡착층을 포함하는 화학흡착층과, 상기 제1 중심원자 전구체 소스(S1) 및 제2 중심원자 전구체 소스(S2)의 미반응물로 이루어지는 물리흡착층이 형성된다. (도 2의 "2A" 단계 또는 도 3의 "3A" 단계)
단계 30에서, 상기 반응 챔버 내에 퍼지(purge) 가스를 공급하여 기판상에 있는 물리흡착층을 상기 기판으로부터 떨어뜨려 반응 챔버 밖으로 배출한다. (도 2의 "2B" 단계 또는 도 3의 "3B" 단계)
상기 퍼지 가스로서 불활성 가스, 예를 들면 Ar을 사용할 수 있다.
단계 40에서, 기판 상면에 단계 20에서 형성된 화합흡착층이 남아 있는 상태에서 반응 챔버 내에 산소 소스 가스를 공급하여 상기 반응 챔버 내부에서 산화 분위기를 조성한다. (도 2의 "2C" 단계 또는 도 3의 "3C" 단계)
상기 산소 소스 가스로서 예를 들면 H2O, H2O2, O3, O2 및 N2O 중에서 선택되는 어느 하나의 가스 또는 이들의 조합을 사용할 수 있다. 또한, 필요에 따라 상기 산소 소스 가스에 의한 산화력을 제어하기 위하여, NH3 및 N2 가스 중에서 선택되는 적어도 하나의 가스를 상기 산소 소스 가스와 함께 공급할 수도 있다.
단계 50에서, 상기 반응 챔버 내부가 산화 분위기로 유지되어 있는 상태에서 상기 반응 챔버에 RF 파워를 소정 시간 동안 인가하여 상기 반응 챔버 내에 분위기 가스의 플라즈마를 생성시킨다. (도 2의 "2D" 단계 또는 도 3의 "3D" 단계)
상기 반응 챔버 내에 플라즈마 분위기가 유지되면서 상기 기판상에 화학흡착되어 있던 제1 중심원자(M1) 및 제2 중심원자(M2)가 분위기 가스의 라디칼 또는 이온과 반응하여 산화되면서 상기 기판상에 1 원자층의 유전 박막이 형성된다.
상기 플라즈마 생성을 위한 RF 파워는 약 50 ∼ 1000W, 바람직하게는 약 100 ∼ 400W로 설정될 수 있으며, RF 파워 온(ON) 시간은 약 0.1 ∼ 10초, 바람직하게는 약 0.1 ∼ 10초 동안 유지될 수 있다.
단계 60에서, 상기 RF 파워 오프(OFF) 상태에서 상기 반응 챔버 내에 퍼지 가스를 공급하여 반응 챔버 내에 남아 있는 미반응 잔류물, 라디칼 등 불필요한 물질들을 챔버 밖으로 배출시킨다. (도 2의 "2E" 단계 또는 도 3의 "3E" 단계)
단계 70에서, 상기 기판상에 원하는 두께의 유전 박막이 형성되었는지 판단한다. 그리고, 기판상의 유전 박막의 두께가 원하는 두께에 이를 때까지 단계 20 내지 단계 60의 과정 (도 2 또는 도 3에서의 1 공정 사이클)을 반복한다.
바람직하게는, 도 2 또는 도 3에 나타낸 1 공정 사이클을 진행하는 데 소요되는 시간은 약 10 ∼ 50초이다. 상기 단계 20 내지 단계 60의 공정이 행해지는 동안 상기 반응 챔버 내의 공정 온도는 약 100 ∼ 550℃로 유지될 수 있다.
도 1 내지 도 3을 참조하여 설명한 바와 같이, 본 발명에 따른 유전 박막 형성 방법에서는 기판상에 서로 다른 열분해 온도를 가지는 제1 중심원자 전구체 소스 및 제2 중심원자 전구체 소스를 공급하여 상기 기판상에 상기 제1 중심 원자 및 제2 중심 원자를 포함하는 화학흡착층을 형성함으로써 원료 소스의 열분해 특성을 향상시킬 수 있으며, 이와 같이 열분해 특성이 향상됨으로써 결과물로 얻어지는 유전 박막의 단차 도포 특성을 열화시키지 않으면서 공정 온도를 통상의 경우에 비해 약 50 ℃ 높일 수 있는 효과를 얻게 된다.
도 4a 및 도 4b는 본 발명에 따른 유전 박막 형성 방법에 따라, 열분해 온도가 서로 달라 열분해 특성이 서로 다른 2 종의 전구체 소스를 기판에 함께 공급함으로써 유전 박막에서 안정적인 결합 상태가 얻어지는 메카니즘의 일례를 보여주는 도면이다.
도 4a 및 도 4b에서는 비교적 낮은 열분해 온도를 가지는 제1 중심원자 전구체 소스로서 Zr 중심원자를 가지는 제1 전구체 소스(4S1)을 기판(140)상에 공급한 후, 제2 중심원자 전구체 소스로서 Si 중심원자를 가지는 제2 전구체 소스(4S2)를 기판(140)상에 공급한 예를 보여준다.
도 4a에서, 비교적 낮은 열분해 온도를 가지는 제1 전구체 소스(4S1)가 비교적 높은 공정 온도로 인해 "W"로 표시한 부분에서와 같이 약한 결합 상태를 가지게 된다. 이와 같이 약한 결합 상태에서, 상기 제1 전구체 소스(4S1)가 열분해되는 경우에는 소스와 산소 소스 가스와의 표면 반응에 의해 제어되어야 하는 ALD 증착 메카니즘이 파괴될 수 있다. 그러나, 본 발명에 따른 유전 박막 형성 방법에서와 같이, 상기 제1 전구체 소스(4S1)의 화학흡착층 위에 상기 제1 전구체 소스(4S1)보다 열분해 온도가 높은 제2 전구체 소스(4S2)가 공급되면, 도 4b에 도시한 바와 같이, 제1 전구체 소스(4S1)의 열분해 특성이 약한 결합 부위("W" 부분)에서 열분해 특성 이 강한 제2 전구체 소스(4S2)가 결합되어 화학적으로 안정적인 결합 상태가 만들어진다. 따라서, 반응 챔버 내에서 미반응 상태로 남아 있는 여분의 소스 분자들이 화학흡착층(142)에 부가적으로 결합되는 것이 방해되고 하지막(140)상에 형성된 화학흡착층(142)의 열분해 특성은 향상된다. 여기서, 열분해 특성이 강한 제2 전구체 소스(4S2) 분자의 리간드들은 이들 제2 전구체 소스(4S2)의 공급 이후에 주입되는 H2O, O3 등과 같은 산소 소스 가스로 이루어지는 반응물에 의해 제거될 수 있다.
상기한 바와 같이, 본 발명에 따른 방법에 의해 유전 박막을 형성함으로써 상기 유전 박막의 증착 공정이 산소 소스 가스로 이루어지는 리액턴트에 의한 표면 반응에 의해 제어되므로, 중심원자의 전구체 소스의 열분해에 의해 파생될 수 있는 두께의 균일성 또는 조성의 불균일성을 방지할 수 있고, ALD 공정중에 기상 반응에 의한 파티클 발생, 단차 도포 특성의 열화 등과 같은 문제점들을 방지할 수 있다.
도 5a 내지 도 5c는 본 발명에 따른 유전 박막 형성 방법을 이용하여 반도체 메모리 소자의 커패시터를 제조하는 예시적인 방법을 설명하기 위한 단면도들이다.
도 5a를 참조하면, 반도체 기판(500)상에 도전 물질을 증착하여 하부 전극(510)을 형성한다.
상기 하부 전극(510)은 예를 들면 도핑된 폴리실리콘, 금속, 금속 질화물 또는 귀금속으로 이루어질 수 있다. 예를 들면, 상기 하부 전극(510)은 TiN, TaN, WN, Ru, Ir 또는 Pt로 이루어질 수 있다. 상기 하부 전극(510)은 ALD, CVD (chemical vapor deposition), MOCVD (metal-organic CVD) 방법, 또는 PVD (physical vapor deposition) 방법으로 형성될 수 있다.
도 5b를 참조하면, 상기 하부 전극(510) 위에 유전 박막(520)을 형성한다.
상기 유전 박막(520)은 도 1 내지 도 3을 참조하여 설명한 공정에 따라 형성될 수 있다.
상기 유전 박막(520)은 예를 들면, Zr 산화막, Hf 산화막, Ti 산화막, 또는 La 산화막으로 이루어질 수 있다. 또는, 상기 유전 박막(520)은 예를 들면, Si로 도핑된 Zr 산화막, Ti로 도핑된 Zr 산화막, Si로 도핑된 Hf 산화막, Ti로 도핑된 Hf 산화막, Si로 도핑된 Ti 산화막, 또는 Si로 도핑된 La 산화막으로 이루어질 수 있다.
상기 유전 박막(520)이 형성된 후, 필요에 따라 상기 유전 박막(520)을 결정화시키기 위한 열처리 또는 플라즈마 처리 공정을 행할 수도 있다. 상기 열처리 또는 플라즈마 처리는 약 250 ∼ 450℃의 비교적 저온에서 행하는 것이 바람직하다. 특히 바람직하게는, 상기 열처리 또는 플라즈마 처리는 약 350 ∼ 450℃의 온도에서 행해진다. 상기 유전 박막(520)의 결정화를 위한 열처리 또는 플라즈마 처리는 NH3, N2O 및 N2 가스로 이루어지는 군에서 선택되는 어느 하나를 포함하는 질소 함유 가스 분위기에서 행해질 수 있다.
도 5c를 참조하면, 상기 유전 박막(520) 위에 상부 전극(530)을 형성한다. 상기 상부 전극(530)은 도핑된 폴리실리콘, 금속, 금속 질화물 또는 귀금속으로 이루어질 수 있다. 예를 들면, 상기 상부 전극(530)은 TiN, TaN, WN, Ru, Ir 또는 Pt 로 이루어질 수 있다. 상기 상부 전극(530)은 ALD 방법, CVD 방법, MOCVD 방법, 또는 PVD 방법으로 형성될 수 있다.
평가예 1
본 발명에 따른 방법에 의해 형성된 유전 박막에서 열분해 억제에 의한 유전막 특성 개선 효과를 확인하기 위하여 아스펙트비(aspect ratio)가 20:1인 실린더 형 커패시터를 형성하였다. 여기서, 상기 커패시터 유전 박막을 형성하는 데 있어서 ALD 공정을 이용하였으며, 다양한 ALD 공정 온도하에서 얻어진 유전 박막들을 가지는 각 커패시터의 누설전류 특성을 평가하였다.
도 6은 통상의 공정에 의해 ZrO2 유전 박막을 형성하였을 때, ALD 공정 온도에 따른 ZrO2 유전 박막의 누설 전류 특성을 평가한 결과를 나타낸 그래프이다.
도 6의 평가를 위하여, ALD 공정 온도를 각각 290 ℃, 320 ℃, 및 350 ℃로 하여 통상의 공정에 의해 Zr 중심원자를 가지는 단일의 전구체 소스를 사용하여 ZrO2 유전 박막을 형성하고, 각각의 경우에 얻어진 ZrO2 유전 박막의 누설 전류 특성을 평가하였다.
도 6의 결과에서, ZrO2 유전 박막 내에서의 불순물을 감소시켜 막질 특성을 향상시키기 위하여 ALD 공정 온도를 상승시켰을 때, Zr 전구체 소스 TEMAZ의 열분해에 의해 유전 박막의 누설 전류 특성이 열화되는 전형적인 현상을 보여준다.
도 7은 본 발명에 따른 유전 박막 형성 방법에 의해 형성된 Si로 도핑된 Zr 산화막으로 이루어지는 유전 박막을 형성하였을 때 ALD 공정 온도에 따른 누설 전 류 특성을 평가한 결과를 나타낸 그래프이다.
도 7의 평가를 위하여, 본 발명에 따른 유전 박막 형성 방법에 의해 Zr 중심 원자를 가지는 Zr 전구체 소스인 TEMAZ를 공급하고, 그 후에 TEMAZ 보다 열분해 온도가 높은 3DMAS 소스를 미량 공급하는 공정을 거쳐서 Si로 도핑된 Zr 산화막으로 이루어지는 유전 박막을 형성하고, 얻어진 Si로 도핑된 Zr 산화막으로 이루어지는 유전 박막의 누설 전류 특성을 평가하였다.
도 7의 결과로부터, 유전 박막을 형성하기 위하여 TEMAZ를 공급한 후, TEMAZ 보다 열분해 온도가 높은 Si 전구체 소스 3DMAS를 미량 공급하는 방식으로 증착하여 얻어진 Si로 도핑된 Zr 산화막의 경우에, 증착 온도가 높아졌음에도 불구하고 유전 박막에서의 누설 전류 특성이 열화되지 않았으며, 오히여 증착 온도가 높아짐에 따라 누설 전류 특성이 향상되는 경향을 나타내었다. 또한, 유전 박막에서의 열분해 특성이 향상됨으로써 유전 박막 증착시 Zr 전구체 소스로부터 얻어진 화학흡착층에서의 불안정한 결합 상태로 인해 야기될 수 있는 두께 및 조성의 불균일과 전구체 소스의 기상 반응에 의한 파티클 발생이 크게 억제되었다. 증착 온도가 상향되어 유전 박막 내의 불순물 개입이 억제되어, 증착 온도가 증가함에 따라 등가산화막 두께(EOT)의 증가량은 미소함에도 불구하고 높은 증착 온도하에서 누설 전류 수준은 1fA/cell을 만족하는 전압값을 기준으로 할 때, 약 50% 이상 개선된 결과를 나타내었다.
평가예 2
도 8은 본 발명에 따른 유전 박막 형성 방법에 따라 유전 박막을 형성할 때 얻어지는 박막의 열분해 특성을 대조예들과 비교하여 평가한 결과를 나타낸 그래프이다.
도 8의 평가를 위하여, 본 발명에 따라 유전 박막을 형성하는 데 있어서, 기판상에 서로 다른 열분해 온도를 가지는 제1 중심원자 전구체 소스 및 제2 중심원자 전구체 소스를 공급하여 상기 기판상에 상기 제1 중심 원자 및 제2 중심 원자를 포함하는 화학흡착층을 형성하고, 이 때 얻어지는 박막의 열분해 특성 향상 효과를 확인하기 위하여, 산소 소스 가스로 이루어지는 반응물은 공급하지 않고, TEMAZ 및 3DMAS를 순차적으로 공급하는 소스 가스 공급 단계 및 불활성 가스를 이용한 퍼지 단계를 반복적으로 행하고, 이 때 얻어진 박막 (도 8에서 "Zr + Si"으로 표시함)의 열분해에 의한 열적 증착 여부를 확인하기 위하여 증착 온도에 따라 증착 두께를 측정하였다.
대조예로서, 기판상에 Zr 전구체 소스인 TEMAZ 공급 단계 및 퍼지 단계를 반복적으로 행하였을 때 얻어진 박막 (도 8에서 "Zr"로 표시함)의 경우와, 기판상에 Si 전구체 소스인 3DMAS 공급 단계 및 퍼지 단계를 반복적으로 행하였을 때 얻어진 박막 (도 8에서 "Si"로 표시함)의 경우 각각에 대하여도 증착 온도에 따른 증착 두께를 측정하여 그 결과를 도 8에 함께 나타내었다.
도 8의 결과로부터 알 수 있는 바와 같이, "Zr" 박막의 경우, 약 290 ℃의 온도부터 온도가 증가함에 따라 전구체 소스의 열분해가 활발히 이루어져서 온도 증가에 따라 열분해에 의한 증착 두께가 급격하게 증가하는 것으로 나타났다. 반면, Zr 전구체 소스 공급 이후에 Si 전구체 소스를 미량 공급하여 얻어진 "Zr + Si" 박막의 경우에는 Zr 소스의 열분해가 억제되어 약 330 ℃의 온도까지 증착 두께가 거의 증가하지 않았다. Zr 전구체 소스인 TEMAZ 공급 후 열분해 온도가 높아 강한 열분해 특성을 보이는 Si 전구체 소스 3DMAS를 공급함으로써 고온 증착하에서도 Zr 전구체 소스의 열분해 온도가 약 50 ℃ 상승되는 결과를 나타낸 것으로 확인되었다.
평가예 3
도 9는 본 발명에 따른 유전 박막 형성 방법에서 사용될 수 있는 여러가지 Zr 전구체의 열분해 특성을 평가하기 위하여 TG-DTA (thermogravimetric differential thermal analyzer) 측정 결과를 나타낸 그래프이다.
도 9의 측정을 위하여, 각 Zr 전구체들을 주어진 설정 온도에서 1 시간 동안 가열한 후, TG-DTA 분석으로 휘발되지 않고 남아 있는 잔류물의 질량을 측정하여 분해율을 산출하였다. 도 9의 결과에서, 예를 들면 TEMAZ의 경우에는 약 120 ℃ 까지 열분해되지 않고 안정된 상태를 유지하였다.
도 10은 본 발명에 따른 유전 박막 형성 방법에서 사용될 수 있는 여러가지 Si 전구체의 열분해 특성을 평가하기 위하여 TG-DTA 측정 결과를 나타낸 그래프이다.
도 10의 측정을 위하여, 각 Si 전구체들을 주어진 설정 온도에서 1 시간 동안 가열한 후, TG-DTA 분석으로 휘발되지 않고 남아 있는 잔류물의 질량을 측정하여 분해율을 산출하였다. 도 10의 결과에서, 예를 들면 3DMAS의 경우에는 약 320 ℃ 까지 열분해되지 않고 안정된 상태를 유지하였다.
도 9 및 도 10의 결과로부터, 예를 들면 ALD에 의한 유전 박막 형성시 Zr 전구체 소스인 TEMAZ의 열 안정성을 강화시키기 위하여 유전 박막 증착을 위한 ALD 공정 중에 TEMAZ와 함께 3DMAS를 동시에 공급하거나 TEMAZ 공급 후 3DMAS을 공급함으로써 기판상에 형성된 TEMAZ의 화학흡착층에서 열분해 특성이 약한 결합 부위에 열분해 특성이 강한 3DMAS가 결합되어 화학적으로 안정적인 결합 상태가 만들어질 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
도 1은 본 발명의 바람직한 실시예에 따라 유전 박막을 형성하는 방법을 설명하기 위한 플로차트이다.
도 2는 본 발명의 일 예에 따른 유전 박막 형성 방법에 따라 ALD 공정으로 유전 박막을 형성하는 데 있어서 반응 챔버 내에서 행해지는 1 공정 사이클에서의 가스 펄싱 다이어그램 (gas pulsing diagram)을 도시한 것이다.
도 3은 본 발명의 다른 예에 따른 유전 박막 형성 방법에 따라 ALD 공정으로 유전 박막을 형성하는 데 있어서 반응 챔버 내에서 행해지는 1 공정 사이클에서의 예시적인 가스 펄싱 다이어그램을 도시한 것이다.
도 4a 및 도 4b는 본 발명에 따른 유전 박막 형성 방법에 따라, 열분해 온도가 서로 달라 열분해 특성이 서로 다른 2 종의 전구체 소스를 기판에 함께 공급함으로써 유전 박막에서 안정적인 결합 상태가 얻어지는 메카니즘의 일례를 보여주는 도면이다.
도 5a 내지 도 5c는 본 발명에 따른 유전 박막 형성 방법을 이용하여 반도체 메모리 소자의 커패시터를 제조하는 예시적인 방법을 설명하기 위한 단면도들이다.
도 6은 통상의 공정에 의해 ZrO2 유전 박막을 형성하였을 때, ALD 공정 온도에 따른 ZrO2 유전 박막의 누설 전류 특성을 평가한 결과를 나타낸 그래프이다.
도 7은 본 발명에 따른 유전 박막 형성 방법에 의해 형성된 Si로 도핑된 Zr 산화막으로 이루어지는 유전 박막을 형성하였을 때 ALD 공정 온도에 따른 누설 전 류 특성을 평가한 결과를 나타낸 그래프이다.
도 8은 본 발명에 따른 유전 박막 형성 방법에 따라 유전 박막을 형성할 때 얻어지는 박막의 열분해 특성을 대조예들과 비교하여 평가한 결과를 나타낸 그래프이다.
도 9는 본 발명에 따른 유전 박막 형성 방법에서 사용될 수 있는 여러가지 Zr 전구체의 열분해 특성을 평가하기 위하여 TG-DTA (thermogravimetric differential thermal analyzer) 측정 결과를 나타낸 그래프이다.
도 10은 본 발명에 따른 유전 박막 형성 방법에서 사용될 수 있는 여러가지 Si 전구체의 열분해 특성을 평가하기 위하여 TG-DTA 측정 결과를 나타낸 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
140: 하지막, 142: 화학흡착층, 4S1: 제1 전구체 소스, 4S2: 제2 전구체 소스, 500: 반도체 기판, 510: 하부 전극, 520: 유전 박막, 530: 상부 전극.

Claims (10)

  1. 기판상에 서로 다른 열분해 온도를 가지는 제1 중심원자 전구체 소스 및 제2 중심원자 전구체 소스를 공급하여 상기 기판상에 상기 제1 중심 원자 및 제2 중심 원자를 포함하는 화학흡착층을 형성하는 단계와,
    상기 화학흡착층이 형성된 기판에 산소 원자를 포함하는 반응물을 공급하여 상기 기판상에 상기 제1 중심원자 및 제2 중심원자의 산화물로 이루어지는 원자층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 유전 박막 형성 방법.
  2. 제1항에 있어서,
    상기 화학흡착층을 형성하는 단계에서 상기 제1 중심원자 전구체 소스 및 제2 중심원자 전구체 소스가 동시에 상기 기판상에 공급되는 것을 특징으로 하는 반도체 소자의 유전 박막 형성 방법.
  3. 제1항에 있어서,
    상기 제1 중심원자 전구체 소스는 제1 열분해 온도를 가지고, 상기 제2 중심원자 전구체 소스는 상기 제1 열분해 온도보다 높은 제2 열분해 온도를 가지고,
    상기 화학흡착층을 형성하는 단계에서 상기 기판상에 상기 제1 중심원자 전구체 소스를 먼저 공급한 후 상기 제2 중심원자 전구체 소스를 공급하는 것을 특징 으로 하는 반도체 소자의 유전 박막 형성 방법.
  4. 제1항에 있어서,
    상기 화학흡착층은 상기 제1 중심원자 전구체 소스에 포함되어 있던 제1 중심원자를 포함하는 제1 화학흡착층과, 상기 제1 화학흡착층에 결합되어 있고 상기 제2 중심원자 전구체 소스에 포함되어 있던 제2 중심원자를 포함하는 제2 화학흡착층을 포함하는 것을 특징으로 하는 반도체 소자의 유전 박막 형성 방법.
  5. 제1항에 있어서,
    상기 제1 중심원자 전구체 소스의 제1 중심원자와 상기 제2 중심원자 전구체 소스의 제2 중심원자는 서로 동일한 것을 특징으로 하는 반도체 소자의 유전 박막 형성 방법.
  6. 제5항에 있어서,
    상기 제1 중심원자 전구체 소스의 제1 중심원자 및 상기 제2 중심원자 전구체 소스의 제2 중심원자는 각각 Zr, Hf, Ti, La 및 Si로 이루어지는 군에서 선택되는 어느 하나인 것을 특징으로 하는 반도체 소자의 유전 박막 형성 방법.
  7. 제1항에 있어서,
    상기 제1 중심원자 전구체 소스의 제1 중심원자와 상기 제2 중심원자 전구체 소스의 제2 중심원자는 서로 다른 것을 특징으로 하는 반도체 소자의 유전 박막 형성 방법.
  8. 제7항에 있어서,
    상기 제1 중심원자 전구체 소스의 제1 중심원자는 Zr, Hf, Ti 및 La로 이루어지는 군에서 선택되는 어느 하나이고,
    상기 제2 중심원자 전구체 소스의 제2 중심원자는 Si 및 Ti로 이루어지는 군에서 선택되는 어느 하나인 것을 특징으로 하는 반도체 소자의 유전 박막 형성 방법.
  9. 제1항에 있어서,
    상기 산소 원자를 포함하는 반응물은 H2O, H2O2, O3, O2 및 N2O 중에서 선택되는 어느 하나의 가스를 포함하는 것을 특징으로 하는 반도체 소자의 유전 박막 형성 방법.
  10. 제1항에 있어서,
    상기 화학흡착층을 형성하는 단계와 상기 원자층을 형성하는 단계를 상기 기판상에 원하는 두께의 유전 박막이 얻어질 때 까지 반복하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 유전 박막 형성 방법.
KR1020090064085A 2009-07-14 2009-07-14 반도체 소자의 유전 박막 형성 방법 KR20110006450A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090064085A KR20110006450A (ko) 2009-07-14 2009-07-14 반도체 소자의 유전 박막 형성 방법
US12/591,722 US20110014770A1 (en) 2009-07-14 2009-11-30 Methods of forming a dielectric thin film of a semiconductor device and methods of manufacturing a capacitor having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090064085A KR20110006450A (ko) 2009-07-14 2009-07-14 반도체 소자의 유전 박막 형성 방법

Publications (1)

Publication Number Publication Date
KR20110006450A true KR20110006450A (ko) 2011-01-20

Family

ID=43465598

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090064085A KR20110006450A (ko) 2009-07-14 2009-07-14 반도체 소자의 유전 박막 형성 방법

Country Status (2)

Country Link
US (1) US20110014770A1 (ko)
KR (1) KR20110006450A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5761724B2 (ja) * 2012-01-24 2015-08-12 文彦 廣瀬 薄膜形成方法および装置
US8760845B2 (en) * 2012-02-10 2014-06-24 Nanya Technology Corp. Capacitor dielectric comprising silicon-doped zirconium oxide and capacitor using the same
JP6616070B2 (ja) * 2013-12-01 2019-12-04 ユージェヌス インコーポレイテッド 誘電性複合体構造の作製方法及び装置
KR102350589B1 (ko) 2015-08-24 2022-01-14 삼성전자주식회사 박막 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
CN105355433A (zh) * 2015-11-27 2016-02-24 西安交通大学 一种结合ald制备高介电复合膜的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100611072B1 (ko) * 2004-08-11 2006-08-10 삼성전자주식회사 원자층 적층 방법과 이를 이용한 게이트 구조물의 제조방법 및 커패시터의 제조 방법
US20060257563A1 (en) * 2004-10-13 2006-11-16 Seok-Joo Doh Method of fabricating silicon-doped metal oxide layer using atomic layer deposition technique

Also Published As

Publication number Publication date
US20110014770A1 (en) 2011-01-20

Similar Documents

Publication Publication Date Title
KR100640654B1 (ko) ＺｒＯ2 박막 형성 방법 및 이를 포함하는 반도체 메모리소자의 커패시터 제조 방법
KR100584996B1 (ko) 산화하프늄과 산화알루미늄이 혼합된 유전막을 갖는캐패시터 및 그 제조 방법
KR100791334B1 (ko) 원자층 증착법을 이용한 금속 산화막 형성 방법
US7446053B2 (en) Capacitor with nano-composite dielectric layer and method for fabricating the same
JP2020511797A (ja) 強誘電体材料としてのケイ素ドープ酸化ハフニウムの堆積のための新規配合物
US7442604B2 (en) Methods and batch type atomic layer deposition apparatus for forming dielectric films and methods of manufacturing metal-insulator-metal capacitors including the dielectric films
JP7202423B2 (ja) 強誘電体材料としてのケイ素ドープ酸化ハフニウムの堆積のための新規配合物
KR20040016779A (ko) 원자층 증착법을 이용한 산화막의 형성방법 및 이를이용한 반도체 장치의 캐패시터 형성방법
KR20110006450A (ko) 반도체 소자의 유전 박막 형성 방법
CN102082171A (zh) 半导体器件的电极以及制造电容器的方法
KR20220136072A (ko) 박막 성장 억제용 화합물 및 이를 이용한 박막 형성방법
KR100716642B1 (ko) 캐패시터의 유전막 및 그의 제조방법
KR20110103534A (ko) 유전막 구조물 형성 방법, 이를 이용한 커패시터 제조 방법 및 커패시터
KR100508755B1 (ko) 균일한 두께의 박막을 형성하기 위한 방법 및 이를 위한장치
CN114555859A (zh) 用于沉积硅掺杂的氧化铪的制剂
KR100770276B1 (ko) 반도체 소자의 엠아이엠 캐패시터 형성방법
KR100490658B1 (ko) 반도체 소자의 절연박막 형성방법
KR100528799B1 (ko) 유전박막 형성방법 및 이를 이용한 캐패시터 제조방법
KR20070114519A (ko) 캐패시터의 유전막 및 그 제조 방법과 이를 이용한 반도체소자의 캐패시터 및 그 제조 방법
KR100511914B1 (ko) 피이사이클 시브이디법을 이용한 반도체소자의 제조방법
KR101303178B1 (ko) 캐패시터 유전막 제조방법
KR100994072B1 (ko) 산화알루미늄막의 원자층증착방법
US20240301552A1 (en) Ultra high-k hafnium oxide and hafnium zirconium oxide films
KR100582405B1 (ko) 캐패시터 및 그 제조 방법
KR100744656B1 (ko) 캐패시터 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid