CN102082171A - 半导体器件的电极以及制造电容器的方法 - Google Patents

半导体器件的电极以及制造电容器的方法 Download PDF

Info

Publication number
CN102082171A
CN102082171A CN2010102717415A CN201010271741A CN102082171A CN 102082171 A CN102082171 A CN 102082171A CN 2010102717415 A CN2010102717415 A CN 2010102717415A CN 201010271741 A CN201010271741 A CN 201010271741A CN 102082171 A CN102082171 A CN 102082171A
Authority
CN
China
Prior art keywords
layer
electrode
titanium
tin layer
ticn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102717415A
Other languages
English (en)
Other versions
CN102082171B (zh
Inventor
都官佑
李起正
朴京雄
李正烨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN102082171A publication Critical patent/CN102082171A/zh
Application granted granted Critical
Publication of CN102082171B publication Critical patent/CN102082171B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92Capacitors with potential-jump barrier or surface barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92Capacitors with potential-jump barrier or surface barrier
    • H01L29/94Metal-insulator-semiconductors, e.g. MOS
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B99/00Subject matter not provided for in other groups of this subclass

Abstract

本发明的半导体器件的电极包括TiCN层和TiN层。本发明的制造半导体器件电极的方法包括制备衬底、形成TiCN层和形成TiN层。

Description

半导体器件的电极以及制造电容器的方法
相关申请的交叉引用
本申请要求2009年11月30日提交的韩国专利申请No.10-2009-0117424的优先权,本文通过全面引用包含该申请的全部内容。
技术领域
本发明典型实施方式涉及半导体制造技术,更具体而言,涉及半导体器件的电极以及制造电容器的方法。
背景技术
在半导体DRAM制造工艺中,为了提高每个晶片的产出而促进了结构的按比例缩小,因此,使集成在DRAM中的电容器在结构上小型化,并且降低了使器件可以工作的电容量。
在这种情况下,使用高k电介质层以提高电容量。但是,由于低的能带间隙,使得高k电介质层可能表现出泄漏电流性能的退化。为解决这一问题,本领域所追求的是具有高功函数的电极。
发明内容
本发明的实施方式涉及半导体器件的电极,以及制造电容器的方法,所述方法可以制造具有高功函数的电极。
根据本发明的一个实施方式,一种半导体器件的电极包括TiCN层和TiN层。
根据本发明的另一个实施方式,一种半导体器件的电极制造方法包括以下步骤:制备衬底;形成TiCN层;以及形成TiN层。
根据本发明的另一个实施方式,一种电容器包括:第一电极;电介质层;以及第二电极,其中第一电极和第二电极中的至少一个包括TiCN层和TiN层。
根据本发明的另一个实施方式,一种电容器的制造方法包括以下步骤:形成第一电极;形成电介质层;以及在所述电介质层上形成第二电极,其中第一电极和第二电极中的至少一个包括TiCN层和TiN层。
附图说明
图1是根据本发明的第一实施方式的半导体器件的电极的截面图。
图2A和2B是表示根据本发明的第二实施方式的制造半导体器件的电极的方法的工艺的截面图。
图3A和3B是表示本发明的第三实施方式的制造半导体器件电极的方法的工艺的截面图。
图4是表示本发明的第二和第三实施方式的方法的原子层沉积的时序图。
图5A至5C是表示根据本发明的第四实施方式的具有作为电极的氮化钛层电容器结构的截面图。
具体实施方式
下文将参照附图更详细地描述本发明的典型实施方式。但是,本发明可以以不同形式实施,并不应解释为限于本文提出的实施方式。当然,提供这些实施方式是为了使本领域普通技术人员能够充分实施本发明,而无需进行过多实验。在本说明书中,相似的附图标记在本发明的不同附图和实施方式中表示相似的部分。
附图并非按比例绘制,并且在某些情况下,为清楚表述实施方式的特征,可能将比例做夸大处理。当提及第一层在第二层“上,,或在衬底“上,,时,不仅表示所述第一层直接在所述第二层或所述衬底上形成的情况,还表示在所述第一层和所述第二层或所述衬底之间存在第三层的情况。
本发明涉及半导体器件的电极以及制造电容器的方法。在本发明中,由于使用了TiCN(氮碳化钛)层与TiN(氮化钛)层的层叠结构作为半导体器件的电极,从而可以获得高功函数。因此,即使在为了确保电容器的电容量而使用高k电介质层的情况下,也可以提高泄漏电流特性。为了这一目的,下文描述具有TiCN层和TiN层的层叠结构的电极制造方法。
图1是描述根据本发明第一实施方式的半导体器件电极的截面图。
参照图1,在衬底10之上形成具有TiCN层11和TiN层12层叠结构的电极。例如,所述电极被用作选自以下电极中的至少一种:晶体管或二极管的栅电极、位线电极、电容器的底部电极和/或电容器的顶部电极。
通过在氮化钛层中掺入碳而实现的TiCN层11具有4.8eV的功函数,因此可以提高肖特基势垒,并因此可以提高泄漏电流特性。
此外,由于使用了TiCN层11与TiN层12的层叠结构,因此可以防止由TiCN层11的氧化而引起的电特性的下降。换言之,在单独地使用TiCN层11的情况下,由于TiCN层11的特性,与氮化钛层相比膜密度降低。因此,当在沉积之后暴露于空气中时,由于TiCN层11突然被氧化,而在TiCN层11的表面形成具有氧化钛(TiO)相的TiOxCyN(x和y为自然数)。结果,降低了有效氧化层厚度Tox,并且降低了电特性。这些问题可以通过在TiCN层11上层叠TiN层12来减轻。
可以在相同的处理室中原位地形成TiCN层11和TiN层12。可以以这样的方式形成TiN层12:在TiCN层11上层叠TiN层12、或者对TiCN层11进行等离子体加工,以使TiCN层11的一部分厚度变为高密度的TiN层12,这将在下文中进行描述。
由于形成的电极具有TiCN层11和TiN层12的层叠结构,其中TiCN层11具有高功函数,而TiN层12具有高膜密度,因此可以防止TiCN层11在大气中的自然氧化,从而可以保持TiCN层11的电特性。据此,可以提高肖特基势垒的高度,并提高泄漏电流特性。
因此,根据本发明实施方式的电极可以用于要求电极具有高功函数的晶体管或二极管的栅极和接触电极材料等。其结果,由于因高功函数而可以使用高k电介质层,从而提高了泄漏电流特性,并且,当使用所述电极作为电容器的电极时,确保了充分的电容量。
图2A和2B是描述根据本发明的第二实施方式的制造半导体器件电极的方法的工艺的截面图。
参照图2A和2B,在衬底20之上形成TiCN层21,并在TiCN层21上层叠TiN层22。在相同的处理室中原位地形成TiCN层21和TiN层22。TiCN层21和TiN层22都通过原子层沉积来形成。下文将参照图4描述形成TiCN层21和TiN层22的原子层沉积。
图3A和3B是描述根据本发明的第三实施方式的制造半导体器件电极的方法的工艺的截面图。
参照图3A和3B,在衬底30上形成TiCN层31,并通过对TiCN层31执行原位等离子体加工并去除TiCN层31所含有的CH3基团,使TiCN层31的一部分变为TiN层32。据此,获得在TiCN层31上层叠TiN层32的结构。附图标记31A表示TiCN层31的一部分变为TiN层32之后的TiCN层。TiCN层31的形成和通过等离子体加工而形成TiN层32是通过原子层沉积来进行的。下文将参照图4描述形成TiCN层31和TiN层32的原子层沉积。
图4是用于本发明第二和第三实施方式的方法的原子层沉积的时序图。
原子层沉积(ALD)是通过依次向处理室中引入源物质和反应物质并清除残余物来依次沉积多个单原子层的方法。
虽然原子层沉积(ALD)属于使用诸如化学气相沉积(CVD)的化学反应的沉积方法,但是原子层沉积(ALD)与化学气相沉积(CVD)的区别在于各个反应源不是在处理室中混合,而是像脉冲一样一个接着一个。例如,原子层沉积按源物质的引入和清除、反应物质的引入和清除的顺序进行。例如,在引入源物质并诱导化学吸附之后,使用惰性气体将处理室内剩余的未反应的源物质清除。然后,随着引入反应物质,在源物质与反应物质之间发生反应,从而沉积原子层。最后,在源物质与反应物质彼此反应之后,将处理室中剩余的反应物质及反应副产物清除。
在按以上描述进行的原子层沉积(ALD)中,通过使用表面反应机制,形成的薄膜不仅稳定而且均匀。此外,由于源物质和反应物质是分别并依次引入和清除的,因此与化学气相沉积(CVD)相比,减少/降低了由于气相反应而发生的颗粒的生成。
如图4所示,通过原子层沉积形成TiCN层和TiN层。通过将由附图标记100标出的单位循环(由有机钛源引入步骤和清除步骤构成)重复A(A为自然数)次来形成所述TiCN层,通过将由附图标记200标出的单位循环(由等离子体引入步骤和清除步骤构成)在通过将由附图标记100标出的单位循环重复A次而形成的TiCN层上重复B(B为自然数)次来形成所述TiN层,从而将TiCN的一部分变为TiN;或者通过将由附图标记100和200标出的单位循环(由有机钛源引入步骤、清除步骤、等离子体引入步骤和清除步骤构成)重复C(C为自然数)次。
描述形成所述TiCN层的方法,首先,在有机钛源引入步骤中,向处理室中供给有机钛源,其中在处理室中放置有要被沉积上氮化钛层的衬底。通过供给有机钛源,使有机钛源吸附在衬底上。对于有机钛源,可以使用含有甲基胺基团的钛源。使用选自TDMAT即四(二甲基氨基)钛、TEMAT即四(乙基甲基氨基)钛、TDEAT即四(二乙基氨基)钛、Ti(OiPr)2(tmhd)2即双(异丙氧基)二(2,2,6,6-四甲基-3,5-庚二酮)钛、Ti(OiBu)2(tmhd)2即二(叔丁氧基)双(2,2,6,6-四甲基-3,5-庚二酮)钛、Ti(OiBu)4即叔丁氧基钛(VI)、TTIP即异丙氧基钛(IV)和TiCl4即四氯化钛的任何一种或更多种。
要沉积上氮化钛层的衬底可以包括硅衬底(Si)、氧化硅层(SiO2)、金属性层或高k电介质层。包含碳的氮化钛层具体被用作栅电极、位线电极、电容器的底部电极或电容器的顶部电极中的任意一种。有机金属原子层沉积工艺具体地在仅使用热吸附的温度下进行,更具体地在250℃至500℃的温度下进行。这是因为如果沉积温度低于250℃,则所述有机钛源可能不会被吸附;而如果沉积温度高于500℃,则所述衬底可能被高温损坏。
在所述清除步骤中,将吸附反应之后剩余的残余有机钛源去除。使用不与有机钛源反应的惰性气体作为清除气体。可以使用选自N2、Ar和He中的至少任意一种惰性气体。使用100sccm至10000sccm的清除气体执行所述清除步骤1至10秒。
如上所述,可以通过将由有机钛源引入步骤和清除步骤构成的单位循环100重复A次来形成所述TiCN层。在有机钛源含有C和N的情况下,即使不执行氮等离子体加工也可以形成含碳的氮化钛层。在有机钛源不含氮的情况下,尽管没有在附图中显示,但也可以通过执行使用氮气的反应性气体引入步骤和清除步骤来形成所述TiCN层。
可以以至少两种方式形成TiN层。一种方式是将TiCN层的一部分厚度变为TiN层,另一种方式是在TiCN层上沉积TiN层。
首先,在将TiCN层的一部分厚度变为TiN层的方式中,有时在如上所述形成的TiCN层上将由等离子体引入步骤和清除步骤构成的单位循环200执行多次。
等离子体引入步骤在如上所述形成的TiCN层上进行。等离子体引入步骤可以以直接等离子体加工或远程等离子体加工的方式进行。在本发明的实施方式中,描述远程等离子体加工。通过使用远程等离子体加工,可以基本上防止衬底被等离子体损伤。作为产生等离子体的气体,使用选自N2、H2和NH3中的任意一种或更多种。为了去除TiCN层中所含的碳,具体地施加至少1000W的功率。
通过控制等离子体加工步骤,可以控制从TiCN层中去除的碳的量,并因此可以控制TiN层的厚度。为了这一目的,控制等离子体加工时间(a)和功率(b)。具体而言,使用等于或高于1000W的功率(b),而加工时间(a)取决于形成用于防止TiCN层自然氧化的最小厚度的TiN层的时间。防止TiCN层自然氧化的TiN层的最小厚度为至少
Figure BSA00000255874300061
最后,清除步骤是将反应副产物和反应后剩余的反应性物质清除的步骤。在清除步骤中,使用惰性气体作为清除气体。可以使用选自N2、Ar和He中的至少任意一种惰性气体。使用100sccm至10000sccm的清除气体执行所述清除步骤1至10秒。
在将TiN层层叠在TiCN层上的方式中,将由有机钛源引入步骤、清除步骤、等离子体引入步骤和清除步骤构成的单位循环100和200重复C(C为自然数)次。
有机钛源引入步骤、清除步骤、等离子体引入步骤和清除步骤按上文所述方式实施。
图5A至5C是描述根据本发明第四实施方式的具有作为电极的氮化钛层的电容器结构的截面图。尽管出于说明目的,将本发明的实施方式中的底部电极显示为平板型,但是本发明的实施方式并不限于这种平板型的底部电极;相反,底部电极可以是选自凹面型、筒型和柱型的任意一种。
参照图5A,在层叠了底部电极50、电介质层51和顶部电极52和53的电容器中,将顶部电极52和53形成为具有TiCN层52和TiN层53层叠结构的电极。具体而言,可以通过如图4所示的原子层沉积来形成顶部电极52和53。
电介质层51可以包括高k电介质层。例如,电介质层51包括选自ZrO2、ZrSiO2、ZrTiO3、ZrYO2、ZrLaO2、ZrAlO2、HfO2、HfSiO2、HfYO2、HfAlO2、HfSiON、TiO2、AlTiO2、SrTiO3和BaSrTiO3的至少一种高k电介质层。
参照图5B,在层叠了底部电极60和61、电介质层62和顶部电极63的电容器中,将底部电极60和61形成为具有TiCN层60和TiN层61层叠结构的电极。具体而言,可以通过如图4所示的原子层沉积来形成底部电极60和61。
电介质层62可以包括高k电介质层。例如,电介质层62包括选自ZrO2、ZrSiO2、ZrTiO3、ZrYO2、ZrLaO2、ZrAlO2、HfO2、HfSiO2、HfYO2、HfAlO2、HfSiON、TiO2、AlTiO2、SrTiO3和BaSrTiO3的至少一种高k电介质层。
参照图5C,在层叠了底部电极70和71、电介质层72以及顶部电极73和74的电容器中,将底部电极70和71以及顶部电极73和74形成为具有TiCN层70和73以及TiN层71和74的层叠结构的电极。具体而言,可以通过如图4所示的原子层沉积来形成底部电极70和71以及顶部电极73和74。
电介质层72可以包括高k电介质层。例如,电介质层72包括选自ZrO2、ZrSiO2、ZrTiO3、ZrYO2、ZrLaO2、ZrAlO2、HfO2、HfSiO2、HfYO2、HfAlO2、HfSiON、TiO2、AlTiO2、SrTiO3和BaSrTiO3的至少一种高k电介质层。
如上文所讨论的,在根据本发明的典型实施方式的半导体器件的电极和制造电容器的方法中,由于层叠了具有高功函数的TiCN层和具有高膜密度的TiN层,因此可以确保电容器的电容量,并且在使用高k电介质层时可以提高泄漏电流特性。
虽然已经依照具体实施例描述了本发明,但对于本领域技术人员来说明显的是,在不脱离所附的权利要求所限定的本发明的精神和范围的前提下,可以进行各种变化和修改。

Claims (25)

1.一种半导体器件的电极,包括TiCN层和TiN层。
2.一种制造半导体器件的电极的方法,包括以下步骤:
制备衬底;
形成TiCN层;和
形成TiN层。
3.如权利要求2所述的方法,其中,所述TiCN层和所述TiN层是在相同的处理室中原位地形成的。
4.如权利要求2所述的方法,其中,所述TiCN层和所述TiN层是通过原子层沉积形成的。
5.如权利要求2所述的方法,其中,所述形成TiCN层的步骤包括:
引入有机钛源的步骤;和
清除步骤,
其中,重复地进行所述引入有机钛源的步骤和所述清除步骤。
6.如权利要求2所述的方法,其中,在所述形成TiN层的步骤中,所述TiCN层被部分地变为所述TiN层。
7.如权利要求6所述的方法,其中,所述形成TiN层的步骤包括:
对形成有TiCN层的衬底进行等离子体加工的步骤;和
清除步骤,
其中,重复地进行所述对形成有TiCN层的衬底进行等离子体加工的步骤和所述清除步骤。
8.如权利要求7所述的方法,其中,在所述形成TiN层的步骤中,在对所述衬底进行等离子体加工的步骤中对等离子体加工时间和功率进行控制。
9.如权利要求2所述的方法,其中,在所述形成TiN层的步骤中,将所述TiN层层叠于所述TiCN层上。
10.如权利要求9所述的方法,其中,所述形成TiN层的步骤包括:
引入有机等离子体源的步骤;
清除步骤;
等离子体加工步骤;和
清除步骤,
其中,重复地进行所述引入有机等离子体源的步骤、所述清除步骤、所述等离子体加工步骤和所述清除步骤。
11.如权利要求8所述的方法,其中,在所述等离子体加工的步骤中,施加等离子体的气体包括选自N2、Ar、H2、NH3和He中的至少一种独立的气体或至少两种气体的混合气体。
12.如权利要求10所述的方法,其中,在所述等离子体加工的步骤中,施加等离子体的气体包括选自N2、Ar、H2、NH3和He中的至少一种独立的气体或至少两种气体的混合气体。
13.如权利要求8所述的方法,其中,在所述等离子体加工的步骤中,使用至少1000W的功率。
14.如权利要求10所述的方法,其中,在所述等离子体加工的步骤中,使用至少1000W的功率。
15.如权利要求5所述的方法,其中,所述有机钛源包括选自TDMAT即四(二甲基氨基)钛、TEMAT即四(乙基甲基氨基)钛、TDEAT即四(二乙基氨基)钛、Ti(OiPr)2(tmhd)2即双(异丙氧基)二(2,2,6,6-四甲基-3,5-庚二酮)钛、Ti(OiBu)2(tmhd)2即二(叔丁氧基)双(2,2,6,6-四甲基-3,5-庚二酮)钛、Ti(OiBu)4即叔丁氧基钛(VI)、TTIP即异丙氧基钛(IV)和TiCl4即四氯化钛中的至少一种。
16.如权利要求10所述的方法,其中,所述有机钛源包括选自TDMAT即四(二甲基氨基)钛、TEMAT即四(乙基甲基氨基)钛、TDEAT即四(二乙基氨基)钛、Ti(OiPr)2(tmhd)2即双(异丙氧基)二(2,2,6,6-四甲基-3,5-庚二酮)钛、Ti(OiBu)2(tmhd)2即二(叔丁氧基)双(2,2,6,6-四甲基-3,5-庚二酮)钛、Ti(OiBu)4即叔丁氧基钛(VI)、TTIP即异丙氧基钛(IV)和TiCl4即四氯化钛中的至少一种。
17.如权利要求4所述的方法,其中,在能够实施热吸附的温度下进行所述原子层沉积。
18.如权利要求4所述的方法,其中,在250℃至500℃的温度下进行所述原子层沉积。
19.一种电容器,包括:
第一电极;
电介质层;和
第二电极,
其中,所述第一电极和所述第二电极中的至少一个包括TiCN层和TiN层。
20.一种制造电容器的方法,包括以下步骤:
形成第一电极;
形成电介质层;和
在所述电介质层上形成第二电极,
其中,所述第一电极和所述第二电极中的至少一个包括TiCN层和TiN层。
21.如权利要求20所述的方法,其中,通过将所述TiCN层部分地变为所述TiN层来形成所述TiN层。
22.如权利要求21所述的方法,其中,通过对形成有所述TiCN层的衬底重复地进行等离子体加工步骤和清除步骤来形成所述TiN层。
23.如权利要求22所述的方法,其中,在所述等离子体加工步骤中,对等离子体加工时间和功率进行控制以控制所述TiN层的厚度。
24.如权利要求20所述的方法,其中,在所述TiCN层上层叠所述TiN层。
25.如权利要求24所述的方法,其中,通过重复地进行引入有机钛源的步骤、清除步骤、等离子体加工步骤和清除步骤来形成所述TiN层。
CN201010271741.5A 2009-11-30 2010-09-03 半导体器件的电极以及制造电容器的方法 Expired - Fee Related CN102082171B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0117424 2009-11-30
KR1020090117424A KR101094386B1 (ko) 2009-11-30 2009-11-30 반도체 장치의 전극 및 캐패시터 제조 방법

Publications (2)

Publication Number Publication Date
CN102082171A true CN102082171A (zh) 2011-06-01
CN102082171B CN102082171B (zh) 2015-12-02

Family

ID=44068736

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010271741.5A Expired - Fee Related CN102082171B (zh) 2009-11-30 2010-09-03 半导体器件的电极以及制造电容器的方法

Country Status (3)

Country Link
US (1) US8372746B2 (zh)
KR (1) KR101094386B1 (zh)
CN (1) CN102082171B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5375497B2 (ja) * 2009-10-01 2013-12-25 トヨタ自動車株式会社 半導体装置、及び、半導体装置の製造方法
US9219115B2 (en) 2013-10-11 2015-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Forming conductive STI liners for FinFETS
JP6213579B2 (ja) * 2014-02-07 2017-10-18 株式会社村田製作所 コンデンサ
JP6315699B2 (ja) * 2014-03-17 2018-04-25 東京エレクトロン株式会社 炭窒化チタン膜を形成する方法
KR102295721B1 (ko) * 2017-09-08 2021-08-30 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11289487B2 (en) * 2018-02-23 2022-03-29 Micron Technology, Inc. Doped titanium nitride materials for DRAM capacitors, and related semiconductor devices, systems, and methods
JP2022501514A (ja) 2018-09-28 2022-01-06 コーニング インコーポレイテッド 金属基板上に無機粒子を堆積させるための低温法及びこの低温法によって製造される物品

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6474709A (en) * 1987-09-17 1989-03-20 Toshiba Corp Superconducting device
US5536947A (en) * 1991-01-18 1996-07-16 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory element and arrays fabricated therefrom
JPH1074709A (ja) * 1996-08-29 1998-03-17 Nec Corp 半導体装置とその製造方法
US5965911A (en) * 1995-03-30 1999-10-12 Samsung Electronics Co., Ltd. Mos transistor adopting titanium-carbon-nitride gate electrode and manufacturing method thereof
TW519750B (en) * 2001-06-27 2003-02-01 Asia Pacific Microsystems Inc Manufacturing method of steady-type film bulk acoustic wave device
US20080211065A1 (en) * 2007-03-02 2008-09-04 Shrinivas Govindarajan Semiconductor devices and methods of manufacture thereof
US20080290417A1 (en) * 2007-04-30 2008-11-27 Stmicroelectronics Sa ELECTRONIC COMPONENT COMPRISING A TITANIUM CARBONITRIDE (TiCN) BARRIER LAYER AND PROCESS OF MAKING THE SAME
CN101549381A (zh) * 2008-04-01 2009-10-07 福特汽车公司 耐磨涂层金属板模具及制造耐磨涂层金属板成型模的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208720A (ja) 1999-01-13 2000-07-28 Lucent Technol Inc 電子デバイス、momキャパシタ、mosトランジスタ、拡散バリア層
KR100791071B1 (ko) 2006-07-04 2008-01-02 삼성전자주식회사 일회 프로그래머블 소자, 이를 구비하는 전자시스템 및 그동작 방법
US7611972B2 (en) * 2006-11-29 2009-11-03 Qimonda North America Corp. Semiconductor devices and methods of manufacture thereof
US7564114B2 (en) 2006-12-21 2009-07-21 Qimonda North America Corp. Semiconductor devices and methods of manufacture thereof
KR100953048B1 (ko) 2006-12-27 2010-04-14 주식회사 하이닉스반도체 플래시 메모리 소자의 형성 방법
US7846841B2 (en) * 2008-09-30 2010-12-07 Tokyo Electron Limited Method for forming cobalt nitride cap layers
KR101094375B1 (ko) * 2009-11-30 2011-12-15 주식회사 하이닉스반도체 탄소함유 전극을 갖는 반도체 장치 및 그 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6474709A (en) * 1987-09-17 1989-03-20 Toshiba Corp Superconducting device
US5536947A (en) * 1991-01-18 1996-07-16 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory element and arrays fabricated therefrom
US5965911A (en) * 1995-03-30 1999-10-12 Samsung Electronics Co., Ltd. Mos transistor adopting titanium-carbon-nitride gate electrode and manufacturing method thereof
JPH1074709A (ja) * 1996-08-29 1998-03-17 Nec Corp 半導体装置とその製造方法
TW519750B (en) * 2001-06-27 2003-02-01 Asia Pacific Microsystems Inc Manufacturing method of steady-type film bulk acoustic wave device
US20080211065A1 (en) * 2007-03-02 2008-09-04 Shrinivas Govindarajan Semiconductor devices and methods of manufacture thereof
US20080290417A1 (en) * 2007-04-30 2008-11-27 Stmicroelectronics Sa ELECTRONIC COMPONENT COMPRISING A TITANIUM CARBONITRIDE (TiCN) BARRIER LAYER AND PROCESS OF MAKING THE SAME
CN101549381A (zh) * 2008-04-01 2009-10-07 福特汽车公司 耐磨涂层金属板模具及制造耐磨涂层金属板成型模的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
甘明亮: "《氮化钛_碳化钛和碳氮化钛的合成及其在炭砖中的应用》", 《中国优秀博硕士学位论文全文数据库(硕士) 工程科技I辑》 *

Also Published As

Publication number Publication date
CN102082171B (zh) 2015-12-02
US8372746B2 (en) 2013-02-12
US20110128668A1 (en) 2011-06-02
KR20110060742A (ko) 2011-06-08
KR101094386B1 (ko) 2011-12-15

Similar Documents

Publication Publication Date Title
TWI488290B (zh) 包括含碳電極之半導體元件及其製法
KR100555543B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
US20200266053A1 (en) ATOMIC LAYER DEPOSITION OF GeO2
KR100546324B1 (ko) Ald에 의한 금속 산화물 박막 형성 방법, 란탄 산화막 형성 방법 및 반도체 소자의 고유전막 형성 방법
US7491654B2 (en) Method of forming a ZrO2 thin film using plasma enhanced atomic layer deposition and method of fabricating a capacitor of a semiconductor memory device having the thin film
US7427573B2 (en) Forming composite metal oxide layer with hafnium oxide and titanium oxide
US7446053B2 (en) Capacitor with nano-composite dielectric layer and method for fabricating the same
CN102082171B (zh) 半导体器件的电极以及制造电容器的方法
KR100611072B1 (ko) 원자층 적층 방법과 이를 이용한 게이트 구조물의 제조방법 및 커패시터의 제조 방법
US20060240679A1 (en) Method of manufacturing semiconductor device having reaction barrier layer
US7144771B2 (en) Methods of forming electronic devices including dielectric layers with different densities of titanium
KR20110006450A (ko) 반도체 소자의 유전 박막 형성 방법
US20050009369A1 (en) Methods of forming a multi-layered structure using an atomic layer deposition process and methods of forming a capacitor of an integrated circuit device
US20120273921A1 (en) Semiconductor device and method for fabricating the same
KR20040100766A (ko) 원자층 증착법을 이용한 복합 유전막의 연속 형성방법 및이를 이용한 캐패시터의 제조방법
KR20110103534A (ko) 유전막 구조물 형성 방법, 이를 이용한 커패시터 제조 방법 및 커패시터
KR20070106286A (ko) 루틸구조로 결정화된 티타늄산화막의 형성 방법 및 그를이용한 캐패시터의 제조 방법
Lee et al. Atomic layer deposition: an enabling technology for microelectronic device manufacturing
KR20070114519A (ko) 캐패시터의 유전막 및 그 제조 방법과 이를 이용한 반도체소자의 캐패시터 및 그 제조 방법
TW202303762A (zh) 積體電路裝置及其製造方法
CN114678283A (zh) 电容器电解质膜及其制备方法
KR20060027087A (ko) 원자층 증착을 이용하여 기판 상에 하프늄 질화막을형성하는 방법
Song et al. Method of forming a ZrO2 thin film using plasma enhanced atomic layer deposition and method of fabricating a capacitor of a semiconductor memory device having the same film
KR20040059453A (ko) 원자층 증착 방법을 이용한 캐패시터 제조 방법
KR20060074991A (ko) 캐패시터 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151202

Termination date: 20170903