KR101094375B1 - 탄소함유 전극을 갖는 반도체 장치 및 그 제조 방법 - Google Patents

탄소함유 전극을 갖는 반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101094375B1
KR101094375B1 KR1020090117394A KR20090117394A KR101094375B1 KR 101094375 B1 KR101094375 B1 KR 101094375B1 KR 1020090117394 A KR1020090117394 A KR 1020090117394A KR 20090117394 A KR20090117394 A KR 20090117394A KR 101094375 B1 KR101094375 B1 KR 101094375B1
Authority
KR
South Korea
Prior art keywords
injection step
titanium
electrode
carbon
nitride film
Prior art date
Application number
KR1020090117394A
Other languages
English (en)
Other versions
KR20110060718A (ko
Inventor
도관우
이기정
김영대
이미형
이정엽
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090117394A priority Critical patent/KR101094375B1/ko
Priority to US12/648,337 priority patent/US8319296B2/en
Priority to TW099103150A priority patent/TWI488290B/zh
Priority to CN201010178457.3A priority patent/CN102082087B/zh
Publication of KR20110060718A publication Critical patent/KR20110060718A/ko
Application granted granted Critical
Publication of KR101094375B1 publication Critical patent/KR101094375B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/4554—Plasma being used non-continuously in between ALD reactions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28537—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Composite Materials (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 높은 일함수의 전극을 형성하는 탄소함유 전극을 갖는 반도체 장치 및 그 제조 방법을 제공하기 위한 것으로, 탄소(C)성분이 함유된 티타늄질화막(TiN)을 구비하는 반도체 장치의 전극을 포함하고, 탄소성분이 함유된 티타늄질화막을 형성하여 높은 일함수를 갖는 전극을 형성하는 효과, 높은 일함수를 갖는 전극을 형성함으로써 고유전막의 적용이 가능하며, 따라서 누설전류 특성을 개선하는 효과, 높은 일함수를 갖는 전극과 고유전막을 적용하여 캐패시터의 정전용량을 확보하는 효과가 있다.
티타늄질화막, 일함수, 고유전막

Description

탄소함유 전극을 갖는 반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE WITH ELECTRODE OF CARBON CONTENT AND METHOD OF MANUFACTURING THEREOF}
본 발명은 반도체 제조 기술에 관한 것으로, 탄소함유 전극을 갖는 반도체 장치 및 그 제조 방법에 관한 것이다.
반도체 디램(DRAM) 제작 공정 상에서 웨이퍼당 생산 개수를 늘리기 위해 구조적인 축소화(Scale down)를 가속화 함에 따라, 디램에 적용되는 캐패시터의 구조적인 감소로 인해 소자가 동작 가능한 정전 용량 또한 감소하게 되었다.
이를 극복하기 위해 고유전율을 갖는 유전막을 사용하여 정전 용량을 증가시키고 있으나, 고유전율을 갖는 유전막은 낮은 밴드갭(band gap)으로 인해 누설전류 특성이 좋지 못한 문제점들이 있으며, 이를 극복하기 위해 높은 일함수(Work function)를 갖는 전극이 필요시 되고 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 높은 일함수의 전극을 형성하는 탄소함유 전극을 갖는 반도체 장치 및 그 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 장치의 전극은 탄소(C)성분이 함유된 티타늄질화막(TiN)을 구비하는 것을 특징으로 한다.
특히, 상기 탄소성분은 상기 티타늄질화막 내에 3％∼50％의 함량을 갖고, 바람직하게 상기 탄소성분은 상기 티타늄질화막 내에 20％∼50％의 함량을 갖는 것을 특징으로 한다.
또한, TiCN, TiSiCN, TiAlCN 및 TiSiAlCN으로 이루어진 그룹 중에서 선택된 어느 하나인 것을 특징으로 하며, 상기 탄소성분이 함유된 티타늄질화막은, 게이트전극, 비트라인 전극, 캐패시터의 하부전극 및 캐패시터의 상부전극으로 이루어진 그룹 중에서 선택된 적어도 어느 하나의 전극인 것을 특징으로 한다.
본 발명의 티타늄질화막 형성 방법은 기판을 준비하는 단계; 상기 기판 상에 탄소성분이 함유된 티타늄질화막을 증착하는 단계를 포함한다.
특히, 탄소성분이 함유된 티타늄질화막은 원자층증착법(Atomic Layer Deposition)으로 형성하되, 상기 원자층증착법은, 상기 a(티타늄유기소스의 주입 단계, 퍼지단계), b(실리콘 또는 알루미늄 소스의 주입단계, 퍼지단계), c(플라즈마의 주입단계 및 퍼지단계)의 조합으로 이루어진 단위사이클을 반복하고, 150℃∼500℃의 온도에서 진행하는 것을 특징으로 한다.
또한, 상기 원자층증착법은 상기 티타늄유기소스 주입단계 또는 상기 플라즈마 주입단계를 조절하여 상기 티타늄질화막 내의 상기 탄소성분의 함유량을 조절하되, 상기 티타늄유기소스 주입단계의 조절은, 상기 티타늄유기소스의 주입시간 또는 상기 티타늄유기소스의 주입량을 조절하고, 상기 플라즈마 주입단계의 조절은, 상기 플라즈마 주입단계의 처리시간 또는 상기 플라즈마 주입단계의 파워(Power)를 조절하는 것을 특징으로 한다.
또한, 상기 티타늄유기소스는, TDMAT[Tetrakis(dimethylamino) titanium], TEMAT [Tetrakis(ethylmethylamino) titanium], TDEAT[ Tetrakis[diethylamino]titanium], Ti(OiPr)2(tmhd)2[Bis(isopropoxy)Di(2,2,6,6-Tetramethyl-3,5-heptane dionato)TiTanium], Ti(OiBu)2(tmhd)2[Di(tert-butoxy)Bis(2,2,6,6-tetramethyl-3,5-heptane dionato) Titanium], Ti(OiBu)4[Titanium(VI) Tert-Butoxide] TTIP[Titanium(IV) Isopropoxide] 및 TiCl4[Titanium tetrachloride] 의 그룹 중에서 선택된 어느 하나인 것을 특징으로 한다.
또한, 상기 플라즈마 주입 단계는, N2, Ar, H2 및 NH3로 이루어진 그룹 중에 서 선택된 어느 하나의 처리가스를 이용하는 것을 특징으로 한다.
본 발명의 캐패시터는 제1전극; 유전막; 제2전극을 포함하고, 상기 제1 및 제2전극 중 적어도 어느 하나의 전극은 탄소성분을 함유하는 티타늄질화막인 캐패시터를 포함한다.
본 발명의 실시예에 따른 캐패시터의 제조 방법은 제1전극을 형성하는 단계; 상기 제1전극 상에 유전막을 형성하는 단계; 상기 유전막 상에 제2전극을 형성하는 단계를 포함하고, 상기 제1 및 제2전극 중 적어도 어느 하나의 전극은 탄소성분이 함유된 티타늄질화막인 것을 특징으로 한다.
상술한 본 발명의 탄소함유 전극을 갖는 반도체 장치 및 그 제조 방법은 탄소성분이 함유된 티타늄질화막을 형성하여 높은 일함수를 갖는 전극을 형성하는 효과가 있다.
또한, 높은 일함수를 갖는 전극을 형성함으로써 고유전막의 적용이 가능하며, 따라서 누설전류 특성을 개선하는 효과가 있다.
또한, 높은 일함수를 갖는 전극과 고유전막을 적용하여 캐패시터의 정전용량을 확보하는 효과가 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명은 탄소함유 전극을 갖는 반도체 장치 및 그 제조 방법에 관한 것으로, 반도체 장치의 전극으로 티타늄질화막을 형성하되, 탄소성분이 함유된 티타늄질화막을 형성하여 높은 일함수를 갖도록 함으로써 캐패시터의 정전용량 확보를 위해 고유전율을 갖는 유전막의 적용시에도 누설전류 특성을 개선하며, 이를 위한 탄소성분이 함유된 티타늄질화막 형성방법에 대하여는 이하 도면을 참조하여 자세히 설명하도록 한다.
도 1은 본 발명의 실시예에 따른 탄소(C)성분이 함유된 티타늄질화막(TiN)을 설명하기 위한 단면도이다.
도 1에 도시된 바와 같이, 기판(10) 상에 탄소성분이 함유된 티타늄질화막(11)을 형성한다. 이때, 탄소성분이 함유된 티타늄질화막(11)은 반도체 소자의 전극으로 사용된다. 예컨대, 게이트 전극, 비트라인 전극, 캐패시터의 하부전극 또는 캐패시터의 상부전극 중에서 선택된 적어도 어느 하나 이상의 전극으로 사용된다.
탄소성분이 함유된 티타늄질화막(11)은 TiCN, TiSiCN, TiAlCN 및 TiSiAlCN으로 이루어진 그룹 중에서 선택된 어느 하나를 포함하며, 특히, 탄소성분은 티타늄질화막 내에 3％∼50％의 함량을 갖는 것이 바람직하다.
탄소(Carbon)는 5eV의 일함수를 갖고 있으며, 일반적인 티타늄질화막(TiN)은 4.5eV의 일함수를 갖는다. 따라서, 상대적으로 높은 일함수를 갖는 탄소를 도핑하 여 탄소성분을 갖는 티타늄질화막(11)을 갖도록 함으로써 쇼트키 장벽(Schottky barrier)의 높이를 높이고, 이에 따라 누설 전류 특성을 개선할 수 있다.
표 1은 탄소성분이 함유되지 않은 티타늄질화막과 본 발명의 실시예에 따른 탄소성분이 함유된 티타늄질화막과의 일함수를 비교하기 위한 것이다.
(표 1)
TiN TiSiN TiAlN TiSiCN, TiAlCN
일함수(eV) ~4.5 ~4.7 ~4.8 ≥ 4.9
표 1에 도시된 바와 같이, 탄소성분이 함유되지 않은 티타늄질화막은 티타늄질화막(TiN)이 4.5eV이며, TiSiN과 TiAlN이 4.7eV∼4.8eV의 일함수 값을 갖고 있으며, 본 발명의 실시예에 따른 탄소성분이 함유된 티타늄질화막은 적어도 4.9eV 이상의 일함수를 갖고 있으므로, 탄소성분이 함유되지 않은 티타늄질화막보다 적어도 0.1eV이상 높은 일함수를 갖는 것을 알 수 있다.
특히, 본 발명의 실시예에서는 비교적 높은 일함수를 갖는 TiSiN 또는 TiAlN에 탄소를 도핑하여 TiSiCN, TiAlCN 및 TiSiAlCN으로 이루어진 그룹 중에서 선택된 어느 하나의 탄소성분이 함유된 티타늄질화막(11)을 형성함으로써 보다 높은 일함수를 갖는 티타늄질화막(11)을 형성한다. 또한, Si 또는 Al을 포함하지 않은 TiCN막을 형성할 수 있다.
위와 같이, 일함수가 증가하면 상술한 바와 같이 쇼트키 장벽(Schottky barrier)의 높이를 높일 수 있으므로, 누설전류 특성을 개선할 수 있다.
탄소성분이 함유된 티타늄질화막(11)은 원자층증착법으로 형성할 수 있으며, 바람직하게는 금속유기원자층증착법(Metal Organics ALD)을 이용하여 형성하며, 이 에 대하여는 후속 도 2의 타이밍도에서 자세히 설명하기로 한다.
도 2는 탄소성분이 함유된 티타늄질화막을 형성하기 위한 원자층증착법의 타이밍도이다.
원자층증착법(ALD)은 소스물질과 반응물질을 챔버 내로 순차적으로 주입하고 퍼지하는 방식으로 복수의 단원자층을 순차적으로 증착하는 방법이다.
원자층증착법(ALD)은 화학기상증착법(CVD)처럼 화학반응을 이용하는 증착법이지만 각각의 반응소스가 챔버 내에서 혼합되지 않고 하나씩 펄스(Pulse)로 흘려진다는 점에서 화학기상증착법(CVD)과 구별된다. 예컨대, 소스물질 주입, 퍼지, 반응물질 주입 및 퍼지의 순서로 진행한다. 예컨대, 소스물질을 주입하여 화학흡착(Chemical absorption)시킨 후, 챔버 내부에 잔류하는 미반응 소스물질을 비활성가스로 퍼지한다. 이어서, 반응물질을 주입하면, 소스물질과 반응물질간에 반응이 일어나 원자층 박막이 증착된다. 마지막으로, 소스물질과 반응물질간 반응 후 챔버에 잔존하는 반응물질 및 반응부산물을 퍼지시킨다.
상술한 바와 같은 원자층증착법(ALD)은 표면 반응 메카니즘(Surface Reaction Mechanism)을 이용하므로써, 안정된 박막을 얻을 수 있을 뿐만 아니라 균일한 박막을 얻을 수 있다. 또한, 소스물질과 반응물질을 서로 분리시켜 순차적으로 주입 및 퍼지 시키기 때문에 화학기상증착법(CVD)에 비해 가스 위상 반응(Gas Phase Reaction)에 의한 파티클(Particle) 생성을 억제하는 것으로 알려져 있다.
도 2에 도시된 바와 같이, 원자층증착법은 100(티타늄유기소스 주입단계, 퍼지단계), 200(실리콘(Si) 또는 알루미늄(Al) 소스 주입단계, 퍼지단계), 300(플라 즈마 주입단계 및 퍼지단계)의 조합으로 이루어진 단위사이클을 M회(M은 자연수) 반복한다.
자세히는, 100의 단위사이클(Ti/퍼지), 100＋200의 단위사이클(Ti/퍼지/Si 또는 Al/퍼지), 100＋300의 단위사이클(Ti/퍼지/플라즈마/퍼지) 또는 100＋200＋300의 단위사이클(Ti/퍼지/Si 또는 Al/퍼지/플라즈마/퍼지) 중에서 선택된 어느 하나의 조합을 M회(M은 자연수) 반복하는 것이다. 100 또는 100＋300의 단위사이클을 A회(A는 자연수) 반복하여 형성되는 탄소성분이 함유된 티타늄질화막은 TiCN을 포함하며, 100＋200 또는 100＋300의 단위사이클을 B회(B는 자연수) 반복하여 형성되는 탄소성분이 함유된 티타늄질화막은 TiSiCN, TiAlCN 및 TiSiAlCN으로 이루어진 그룹 중에서 선택된 어느 하나를 포함한다. 따라서, 상기 단위사이클들의 조합으로 TiCN, TiSiCN, TiAlCN 및 TiSiAlCN으로 이루어진 그룹 중에서 선택된 어느 하나의 탄소성분이 함유된 티타늄질화막이 형성된다.
먼저, 티타늄유기소스 주입 단계는 티타늄질화막이 증착될 기판이 장착된 챔버 내에 티타늄유기소스를 공급하는 단계로서, 티타늄유기소스의 공급에 의해 티타늄유기소스가 기판 표면에서 흡착된다. 티타늄유기소스는 메틸아미노기(Methylamino)를 사용하는 티타늄소스를 사용하며, TDMAT[Tetrakis(dimethylamino) titanium], TEMAT [Tetrakis(ethylmethylamino) titanium], TDEAT[ Tetrakis[diethylamino]titanium], Ti(OiPr)2(tmhd)2[Bis(isopropoxy)Di(2,2,6,6-Tetramethyl-3,5-heptane dionato)TiTanium], Ti(OiBu)2(tmhd)2[Di(tert-butoxy)Bis(2,2,6,6-tetramethyl-3,5-heptane dionato) Titanium], Ti(OiBu)4[Titanium(VI) Tert-Butoxide] TTIP[Titanium(IV) Isopropoxide] 및 TiCl4[Titanium tetrachloride] 의 그룹 중에서 선택된 어느 하나를 사용하며, 100sccm∼3000sccm의 유량을 사용하고, 1초∼20초 동안 주입하는 것이 바람직하다. 또한, 티타늄유기소스를 운반하기 위한 운반가스는 He 또는 N2를 이용한다.
티타늄질화막이 증착될 기판은 실리콘기판(Si), 실리콘산화막(SiO2), 금속막 또는 고유전율을 갖는 유전막을 포함할 수 있다. 탄소성분이 함유된 티타늄질화막은 바람직하게 게이트전극, 비트라인 전극, 캐패시터의 하부전극 또는 캐패시터의 상부전극 중에서 선택된 적어도 어느 하나로 사용하는 것이 바람직하다. 금속유기원자층 증착 공정시 증착온도는 비교적 낮은 온도인 150℃∼500℃를 유지한다. 증착온도가 150℃보다 낮으면 티타늄유기소스가 기판 표면에 흡착되지 않고, 500℃보다 높으면 고온에 의해 기판이 손상을 받는다.
특히, 본 발명의 실시예에서는 탄소성분이 함유된 티타늄질화막을 형성하기 위해 티타늄유기소스 주입단계를 조절할 수 있으며, 이때 티타늄유기소스의 주입시간(a) 또는 주입량(b)을 조절하여 탄소성분이 함유된 티타늄질화막 내에 탄소성분의 함유량을 조절할 수 있다. 즉, 티타늄유기소스의 주입시간(a)는 1초∼20초의 시간 내에서 조절하며, 주입량(b)은 100sccm∼3000sccm의 유량 내에서 조절할 수 있 다.
다음으로, 퍼지단계는 흡착 반응 후 남은 잉여의 티타늄유기소스를 제거하는 퍼지 단계로서, 이 때 퍼지 가스로는 티타늄유기소스와 반응하지 않는 비활성 가스를 사용하되, N2, Ar 및 He로 이루어진 그룹 중에서 선택된 어느 하나의 비활성 가스를 사용할 수 있다. 퍼지단계는 퍼지가스를 100sccm∼10000sccm의 유량을 사용하여 1∼10초동안 진행한다.
위와 같이, 티타늄유기소스 주입단계와 퍼지단계만을 진행한 단위사이클(100)을 A회(A는 자연수) 반복하면 TiCN막이 형성된다. 티타늄유기소스에 C 및 N이 포함되어 있는 경우, 질소플라즈마 처리를 진행하지 않아도 탄소성분이 함유된 티타늄질화막의 형성이 가능하며, N이 포함되지 않은 경우, 도시되지 않았으나 질소가스를 이용한 반응가스 주입단계 및 퍼지단계를 진행하여 TiCN의 형성이 가능하다.
다음으로, 실리콘(Si) 또는 알루미늄(Al) 소스 주입단계는 실리콘 또는 알루미늄 소스를 운반가스(예컨대, He 또는 N2)를 이용하여 1초∼20초동안 주입한다. 이때, 실리콘 소스는 TEMASi[Tetrakis(ethylmethylamino)Silicon], TDMASi [Tetrakis(dimethylamino)silicon], Tris-DMASiH[Tris(dimethylamino)silane], Tris-EMASiH[Tris(ethylmethylamino)silane], TEOS[Tetrakis(ethoxy)Silane], HCDS [Hexchloro Disilane], TMDSO[1,1,3,3-Tetramethyl Disiloxane] 및 TMS[Tetramethyl silane]로 이루어진 그룹 중에서 선택된 어느 하나를 사용한다. 또한, 알루미늄 소스는 MPA[1-Methyl Pyrrolidine Alane], MPTMA[1-Methylpyrrolidine TriMethylaluminum], TMA[Dimethyl aluminum hydride-Ethyl piperidine], DMAH-EPP[Dimethyl aluminum hydride-Ethyl piperidine] 및 TTBA[Tritertiarybutyl aluminium]로 이루어진 그룹 중에서 선택된 어느 하나를 사용한다.
다음으로, 퍼지단계를 실시하며 이때 퍼지 가스는 비활성 가스를 사용하되, N2, Ar 및 He로 이루어진 그룹 중에서 선택된 어느 하나의 비활성 가스를 사용할 수 있다. 퍼지단계는 퍼지가스를 100sccm∼10000sccm의 유량을 사용하여 1∼10초동안 진행한다.
위와 같이, 티타늄유기소스 주입단계, 퍼지단계, 실리콘 또는 알루미늄소스 주입단계 및 퍼지단계를 진행하는 단위사이클(100＋200)을 B회(B는 자연수) 반복하면 TiSiCN, TiAlCN 및 TiSiAlCN으로 이루어진 그룹 중에서 선택된 어느 하나의 탄소성분이 함유된 티타늄질화막이 형성된다. 티타늄유기소스에 C 및 N이 포함되어 있는 경우, 질소플라즈마 처리를 진행하지 않아도 탄소성분이 함유된 티타늄질화막의 형성이 가능하며, N이 포함되지 않은 경우, 질소가스를 이용한 반응가스 주입단계 및 퍼지단계를 진행하여 탄소성분이 함유된 티타늄질화막의 형성이 가능하다.
다음으로, 플라즈마 주입단계를 실시한다. 플라즈마 주입단계는 다이렉트 플라즈마(Direct Plasma)처리 또는 리모트 플라즈마(Remote Plasma) 처리로 진행할 수 있으며, 본 발명은 리모트 플라즈마 처리를 가정하여 설명하기로 한다. 리모트 플라즈마를 이용하면 기판이 플라즈마에 의해 물리적으로 손상받는 것을 방지할 수 있다. 플라즈마를 생성시키는 가스로는 N2, H2 및 NH3로 이루어진 그룹 중에서 선택된 어느 하나를 사용하며, 100sccm∼3000sccm의 유량을 사용하고, 0초∼30초동안 주입하는 것이 바람직하다. 즉, 0초라 함은, 플라즈마 주입단계를 실시하지 않는 것으로 100의 단위사이클 단독진행 또는 100＋200의 단위사이클만을 진행하는 경우에 해당된다.
특히, 본 발명의 실시예에서는 탄소성분이 함유된 티타늄질화막을 형성하기 위해 플라즈마 처리단계를 조절할 수 있으며, 이때 플라즈마 처리 시간(c) 및 파워(d)를 조절하여 막 내의 탄소성분의 함유량을 조절할 수 있다. 즉, 플라즈마 처리 가스(생성가스)의 처리시간(c)는 0초∼30초의 시간 내에서 조절한다.
마지막으로, 퍼지단계는 반응부산물 및 반응하고 남은 반응물질을 퍼지하는 단계이다. 퍼지단계는 퍼지가스로 비활성 가스를 사용하되, N2, Ar 및 He로 이루어진 그룹 중에서 선택된 어느 하나의 비활성 가스를 사용할 수 있다. 퍼지단계는 퍼지가스를 100sccm∼10000sccm의 유량을 사용하여 1∼10초동안 진행한다.
위와 같이, 티타늄유기소스의 주입시간(a), 주입량(b), 플라즈마 처리 시간(c), 플라즈마 처리 파워(d)를 조절하여, 티타늄금속유기소스에 붙어 있는 탄소(carbon)을 박막 내 적절히 잔류 시켜 TiCN, TiSiCN, TiAlCN 및 TiSiAlCN으로 이루어진 그룹 중에서 선택된 어느 하나의 탄소성분이 함유된 티타늄질화막을 형성할 수 있다. 특히, 티타늄금속유기소스에 N이 포함되지 않은 경우, 플라즈마를 생성시 키는 가스로 N2 또는 NH3를 사용할 수 있다.
티타늄유기소스의 주입시간(a) 및 주입량(b)의 증가는 단위시간당 티타늄소스가 증착되는 두께를 증가시키고, 티타늄금속유기소스가 가지고 있는 탄소 분자의 단위 면적당 농도를 증가시키게 된다. 이때, 후속으로 플라즈마 처리를 이용하여 탄소를 조절하는데 플라즈마 처리 시간(c)이 고정된 상태에서 단위 면적당 탄소의 농도가 높아지게 되면 플라즈마 처리에 의해 제거되지 못한 탄소가 잔류하게 되어 박막 내에 탄소의 농도를 높이거나 조절할 수 있다. 또한, 소스 주입 시간 및 주입 농도를 고정한 상태에서 플라즈마 처리 시간(c) 및 플라즈마 처리 파워(d)를 증가시키게 되면 박막 내 탄소 분자를 활성화시켜 분리시키는 양이 많아지므로, 박막 내 탄소의 농도가 줄어들게 된다.
표 2는 각 조건에 의해 막 내 탄소성분의 변화량을 나타낸다.
(표 2)
변수 증, 감 박막 내 탄소량 일함수(work function)
소스 주입시간 증가 증가 증가
감소 감소 감소
소스 주입량 증가 증가 증가
감소 감소 감소
플라즈마 처리 시간 증가 감소 감소
감소 증가 증가
플라즈마 처리 파워 증가 감소 감소
감소 증가 증가
표 2를 참조하면, 막 내에 탄소량을 조절할 수 있는 조건은 크게 4가지로 구분되며, 소스 주입시간, 소스 주입량은 막 내의 탄소량과 비례관계를 갖고, 일함수 변화와도 비례관계를 갖는다. 또한, 플라즈마 처리 시간과 플라즈마 처리 파워는 막 내에 탄소량과 반비례관계를 갖고, 일함수와도 반비례관계를 갖는다.
또한, 막 내의 탄소량과 탄소량의 증감에 따른 일함수의 증감의 변화를 비교하면, 막 내에 탄소의 농도가 증가할수록 일함수도 함께 증가하는 것을 확인할 수 있다. 따라서, 소스 주입시간 및 소스 주입량을 증가시킬 수록, 플라즈마 처리 시간 및 파워를 감소시킬수록 막 내의 탄소량이 증가되며, 일함수가 증가되는 것을 확인할 수 있다.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 티타늄질화막을 전극으로 갖는 캐패시터의 구조를 설명하기 위한 단면도이다. 본 발명에서는 설명의 편의를 위해 하부전극을 모두 평판형으로 도시하고 있으나, 본 발명의 실시예는 이에 한정되지 않고 평판형 외에 콘케이브(Concave), 실린더(Cylinder) 및 필라(Pillar)로 이루어진 그룹 중에서 선택된 어느 하나의 모양을 포함한다.
도 3a에 도시된 바와 같이, 하부전극(20), 유전막(21) 및 상부전극(22)이 적층된 캐패시터에서 하부전극(20)은 탄소성분이 함유된 티타늄질화막을 형성할 수 있다. 예컨대, 하부전극(20)은 TiCN, TiSiCN, TiAlCN 및 TiSiAlCN으로 이루어진 그룹 중에서 어느 하나의 탄소성분이 함유된 티타늄질화막을 포함한다. 특히, 탄소성분은 티타늄질화막 내에 3％∼50％의 함량을 갖고, 바람직하게는 20％∼50％의 함량을 갖는다. 하부전극(20)은 도 2의 원자층증착법을 이용하여 형성하는 것이 바람직하다.
또한, 유전막(21)은 고유전율을 갖는 유전막을 형성할 수 있으며, 에컨대, ZrO2, ZrSiO2, ZrTiO3, ZrYO2, ZrLaO2, ZrAlO2, HfO2, HfSiO2, HfYO2, HfAlO2, HfSiON, TiO2, AlTiO2, SrTiO3 및 BaSrTiO3로 이루어진 그룹 중에서 선택된 어느 하나의 고유전막을 포함한다.
도 3b에 도시된 바와 같이, 하부전극(30), 유전막(31) 및 상부전극(32)이 적층된 캐패시터에서 상부전극(32)은 탄소성분이 함유된 티타늄질화막을 형성할 수 있다. 예컨대, 상부전극(32)은 TiCN, TiSiCN, TiAlCN 및 TiSiAlCN으로 이루어진 그룹 중에서 어느 하나의 탄소성분이 함유된 티타늄질화막을 포함한다. 특히, 탄소성분은 티타늄질화막 내에 3％∼50％의 함량을 갖고, 바람직하게는 20％∼50％의 함량을 갖는다. 상부전극(32)은 도 2의 원자층증착법을 이용하여 형성하는 것이 바람직하다.
또한, 유전막(31)은 고유전율을 갖는 유전막을 형성할 수 있으며, 예컨대, ZrO2, ZrSiO2, ZrTiO3, ZrYO2, ZrLaO2, ZrAlO2, HfO2, HfSiO2, HfYO2, HfAlO2, HfSiON, TiO2, AlTiO2, SrTiO3 및 BaSrTiO3로 이루어진 그룹 중에서 선택된 어느 하나의 고유전막을 포함한다.
도 3c에 도시된 바와 같이, 하부전극(40), 유전막(41) 및 상부전극(42)이 적층된 캐패시터에서 하부전극(40) 및 상부전극(42)은 탄소성분이 함유된 티타늄질화막을 형성할 수 있다. 예컨대, 하부전극(40) 및 상부전극(42)은 TiCN, TiSiCN, TiAlCN 및 TiSiAlCN으로 이루어진 그룹 중에서 어느 하나의 탄소성분이 함유된 티타늄질화막을 포함한다. 특히, 탄소성분은 티타늄질화막 내에 3％∼50％의 함량을 갖고, 바람직하게는 20％∼50％의 함량을 갖는다. 하부전극(40) 및 상부전극(42)은 도 2의 원자층증착법을 이용하여 형성하는 것이 바람직하다. 특히, 상부전극(42)을 탄소성분이 함유된 티타늄질화막으로 형성하는 경우, 도시하지는 않았으나 전기적연결을 위해 티타늄질화막(TiN)을 적층할 수 있다.
또한, 유전막(41)은 고유전율을 갖는 유전막을 형성할 수 있으며, 에컨대, ZrO2, ZrSiO2, ZrTiO3, ZrYO2, ZrLaO2, ZrAlO2, HfO2, HfSiO2, HfYO2, HfAlO2, HfSiON, TiO2, AlTiO2, SrTiO3 및 BaSrTiO3로 이루어진 그룹 중에서 선택된 어느 하나의 고유전막을 포함한다.
도 4a 및 도 4b는 본 발명의 실시예에 따른 캐패시터의 제조 방법을 설명하기 위한 공정 단면도이다.
도 4a에 도시된 바와 같이, 하부전극(50)을 형성하고, 하부전극(50) 상에 유전막(51)을 형성한다. 하부전극(50)은 탄소성분이 함유된 티타늄질화막으로 형성하는 것이 바람직하다. 탄소성분이 함유된 티타늄질화막은 TiCN, TiSiCN, TiAlCN 및 TiSiAlCN으로 이루어진 그룹 중에서 어느 하나의 탄소성분이 함유된 티타늄질화막을 포함한다. 또한, 탄소성분은 티타늄질화막 내에 3％∼50％의 함량을 갖고, 바람직하게는 20％∼50％의 함량을 갖는다. 탄소성분이 함유된 티타늄질화막은 적어도 4.9eV이상의 높은 일함수를 갖고 있으며, 따라서 쇼트키 장벽(Schottky barrier)의 높이를 높이고, 이에 따라 누설 전류 특성을 개선할 수 있다.
설명의 편의를 위해 하부전극(50)은 평판형으로 도시하였으나, 이에 한정되지 않으며, 콘케이브(Concave), 실린더(Cylinder) 및 필라(Pillar)로 이루어진 그 룹 중에서 선택된 어느 하나의 모양을 포함한다.
하부전극(50)은 도 2에 도시된 원자층증착법을 이용하여 형성하는 것이 바람직하다.
유전막(51)은 고유전율을 갖는 유전막을 형성할 수 있으며, 에컨대, ZrO2, ZrSiO2, ZrTiO3, ZrYO2, ZrLaO2, ZrAlO2, HfO2, HfSiO2, HfYO2, HfAlO2, HfSiON, TiO2, AlTiO2, SrTiO3 및 BaSrTiO3로 이루어진 그룹 중에서 선택된 어느 하나의 고유전막을 포함한다.
도 4b에 도시된 바와 같이, 유전막(51) 상에 상부전극(52)을 형성한다. 상부전극(52) 역시 하부전극(50)과 동일한 물질 즉, 탄소성분이 함유된 티타늄질화막으로 형성한다. 탄소성분이 함유된 티타늄질화막은 TiCN, TiSiCN, TiAlCN 및 TiSiAlCN으로 이루어진 그룹 중에서 어느 하나의 탄소성분이 함유된 티타늄질화막을 포함한다. 또한, 탄소성분은 티타늄질화막 내에 3％∼50％의 함량을 갖고, 바람직하게는 20％∼50％의 함량을 갖는다.
특히, 상부전극(52)을 탄소성분이 함유된 티타늄질화막으로 형성하는 경우, 전기적 연결을 위해 티타늄질화막(TiN)을 추가로 형성할 수 있다.
본 발명의 기술 사상은 상기 실시예를 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 본 발명의 실시예에 따른 탄소(C)성분이 함유된 티타늄질화막(TiN)을 설명하기 위한 단면도,
도 2는 탄소성분이 함유된 티타늄질화막을 형성하기 위한 원자층증착법이 타이밍도,
도 3a 내지 도 3c는 본 발명의 실시예에 따른 티타늄질화막을 전극으로 갖는 캐패시터의 구조를 설명하기 위한 단면도,
도 4a 및 도 4b는 본 발명의 실시예에 따른 캐패시터의 제조 방법을 설명하기 위한 공정 단면도.

Claims (35)

  1. TiAlCN 또는 TiSiAlCN 중에서 선택된 어느 하나를 포함하는
    반도체 장치의 전극.
  2. 제1항에 있어서,
    상기 TiAlCN 및 TiSiAlCN에서 탄소성분은 3％∼50％의 함량을 갖는 반도체 장치의 전극.
  3. 제1항에 있어서,
    상기 TiAlCN 및 TiSiAlCN에서 탄소성분은 20％∼50％의 함량을 갖는 반도체 장치의 전극.
  4. 삭제
  5. 제1항에 있어서,
    상기 TiAlCN 및 TiSiAlCN은 게이트전극, 비트라인 전극, 캐패시터의 하부전극 및 캐패시터의 상부전극으로 이루어진 그룹 중에서 선택된 적어도 어느 하나의 전극인 반도체 장치의 전극.
  6. 티타늄유기소스 주입 단계, 퍼지단계, 알루미늄 소스 주입단계, 퍼지단계, 플라즈마 주입단계 및 퍼지단계의 조합으로 이루어진 단위사이클을 반복하는 원자층증착법을 이용하여 TiAlCN막을 형성하는 단계
    를 포함하는 탄소함유티타늄질화막 형성 방법.
  7. 제6항에 있어서,
    상기 TiAlCN막에서 탄소성분은 3％∼50％의 함량을 갖는 탄소함유티타늄질화막 형성 방법.
  8. 제6항에 있어서,
    상기 TiAlCN막에서 탄소성분은 20％∼50％의 함량을 갖는 탄소함유티타늄질화막 형성 방법.
  9. 티타늄유기소스 주입 단계, 퍼지단계, 실리콘소스 및 알루미늄 소스 주입단계, 퍼지단계, 플라즈마 주입단계 및 퍼지단계의 조합으로 이루어진 단위사이클을 반복하는 원자층증착법을 이용하여 TiSiAlCN막을 형성하는 단계
    를 포함하는 탄소함유티타늄질화막 형성 방법.
  10. 삭제
  11. 삭제
  12. 제6항에 있어서,
    상기 원자층증착법은 상기 티타늄유기소스 주입단계 또는 상기 플라즈마 주입단계를 조절하여 탄소성분의 함유량을 조절하는 탄소함유티타늄질화막 형성방법.
  13. 제12항에 있어서,
    상기 티타늄유기소스 주입단계의 조절은,
    상기 티타늄유기소스의 주입시간을 조절하는 탄소함유티타늄질화막 형성방법.
  14. 제12항에 있어서,
    상기 티타늄유기소스 주입단계의 조절은,
    상기 티타늄유기소스의 주입량을 조절하는 탄소함유티타늄질화막 형성방법.
  15. 제12항에 있어서,
    상기 플라즈마 주입단계의 조절은,
    상기 플라즈마 주입단계의 처리시간을 조절하는 탄소함유티타늄질화막 형성방법.
  16. 제12항에 있어서,
    상기 플라즈마 주입단계의 조절은,
    상기 플라즈마 주입단계의 파워(Power)를 조절하는 탄소함유티타늄질화막 형성방법.
  17. 제6항에 있어서,
    상기 티타늄유기소스는,
    TDMAT[Tetrakis(dimethylamino) titanium], TEMAT [Tetrakis(ethylmethylamino) titanium], TDEAT[ Tetrakis[diethylamino]titanium], Ti(OiPr)2(tmhd)2[Bis(isopropoxy)Di(2,2,6,6-Tetramethyl-3,5-heptane dionato)TiTanium], Ti(OiBu)2(tmhd)2[Di(tert-butoxy)Bis(2,2,6,6-tetramethyl-3,5-heptane dionato) Titanium], Ti(OiBu)4[Titanium(VI) Tert-Butoxide] TTIP[Titanium(IV) Isopropoxide] 및 TiCl4[Titanium tetrachloride] 의 그룹 중에서 선택된 어느 하나인 탄소함유티타늄질화막 형성방법.
  18. 제6항에 있어서,
    상기 플라즈마 주입단계는,
    N2, Ar, H2 및 NH3로 이루어진 그룹 중에서 선택된 어느 하나의 처리가스를 이용하는 탄소함유티타늄질화막 형성방법.
  19. 제6항에 있어서,
    상기 TiAlCN막은,
    게이트전극, 비트라인 전극, 캐패시터의 하부전극 및 캐패시터의 상부전극으로 이루어진 그룹 중에서 선택된 적어도 어느 하나의 전극인 탄소함유티타늄질화막 형성방법.
  20. 제1전극;
    유전막; 및
    제2전극을 포함하고,
    상기 제1 및 제2전극 중 적어도 어느 하나의 전극은 TiAlCN 또는 TiSiAlCN 중에서 선택된 어느 하나를 포함하는
    캐패시터.
  21. 제20항에 있어서,
    상기 TiAlCN 및 TiSiAlCN에서 탄소성분은 3％∼50％의 함량을 갖는 캐패시터.
  22. 제20항에 있어서,
    상기 TiAlCN 및 TiSiAlCN에서 탄소성분은 20％∼50％의 함량을 갖는 캐패시터.
  23. 삭제
  24. 제1전극을 형성하는 단계;
    상기 제1전극 상에 유전막을 형성하는 단계; 및
    상기 유전막 상에 제2전극을 형성하는 단계를 포함하고,
    상기 제1 및 제2전극 중 적어도 어느 하나의 전극은 TiAlCN 또는 TiSiAlCN 중에서 선택된 어느 하나를 포함하는
    캐패시터의 제조 방법.
  25. 제24항에 있어서,
    상기 TiAlCN 및 TiSiAlCN에서 탄소성분은 3％∼50％의 함량을 갖는 캐패시터의 제조 방법.
  26. 제24항에 있어서,
    상기 TiAlCN 및 TiSiAlCN에서 탄소성분은 20％∼50％의 함량을 갖는 캐패시터의 제조 방법.
  27. 삭제
  28. 제24항에 있어서,
    상기 TiAlCN은,
    티타늄유기소스 주입 단계, 퍼지단계, 알루미늄 소스 주입단계, 퍼지단계, 플라즈마 주입단계 및 퍼지단계의 조합으로 이루어진 단위사이클을 반복하는 원자층증착법으로 형성하는 캐패시터의 제조 방법.
  29. 제24항에 있어서,
    상기 TiSiAlCN은 ,
    티타늄유기소스 주입 단계, 퍼지단계, 실리콘소스 및 알루미늄 소스 주입단계, 퍼지단계, 플라즈마 주입단계 및 퍼지단계의 조합으로 이루어진 단위사이클을 반복하는 원자층증착법으로 형성하는 캐패시터의 제조 방법.
  30. 제29항에 있어서,
    상기 원자층증착법은 상기 티타늄유기소스 주입단계 또는 상기 플라즈마 주입단계를 조절하여 탄소성분의 함유량을 조절하는 캐패시터의 제조 방법.
  31. 제30항에 있어서,
    상기 티타늄유기소스 주입단계의 조절은,
    상기 티타늄유기소스의 주입시간을 조절하는 캐패시터의 제조 방법.
  32. 제30항에 있어서,
    상기 티타늄유기소스 주입단계의 조절은,
    상기 티타늄유기소스의 주입량을 조절하는 캐패시터의 제조 방법.
  33. 제30항에 있어서,
    상기 플라즈마 주입단계의 조절은,
    상기 플라즈마 주입단계의 처리시간을 조절하는 캐패시터의 제조 방법.
  34. 제30항에 있어서,
    상기 플라즈마 주입단계의 조절은,
    상기 플라즈마 주입단계의 파워(Power)를 조절하는 캐패시터의 제조 방법.
  35. 제29항에 있어서,
    상기 플라즈마 주입단계는,
    N2, Ar, H2 및 NH3로 이루어진 그룹 중에서 선택된 어느 하나의 처리가스를 이용하는 캐패시터의 제조 방법.
KR1020090117394A 2009-11-30 2009-11-30 탄소함유 전극을 갖는 반도체 장치 및 그 제조 방법 KR101094375B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020090117394A KR101094375B1 (ko) 2009-11-30 2009-11-30 탄소함유 전극을 갖는 반도체 장치 및 그 제조 방법
US12/648,337 US8319296B2 (en) 2009-11-30 2009-12-29 Semiconductor device including carbon-containing electrode and method for fabricating the same
TW099103150A TWI488290B (zh) 2009-11-30 2010-02-03 包括含碳電極之半導體元件及其製法
CN201010178457.3A CN102082087B (zh) 2009-11-30 2010-05-13 包括含碳电极的半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090117394A KR101094375B1 (ko) 2009-11-30 2009-11-30 탄소함유 전극을 갖는 반도체 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20110060718A KR20110060718A (ko) 2011-06-08
KR101094375B1 true KR101094375B1 (ko) 2011-12-15

Family

ID=44068735

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090117394A KR101094375B1 (ko) 2009-11-30 2009-11-30 탄소함유 전극을 갖는 반도체 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US8319296B2 (ko)
KR (1) KR101094375B1 (ko)
CN (1) CN102082087B (ko)
TW (1) TWI488290B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019133509A3 (en) * 2017-12-29 2020-06-25 Applied Materials, Inc. Method of reducing leakage current of storage capacitors for display applications

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5375497B2 (ja) * 2009-10-01 2013-12-25 トヨタ自動車株式会社 半導体装置、及び、半導体装置の製造方法
KR101094386B1 (ko) * 2009-11-30 2011-12-15 주식회사 하이닉스반도체 반도체 장치의 전극 및 캐패시터 제조 방법
KR101220387B1 (ko) 2011-06-22 2013-01-09 현대자동차주식회사 차량용 자동변속기의 유성기어트레인
KR101970361B1 (ko) * 2012-08-20 2019-04-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조방법
CN103811319B (zh) * 2012-11-08 2018-06-08 中芯国际集成电路制造(上海)有限公司 一种形成高k金属栅极的方法
JP6315699B2 (ja) * 2014-03-17 2018-04-25 東京エレクトロン株式会社 炭窒化チタン膜を形成する方法
CN104630744B (zh) * 2015-01-21 2017-06-16 江南大学 一种以氨基钛为钛源的Al/Ti薄膜原子层沉积方法
CN109494302B (zh) * 2017-09-12 2024-04-05 松下知识产权经营株式会社 电容元件、图像传感器以及电容元件的制造方法
JP2020537336A (ja) * 2017-10-09 2020-12-17 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 無損傷基板処理のための静電チャック
US11289487B2 (en) * 2018-02-23 2022-03-29 Micron Technology, Inc. Doped titanium nitride materials for DRAM capacitors, and related semiconductor devices, systems, and methods
CN109616525A (zh) * 2018-11-28 2019-04-12 华南理工大学 一种溶液法制备锆铝氧化物绝缘层薄膜及叠层结构的方法
CN110349839B (zh) * 2019-06-21 2021-03-12 全球能源互联网研究院有限公司 一种p/n型碳化硅欧姆接触的制备方法
US11081396B2 (en) * 2019-09-12 2021-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
JP2022055634A (ja) * 2020-09-29 2022-04-08 東京エレクトロン株式会社 成膜方法及び成膜装置
KR20220150569A (ko) * 2021-05-04 2022-11-11 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6699530B2 (en) 1995-07-06 2004-03-02 Applied Materials, Inc. Method for constructing a film on a semiconductor wafer
KR0147626B1 (ko) * 1995-03-30 1998-11-02 김광호 타이타늄 카본 나이트라이드 게이트전극 형성방법
US5665625A (en) * 1995-05-19 1997-09-09 Micron Technology, Inc. Method of forming capacitors having an amorphous electrically conductive layer
KR100460841B1 (ko) * 2002-10-22 2004-12-09 한국전자통신연구원 플라즈마 인가 원자층 증착법을 통한 질소첨가 산화물박막의 형성방법
US7030430B2 (en) * 2003-08-15 2006-04-18 Intel Corporation Transition metal alloys for use as a gate electrode and devices incorporating these alloys
US7682891B2 (en) * 2006-12-28 2010-03-23 Intel Corporation Tunable gate electrode work function material for transistor applications
US7851915B2 (en) * 2007-04-30 2010-12-14 Stmicroelectronics S.A. Electronic component comprising a titanium carbonitride (TiCN) barrier layer and process of making the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019133509A3 (en) * 2017-12-29 2020-06-25 Applied Materials, Inc. Method of reducing leakage current of storage capacitors for display applications

Also Published As

Publication number Publication date
CN102082087A (zh) 2011-06-01
CN102082087B (zh) 2016-01-20
TWI488290B (zh) 2015-06-11
KR20110060718A (ko) 2011-06-08
US8319296B2 (en) 2012-11-27
US20110128667A1 (en) 2011-06-02
TW201119012A (en) 2011-06-01

Similar Documents

Publication Publication Date Title
KR101094375B1 (ko) 탄소함유 전극을 갖는 반도체 장치 및 그 제조 방법
US20210327715A1 (en) Method of forming chromium nitride layer and structure including the chromium nitride layer
KR102416486B1 (ko) NbMC 층
KR100555543B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
US7446053B2 (en) Capacitor with nano-composite dielectric layer and method for fabricating the same
KR101094386B1 (ko) 반도체 장치의 전극 및 캐패시터 제조 방법
JP2001200363A (ja) テクスチャ加工されたキャパシタ電極上のコンフォーマル薄膜
KR20070082245A (ko) 플라즈마 원자층 증착법을 이용한 루테늄 막 증착 방법 및고밀도 루테늄 층
US20230175129A1 (en) Methods for improving thin film quality
KR20110006450A (ko) 반도체 소자의 유전 박막 형성 방법
KR101152390B1 (ko) 캐패시터의 유전막 및 그 제조 방법과 이를 이용한 반도체소자의 캐패시터 및 그 제조 방법
KR100734744B1 (ko) 다성분계 고유전체의 박막 증착 방법
US11887857B2 (en) Methods and systems for depositing a layer comprising vanadium, nitrogen, and a further element
TW202343724A (zh) 形成電容器電極的方法
KR100582405B1 (ko) 캐패시터 및 그 제조 방법
KR20050067577A (ko) 혼합유전막의 제조 방법
KR20210132576A (ko) 바나듐 나이트라이드 함유 층을 형성하는 방법 및 이를 포함하는 구조
KR20070099999A (ko) 반도체 소자의 캐패시터 제조 방법
KR20070099993A (ko) 반도체 소자의 캐패시터 제조 방법
CN114990524A (zh) 用于形成包含钒和氮的层的方法和系统
KR20100037970A (ko) 티타늄질화막 형성 방법 및 그를 이용한 캐패시터 제조 방법
KR20080102625A (ko) 캐패시터 및 그의 제조방법
KR20070087324A (ko) 반도체 소자의 캐패시터 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141126

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191125

Year of fee payment: 9