TW202343724A - 形成電容器電極的方法 - Google Patents

形成電容器電極的方法 Download PDF

Info

Publication number
TW202343724A
TW202343724A TW112111861A TW112111861A TW202343724A TW 202343724 A TW202343724 A TW 202343724A TW 112111861 A TW112111861 A TW 112111861A TW 112111861 A TW112111861 A TW 112111861A TW 202343724 A TW202343724 A TW 202343724A
Authority
TW
Taiwan
Prior art keywords
cycle
raw material
film
sin
forming
Prior art date
Application number
TW112111861A
Other languages
English (en)
Inventor
全政秀
金連來
孫清
吳珍杓
李多恩
李濟侖
李鍾秀
鄭曉燮
Original Assignee
南韓商周星工程股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商周星工程股份有限公司 filed Critical 南韓商周星工程股份有限公司
Publication of TW202343724A publication Critical patent/TW202343724A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

根據示例性實施例之一種形成電容器電極的方法包含藉由噴射含鈦(Ti)原料以及含氮反應物形成TiN薄膜的步驟以及藉由噴射含矽(Si)原料以及含氮反應物形成SiN薄膜的步驟，且多次噴射含鈦(Ti)原料以及含矽(Si)原料中的至少一者。 因此，根據示例性實施例，當電容器的頂電極以及底電極中的至少一者藉由層壓TiN薄膜以及SiN薄膜形成時，SiN薄膜的沉積速率可被改善，且薄膜的階梯覆蓋率可被改善。

Description

形成電容器電極的方法
本發明關於一種形成電容器電極的方法，特別是一種能夠改善沉積速率的形成電容器電極的方法。
適用於半導體裝置的電容器包含形成在基板上的底電極、形成在底電極上的介電層以及形成在介電層上的頂電極。
基板可具有溝槽，且電容器可藉由在基板上層壓底電極、介電層以及頂電極來製備。而且，頂電極以及底電極的每一者藉由層壓TiN薄膜(氮化鈦薄膜)以及SiN薄膜(氮化矽薄膜)來形成。
另一方面，SiN薄膜係利用矽烷(SiH 4)作為原料來形成，且SiH 4具有低沉積速率與低沉積率。因此，底電極以及頂電極的每一者具有低階梯覆蓋率，這造成電容器的特性劣化。
低階梯覆蓋率可藉由使底電極以及頂電極的每一者的厚度增加而被改善。然而，在此情況下，需要經過長時間來形成各自具有目標厚度的底電極以及頂電極。
而且，隨著沉積時間增加，底電極的厚度亦增加，且因此，在溝槽內部形成有介電層所在的空間會減小。這可成為造成介電層的介電常數降低的因素。
[相關技術文件]
[專利文件]
(專利文件1)韓國專利註冊號No. 10-1110077
本發明提供一種能夠改善沉積速率的形成電容器電極的方法。
本發明也提供一種能夠改善階梯覆蓋率的形成電容器電極的方法。
根據示例性實施例，形成電容器電極的方法包含：藉由噴射含鈦(Ti)原料以及含氮反應物來形成TiN薄膜；以及藉由噴射含矽(Si)原料以及含氮反應物來形成SiN薄膜，且多次噴射含鈦(Ti)原料以及含矽(Si)原料中的至少一者。
TiN薄膜的形成以及SiN薄膜的形成可被連續地進行。
TiN薄膜的形成比SiN薄膜的形成可被連續地進行更多次。
TiN薄膜的形成之進行次數T 1比SiN薄膜的形成之進行次數T 2的比例(T 1：T 2)可被調整為1：1至4：1。
含矽(Si)原料可為含氫(H)的矽(Si)氣體或含氯(Cl)的矽(Si)前驅物或混合含氫(H)的矽(Si)氣體與含氯(Cl)的矽(Si)前驅物的混合氣體。
含氯(Cl)的矽(Si)前驅物可為六氯二矽烷(HCDS：Si 2Cl 6)或二氯矽烷(DCS：SiH 2Cl 2)，且含氫(H)的矽(Si)氣體可為矽烷(SiH 4)。
SiN薄膜的形成可包含：藉由噴射含氫(H)的矽(Si)氣體來形成第一SiN薄膜；以及藉由噴射含氯(Cl)的矽(Si)前驅物來形成第二SiN薄膜。
第二SiN薄膜的形成之進行次數比第一SiN薄膜的形成之進行次數的比例可被調整為1：3至3：1。
噴射吹除氣體可被添加在噴射不同種類的氣體之間。
以下，將參考所附圖式詳細敘述本發明的示例性實施例。然而，本發明可透過不同型態被實施且不應被解釋為侷限於本文所闡述的實施例。相反地，這些實施例是被提供以讓本揭露透徹且完整，並完全將本發明的範圍傳達給本領域具有通常知識者。圖式中，為了明確說明會誇大層體以及區域的尺寸。通篇相似的標號表示相似的元件。
圖1係繪示根據示例性實施例之電容器電極形成方法形成之電極所在的電容器之概念圖。
參考圖1，電容器100可包含基板110、形成在基板110上的底電極120、形成在底電極120上的介電層130以及形成在介電層130上的頂電極140。
基板110可為半導體基板。更具體地說，基板110可為晶圓(如，矽(Si)晶圓、砷化甲(GaAs)晶圓以及矽鍺(SiGe)晶圓中的一者)。
介電層130形成在基板110上。於此，介電層130可由含有金屬氧化物的介電材料製成。更具體地說，介電層130例如可由二氧化鋯(ZrO 2)、氧化鋁(Al 2O 3)、氧化鈦(TiO 2)、二氧化鉭(TaO 2)以及氧化鉿(HfO 2)中的一者製成。而且，介電層130可藉由原子層沉積(ALD)方法或化學氣相沉積(CVD)方法形成。
底電極120以及頂電極140的每一者藉由層壓TiN薄膜以及SiN薄膜來形成，且TiN薄膜以及SiN薄膜藉由ALD方法形成。於此，SiN薄膜使用包含含有多個Si原子之化合物的原料形成。如上所述，SiN薄膜的沉積速率可被改善，且階梯覆蓋率可使用含有多個Si原子的化合物或包含含有多個Si原子之化合物的原料而被改善。
以下，將參考圖2及圖3描述藉由根據示例性實施例的方法在基板上形成底電極的方法。於此，由於形成底電極的方法與形成頂電極的方法相同，所以將描述形成底電極的方法，且將省略形成頂電極的方法。
圖2係繪示藉由根據示例性實施例的方法形成在基板上的底電極之圖式。圖3係繪示藉由根據示例性實施例的方法形成底電極的方法之概念圖。於此，圖3中的用語「開啟」可代表氣體被噴射，且用語「關閉」可代表氣體噴射停止或終止。
參考圖2，底電極120可包含TiN薄膜121以及沉積在TiN薄膜121上的SiN薄膜122。於此，TiN薄膜121可藉由使用含鈦(Ti)原料的ALD方法來形成，且SiN薄膜122可藉由使用包含含有多個矽(Si)原子之化合物的原料之ALD方法來形成。
TiN薄膜121以及SiN薄膜122的每一者以多數提供或具有多層結構。於此，TiN薄膜121可在基板110與SiN薄膜122之間或兩層SiN薄膜122之間具有多層結構或以多數提供。舉例來說，如圖2所示，三層的TiN薄膜121可形成在基板110與SiN薄膜122之間或在兩層的SiN薄膜122之間。於此，多層的TiN薄膜121藉由多次重複ALD循環來形成。雖然多層的TiN薄膜121被繪示以區分藉由各個ALD循環所沉積的TiN薄膜121，但這些經層壓的TiN薄膜可彼此整合在一起。
SiN薄膜122可形成在兩個TiN薄膜121並形成為單層或多層結構。而且，經層壓的SiN薄膜122之數量可小於經層壓的TiN薄膜121之數量。
如圖3所示，在基板110上形成上述底電極120的製程包含在基板110上形成TiN薄膜121以及SiN薄膜122的製程循環C p。於此，製程循環C p多次被進行。亦即，形成底電極120的製程包含多個製程循環C p(C p1、C p2…C pn-1、C pn)，且這些製程循環C p(C p1、C p2…C pn-1、C pn)的每一者包含沉積TiN薄膜121的第一循環C 1以及沉積SiN薄膜122的第二循環C 2。換句話說，這些製程循環C p(C p1、C p2…C pn-1、C pn)的每一者包含形成TiN薄膜121的步驟以及形成SiN薄膜122的步驟。而且，形成TiN薄膜121的步驟包含第一循環C 1，且形成SiN薄膜122的步驟包含第二循環C 2。
以下，為了方便描述，依序進行的這些製程循環C p(C p1、C p2…C pn-1、C pn)被稱為第一製程循環C p1、第二製程循環C p2、第n-1製程循環C pn-1以及第n製程循環C pn。於此，字母「n」可表示最後一輪的製程循環。而且，最後一輪n可根據製程循環的目標進行數量而被改變，且製程循環的目標進行數量可根據將製造的底電極120之目標厚度而被改變。
形成電容器的底電極120的製程循環C p包含藉由噴射含鈦(Ti)原料以及含氮(N)反應物來形成TiN薄膜的步驟以及藉由噴射含矽(Si)原料以及含氮(N)反應物來形成SiN薄膜的步驟，且含鈦(Ti)原料以及含矽(Si)原料中的至少一者被多次噴射。
於此，含鈦(Ti)原料以及含矽(Si)原料中的至少一者的多次噴射是以脈衝形式連續地噴射含鈦(Ti)原料。而且，在含鈦(Ti)原料以脈衝形式被連續地噴射之同時，吹除氣體或其他類型的氣體可不被噴射。於此，當含鈦(Ti)原料被噴射且吹除氣體被噴射時，連續地噴射原料例如可代表噴射鈦(Ti)原料→鈦(Ti)原料→鈦(Ti)原料→…→吹除氣體。
而且，含矽(Si)原料的多次噴射是以脈衝形式連續地噴射含矽(Si)原料。而且，當含矽(Si)原料以脈衝形式被連續地噴射時，吹除氣體或其他類型的氣體在連續噴射期間可不被噴射。於此，當含矽(Si)原料被噴射且吹除氣體被噴射時，連續地噴射原料可代表噴射矽(Si)原料→矽(Si)原料→矽(Si)原料→…→吹除氣體。
以下，將參考圖3詳細描述製程循環C p。
於此，將描述第一製程循環C p1作為一示例。
參考圖3，第一製程循環C p1包含沉積TiN薄膜121的第一循環C 1以及沉積SiN薄膜122的第二循環C 2。於此，第一循環C 1在第二循環C 2之前首先進行。
第一循環C 1可包含噴射含Ti的第一原料的步驟、噴射吹除氣體的步驟(第一次吹除)、噴射反應物的步驟以及在停止反應物的噴射之後噴射吹除氣體的步驟(第二次吹除)。舉例來說，含TiCl 4的氣體可被使用作為含Ti的第一原料。而且，含N的氣體(如NH 3)可被使用作為反應物。而且，氬(Ar)氣可被使用作為吹除氣體。TiN原子層(即TiN薄膜121)在第一循環C 1中藉由ALD方法沉積。
上述沉積TiN薄膜121的第一循環C 1可被稱為「TiN沉積循環」。
第二循環C 2可包含噴射包含含有多個Si原子之化合物的第二原料的步驟、噴射吹除氣體的步驟(第一次吹除)、噴射反應物的步驟以及在停止反應物的噴射之後噴射吹除氣體的步驟(第二次吹除)。於此，包含含有多個Si原子以及Cl原子之化合物的前驅物可被使用作為第二原料。而且，第二原料可為液態或氣態。
舉例來說，含有Si 2Cl 6(HCDS)化合物的前驅物可被使用作為第二原料。於此，含在第二原料中的Si 2Cl 6(HCDS)化合物包含Si原子以及Cl原子，且含有多個Si原子(即兩個Si原子)。或者，除了上述含有Si 2Cl 6(HCDS)的前驅物之外，含有一氯矽烷(MCS：SiH 3Cl)、二氯矽烷(DCS：SiH 2Cl 2)、三氯矽烷(TCS：SiHCl 3)以及六氯二矽烷(HCDS：Si 2Cl 6)中至少一前驅物的原料也可被使用作為第二原料
第一循環C 1中使用的相同氣體可被使用作為反應物以及吹除氣體。亦即，含氮(N)的氣體(如含NH 3的氣體)可被使用作為反應物，且氬(Ar)氣可被使用作為吹除氣體。SiN原子層(即，SiN薄膜122)藉由第二循環C 2透過原子層沉積(ALD)方法而沉積。
上述沉積SiN薄膜122的第二循環C 2可被稱為「SiN沉積循環」。
在上述示例性實施例中，包含含有多個矽(Si)原子之化合物的前驅物，被使用作為沉積SiN薄膜122的第二原料，如包含Si 2Cl 6(HCDS)、一氯矽烷(MCS：SiH 3Cl)、二氯矽烷(DCS：SiH 2Cl 2)、三氯矽烷(TCS：SiHCl 3)以及六氯二矽烷(HCDS：Si 2Cl 6)中至少一化合物的前驅物。因此，SiN薄膜122的沉積速率可被改善。亦即，當第二原料如示例性實施例被使用時，與使用矽烷(SiH 4)氣體作為原料的相關技術相比SiN薄膜122的沉積速率會被改善。
這是因為使用於示例性實施例的第二原料包含含有多個Si原子的Si化合物，但相關技術中的原料包含了包含含有一個Si原子之SiH 4化合物(Si單原子化合物)的氣體。亦即，含有多個Si原子的化合物(即，Si 2Cl 6(HCDS)化合物)相較作為Si單原子化合物之SiH 4化合物來說具有較高的反應性。
而且，由於SiN薄膜122的沉積速率如實施例被改善，因此沉積具有目標厚度的底電極120的時間與相關技術相比可被減少。
在示例性實施例中，當上述第一循環C 1以及第二循環C 2進行時，含在一製程循環C p中的第一循環C 1的進行次數T 1大於第二循環C 2的進行次數T 2。亦即，第一循環C 1的進行次數T 1為多次，且第二循環C 2的進行次數T 2少於第一循環C 1的進行次數T 1。於此，第二循環C 2的進行次數T 2可根據第一循環C 1的進行次數T 1而為多次。而且，當第一與第二循環C 1、C 2的每一者被多次進行時，第一循環C 1會被連續地多次進行，且接著第二循環C 2會被連續地多次進行。
於此，第一循環C 1的進行次數T 1比第二循環C 2的進行次數T 2的比例(T 1：T 2)被調整為1：1至4：1(T 1：T 2= 1：1至4：1)。較佳地，第一循環C 1的進行次數T 1比第二循環C 2的進行次數T 2的比例(T 1：T 2)被調整為3：1至4：1(T 1：T 2= 3：1至4：1)。
如上所述，第一循環C 1可被稱為「TiN沉積循環」，且第二循環C 2可被稱為「SiN沉積循環」。於此，「第一循環C 1的進行次數T 1比第二循環C 2的進行次數T 2的比例(T 1：T 2)」可為「TiN沉積循環C 1的進行次數T 1比SiN沉積循環C 2的進行次數T 2的比例(T 1：T 2)」。
而且，TiN沉積循環可被稱為「形成TiN薄膜的步驟」，且SiN沉積循環可被稱為「形成SiN薄膜的步驟」。因此，形成TiN薄膜的步驟之進行次數T 1比形成SiN薄膜的步驟之進行次數T 2的比例(T 1：T 2)會被調整為1：1至4：1，較佳為3：1至4：1。
以下，為了方便描述，「第一循環C 1的進行次數T 1比第二循環C 2的進行次數T 2的比例(T 1：T 2)」被稱為「第一與第二循環的進行次數之比例(T 1：T 2)」。
更具體地說，將參考圖3描述第一與第二循環的進行次數之比例(T 1：T 2)為3：1的案例作為示例。參考圖3，這些製程循環C p(C p1、C p2…C pn-1、C pn)的每一者可包含第一與第二循環C 1、C 2，且於此，第一與第二循環的進行次數之比例(T 1：T 2)可為3：1。
更具體地說，舉例來說，這些製程循環C p(C p1、C p2…C pn-1、C pn)的每一者可如圖3所示包含三個第一循環C 1以及一個第二循環C 2。在第一製程循環C p1的案例中，第一循環C 1例如會連續地進行三次。因此，如圖2所示，三層的TiN薄膜121會連續地沉積在基板110上。當三個第一循環C 1完成時，第二循環C 2會進行一次。因此，一層的SiN薄膜122會沉積在TiN薄膜121上。如上所述，由於第一循環C 1會連續地進行三次且接著第二循環C 2會進行一次，所以第一與第二循環的進行次數之比例(T 1：T 2)可為3：1。
當第一製程循環C p1的第二循環C 2結束時，第二製程循環C p2會被進行。於此，第二製程循環C p2可用與第一製程循環C p1中進行第一與第二循環的比例(T 1：T 2)相同的比例來進行。亦即，當第二製程循環C p2被進行時，第一與第二循環的進行次數之比例(T 1：T 2)為3：1。
當第二製程循環C p2的第二循環C 2結束時，會進行接下來的製程循環(C p3…C pn-1、C pn)。於此，製程循環會如圖3被進行直到達到目標次數n。
圖4係說明藉由根據示例性實施例的一變化例之方法形成底電極的方法之概念圖。
在示例性實施例中第二循環C 2中的第二原料被噴射一次。然而，示例性實施例並不限於此。舉例來說，第二原料可如圖4中的變化例被噴射二次。換句話說，根據示例性實施例的變化例的第二循環C 2可按照「第一次第二原料噴射–第二次第二原料噴射-吹除氣體噴射-反應物噴射-吹除氣體噴射」的順序進行。於此，可在第一次第二原料噴射之後以時間差進行第二次第二原料噴射。換句話說，第二原料以脈衝形式被噴射。而且，第一次第二原料噴射的噴射量與第二次第二原料噴射的噴射量之總和可被調整為在一個第二循環C 2中將噴射的第二原料的目標噴射量。
在上述示例中，第二原料被劃分及噴射二次。然而，第二原料可被劃分成大於二次，且可在最後的第二原料噴射之後進行「吹除氣體噴射-反應物噴射-吹除氣體噴射」。
圖5係繪示藉由根據另一示例性實施例的方法形成在基板上的底電極之圖式。圖6係說明藉由根據另一示例性實施例的方法形成底電極的方法之概念圖。
在示例性實施例中，包含含有多個Si原子之化合物的前驅物作為原料(即，包含Si 2Cl 6(HCDS)化合物的前驅物)，被使用於SiN薄膜122的沉積中。亦即，根據示例性實施例的SiN薄膜122係使用包含含有多個Si原子之化合物的第二原料沉積的薄膜。
然而，示例性實施例並不限於此。舉例來說，SiN薄膜123可使用與第二原料不同的原料(以下，稱為第三原料)沉積。於此，使用第二原料沉積SiN薄膜122的第二循環C 2以及使用第三原料沉積SiN薄膜123的循環作為獨立的循環來進行。因此，使用第三原料沉積SiN薄膜123的循環被稱為第三循環C 3。
參考圖5，底電極120可包含TiN薄膜121以及沉積在TiN薄膜121上的SiN薄膜122、123。
於此，SiN薄膜122、123中的一者是藉由第三循環C 3形成的薄膜123，且其餘的是藉由第二循環C 2形成的薄膜122。於此，使用於第三循環C 3中的第三原料可包含Si單原子化合物。更具體地說，第三原料可為含有矽(Si)以及氫(H)的氣體(如，矽烷(SiH 4)氣體)。因此，SiN薄膜122、123中的一者是利用第三原料(即含有SiH 4化合物或由作為Si單原子化合物之SiH 4化合物製成的氣體)形成的薄膜123，且其餘的是使用包含了包含含有多個Si原子之化合物的氣體的第二原料(如，包含Si 2Cl 6(HCDS)化合物的前驅物)形成的薄膜122。
而且，在底電極120中，藉由第二與第三循環C 2、C 3形成的經層壓的SiN薄膜122、123的數量可少於經層壓的TiN薄膜121的數量。
參考圖6，根據另一示例性實施例的製程循環C p(C p1、C p2…C pn-1、C pn)包含沉積TiN薄膜121的第一循環C 1以及沉積SiN薄膜122、123的第二與第三循環C 2、C 3。
於此，由於第一與第二循環C 1、C 2與示例性實施例中的第一與第二循環相同，所以將省略其描述。
第三循環C 3可包含噴射第三原料(即含有Si單原子化合物的氣體)的步驟、噴射吹除氣體的步驟(第一次吹除)、噴射反應物的步驟以及在停止反應物的噴射之後噴射吹除氣體的步驟(第二次吹除)。
於此，如上所述，含Si以及H的氣體(即，矽烷(SiH 4)氣體)可被使用作為第三原料。而且，反應物以及吹除氣體與第一與第二循環C 1、C 2中使用的反應物以及吹除氣體可為相同。亦即，含N的氣體(如，NH 3)可被使用作為反應物，且氬(Ar)氣可被使用作為吹除氣體。SiN原子層(即，SiN薄膜123)在第三循環C 3中藉由ALD方法沉積。
當包含第一至第三循環C 1至C 3的製程循環C p(C p1、C p2…C pn-1、C pn)進行時，首先會進行第一循環C 1以沉積TiN薄膜121，且接著會進行第二與第三循環C 2、C 3以沉積SiN薄膜122、123。於此，當SiN薄膜122、123沉積時，會首先進行第三循環C 3，且接著進行第二循環C 2。換句話說，SiN薄膜123使用包含矽烷(SiH 4)的第三原料沉積，且接著使用包含含有多個Si原子之化合物的第二原料沉積SiN薄膜122。亦即，在又另一示例性實施例中，製程循環C p按照「第一循環C 1-第三循環C 3-第二循環C 2」的順序進行。
而且，當第二與第三循環C 2、C 3進行時，第二循環C 2的進行次數比第三循環C 3的進行次數的比例(T 2：T 3)被調整為1：3至3：1 (T 2：T 3= 1：3至3：1)。
於此，由於第二循環C 2在第三循環C 3進行之後才進行，所以第三循環C 3可被稱為形成第一SiN薄膜的步驟，且第二循環C 2可被稱為形成第二SiN薄膜的步驟。因此，當SiN薄膜形成時，形成第二SiN薄膜的步驟之進行次數T2比形成第一SiN薄膜的步驟之進行次數T 3的比例(T 2：T 3)可被調整為1：3至3：1。
而且，當第一至第三循環C 1至C 3進行時，第一循環C 1的進行次數T 1比次數T 2+3(即，第二循環C 2的進行次數T 2與第三循環C 3的進行次數T 3的總和)的比例(T 1：T 2+3)被調整為1：1至4：1，較佳為3：1至4：1。
以下，為了方便描述，「第二循環C 2的進行次數T 2比第三循環C 3的進行次數T 3的比例(T 2：T 3)」被稱為「第二與第三循環之進行次數的比例(T 2：T 3)」。
而且，「第一循環的進行次數T 1比進行次數T 2+3(即，第二循環的進行次數T 2與第三循環的進行次數T 3的總和)的比例(T 1：T 2+3)」被稱為「TiN沉積循環的進行次數T 1比SiN沉積循環C 2、C 3的進行次數T 2+3的比例(T 1：T 2+3)」。
更具體地說，TiN沉積循環的進行次數T 1比SiN沉積循環C 2、C 3的進行次數T 2+3的比例(T 1：T 2+3)為3：1的案例參考圖6被描述為示例。而且，第二與第三循環C 2、C 3的進行次數的比例(T 2：T 3)為1：1的案例被描述為一示例。因此，第一循環C 1的進行次數T 1、第二循環C 2的進行次數T 2、第三循環C 3的進行次數T 3的比例(T 1：T 2：T 3)為6：1：1。
這些製程循環C p(C p1、C p2…C pn-1、C pn)的每一者可如圖6所示包含六個第一循環C 1、一個第二循環C 2以及一個第三循環C 3。在第一製程循環C p1的案例中，第一循環C 1例如會連續地進行六次。因此，如圖5所示，六層的TiN薄膜121連續地沉積在基板110上。當六個第一循環C 1結束時，第三循環C 3會進行一次。亦即，使用包含矽烷(SiH 4)的第三原料之ALD會進行一次。因此，一層的SiN薄膜123會沉積在TiN薄膜121上。
當第三循環C 3結束時，第二循環C 2會進行一次。亦即，使用包含了包含含有多個Si原子之化合物的前驅物(如，包含Si 2Cl 6(HCDS)化合物的前驅物)之第二原料的ALD會進行一次。因此，使用包含Si 2Cl 6(HCDS)前驅物的第二原料之SiN薄膜122會沉積在使用包含矽烷(SiH 4)的第三原料沉積的SiN薄膜123上。
當六個第一循環C 1、一個第三循環C 3以及一個第二循環C 2依序進行時，接下來的製程循環(C p2…C pn-1、C pn)會以相同方式進行。於此，當各個製程循環(C p2…C pn-1、C pn)進行時，第一至第三循環C 1至C 3的進行次數T 1、T 2、T 3的比例為相同。因此，第一循環C 1的進行次數T 1、第二循環C 2的進行次數T 2、第三循環C 3的進行次數T 3的比例(T 1：T 2：T 3)被調整為6：1：1。亦即，在各個製程循環C p(C p1、C p2…C pn-1、C pn)中，TiN沉積循環的進行次數T 1比SiN沉積循環C 2、C 3的進行次數T 2+3的比例(T 1：T 2+3)被調整為3：1。而且，在各個製程循環中，第二與第三循環C 2、C 3的進行次數的比例(T 2：T 3)被調整為1：1。
如上所述，第一循環C 1是沉積TiN薄膜121的循環，且第二與第三循環C 2、C 3是沉積SiN薄膜122、123的循環。而且，在另一示例性實施例中，製程循環C p按照第一循環C 1、第三循環C 3、第二循環C 2的順序進行。因此，第一循環C 1可被稱為「TiN沉積循環」，第三循環C 3可被稱為「第一SiN沉積循環」，且第二循環C 2可被稱為「第二SiN沉積循環」。
圖7係說明根據又另一示例性實施例的方法形成底電極的方法之概念圖。
這些製程循環C p(C p1、C p2…C pn-1、C pn)以與示例性實施例以及另一示例性實施例中相同的方式進行。然而，示例性實施例並不限於此。舉例來說，這些製程循環C p(C p1、C p2…C pn-1、C pn)的一部分可以不同方式進行。
亦即，當SiN薄膜沉積時，根據又另一示例性實施例形成底電極的方法包含使用SiH 4氣體作為第三原料之第一型TY 1的製程循環以及使用包含含有多個Si原子之化合物前驅物的原料(即，第二原料)之第二型TY 2的製程循環。而且，第一型TY 1的製程循環以及第二型TY 2的製程循環多次交替進行。
首先，將描述第一型TY 1的製程循環以及第二型TY 2的製程循環的每一者。
第一型TY 1的製程循環包含第一循環C 1以及第三循環C 3。亦即，第一型TY 1的製程循環包含沉積TiN薄膜的第一循環C 1以及使用包含SiH 4的第三原料沉積SiN薄膜的第三循環C 3。於此，第一循環C 1的進行次數T 1比第三循環C 3的進行次數T 3的比例(T 1：T 3)被調整為1：1至4：1，較佳為3：1至4：1。亦即，第一與第三循環的進行次數的比例(T 1：T 3)可為1：1至4：1，較佳為1：1至4：1。
第二型TY 2的製程循環包含第一循環C 1以及第二循環C 2。亦即，第二型TY 2的製程循環包含沉積TiN薄膜的第一循環C 1以及使用包含含有多個Si原子之化合物前驅物的第二原料沉積SiN薄膜的第二循環C 2。於此，第一與第二循環的進行次數的比例(T 1：T 2)可為1：1至4：1，較佳為3：1至4：1。
第一型TY 1的製程循環以及第二型TY 2的製程循環會多次交替進行。而且，第一製程循環C p1是第一型TY 1的製程循環。因此，如圖7所示，第一製程循環C p1可作為第一型TY 1進行、第二製程循環C p2可作為第二型TY 2進行、第三製程循環C p3可作為第一型TY 1進行、第四製程循環C p4可作為第二型TY 2進行、第n-1製程循環C pn-1可作為第一型TY 1進行且第n製程循環C pn可作為第二型TY 2進行。
圖8係說明藉由根據又另一示例性實施例的變化例的方法形成底電極的方法之概念圖。
在上述又另一示例性實施例中，噴射第二原料的第二循環C 2以及噴射第三原料的第三循環C 3在不同的製程循環中進行。
然而，示例性實施例並不限於此。舉例來說，第二原料以及第三原料可如圖8中的變化例同時地被噴射。亦即，根據又另一示例性實施例的變化例的第二循環C 2可按照如圖8所示的「第二與第三原料噴射-吹除氣體噴射–反應物噴射-吹除氣體噴射」的順序進行。於此，第二原料以及第三原料可獨立地儲存並同時地朝向基板110被噴射。然而，示例性實施例並不限於此。舉例來說，第二原料以及第三原料可混合並儲存，且經混合的氣體可朝向基板110被噴射。
而且，當SiN薄膜於示例性實施例至又另一示例性實施例及變化例中沉積時，僅單獨使用包含含有多個Si原子之化合物前驅物的第二原料，或一起使用第二原料以及包含矽烷(SiH 4)的第三原料。然而，示例性實施例並不限於此。舉例來說，SiN薄膜可使用包含矽烷(SiH 4)的第三原料而非使用第二原料來沉積。
在此情況下，製程循環C p包含沉積TiN薄膜121的第一循環C 1以及使用包含矽烷(SiH 4)的第三原料沉積SiN薄膜的第三循環C 3。於此，製程循環可不包含第二循環C 2。
於此，第三循環C 3中第三原料的噴射可被劃分成多次(如，二次)。亦即，第三循環C 3可按照「第一次第三原料噴射–第二次第三原料噴射-吹除氣體噴射-反應物噴射-吹除氣體噴射」的順序進行。於此，第二次第三原料噴射可在第一次第三原料噴射之後以時間差進行。換句話說，第三原料以脈衝形式被噴射。而且，第一次第三原料噴射的噴射量與第二次第三原料噴射的噴射量之總和可被調整為將在一第三循環C 3中被噴射的第三原料的目標噴射量。
圖9係繪示藉由根據示例性實施例的方法形成在基板上的底電極之圖式。
在上方描述中，電容器的底電極120形成在平坦基板110上。然而，示例性實施例並不限於此。舉例來說，如圖9所示，可藉由透過根據示例性實施例的方法在具有溝槽111的基板110上形成底電極120來製造電容器。
當底電極120形成在具有溝槽111的基板110上時，與相關技術的案例相比階梯覆蓋率會因使用根據示例性實施例的方法而被改善。亦即，在形成在具有溝槽111的基板110上的底電極120中，與相關技術相比，底電極沉積在圍繞溝槽111之內側面上的厚度、底電極沉積在底面上的厚度以及底電極沉積在頂面上的厚度為均勻的。
換句話說，階梯覆蓋率(百分率，%)可被計算為在溝槽111中形成於底面上之沉積厚度TH b比形成在基板110的頂面上之沉積厚度TH t的比值。亦即，階梯覆蓋率(%)是由底電極120沉積在分隔溝槽111的底面上的厚度TH b除以底電極120沉積在對應於溝槽111的外側之基板110的頂面上的厚度TH t而得到的比值(參考等式1)。
[等式1]
階梯覆蓋率(%) = TH b/TH tx 100%
與相關技術相比，在使用根據示例性實施例的方法的案例中階梯覆蓋率會被改善。亦即，當藉由在具有溝槽111的基板110上層壓TiN薄膜以及SiN薄膜來製備底電極120時，與如相關技術使用矽烷(SiH 4)氣體作為原料之案例相比，階梯覆蓋率在如示例性實施例使用包含含有多個Si原子之化合物的氣體(如，包含Si 2Cl 6(HCDS)化合物的氣體)作為原料來沉積SiN薄膜的案例中會被改善。這是因為如Si 2Cl 6(HCDS)氣體之包含含有多個Si原子之化合物的氣體的反應性高於矽烷(SiH 4)氣體的反應性，且因此，SiN薄膜122的沉積速率會被改善。
圖10係繪示TiN薄膜以及SiN薄膜藉由根據另一示例性實施例的方法層壓在具有溝槽的基板上的狀態之圖式。
於此，圖10的(a)揭示第一製程循環的第一循環C 1以及第三循環C 3進行的狀態，且圖10的(b)揭示在第一與第三循環C 1、C 3結束之後進行第二循環C 2的狀態。
當底電極120形成在具有溝槽111的基板110上以製備電容器100時，可在底電極120根據示例性實施例至又另一示例性實施例中的另一示例性實施例形成時被更有效地改善階梯覆蓋率。
這將參考圖6及圖10作更詳細的描述。首先，第一製程循環C p1在具有溝槽111的基板110上進行以形成底電極120。為此，舉例來說，第一製程循環C p1如圖6連續地進行六次。因此，如圖10的(a)所示，六層的TiN薄膜121會連續地沉積在基板110上。
當六個第一循環C 1結束時，第三循環C 3會進行一次。亦即，使用包含矽烷(SiH 4)的第三原料的ALD會進行一次。因此，一層的SiN薄膜123(以下稱為第一SiN薄膜123)會沉積在TiN薄膜121上。於此，如圖10的(a)所示，形成在圍繞溝槽111之TiN薄膜121的內側面以及底面上的第一SiN薄膜123的厚度TH s-sin1、TH b-sin1會小於沉積在溝槽111外側之TiN薄膜121的頂面上的第一SiN薄膜123的厚度TH t-sin1。這可能是因為SiH 4的低沉積速率所產生的。
當第三循環C 3結束時，第二循環C 2會進行一次。亦即，使用包含了包含含有多個Si原子之化合物前驅物(如，Si 2Cl 6(HCDS)化合物前驅物)的氣體之第二原料的ALD會進行一次。因此，使用包含Si 2Cl 6(HCDS)前驅物的第二原料的SiN薄膜(第二SiN薄膜122)會沉積在使用由SiH 4化合物(即Si單原子化合物)製成的第三原料或包含SiH 4化合物的第三原料沉積的第一SiN薄膜123上。於此，如圖10的(b)所示，在第二SiN薄膜122中，形成在圍繞溝槽111的底面以及內側面上之第二SiN薄膜122的厚度TH s-sin2、TH b-sin2會大於形成在對應於基板110之頂面的區域中的厚度TH t-sin2。這可能是因為SiH 4的低沉積速率所產生的。
這是因為使用SiH 4的原料形成的第一SiN薄膜123會阻止第二SiN薄膜122沉積在第一SiN薄膜123的表面上。於此，第二SiN薄膜122使用包含了包含含有多個Si原子之化合物前驅物(如，Si 2Cl 6(HCDS)前驅物)的氣體的第二原料來形成。而且，第一SiN薄膜123以相對厚的厚度形成在基板110的頂面上且以相對薄的厚度形成在溝槽111中的內側面以及底面上。因為厚度增加，所以阻止或妨礙第二SiN薄膜122的沉積的傾向可增加。而且，與具有一個Si原子的SiH 4化合物氣體相比，在溝槽111中包含含有多個Si原子之化合物前驅物的第二原料可更快且容易地下降至深的深度。
因此，當第二SiN薄膜122形成在第一SiN薄膜123上時，第二SiN薄膜122可用相對小的厚度TH t-sin2沉積在第一SiN薄膜123的頂面上，且第二SiN薄膜122可在溝槽111中用相對大的厚度沉積在第一SiN薄膜123的內側面以及底面上。
當按照「第一循環C 1、第三循環C 3、第二循環C 2」的順序進行的第一製程循環C p1結束時，如圖10的(b)所示，薄膜形成在基板110的頂面上的厚度小於或等於薄膜在溝槽111中形成在基板110的內側面以及底面上的厚度。
因此，當底電極120藉由多次重複製程循環來形成時，可製備出具有優異階梯覆蓋率的底電極120。
表1揭示在具有溝槽111的基板110上形成底電極120並根據示例性實施例以及比較例計算階梯覆蓋率的結果。 〔表1〕
類別 比較例 示例性實施例
階梯覆蓋率(%) 75.4% 77.2%
對一實驗而言，製備有各自具有溝槽111的兩個基板110，底電極120藉由根據比較例的方法形成在一基板110上，且底電極120藉由根據示例性實施例的方法形成在另一基板110上。
根據比較例以及示例性實施例的所有底電極120藉由透過ALD方法沉積TiN薄膜121以及SiN薄膜122而形成在基板110上。而且，根據比較例以及示例性實施例的第一與第二循環的進行次數的比例(T 1：T 2)為3：1。此外，使用於第一循環C 1或TiN薄膜121的沉積之第一原料、吹除氣體以及反應物同樣使用於比較例以及示例性實施例。亦即，在比較例以及示例性實施例中，TiCl 4氣體被使用作為第一原料、NH 3氣體被使用作為反應物，且氬(Ar)氣被使用作為吹除氣體。
於此，使用於第二循環C 2或SiN薄膜122的沉積之第二原料於比較例以及示例性實施例中以不同的方式被使用。亦即，比較例使用矽烷(SiH 4)氣體作為第二原料，且示例性實施例使用包含Si 2Cl 6(HCDS)前驅物的氣體作為第二原料。
此外，NH 3氣體同樣地被使用作為使用於SiN薄膜122的沉積或第二循環C 2的反應物，且在比較例以及示例性實施例中氬(Ar)氣同樣地被使用作為吹除氣體。
而且，在比較例以及示例性實施例中，第一循環C 1的進行次數T 1以及第二循環C 2的進行次數T 2相同，且第一與第二循環的進行次數的比例等於3：1。
底電極藉由上述方法形成，且階梯覆蓋率藉由如等式1中的方法計算。
參考表1，藉由根據示例性實施例的方法形成之底電極的階梯覆蓋率大於藉由根據比較例的方法形成之底電極的階梯覆蓋率。這是因為雖然SiN薄膜122根據比較例利用矽烷(SiH 4)氣體作為原料沉積，但根據示例性實施例利用包含Si 2Cl 6(HCDS)化合物的氣體作為原料之SiN薄膜122的沉積速率仍大於比較例的沉積速率。
上方描述了藉由根據示例性實施例的方法形成電容器的底電極120。然而，頂電極140可藉由根據示例性實施例的方法形成，或底電極120以及頂電極140可藉由根據示例性實施例的方法形成。
如上所述，在示例性實施例中，當電容器100的頂電極140以及底電極120中的至少一者藉由層壓TiN薄膜121以及SiN薄膜122形成時，SiN薄膜122會使用包含含有多個Si原子之化合物前驅物的原料沉積。因此，SiN薄膜122的沉積速率可被改善，且薄膜的階梯覆蓋率可被改善。
根據示例性實施例，當電容器的頂電極以及底電極中的至少一者藉由層壓TiN薄膜以及SiN薄膜形成時，SiN薄膜會使用含有多個Si原子之原料形成。因此，SiN薄膜的沉積速率可被改善，且薄膜的階梯覆蓋率可被改善。
雖然本發明的示例性實施例已被描述，但可以理解的是本發明不應以這些實施例為限，且所屬領域中具通常知識者在如以下所請求之本發明的精神與範圍內可作各種變化與修改。
100:電容器 110:基板 111:溝槽 120:底電極 121~123:薄膜 130:介電層 140:頂電極 C p1~C pn:製程循環 C 1~C 3:循環 TY 1:第一型 TY 2:第二型 TH t,TH b,TH t-sin1,TH s-sin1,TH b-sin1,TH t-sin2,TH s-sin2,TH b-sin2:厚度
示例性實施例可以透過以下敘述結合所附圖式被更詳細地理解，於圖式中： 圖1係繪示藉由根據示例性實施例的形成電容器電極的方法所形成之電極所在的電容器之概念圖。圖2係繪示藉由根據示例性實施例的方法形成在基板上的底電極之概念圖。圖3係說明根據一示例性實施例之形成底電極的方法之概念圖。圖4係說明根據示例性實施例的一變化例之形成底電極的方法之概念圖。圖5係繪示藉由根據另一示例性實施例的方法形成在基板上的底電極之概念圖。圖6係說明根據另一示例性實施例之形成底電極的方法之概念圖。圖7係說明根據又另一示例性實施例之形成底電極的方法之概念圖。圖8係說明根據又另一示例性實施例的一變化例之形成底電極的方法之概念圖。圖9係繪示藉由根據示例性實施例的方法形成在基板上的底電極之圖式。圖10係繪示TiN薄膜以及SiN薄膜藉由根據另一示例性實施例的方法層壓在具有溝槽的基板上的狀態之圖式。
Cp1~Cpn:製程循環
C1~C3:循環

Claims (9)

  1. 一種形成電容器電極的方法，包含：藉由噴射一含鈦(Ti)原料以及一含氮反應物來形成一氮化鈦(TiN)薄膜；以及藉由噴射一含矽(Si)原料以及一含氮反應物來形成一氮化矽(SiN)薄膜，其中該含鈦(Ti)原料以及該含矽(Si)原料中的至少一者被多次噴射。
  2. 如請求項1所述之形成電容器電極的方法，其中該TiN薄膜的形成以及該SiN薄膜的形成被連續地進行。
  3. 如請求項2所述之形成電容器電極的方法，其中該TiN薄膜的形成比該SiN薄膜的形成被連續地進行更多次。
  4. 如請求項2所述之形成電容器電極的方法，其中該TiN薄膜的形成之進行次數(T 1)比該SiN薄膜的形成之進行次數(T 2)的一比例(T 1:T 2)被調整為1：1至4：1。
  5. 如請求項1所述之形成電容器電極的方法，其中含矽(Si)原料為一含氫(H)矽(Si)氣體或一含氯(Cl)矽(Si)前驅物，或混合有該含氫(H)矽(Si)氣體以及該含氯(Cl)矽(Si)前驅物的一混合氣體。
  6. 如請求項5所述之形成電容器電極的方法，其中該含氯(Cl)矽(Si)前驅物為六氯二矽烷(HCDS：Si 2Cl 6)或二氯矽烷(DCS：SiH 2Cl 2)，且該含氫(H)矽(Si)氣體為矽烷(SiH 4)。
  7. 如請求項5所述之形成電容器電極的方法，其中該SiN薄膜的形成包含：藉由噴射該含氫(H)矽(Si)氣體形成一第一SiN薄膜；以及藉由噴射該含氯(Cl)矽(Si)前驅物形成一第二SiN薄膜。
  8. 如請求項7所述之形成電容器電極的方法，其中該第二SiN薄膜的形成之進行次數比該第一SiN薄膜的形成之進行次數的一比例被調整為1：3至3：1。
  9. 如請求項1至8中任一項所述之形成電容器電極的方法，其中一吹除氣體的噴射被添加在噴射不同種類的氣體之間。
TW112111861A 2022-03-29 2023-03-29 形成電容器電極的方法 TW202343724A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220038832A KR20230140113A (ko) 2022-03-29 2022-03-29 캐패시터 전극 형성 방법
KR10-2022-0038832 2022-03-29

Publications (1)

Publication Number Publication Date
TW202343724A true TW202343724A (zh) 2023-11-01

Family

ID=88202622

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112111861A TW202343724A (zh) 2022-03-29 2023-03-29 形成電容器電極的方法

Country Status (3)

Country Link
KR (1) KR20230140113A (zh)
TW (1) TW202343724A (zh)
WO (1) WO2023191395A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000022003A (ko) * 1998-09-10 2000-04-25 이경수 금속과규소를포함한3성분질화물막의형성방법
KR20050029339A (ko) * 2003-09-22 2005-03-28 삼성전자주식회사 원자층 증착법을 이용한 유전막 형성방법, 및 이를 이용한반도체 장치의 캐패시터 형성방법
KR101110077B1 (ko) 2004-10-28 2012-02-24 주성엔지니어링(주) 반도체 소자 및 그 제조 방법
KR101073009B1 (ko) * 2008-12-24 2011-10-12 매그나칩 반도체 유한회사 캐패시터 및 그의 제조방법
KR101993355B1 (ko) * 2013-03-13 2019-09-30 삼성전자주식회사 반도체 장치의 제조 방법
KR102052664B1 (ko) * 2013-03-15 2019-12-06 삼성전자주식회사 트리알킬실란 계열의 실리콘 전구체 및 이를 이용하는 박막 형성 방법

Also Published As

Publication number Publication date
WO2023191395A1 (ko) 2023-10-05
KR20230140113A (ko) 2023-10-06

Similar Documents

Publication Publication Date Title
US11261523B2 (en) Method of depositing silicon oxide films
US11735422B2 (en) Method of forming a photoresist underlayer and structure including same
US20210035854A1 (en) Method of forming a structure using fluorine removal
KR101094375B1 (ko) 탄소함유 전극을 갖는 반도체 장치 및 그 제조 방법
US8329599B2 (en) Method of depositing dielectric film by ALD using precursor containing silicon, hydrocarbon, and halogen
US8946092B2 (en) Method of manufacturing semiconductor device, method of processing substrate and substrate processing apparatus
US8569184B2 (en) Method for forming single-phase multi-element film by PEALD
US20140141625A1 (en) Method for Forming Insulation Film Using Non-Halide Precursor Having Four or More Silicons
JP2005534180A (ja) 金属絶縁体金属キャパシタのインシトゥ形成
US20220005693A1 (en) Silicon nitride and silicon oxide deposition methods using fluorine inhibitor
US8372746B2 (en) Electrode of semiconductor device and method for fabricating capacitor
US7018469B2 (en) Atomic layer deposition methods of forming silicon dioxide comprising layers
KR100653705B1 (ko) 원자층증착법을 이용한 박막 형성방법
TW202343724A (zh) 形成電容器電極的方法
JP7314016B2 (ja) 金属酸化薄膜の形成方法
CN110838431A (zh) 制造半导体器件的方法和使用该方法制造的半导体器件
US20230089397A1 (en) Air gap forming method and selective deposition method
US7208412B2 (en) Method of forming metal oxide and semimetal oxide
US20220319832A1 (en) Method and system for depositing silicon nitride with intermediate treatment process
US10319586B1 (en) Methods comprising an atomic layer deposition sequence
KR20060001118A (ko) 캐패시터 및 그 제조 방법