JP6213579B2 - コンデンサ - Google Patents

コンデンサ Download PDF

Info

Publication number
JP6213579B2
JP6213579B2 JP2015560903A JP2015560903A JP6213579B2 JP 6213579 B2 JP6213579 B2 JP 6213579B2 JP 2015560903 A JP2015560903 A JP 2015560903A JP 2015560903 A JP2015560903 A JP 2015560903A JP 6213579 B2 JP6213579 B2 JP 6213579B2
Authority
JP
Japan
Prior art keywords
porous metal
layer
capacitor
metal substrate
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015560903A
Other languages
English (en)
Other versions
JPWO2015118902A1 (ja
Inventor
洋昌 佐伯
洋昌 佐伯
徳之 井上
徳之 井上
建夫 荒川
建夫 荒川
直樹 岩地
直樹 岩地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2015118902A1 publication Critical patent/JPWO2015118902A1/ja
Application granted granted Critical
Publication of JP6213579B2 publication Critical patent/JP6213579B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/07—Dielectric layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029—Processes of manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029—Processes of manufacture
    • H01G9/0032—Processes of manufacture formation of the dielectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/022—Electrolytes; Absorbents
    • H01G9/025—Solid electrolytes
    • H01G9/032—Inorganic semiconducting electrolytes, e.g. MnO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/042—Electrodes or formation of dielectric layers thereon characterised by the material
    • H01G9/045—Electrodes or formation of dielectric layers thereon characterised by the material based on aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/048—Electrodes or formation of dielectric layers thereon characterised by their structure
    • H01G9/052—Sintered electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/048—Electrodes or formation of dielectric layers thereon characterised by their structure
    • H01G9/055—Etched foil electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15—Solid electrolytic capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、コンデンサおよびその製造方法に関する。
近年、電子機器の高密度実装化に伴って、より高静電容量を有するコンデンサが求められている。このようなコンデンサとして、例えば、特許文献１に、エッチングされた金属箔の上にコンフォーマルで均一な誘電体層、当該誘電体層上にコンフォーマルで均一な導電層を有するコンデンサが開示されている。
特表２００８−５０７８４７号公報
アルミ電解コンデンサは、基材の上にコンデンサとして静電容量を発現する誘電体膜を形成する。高静電容量を得るために基材として多孔金属基材を用いる場合があるが、多孔金属基材の表面には、多孔金属基材の製造方法に由来する様々な不純物が存在しており、Ｓｉ基板などの平面基板のような清浄な表面を有していない。また、その不純物を洗浄しようとしても、多孔金属基材の表面は、平滑ではなく形状が非常に複雑に入り組んでいるため、十分に不純物を除去することは非常に困難である。
本発明者らは、コンデンサの作製において多孔金属基材の表面を誘電体層で覆う必要があるが、基材の表面に不純物が存在すると、その影響により、リーク電流の増大といった不具合が生じ、コンデンサとしての機能を発揮できない可能性があることを見出した。
上記した特許文献１に記載のコンデンサのように、金属基材の表面を直接誘電体層により被覆する場合には、このような不純物の影響を受け、リーク電流の増加などコンデンサの性能・信頼性が低下する虞がある。特に、多孔金属基材を用いる場合、この影響は顕著になる。
本発明の目的は、多孔金属基材の表面の不純物の影響を受けにくく、漏れ電流が小さく、信頼性の高いコンデンサを提供することにある。
本発明者らは、上記問題を解消すべく鋭意検討した結果、多孔金属基材上に原子層堆積法（ＡＬＤ法）によりバッファー層を形成し、次いで、このバッファー層上にＡＬＤ法により誘電体層を形成することにより、多孔金属基材の表面に存在する不純物の影響を低減することができ、優れた特性を有するコンデンサを提供することができることを見出した。
本発明の第１の要旨によれば、
多孔金属基材と、
前記多孔金属基材上に原子層堆積法により形成された第１バッファー層と、
前記第１バッファー層上に原子層堆積法により形成された誘電体層と、
前記誘電体層上に形成された上部電極と
を有して成るコンデンサが提供される。
本発明の第２の要旨によれば、
多孔金属基材上に原子層堆積法により第１バッファー層を形成する工程と、
前記第１バッファー層上に原子層堆積法により誘電体層を形成する工程と、
前記誘電体層上に上部電極を形成する工程と、
を含むことを特徴とするコンデンサの製造方法が提供される。
本発明によれば、多孔金属基材と誘電体層の間にバッファー層を設置し、この誘電体層およびバッファー層をＡＬＤ法により形成することにより、多孔金属基材の表面の不純物の影響を受けにくく、漏れ電流が小さく、信頼性の高いコンデンサが提供される。
図１は、本発明の１つの実施形態におけるコンデンサの概略断面図である。 図２（ａ）は、図１のコンデンサの高空隙率部の拡大図であり、図２（ｂ）は、高空隙率部にける層構造を模式的に示す図であり、図２（ｃ）は別の態様における層構造を模式的に示す図である。 図３−１（ａ）〜（ｄ）は、図１のコンデンサの製造工程を示す図である。 図３−２（ｅ）〜（ｈ）は、図３−１の続きであり、図１のコンデンサの製造工程を示す図である。 図３−３（ｉ）〜（ｋ）は、図３−２の続きであり、図１のコンデンサの製造工程を示す図である。
本発明のコンデンサについて、以下、図面を参照しながら詳細に説明する。但し、本実施形態のコンデンサおよび各構成要素の形状および配置等は、図示する例に限定されない。
本実施形態のコンデンサ１の概略断面図を図１（ただし、第１バッファー層７、誘電体層８および上部電極１０は図示していない）に、コンデンサ１の高空隙率部の拡大図を図２（ａ）示し、高空隙率部の層構造（即ち、多孔金属基材６、第１バッファー層７、誘電体層８、上部電極１０の層構造）を図２（ｂ）に模式的に示す。図１、図２（ａ）および図２（ｂ）に示されるように、本実施形態のコンデンサ１は、略直方体形状を有しており、概略的には、中央部に高空隙率部２を有し、側面部に低空隙率部４を有して成る多孔金属基材６と、この上に形成された第１バッファー層７と、第１バッファー層７上に形成された誘電体層８と、誘電体層８上に形成された上部電極１０と、これらの上に、上部電極１０と電気的に接続するように形成された配線電極１２と、さらにこれらの上に形成された保護層１４とを有して成る。多孔金属基材６の側面には、対向するように第１端子電極１６および第２端子電極１８が設けられており、第１端子電極１６は多孔金属基材６に電気的に接続されており、第２端子電極１８は、配線電極１２を介して上部電極１０に電気的に接続されている。
本明細書において、多孔金属基材の「空隙率」とは、多孔金属基材において空隙が占める割合を言う。当該空隙率は、下記のようにして測定することができる。
まず、多孔金属基材を、収束イオンビーム（ＦＩＢ：Focused Ion Beam）加工で６０ｎｍ以下の厚みの薄片に加工する。この薄片試料の所定の領域（５μｍ×５μｍ）を、透過型電子顕微鏡（ＴＥＭ：Transmission Electron Microscope）を用いて撮影する。得られた画像を画像解析することにより、多孔金属基材の金属が存在する面積を求める。そして、下記等式から空隙率を計算することができる。
空隙率 ＝ （測定面積−基材の金属が存在する面積）／測定面積
本明細書において、多孔金属基材の「高空隙率部」とは、空隙率が２５％以上である領域を意味する。
本明細書において、多孔金属基材の「低空隙率部」とは、高空隙率部と比較して、空隙率が低い部位、具体的には、高空隙率部の７０％以下の空隙率である領域を意味する。
本明細書において、多孔金属基材の「側面」とは、コンデンサの実装面に対して、略垂直な面を意味する。なお、図１〜３においては、下面がコンデンサの実装面である。
上記多孔金属基材を構成する金属としては、導電性であれば特に限定されないが、例えば、アルミニウム、タンタル、ニッケル、銅、チタン、ニオブおよび鉄の金属、ならびにステンレス、ジュラルミン等の合金等が挙げられる。
好ましい多孔金属基材は、特に限定するものではないが、アルミニウムエッチング箔、タンタル粉焼結体、ニッケル粉焼結体、脱合金化法により合成される多孔金属等が挙げられる。
上記多孔金属基材は、エッチング、焼結、脱合金化法など、当該分野でよく知られた方法により作製することができる。また、多孔金属基材は、市販の多孔金属基材を用いてもよい。なお、多孔金属基材は、１０ｎｍ以下の自然酸化膜または自然水酸化膜を有していてもよい。
多孔金属基材の厚みは、特に限定されず、目的に応じて適宜選択することができ、例えば１０〜１０００μｍ、好ましくは３０〜３００μｍであってもよい。なお、多孔金属基材の厚みとは、コンデンサの実装面に対して垂直な方向の長さを意味する。
図１に示されるように、多孔金属基材６は、その対向する一対の側面部に低空隙率部４を有し、その間に高空隙率部２を有する。
多孔金属基材の高空隙率部の空隙率は、表面積を大きくして、コンデンサの容量をより大きくする観点から、３０％以上が好ましく、３５％以上がより好ましい。また、機械的強度を確保する観点から、８０％以下が好ましく、６５％以下がより好ましい。
多孔金属基材の高空隙率部は、特に限定されないが、好ましくは３０〜１０，０００倍、より好ましくは５０〜５，０００倍、例えば３００〜６００倍の拡面率を有する。拡面率とは、多孔金属の投影面積に対する表面積の比率である。
多孔金属基材の低空隙率部は、コンデンサの機械的強度の増強に寄与する。低空隙率部の空隙率は、機械的強度を高める観点から、高空隙率部の空隙率の６０％以下の空隙率であることが好ましく、高空隙率部の空隙率の５０％以下の空隙率であることがより好ましい。例えば、低空隙率部の空隙率は、２０％以下であることが好ましく、１０％以下であることがより好ましい。また、低空隙率部は、空隙率が０％であってもよい。
低空隙率部の幅（多孔金属基材の側面と共通の側面から、その面に対向する面までの長さ；図１〜３では紙面左右方向の長さ）は、３μｍ〜１ｍｍ、好ましくは１０〜５００μｍである。低空隙率部の幅を３μｍ以上、好ましくは１０μｍ以上とすることにより、コンデンサの機械的強度を高めることができる。また、低空隙率部の幅を１ｍｍ以下とすることにより、同体積の多孔金属部材において、より大きな高空隙率部を確保することが可能になり、高い静電容量を得ることが可能になる。低空隙率部の厚み（コンデンサの実装面に対して垂直な方向の長さ）は、コンデンサの機械的な強度を高めるため、多孔金属基材の厚みの５０％以上、好ましくは多孔金属基材と同じ（即ち、多孔金属基材の厚み全体）とするのが好ましい。
低空隙率部の形成方法は、所望の空隙率を得ることができれば特に限定されないが、例えば金型等によるプレスにより形成することが好ましい。プレスは、多孔金属基材の上下面から挟むようにプレスしてもよく、一方の面のみからプレスしてもよい。
また、別法として、予め多孔化した多孔金属基材に対して、ＣＯ２レーザー、ＹＡＧレーザー、エキシマレーザー、ならびにフェムト秒レーザー、ピコ秒レーザーおよびナノ秒レーザー等の全固体パルスレーザーを照射して孔を潰すことにより、低空隙率部を形成してもよい。より精細に低空隙率部の形状および空隙率を制御できることから、フェムト秒レーザー、ピコ秒レーザーおよびナノ秒レーザー等の全固体パルスレーザーが好ましい。
低空隙率部は、上記のように高空隙率部の細孔を埋めることにより形成してもよいが、多孔化されていない金属基材に細孔を形成する過程において形成することもできる。例えば、多孔金属箔をエッチングにより作製する場合、低空隙率部を形成すべき箇所にマスキングを行ってからエッチングすることにより、マスキング箇所が非エッチング層となり、低空隙率部が形成される。また、箔の中心部に低空隙率部を形成する場合、箔の中心部まで細孔が形成される前にエッチング処理を停止することにより、中心部が非エッチング層となり、低空隙率部が形成される。
上記プレス、レーザー加工、非エッチング層の形成を組み合わせることにより、種々の形状の低空隙率部を形成することができる。
なお、本実施形態のコンデンサ１は両側面部に低空隙率部を有しているが、この低空隙率部は強度を高めるために設置する方が好ましいが、必須の要素ではない。また、低空隙率部を設置する場合にも、その設置箇所は特に限定されない。
コンデンサ１において、上記多孔金属基材６上には、第１バッファー層７が形成されている。
上記第１バッファー層を構成する材料としては、導電性であれば特に限定されないが、ＭＯｘＮｙ（Ｍ＝Ｔｉ、Ａｌ、Ｃｒ、Ｇａ、Ｗ、Ｚｒ、Ｎｂ、Ｔａ、Ｈｆ等、ｘ≧０、ｙ＞０）で示される導電性を有する窒化物または酸窒化物；および、Ａｌ、Ｔｉ、Ｃｒ、Ｃｕ、Ｗ、Ｎｉ、Ｚｒ、Ｔａ等の金属が挙げられる。上記のような材料を用いることにより、陰イオン空孔を介した不純物の誘電体膜への拡散を抑制することができ、良好な絶縁特性を得ることができる。また、コンデンサの等価直列抵抗（ＥＳＲ：Equivalent Series Resistance）を低減することができる。
本発明の好ましい態様において、第１バッファー層を構成する材料は、窒化物または酸窒化物であってもよい。窒化物または酸窒化物を用いることにより、層間の密着性を向上させることがき、さらに耐薬品性も向上させることができる。
本発明の別の好ましい態様において、第１バッファー層を構成する材料は、金属であってもよい。金属を用いることにより、バッファー層の抵抗を窒化物、酸窒化物よりも一般的に小さくすることができ、コンデンサのＥＳＲを低減することが可能になる。コンデンサのＥＳＲを低減することにより、フィルタ特性が向上し、発熱が低減し、さらに、高周波特性が向上する。
第１バッファー層は、１層であっても２層以上であってもよい。２層以上の第１バッファー層が存在する場合、それぞれの層は、同一の材料から構成されていても、別の材料から構成されていてもよい。
第１バッファー層の厚み（２層以上存在する場合、その合計）は、特に限定されないが、例えば０．５〜２０ｎｍが好ましく、１．０〜１０ｎｍがより好ましい。第１バッファー層の厚みを０．５ｎｍ以上とすることにより、多孔金属表面の不純物の誘電体層への拡散をより確実に防止することができる。第１バッファー層の厚みを２０ｎｍ以下とすることにより、第１バッファー層により空孔が埋められることによる多孔金属基材の表面積の減少を抑制することができ、また、ＥＳＲの増加を抑制することができる。
コンデンサ１において、上記第１バッファー層７上には、誘電体層８が形成されている。
上記誘電体層を形成する材料は、絶縁性であれば特に限定されないが、好ましくは、ＡｌＯｘ（例えば、Ａｌ２Ｏ３）、ＳｉＯｘ（例えば、ＳｉＯ２）、ＡｌＴｉＯｘ、ＳｉＴｉＯｘ、ＨｆＯｘ、ＴａＯｘ、ＺｒＯｘ、ＨｆＳｉＯｘ、ＺｒＳｉＯｘ、ＴｉＺｒＯｘ、ＴｉＺｒＷＯｘ、ＴｉＯｘ、ＳｒＴｉＯｘ、ＰｂＴｉＯｘ、ＢａＴｉＯｘ、ＢａＳｒＴｉＯｘ、ＢａＣａＴｉＯｘ、ＳｉＡｌＯｘ等の金属酸化物；ＡｌＮｘ、ＳｉＮｘ、ＡｌＳｃＮｘ等の金属窒化物；またはＡｌＯｘＮｙ、ＳｉＯｘＮｙ、ＨｆＳｉＯｘＮｙ、ＳｉＣｘＯｙＮｚ等の金属酸窒化物が挙げられ、ＡｌＯｘ、ＳｉＯｘ、ＳｉＯｘＮｙ、ＨｆＳｉＯｘが好ましい。なお、上記の式は、単に材料の構成を表現するものであり、組成を限定するものではない。即ち、ＯおよびＮに付されたｘ、ｙおよびｚは任意の値であってもよく、金属元素を含む各元素の存在比率は任意である。
誘電体層の厚みは、特に限定されないが、例えば５〜１００ｎｍが好ましく、１０〜５０ｎｍがより好ましい。誘電体層の厚みを５ｎｍ以上とすることにより、絶縁性を高めることができ、漏れ電流を小さくすることが可能になる。また、誘電体層の厚みを１００ｎｍ以下とすることにより、より大きな静電容量を得ることが可能になる。
上記第１バッファー層および誘電体層は、ＡＬＤ法により形成される。ＡＬＤ法は、原料原子を含む反応ガスにより原子層を一層ずつ堆積させて膜を形成するので、多孔金属基材の細孔の奥深くの微細な領域であっても非常に均質で緻密な膜を形成することができる。ＡＬＤ法により多孔金属部材の細孔の細部にまで均質で緻密な第１バッファー層を形成し、その上に誘電体層を形成することによって、多孔金属基材上の不純物の誘電体層への拡散を抑制でき、さらに密着性の高く、非常に薄い層を得ることが可能になる。また、ＡＬＤ法により形成された誘電体層は、非常に薄く均質で緻密であるので、漏れ電流が小さく高絶縁性の膜とすることができる。従って、非常に特性が安定し、ショート率が低い、高容量のコンデンサを得ることが可能になる。なお、ＡＬＤ法により形成される膜は主に非晶質であるため、その組成は化学量論比に限定されず、種々の組成比率で構成され得る。
コンデンサ１において、上記誘電体層８上には、上部電極１０が形成されている。
上記上部電極を構成する材料は、導電性であれば特に限定されないが、Ｎｉ、Ｃｕ、Ａｌ、Ｗ、Ｔｉ、Ａｇ、Ａｕ、Ｐｔ、Ｚｎ、Ｓｎ、Ｐｂ、Ｆｅ、Ｃｒ、Ｍｏ、Ｒｕ、Ｐｄ、Ｔａおよびそれらの合金層、例えばＣｕＮｉ、ＡｕＮｉ、ＡｕＳｎ、ならびにＴｉＮ、ＴｉＡｌＮ、ＴｉＯＮ、ＴｉＡｌＯＮ、ＴａＮ等の金属酸化物、金属酸窒化物などが挙げられ、ＴｉＮ、ＴｉＯＮが好ましい。
上部電極の厚みは、特に限定されないが、例えば３ｎｍ以上が好ましく、１０ｎｍ以上がより好ましい。上部電極の厚みを３ｎｍ以上とすることにより、上部電極自体の抵抗を小さくすることができる。
上部電極は、ＡＬＤ法により形成することができる。ＡＬＤ法を用いることにより、コンデンサの容量をより大きくすることができる。別法として、誘電体層を被覆し、多孔金属基材の細孔を実質的に埋めることのできる、化学蒸着（ＣＶＤ：Chemical Vapor Deposition）法、めっき、バイアススパッタ、Ｓｏｌ−Ｇｅｌ、導電性高分子充填などの方法で、上部電極を形成してもよい。好ましくは、誘電体層上にＡＬＤ法で導電性膜を形成し、その上から他の手法により、導電性物質、好ましくはより電気抵抗の小さな物質で細孔を充填して上部電極を形成してもよい。このような構成とすることにより、効率的により高い容量密度および低いＥＳＲを得ることができる。
なお、上部電極を形成後、上部電極がコンデンサ電極としての十分な導電性を有していない場合には、スパッタ、蒸着、めっき等の方法で、上部電極の表面に追加でＡｌ、Ｃｕ、Ｎｉ等からなる引き出し電極層を形成してもよい。
本発明の好ましい態様において、図２（ｃ）に示されるように、誘電体層８の上に、ＡＬＤ法により第２バッファー層９を形成し、次いで、その上に上部電極１０を形成してもよい。誘電体層と上部電極の間に第２バッファー層を設けることにより、誘電体層と上部電極間の相互拡散の防止、デッドレイヤー（誘電体層のうち、誘電体として実質的に機能しない部分）の厚みの低減、密着性向上、および誘電体層の耐湿性の向上といった効果を得ることができる。さらに、上部電極を形成する際に誘電体層が受けるストレスを軽減することができる。
上記第２バッファー層を構成する材料としては、上記第１バッファー層と同様の材料が挙げられる。なお、第２バッファー層を構成する材料は、第１バッファー層と同じであっても異なっていてもよい。
上記第１バッファー層の場合と同様に、第２バッファー層を構成する材料として、窒化物または酸窒化物を用いることにより、層間の密着性を向上させることができ、さらに耐薬品性も向上させることができる。また、金属を用いることにより、バッファー層の抵抗を小さくすることができ、コンデンサとしてのＥＳＲを低減することが可能になる。
第２バッファー層は、１層であっても２層以上であってもよい。２層以上の第２バッファー層が存在する場合、それぞれの層は、同一の材料から構成されていても、別の材料から構成されていてもよい。
第２バッファー層の厚み（２層以上存在する場合、その合計）は、特に限定されないが、例えば０．５〜２０ｎｍが好ましく、１．０〜１０ｎｍがより好ましい。第２バッファー層の厚みを０．５ｎｍ以上とすることにより、誘電体層と上部電極間の相互拡散をより確実に防止することができる。また、第２バッファー層の厚みを２０ｎｍ以下とすることにより、第２バッファー層により空孔が埋められることによる多孔金属基材の表面積の減少を抑制することができ、また、ＥＳＲの増加を抑制することができる。
コンデンサ１において、上部電極１０上には、配線電極１２が形成されている。
配線電極を構成する材料は、特に限定されないが、例えば、Ａｌ、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ａｕ等の金属および合金、金属間化合物などが挙げられる。配線電極の形成方法は、特に限定されず、例えばＣＶＤ法、めっき、スパッタ、導電性ペーストの焼き付け等を用いることができる。
コンデンサ１において、これら第１バッファー層７、誘電体層８、上部電極１０、および配線電極１２、存在する場合には第２バッファー層９が形成された多孔金属基材は、保護層１４により保護されている。
好ましくは、保護層１４は、端子電極との接続部分を除いて、上記多孔金属基材全体を覆うように形成される。保護層により、コンデンサの耐湿性、絶縁性、機械的強度をより高めることができる。
保護層を構成する材料は、絶縁性であれば特に限定されず、例えば、上記誘電体層を形成する材料と同じもの、好ましくはＳｉＮｘ、ＳｉＯｘ、ＡｌＴｉＯｘ、ＡｌＯｘ、より好ましくはＳｉＯｘ、またはポリエポキシ、ポリイミドなどの樹脂コート、ガラスコートなどを用いることができる。
保護層の厚みは、所望の機能、例えば耐湿性または絶縁性を発揮し得る厚みであれば特に限定されないが、例えば、０．５μｍ〜５０μｍ、好ましくは１μｍ〜２０μｍであることが好ましい。
保護層の形成方法は、特に限定されず、例えばＣＶＤ法、めっき、スパッタ、スプレー、スクリーン印刷、ディスペンサ、樹脂フィルムのラミネート等、その材料に応じて適宜選択することができる。
コンデンサ１は、側面に一対の対向する第１端子電極１６および第２端子電極１８を有する。
第１端子電極１６は、多孔金属基材６に電気的に接続され、第２端子電極１８は、上部電極１０に電気的に接続され、第１端子電極と第２端子電極は、コンデンサ内において電気的に絶縁するように設置される。
第１端子電極および第２端子電極（以下、まとめて「端子電極」ともいう）を構成する材料は、導電性であれば特に限定されず、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｕ、Ａｇ、Ｐｂ等の金属、およびそれらの合金を用いることができる。
端子電極の厚みは、特に限定されないが、１〜５０μｍであり、好ましくは１〜２０μｍであってもよい。
端子電極の形成方法は、特に限定されず、例えば、めっきにより形成してもよく、または、導電性ペーストを塗布して焼き付けて形成してもよい。
このようなコンデンサは、多孔金属基材と誘電体層の間に第１バッファー層を、ＡＬＤ法により形成していることから、多孔金属基材上の不純物の誘電体層への拡散および多孔金属基材と誘電体層間の相互拡散を防止することができ、デッドレイヤー層の厚みを低減することができる。さらにＡＬＤ法により第１バッファー層は非常に均質であることから、多孔金属基板の表層近くから細孔の奥深くにいたるまで、多孔金属表面を完全に被覆することができ、不純物および相互拡散を効果的に防止できる。上記のように本発明のコンデンサは、多孔金属基材上の不純物の拡散を防止することができることから、通常はコンデンサ用途に適さない不純物濃度の高い多孔金属基材であっても、コンデンサ用途として用いることが可能になる。また、好ましい態様においては、さらに誘電体層と上部電極の間に第２バッファー層を、ＡＬＤ法により形成していることから、誘電体層と上部電極間の相互拡散を防止することができ、デッドレイヤー層の厚みを低減することができ、層間の密着性を高めることができる。
本発明のコンデンサは、多孔金属基材上に原子層堆積法により第１バッファー層を形成する工程と、
前記第１バッファー層上に原子層堆積法により誘電体層を形成する工程と、
前記誘電体層上に上部電極を形成する工程と、
を含む方法により製造することができる。
以下に、上記した本実施形態のコンデンサ１の製造プロセスを具体的に説明する。なお、下記において、図３−１、図３−２および図３−３は、まとめて図３という。
図３（ａ）に示されるように、まず、多孔金属基材６を準備する。上記したように、多孔金属基材は、エッチング、焼結、脱合金化法など、当該分野でよく知られた方法により作製することができる。また、多孔金属基材は、市販の多孔金属基材を用いてもよい。
次に、図３（ｂ）に示されるように、多孔金属基材６に低空隙率部４を形成する。低空隙率部は、１つの多孔金属基材に、所望のコンデンサの大きさに応じた間隔で複数形成される。即ち、この多孔金属基材からは、複数の素子が形成される。低空隙率部は、上記したように、例えば金型等によるプレスに、ＣＯ２レーザー、ＹＡＧレーザー、エキシマレーザー、およびフェムト秒レーザー、ピコ秒レーザーおよびナノ秒レーザー等の全固体パルスレーザーにより形成することができる。
次に、図３（ｃ）に示されるように、破線２０に沿って、多孔金属基材を低空隙率部において（好ましくは、略中央部にて）切断する。ただし、この時点では、多孔金属基材を素子単位に完全には切断せず、一方の側面が隣接する素子と結合した状態を維持する。
多孔金属基材の切断方法は、特に限定されないが、例えばレーザーによる切断、金型による抜き加工、ダイサー、超硬刃、スリッター、ピナクル刃でのカットなどの単独および組み合わせにより切断することができる。
本発明のコンデンサの製造においては、上記のように、多孔金属基材を切断する工程を含む。一般的に、多孔部位の存在は、この切断の際にバリおよび／または切断面の切断方向への延伸・変形など、ダレの発生の原因となる。しかしながら、本発明のコンデンサの製造方法では、切断部が低空隙率部であることから、このようなバリの発生を抑制することが可能になる。
次に、図３（ｄ）に示されるように、多孔金属基材６の表面上に（図示した例では、多孔金属基板の露出面全体に）、ＡＬＤ法により第１バッファー層７を形成し、次いで、第１バッファー層７上に、ＡＬＤ法により誘電体層８を形成する。なお、図３では、簡単のために第１バッファー層７と誘電体層８が１つの層であるように示しているが、実際には、第１バッファー層７の上に誘電体層８が形成された層構造を有している。
次に、図３（ｅ）に示されるように、誘電体層８を形成した多孔金属基材の一部、具体的には後に第１端子電極１６を形成する箇所に、マスク２２を形成する。
マスクを構成する材料は、特に限定されず、例えばエポキシ樹脂、ポリイミド樹脂、シリコーン樹脂などが挙げられる。
マスクの形成方法は、特に限定されず、例えばスクリーン印刷、ディスペンサ、ディップ、インクジェット、スプレーなどが挙げられる。
次に、図３（ｆ）に示されるように、誘電体層８上に上部電極１０を形成する。図示した例では、図２（ｂ）に例示したように、素子全体を覆うように上部電極となる導電性物質層を形成しており、上部電極は配線電極１２を兼ねている。
上部電極は、ＡＬＤ法、ＣＶＤ法、めっき、バイアススパッタ、Ｓｏｌ−Ｇｅｌ、導電性高分子充填などの方法で形成することができる。また、これらの方法は、組み合わせて用いることができる。例えば、誘電体層上にＡＬＤ法で導電性膜を形成し、その上から他の方法により細孔を充填して上部電極を形成してもよい。
好ましい態様において、誘電体層８上に、ＡＬＤ法により第２バッファー層を形成し、次いで、第２バッファー層上に、上部電極１０を形成してもよい。
次に、図３（ｇ）に示されるように、多孔金属基材を、マスクを形成した低空隙率部において（好ましくは略中央部にて）切断し、各素子単位に分割する。切断方法は、上記図３（ｃ）における切断と同様の方法を用いることができる。
次に、図３（ｈ）に示されるように、マスクを除去する。マスクの除去は、マスクを構成する材料等に応じて適切な方法で行うことができ、例えば洗浄または熱処理により除去することができる。
次に、図３（ｉ）に示されるように、保護層１４を、素子全体を覆うように形成する。上記したように保護層は、例えばＣＶＤ法、めっき、スパッタ、スプレー、印刷などにより形成することができる。
次に、図３（ｊ）に示されるように、保護層の一部、具体的には端子電極を形成する箇所をエッチングし、多孔金属基材６（図において左側面）および上部電極１０（図において右側面）を露出させる。
最後に、図３（ｋ）に示されるように、第１端子電極１６および第２端子電極１８を形成する。第１端子電極１６は、多孔金属基材６と電気的に接続し、上部電極１０と電気的に離隔するように形成される。第２端子電極１８は、上部電極１０と電気的に接続し、多孔金属基材６と電気的に離隔するように形成される。端子電極は、上記したように、めっきにより形成してもよく、また、導電性ペーストを塗布して焼き付ける、または硬化させることにより形成してもよい。
以上、本発明のコンデンサおよびその製造方法を、上記実施形態のコンデンサ１について説明したが、本発明はこれに限定されるものではなく、種々の改変が可能である。
（実施例１）
多孔金属基材として厚み１１０μｍ、拡面率約４００倍の市販のアルミ電解コンデンサ用アルミニウムエッチング箔を準備した（図３（ａ））。このアルミニウムエッチング箔を、箔の上下からプレスして、低空隙率部を形成した（図３（ｂ））。
上記のように形成した低空隙率部の内、コンデンサの一方の側面となる部分をレーザーにより切断した（図３（ｃ））。切断後、箔を所定のサイズにカットし、ＡＬＤ法により、厚さ３ｎｍのＴｉＯＮから構成される第１バッファー層を形成し、その後、ＡＬＤ法により、３００℃で３０ｎｍのＡｌＯｘ（ｘは１．２以上）の誘電体層を形成した（図３（ｄ））。
次に、上記で切断しなかった低空隙率部の上部および下部にマスクを施し（図３（ｅ））、上記で形成した誘電体層上に、ＡＬＤ法により上部電極となる厚さ３０ｎｍのＴｉＮの膜を形成し、次いで、細孔をＮｉで充填し配線電極を形成した（図３（ｆ））。
次に、マスクで被覆されている低空隙率部をカットした（図３（ｇ））。次いで、高温で熱処理し、マスクを除去した（図３（ｈ））。
次に、ＣＶＤ法によりＳｉＯ２の保護層を、チップ全面が平均２μｍの厚みで覆われるように形成した（図３（ｉ））。次いで、素子の両端の保護層を、フッ素系ガスにてエッチングし（図３（ｊ））、そこに、厚み５μｍのＮｉの端子電極をめっき形成し、その上にＳｎを３μｍめっき形成した（図３（ｋ））。このようにして、図２（ｂ）に示すような膜構造、すなわち、多孔金属基材（アルミニウムエッチング箔）の上に第１バッファー層（ＴｉＯＮ）、誘電体層（ＡｌＯｘ）、上部電極層（ＴｉＮ）が順に形成されたチップ形状のコンデンサ（長さ（Ｌ）＝約１．６ｍｍ、幅（Ｗ）＝約０．８ｍｍ、厚さ（Ｔ）＝約０．１５ｍｍ）を作製した。このコンデンサの静電容量は、約１μＦであった。
（実施例２）
多孔金属基板、第１バッファー層、誘電体層および上部電極を下記する構成とした以外は、実施例１と同様にして、図２（ｂ）に示すような膜構造、すなわち多孔金属基材（Ｔａ多孔焼結体）の上に第１バッファー層（Ｎｉ）、誘電体層（ＳｉＮｘ）、上部電極（Ｎｉ）が順に形成されたチップ形状のコンデンサ（長さ（Ｌ）＝約３．２ｍｍ、幅（Ｗ）＝１．６ｍｍ、厚さ（Ｔ）＝約０．５ｍｍ）を作製した。
多孔金属基板：拡面率約５００倍のＴａ多孔焼結基板
第１バッファー層：ＡＬＤ法により形成された１０ｎｍのＮｉ膜
誘電体層：２５０℃でＡＬＤ法により形成された１０ｎｍのＳｉＮｘ（ｘは１．０以上）膜
上部電極：ＡＬＤ法により形成された５０ｎｍのＮｉ層
（実施例３）
多孔金属基板、第１バッファー層、誘電体層および上部電極を下記する構成とし、さらに誘電体層の上にＡＬＤ法により第２バッファーを形成し、その上に上部電極を形成したこと以外は、実施例１と同様にして、図２（ｃ）に示すような膜構造、すなわち多孔金属基材（アルミニウムエッチング箔）の上に第１バッファー層（ＴｉＯＮ）、誘電体層（ＡｌＯｘＮｙ）、第２バッファー層（ＴｉＯＮ）、上部電極（Ｃｕ）が順に形成されたチップ形状のコンデンサ（長さ（Ｌ）＝１．６ｍｍ、幅（Ｗ）＝０．８ｍｍ、厚さ（Ｔ）＝０．２ｍｍ）を作製した。
多孔金属基板：厚み１２０μｍ、拡面率約６０倍のアルミ電解コンデンサ用アルミニウムエッチング箔
第１バッファー層：ＡＬＤ法により形成された１ｎｍのＴｉＯＮ膜
誘電体層：３５０℃でＡＬＤ法により形成された１５０ｎｍのＡｌＯｘＮｙ（ｘは０．５以上、ｙは０．１以上）膜
第２バッファー層：ＡＬＤ法により形成された３ｎｍのＴｉＯＮ膜
上部電極：無電解メッキ法によりＣｕを細孔に充填することにより形成されたＣｕ層
（実施例４）
多孔金属基板、第１バッファー層、誘電体層、第２バッファー層および上部電極を下記する構成としたこと以外は、実施例３と同様にして、図２（ｃ）に示すような膜構造、すなわち多孔金属基材（アルミニウムエッチング箔）の上に第１バッファー層（Ｎｉ）、誘電体層（ＳｉＯｘ）、第２バッファー層（Ｎｉ）、および上部電極（Ｎｉ）が順に形成されたチップ形状のコンデンサ（長さ（Ｌ）＝１．０ｍｍ、幅（Ｗ）＝０．５ｍｍ、厚さ（Ｔ）＝０．１５ｍｍ）を作製した。
多孔金属基板：市販の拡面率約１５０倍のＴａ多孔焼結体
第１バッファー層：ＡＬＤ法により形成された１０ｎｍのＮｉ膜
誘電体層：２００℃でＡＬＤ法により形成された５０ｎｍのＳｉＯｘ（ｘは１．５以上）膜
第２バッファー層：ＡＬＤ法により形成された３０ｎｍのＮｉ膜
上部電極：無電解メッキ法によりＮｉを細孔に充填することにより形成されたＮｉ層
（比較例１）
アルミニウムエッチング箔を陽極酸化し、アルミニウムエッチング箔上に誘電体層としての陽極酸化膜を形成し、上部電極の形成以降の工程は、実施例１と同様にして、比較例１のコンデンサを作製した。比較例１のコンデンサは、アルミニウムエッチング箔表面に陽極酸化膜を誘電体層として有し、その上に上部電極を有し、第１バッファー層を有しない。
（比較例２）
アルミニウムエッチング箔上に、第１バッファー層を形成することなく、直接ＡＬＤ法によりＡｌＯｘ層（誘電体層）を形成したこと以外は、実施例１と同様にして、比較例２のコンデンサを作製した。
（比較例３）
第１バッファー層の代わりにアルミニウムエッチング箔を陽極酸化し、アルミニウムエッチング箔上に陽極酸化膜を形成し、その上に誘電体層としてＡＬＤ法によりＡｌＯｘ層を形成したこと以外は、実施例１と同様にして、比較例３のコンデンサを作製した。比較例３のコンデンサは、アルミニウムエッチング箔表面に陽極酸化膜を有し、その上にＡｌＯｘ層（誘電体層）を有しており、第１バッファー層を有しない。
（比較例４）
第一バッファー層を、ＣＶＤ法により形成したこと以外は、実施例１と同様にして、比較例４のコンデンサを作製した。
（比較例５）
誘電体層を、ＣＶＤ法により形成したこと以外は、実施例１と同様にして、比較例５のコンデンサを作製した。
（試験例）
実施例１〜４および比較例１〜５において作製したコンデンサに室温で５Ｖの直流電圧を１２０秒間印加した際のリーク電流を測定した。その結果、実施例１〜４のコンデンサは、すべて０．１ｍＡ以下のリーク電流であったのに対し、比較例１〜５のコンデンサは、すべて１０ｍＡ以上のリーク電流であった。
以上の結果から、第１バッファー層を設けた実施例１および２、第１バッファー層および第２バッファー層を設けた実施例３および４は、第１バッファー層を有しない比較例１〜３、第１バッファー層がＣＶＤ法で形成された比較例４、誘電体層がＣＶＤ法で形成された比較例５と比較して、リーク電流を一桁以上抑制できることが確認された。これは、第１バッファー層を設置することにより、多孔金属表面の不純物の誘電体層への拡散を防止できた為と考えられる。
本発明のコンデンサは、非常に安定で信頼性が高いので、種々の電子機器に好適に用いられる。
１…コンデンサ
２…高空隙率部
４…低空隙率部
６…多孔金属基材
７…第１バッファー層
８…誘電体層
９…第２バッファー層
１０…上部電極
１２…配線電極
１４…保護層
１６…第１端子電極
１８…第２端子電極
２０…切断箇所
２２…マスク

Claims (6)

  1. 多孔金属基材と、
    前記多孔金属基材上に原子層堆積法により形成された第１バッファー層と、
    前記第１バッファー層上に原子層堆積法により形成された誘電体層と、
    前記誘電体層上に形成された上部電極と
    を有して成るコンデンサ。
  2. さらに、誘電体層と上部電極の間に原子層堆積法により形成された第２バッファー層を有することを特徴とする、請求項１に記載のコンデンサ。
  3. 第１バッファー層および／または第２バッファー層が、金属窒化物または酸窒化物により構成されていることを特徴とする、請求項１または２に記載のコンデンサ。
  4. 第１バッファー層および／または第２バッファー層が、金属により構成されていることを特徴とする、請求項１または２に記載のコンデンサ。
  5. 多孔金属基材上に原子層堆積法により第１バッファー層を形成する工程と、
    前記第１バッファー層上に原子層堆積法により誘電体層を形成する工程と、
    前記誘電体層上に上部電極を形成する工程と、
    を含むことを特徴とするコンデンサの製造方法。
  6. 多孔金属基材上に原子層堆積法により第１バッファー層を形成する工程と、
    前記第１バッファー層上に原子層堆積法により誘電体層を形成する工程と、
    前記誘電体層上に原子層堆積法により第２バッファー層を形成する工程と、
    前記第２バッファー層上に上部電極を形成する工程と、
    を含むことを特徴とするコンデンサの製造方法。
JP2015560903A 2014-02-07 2015-01-09 コンデンサ Active JP6213579B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014022624 2014-02-07
JP2014022624 2014-02-07
PCT/JP2015/050526 WO2015118902A1 (ja) 2014-02-07 2015-01-09 コンデンサ

Publications (2)

Publication Number Publication Date
JPWO2015118902A1 JPWO2015118902A1 (ja) 2017-03-23
JP6213579B2 true JP6213579B2 (ja) 2017-10-18

Family

ID=53777710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015560903A Active JP6213579B2 (ja) 2014-02-07 2015-01-09 コンデンサ

Country Status (7)

Country Link
US (1) US10256045B2 (ja)
EP (1) EP3104381B1 (ja)
JP (1) JP6213579B2 (ja)
KR (1) KR101906693B1 (ja)
CN (1) CN105960691A (ja)
TW (1) TWI552178B (ja)
WO (1) WO2015118902A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102109634B1 (ko) * 2015-01-27 2020-05-29 삼성전기주식회사 파워 인덕터 및 그 제조 방법
CN108701544A (zh) * 2016-02-23 2018-10-23 株式会社村田制作所 电容器
CN108701548B (zh) 2016-03-10 2021-01-05 松下知识产权经营株式会社 电极箔的制造方法和电解电容器的制造方法
WO2017212900A1 (ja) * 2016-06-09 2017-12-14 株式会社村田製作所 電圧変換器、電圧変換器の製造方法および半導体装置
TWI698892B (zh) * 2017-03-24 2020-07-11 日商村田製作所股份有限公司 電容器
JP6907876B2 (ja) * 2017-10-19 2021-07-21 株式会社村田製作所 成膜方法
US11049664B2 (en) 2018-04-13 2021-06-29 Avx Corporation Solid electrolytic capacitor containing a vapor-deposited barrier film
WO2019199483A1 (en) 2018-04-13 2019-10-17 Avx Corporation Solid electrolytic capacitor containing a sequential vapor-deposited interior conductive polymer film
US11056285B2 (en) 2018-04-13 2021-07-06 Avx Corporation Solid electrolytic capacitor containing an adhesive film
JP7192399B2 (ja) * 2018-10-31 2022-12-20 Tdk株式会社 薄膜キャパシタ
US11183339B2 (en) 2018-11-29 2021-11-23 Avx Corporation Solid electrolytic capacitor containing a sequential vapor-deposited dielectric film
WO2020174836A1 (ja) * 2019-02-25 2020-09-03 株式会社村田製作所 コンデンサ
CN112018241A (zh) * 2019-05-31 2020-12-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US20230360864A1 (en) * 2020-09-30 2023-11-09 Panasonic Intellectual Property Management Co., Ltd. Film forming device, manufacturing method of electrode foil for electrolytic capacitor, and manufacturing method for electrolytic capacitor
CN117813666A (zh) * 2021-08-18 2024-04-02 株式会社村田制作所 电容器元件

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01113328U (ja) 1988-01-26 1989-07-31
JP2002222735A (ja) * 2001-01-25 2002-08-09 Rohm Co Ltd 固体電解質コンデンサの製造方法
KR100455287B1 (ko) * 2002-02-28 2004-11-06 삼성전자주식회사 반도체 장치의 커패시터, 그 제조방법 및 상기 커패시터를채용하고 있는 전자 소자
JP2008507847A (ja) 2004-07-23 2008-03-13 サンデュー・テクノロジーズ・エルエルシー 高エネルギー貯蔵密度及び低ｅｓｒを有するコンデンサ
WO2006028215A1 (ja) * 2004-09-09 2006-03-16 Tokyo Electron Limited 薄膜キャパシタ及びその形成方法、及びコンピュータ読み取り可能な記憶媒体
US7473637B2 (en) * 2005-07-20 2009-01-06 Micron Technology, Inc. ALD formed titanium nitride films
US8889507B2 (en) * 2007-06-20 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. MIM capacitors with improved reliability
KR100883139B1 (ko) * 2007-06-28 2009-02-10 주식회사 하이닉스반도체 루테늄계 전극을 구비한 캐패시터 및 그 제조 방법
US20090122460A1 (en) * 2007-11-12 2009-05-14 Alexander Gschwandtner Semiconductor Device and Method for Producing the Same
US20100123993A1 (en) 2008-02-13 2010-05-20 Herzel Laor Atomic layer deposition process for manufacture of battery electrodes, capacitors, resistors, and catalyzers
KR101046729B1 (ko) * 2008-04-30 2011-07-05 주식회사 하이닉스반도체 캐패시터 및 그의 제조 방법
WO2010058534A1 (ja) * 2008-11-19 2010-05-27 三洋電機株式会社 コンデンサ用電極体、コンデンサ、コンデンサ用電極体の製造方法、およびコンデンサの製造方法
JP5294900B2 (ja) * 2009-01-23 2013-09-18 三洋電機株式会社 固体電解コンデンサ
EP2396817A4 (en) * 2009-02-12 2014-08-20 Laor Consulting Llc SINTERED NANOPORENE ELECTROCONDENSOR, ELECTROCHEMICAL CAPACITOR AND BATTERY THEREFOR, AND METHOD OF MANUFACTURING THEREOF
FR2948821B1 (fr) * 2009-08-03 2011-12-09 Commissariat Energie Atomique Cellule electrochimique a metal support et son procede de fabrication
KR101094386B1 (ko) * 2009-11-30 2011-12-15 주식회사 하이닉스반도체 반도체 장치의 전극 및 캐패시터 제조 방법
EP2469549A4 (en) 2010-03-16 2015-05-27 Panasonic Ip Man Co Ltd ELECTRODE FILM AND CONDENSER THEREWITH
JP5573362B2 (ja) * 2010-05-26 2014-08-20 パナソニック株式会社 電極箔とこの電極箔を用いたコンデンサおよび電極箔の製造方法
JP2012043960A (ja) * 2010-08-19 2012-03-01 Panasonic Corp 電解コンデンサの製造方法および電解コンデンサ
WO2012157241A1 (ja) * 2011-05-16 2012-11-22 パナソニック株式会社 電極箔とその製造方法、およびコンデンサ
JP2013120832A (ja) * 2011-12-07 2013-06-17 Taiyo Yuden Co Ltd 電気化学デバイス用セパレータと電気化学デバイス

Also Published As

Publication number Publication date
TWI552178B (zh) 2016-10-01
JPWO2015118902A1 (ja) 2017-03-23
CN105960691A (zh) 2016-09-21
EP3104381A1 (en) 2016-12-14
US10256045B2 (en) 2019-04-09
KR101906693B1 (ko) 2018-10-10
EP3104381B1 (en) 2020-03-04
EP3104381A4 (en) 2017-10-25
TW201541484A (zh) 2015-11-01
US20160322171A1 (en) 2016-11-03
WO2015118902A1 (ja) 2015-08-13
KR20160103103A (ko) 2016-08-31

Similar Documents

Publication Publication Date Title
JP6213579B2 (ja) コンデンサ
JP6398998B2 (ja) コンデンサ
TWI616912B (zh) Capacitor and method of manufacturing same
US10204744B2 (en) Capacitor
TWI634573B (zh) 電容器及其製造方法
US20180114640A1 (en) Capacitor
US20180114647A1 (en) Capacitor and method for manufacturing the capacitor
WO2018174132A1 (ja) コンデンサ

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170904

R150 Certificate of patent or registration of utility model

Ref document number: 6213579

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150