KR20160103103A - 콘덴서 - Google Patents

콘덴서 Download PDF

Info

Publication number
KR20160103103A
KR20160103103A KR1020167020469A KR20167020469A KR20160103103A KR 20160103103 A KR20160103103 A KR 20160103103A KR 1020167020469 A KR1020167020469 A KR 1020167020469A KR 20167020469 A KR20167020469 A KR 20167020469A KR 20160103103 A KR20160103103 A KR 20160103103A
Authority
KR
South Korea
Prior art keywords
porous metal
layer
metal substrate
buffer layer
capacitor
Prior art date
Application number
KR1020167020469A
Other languages
English (en)
Other versions
KR101906693B1 (ko
Inventor
히로마사 사에끼
노리유끼 이노우에
다께오 아라까와
나오끼 이와지
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20160103103A publication Critical patent/KR20160103103A/ko
Application granted granted Critical
Publication of KR101906693B1 publication Critical patent/KR101906693B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/07—Dielectric layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029—Processes of manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029—Processes of manufacture
    • H01G9/0032—Processes of manufacture formation of the dielectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/022—Electrolytes; Absorbents
    • H01G9/025—Solid electrolytes
    • H01G9/032—Inorganic semiconducting electrolytes, e.g. MnO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/042—Electrodes or formation of dielectric layers thereon characterised by the material
    • H01G9/045—Electrodes or formation of dielectric layers thereon characterised by the material based on aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/048—Electrodes or formation of dielectric layers thereon characterised by their structure
    • H01G9/052—Sintered electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/048—Electrodes or formation of dielectric layers thereon characterised by their structure
    • H01G9/055—Etched foil electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15—Solid electrolytic capacitors

Abstract

본 발명은, 다공 금속 기재의 표면의 불순물의 영향을 받기 어려워 누설 전류가 작아, 신뢰성이 높은 콘덴서를 제공한다. 본 발명의 콘덴서는, 다공 금속 기재와, 상기 다공 금속 기재 위에 원자층 퇴적법에 의하여 형성된 제1 버퍼층과, 상기 제1 버퍼층 위에 원자층 퇴적법에 의하여 형성된 유전체층과, 상기 유전체층 위에 형성된 상부 전극을 포함한다.

Description

콘덴서 {CAPACITOR}
본 발명은 콘덴서 및 그 제조 방법에 관한 것이다.
최근 들어, 전자 기기의 고밀도 실장화에 수반하여, 보다 고정전 용량을 갖는 콘덴서가 요구되고 있다. 이러한 콘덴서로서, 예를 들어 특허문헌 1에, 에칭된 금속박 위에 등각(conformal)으로 균일한 유전체층, 당해 유전체층 위에 등각으로 균일한 도전층을 갖는 콘덴서가 개시되어 있다.
일본 특허 공표 제2008-507847호 공보
알루미늄 전해 콘덴서는, 기재 위에 콘덴서로서 정전 용량을 발현시키는 유전체막을 형성한다. 고정전 용량을 얻기 위하여 기재로서 다공 금속 기재를 사용하는 경우가 있는데, 다공 금속 기재의 표면에는 다공 금속 기재의 제조 방법에 유래하는 다양한 불순물이 존재하고 있어, Si 기판 등의 평면 기판과 같은 청정한 표면을 갖고 있지 않다. 또한 그 불순물을 세정하려고 하더라도, 다공 금속 기재의 표면은 평활하지 않고 형상이 매우 복잡하게 되어 있기 때문에 충분히 불순물을 제거하는 것은 매우 곤란하다.
본 발명자들은, 콘덴서의 제작에 있어서 다공 금속 기재의 표면을 유전체층으로 덮을 필요가 있지만, 기재의 표면에 불순물이 존재하면, 그 영향에 의하여 누설 전류의 증대와 같은 문제가 발생하여 콘덴서로서의 기능을 발휘할 수 없을 가능성이 있음을 알아내었다.
상술한 특허문헌 1에 기재된 콘덴서와 같이 금속 기재의 표면을 직접 유전체층에 의하여 피복하는 경우에는, 이러한 불순물의 영향을 받아 누설 전류의 증가 등 콘덴서의 성능·신뢰성이 저하될 우려가 있다. 특히 다공 금속 기재를 사용하는 경우, 이 영향은 현저해진다.
본 발명의 목적은, 다공 금속 기재의 표면의 불순물의 영향을 받기 어려워 누설 전류가 작아, 신뢰성이 높은 콘덴서를 제공하는 데 있다.
본 발명자들은, 상기 문제를 해소하기 위하여 예의 검토한 결과, 다공 금속 기재 위에 원자층 퇴적법(ALD법)에 의하여 버퍼층을 형성하고, 이어서 이 버퍼층 위에 ALD법에 의하여 유전체층을 형성함으로써, 다공 금속 기재의 표면에 존재하는 불순물의 영향을 저감시킬 수 있어, 우수한 특성을 갖는 콘덴서를 제공할 수 있음을 알아내었다.
본 발명의 제1 요지에 의하면,
다공 금속 기재와,
상기 다공 금속 기재 위에 원자층 퇴적법에 의하여 형성된 제1 버퍼층과,
상기 제1 버퍼층 위에 원자층 퇴적법에 의하여 형성된 유전체층과,
상기 유전체층 위에 형성된 상부 전극
을 포함하는 콘덴서가 제공된다.
본 발명의 제2 요지에 의하면,
다공 금속 기재 위에 원자층 퇴적법에 의하여 제1 버퍼층을 형성하는 공정과,
상기 제1 버퍼층 위에 원자층 퇴적법에 의하여 유전체층을 형성하는 공정과,
상기 유전체층 위에 상부 전극을 형성하는 공정
을 포함하는 것을 특징으로 하는, 콘덴서의 제조 방법이 제공된다.
본 발명에 따르면, 다공 금속 기재와 유전체층 사이에 버퍼층을 형성하고, 이 유전체층 및 버퍼층을 ALD법에 의하여 형성함으로써, 다공 금속 기재의 표면의 불순물의 영향을 받기 어려워 누설 전류가 작아, 신뢰성이 높은 콘덴서가 제공된다.
도 1은 본 발명의 일 실시 형태에 있어서의 콘덴서의 개략 단면도이다.
도 2의 (a)는 도 1의 콘덴서의 고공극률부의 확대도이고, 도 2의 (b)는 고공극률부에 있어서의 층 구조를 모식적으로 도시하는 도면이며, 도 2의 (c)는 다른 형태에 있어서의 층 구조를 모식적으로 도시하는 도면이다.
도 3a의 (a) 내지 (d)는 도 1의 콘덴서의 제조 공정을 도시하는 도면이다.
도 3b의 (e) 내지 (h)는 도 3a에서 이어지는 것이며, 도 1의 콘덴서의 제조 공정을 도시하는 도면이다.
도 3c의 (i) 내지 (k)는 도 3b에서 이어지는 것이며, 도 1의 콘덴서의 제조 공정을 도시하는 도면이다.
본 발명의 콘덴서에 대하여, 이하, 도면을 참조하면서 상세히 설명한다. 단, 본 실시 형태의 콘덴서 및 각 구성 요소의 형상 및 배치 등은, 도시하는 예에 한정되지 않는다.
본 실시 형태의 콘덴서(1)의 개략 단면도를 도 1(단, 제1 버퍼층(7), 유전체층(8) 및 상부 전극(10)은 도시하고 있지 않음)에, 콘덴서(1)의 고공극률부의 확대도를 도 2의 (a)에 도시하고, 고공극률부의 층 구조(즉, 다공 금속 기재(6), 제1 버퍼층(7), 유전체층(8), 상부 전극(10)의 층 구조)를 도 2의 (b)에 모식적으로 도시한다. 도 1, 도 2의 (a) 및 도 2의 (b)에 도시된 바와 같이, 본 실시 형태의 콘덴서(1)는 대략 직육면체 형상을 갖고 있으며, 개략적으로는, 중앙부에 고공극률부(2)를 갖고 측면부에 저공극률부(4)를 포함하는 다공 금속 기재(6)와, 이 위에 형성된 제1 버퍼층(7)과, 제1 버퍼층(7) 위에 형성된 유전체층(8)과, 유전체층(8) 위에 형성된 상부 전극(10)과, 이들 위에 상부 전극(10)과 전기적으로 접속하도록 형성된 배선 전극(12)과, 또한 이들 위에 형성된 보호층(14)을 포함한다. 다공 금속 기재(6)의 측면에는, 대향하도록 제1 단자 전극(16) 및 제2 단자 전극(18)이 설치되어 있으며, 제1 단자 전극(16)은 다공 금속 기재(6)에 전기적으로 접속되어 있고, 제2 단자 전극(18)은 배선 전극(12)을 통하여 상부 전극(10)에 전기적으로 접속되어 있다.
본 명세서에 있어서 다공 금속 기재의 「공극률」이란, 다공 금속 기재에 있어서 공극이 차지하는 비율을 말한다. 당해 공극률은 하기와 같이 하여 측정할 수 있다.
먼저, 다공 금속 기재를 수속 이온빔(FIB: Focused Ion Beam) 가공으로 60㎚ 이하의 두께의 박편으로 가공한다. 이 박편 시료의 소정의 영역(5㎛×5㎛)을 투과형 전자 현미경(TEM: Transmission Electron Microscope)을 사용하여 촬영한다. 얻어진 화상을 화상 해석함으로써, 다공 금속 기재의 금속이 존재하는 면적을 구한다. 그리고 하기 등식으로부터 공극률을 계산할 수 있다.
공극률=(측정 면적-기재의 금속이 존재하는 면적)/측정 면적
본 명세서에 있어서 다공 금속 기재의 「고공극률부」란, 공극률이 25% 이상인 영역을 의미한다.
본 명세서에 있어서 다공 금속 기재의 「저공극률부」란, 고공극률부와 비교하여 공극률이 낮은 부위, 구체적으로는 고공극률부의 70% 이하의 공극률인 영역을 의미한다.
본 명세서에 있어서 다공 금속 기재의 「측면」이란, 콘덴서의 실장면에 대하여 대략 수직인 면을 의미한다. 또한 도 1 내지 3에 있어서는, 하면이 콘덴서의 실장면이다.
상기 다공 금속 기재를 구성하는 금속으로서는, 도전성이면 특별히 한정되지 않지만, 예를 들어 알루미늄, 탄탈륨, 니켈, 구리, 티타늄, 니오븀 및 철의 금속, 그리고 스테인레스, 두랄루민 등의 합금 등을 들 수 있다.
바람직한 다공 금속 기재는 특별히 한정되는 것은 아니지만, 알루미늄 에칭박, 탄탈륨분 소결체, 니켈분 소결체, 탈합금화법에 의하여 합성되는 다공 금속 등을 들 수 있다.
상기 다공 금속 기재는 에칭, 소결, 탈합금화법 등, 당해 분야에서 잘 알려진 방법에 의하여 제작할 수 있다. 또한 다공 금속 기재는, 시판 중인 다공 금속 기재를 사용해도 된다. 또한 다공 금속 기재는 10㎚ 이하의 자연 산화막 또는 자연 수산화막을 갖고 있어도 된다.
다공 금속 기재의 두께는 특별히 한정되지 않으며, 목적에 따라 적절히 선택할 수 있고, 예를 들어 10 내지 1000㎛, 바람직하게는 30 내지 300㎛여도 된다. 또한 다공 금속 기재의 두께란, 콘덴서의 실장면에 대하여 수직인 방향의 길이를 의미한다.
도 1에 도시된 바와 같이, 다공 금속 기재(6)는, 그 대향하는 1쌍의 측면부에 저공극률부(4)를 가지며, 그 사이에 고공극률부(2)를 갖는다.
다공 금속 기재의 고공극률부의 공극률은, 표면적을 크게 하여 콘덴서의 용량을 보다 크게 하는 관점에서 30% 이상이 바람직하고, 35% 이상이 보다 바람직하다. 또한 기계적 강도를 확보하는 관점에서 80% 이하가 바람직하고, 65% 이하가 보다 바람직하다.
다공 금속 기재의 고공극률부는 특별히 한정되지 않지만, 바람직하게는 30 내지 10,000배, 보다 바람직하게는 50 내지 5,000배, 예를 들어 300 내지 600배의 확면율을 갖는다. 확면율이란, 다공 금속의 투영 면적에 대한 표면적의 비율이다.
다공 금속 기재의 저공극률부는 콘덴서의 기계적 강도의 증강에 기여한다. 저공극률부의 공극률은, 기계적 강도를 높이는 관점에서 고공극률부의 공극률의 60% 이하의 공극률인 것이 바람직하고, 고공극률부의 공극률의 50% 이하의 공극률인 것이 보다 바람직하다. 예를 들어 저공극률부의 공극률은 20% 이하인 것이 바람직하고, 10% 이하인 것이 보다 바람직하다. 또한 저공극률부는 공극률이 0%여도 된다.
저공극률부의 폭(다공 금속 기재의 측면과 공통의 측면으로부터, 그 면에 대향하는 면까지의 길이; 도 1 내지 3에서는 지면(紙面) 좌우 방향의 길이)은 3㎛ 내지 1㎜, 바람직하게는 10 내지 500㎛이다. 저공극률부의 폭을 3㎛ 이상, 바람직하게는 10㎛ 이상으로 함으로써, 콘덴서의 기계적 강도를 높일 수 있다. 또한 저공극률부의 폭을 1㎜ 이하로 함으로써, 동일한 체적의 다공 금속 부재에 있어서, 보다 큰 고공극률부를 확보하는 것이 가능해져, 높은 정전 용량을 얻는 것이 가능해진다. 저공극률부의 두께(콘덴서의 실장면에 대하여 수직인 방향의 길이)는, 콘덴서의 기계적인 강도를 높이기 위하여 다공 금속 기재의 두께의 50% 이상, 바람직하게는 다공 금속 기재와 동일하게(즉, 다공 금속 기재의 두께 전체) 하는 것이 바람직하다.
저공극률부의 형성 방법은, 원하는 공극률을 얻을 수 있으면 특별히 한정되지 않지만, 예를 들어 금형 등에 의한 프레스에 의하여 형성하는 것이 바람직하다. 프레스는, 다공 금속 기재의 상하면으로부터 사이에 끼우듯이 프레스해도 되고, 한쪽 면만으로부터 프레스해도 된다.
또한 다른 방법으로서, 미리 다공화한 다공 금속 기재에 대하여 CO2 레이저, YAG 레이저, 엑시머 레이저, 그리고 펨토초 레이저, 피코초 레이저 및 나노초 레이저 등의 전고체 펄스 레이저를 조사하여 구멍을 메움으로써 저공극률부를 형성해도 된다. 보다 미세하게 저공극률부의 형상 및 공극률을 제어할 수 있는 점에서 펨토초 레이저, 피코초 레이저 및 나노초 레이저 등의 전고체 펄스 레이저가 바람직하다.
저공극률부는 상기와 같이 고공극률부의 세공을 메움으로써 형성해도 되지만, 다공화되어 있지 않은 금속 기재에 세공을 형성하는 과정에 있어서 형성할 수도 있다. 예를 들어 다공 금속박을 에칭에 의하여 제작하는 경우, 저공극률부를 형성해야 하는 개소에 마스킹을 행하고 난 후 에칭함으로써, 마스킹 개소가 비에칭층으로 되어 저공극률부가 형성된다. 또한 박의 중심부에 저공극률부를 형성하는 경우, 박의 중심부까지 세공이 형성되기 전에 에칭 처리를 정지시킴으로써, 중심부가 비에칭층으로 되어 저공극률부가 형성된다.
상기 프레스, 레이저 가공, 비에칭층의 형성을 조합함으로써, 다양한 형상의 저공극률부를 형성할 수 있다.
또한 본 실시 형태의 콘덴서(1)는 양 측면부에 저공극률부를 갖고 있는데, 이 저공극률부는 강도를 높이기 위하여 설치하는 편이 바람직하지만 필수적인 요소는 아니다. 또한 저공극률부를 설치하는 경우에도 그 설치 장소는 특별히 한정되지 않는다.
콘덴서(1)에 있어서, 상기 다공 금속 기재(6) 위에는 제1 버퍼층(7)이 형성되어 있다.
상기 제1 버퍼층을 구성하는 재료로서는, 도전성이면 특별히 한정되지 않지만, MOxNy(M=Ti, Al, Cr, Ga, W, Zr, Nb, Ta, Hf 등, x≥0, y>0)로 표시되는 도전성을 갖는 질화물 또는 산 질화물; 및 Al, Ti, Cr, Cu, W, Ni, Zr, Ta 등의 금속을 들 수 있다. 상기와 같은 재료를 사용함으로써, 음이온 공공을 통한 불순물의 유전체막에의 확산을 억제할 수 있어 양호한 절연 특성을 얻을 수 있다. 또한 콘덴서의 등가 직렬 저항(ESR: Equivalent Series Resistance)을 저감시킬 수 있다.
본 발명의 바람직한 형태에 있어서, 제1 버퍼층을 구성하는 재료는 질화물 또는 산 질화물이어도 된다. 질화물 또는 산 질화물을 사용함으로써, 층간의 밀착성을 향상시킬 수 있고, 또한 내약품성도 향상시킬 수 있다.
본 발명의 다른 바람직한 형태에 있어서, 제1 버퍼층을 구성하는 재료는 금속이어도 된다. 금속을 사용함으로써, 버퍼층의 저항을 질화물, 산 질화물보다도 일반적으로 작게 할 수 있어 콘덴서의 ESR을 저감시키는 것이 가능해진다. 콘덴서의 ESR을 저감시킴으로써, 필터 특성이 향상되고 발열이 저감되며, 또한 고주파 특성이 향상된다.
제1 버퍼층은 1층이어도, 2층 이상이어도 된다. 2층 이상의 제1 버퍼층이 존재하는 경우, 각각의 층은 동일한 재료로 구성되어 있어도, 다른 재료로 구성되어 있어도 된다.
제1 버퍼층의 두께(2층 이상 존재하는 경우, 그 합계)는 특별히 한정되지 않지만, 예를 들어 0.5 내지 20㎚가 바람직하고, 1.0 내지 10㎚가 보다 바람직하다. 제1 버퍼층의 두께를 0.5㎚ 이상으로 함으로써, 다공 금속 표면의 불순물의 유전체층에의 확산을 보다 확실히 방지할 수 있다. 제1 버퍼층의 두께를 20㎚ 이하로 함으로써, 제1 버퍼층에 의하여 공공이 메워지는 것에 의한 다공 금속 기재의 표면적의 감소를 억제할 수 있고, 또한 ESR의 증가를 억제할 수 있다.
콘덴서(1)에 있어서, 상기 제1 버퍼층(7) 위에는 유전체층(8)이 형성되어 있다.
상기 유전체층을 형성하는 재료는, 절연성이면 특별히 한정되지 않지만, 바람직하게는 AlOx(예를 들어 Al2O3), SiOx(예를 들어 SiO2), AlTiOx, SiTiOx, HfOx, TaOx, ZrOx, HfSiOx, ZrSiOx, TiZrOx, TiZrWOx, TiOx, SrTiOx, PbTiOx, BaTiOx, BaSrTiOx, BaCaTiOx, SiAlOx 등의 금속 산화물; AlNx, SiNx, AlScNx 등의 금속 질화물; 또는 AlOxNy, SiOxNy, HfSiOxNy, SiCxOyNz 등의 금속 산 질화물을 들 수 있으며, AlOx, SiOx, SiOxNy , HfSiOx가 바람직하다. 또한 상기 식은 단순히 재료의 구성을 표현하는 것이며, 조성을 한정하는 것은 아니다. 즉, O 및 N에 붙여진 x, y 및 z는 임의의 값이어도 되며, 금속 원소를 포함하는 각 원소의 존재 비율은 임의이다.
유전체층의 두께는 특별히 한정되지 않지만, 예를 들어 5 내지 100㎚가 바람직하고, 10 내지 50㎚가 보다 바람직하다. 유전체층의 두께를 5㎚ 이상으로 함으로써, 절연성을 높일 수 있어 누설 전류를 작게 하는 것이 가능해진다. 또한 유전체층의 두께를 100㎚ 이하로 함으로써, 보다 큰 정전 용량을 얻는 것이 가능해진다.
상기 제1 버퍼층 및 유전체층은 ALD법에 의하여 형성된다. ALD법은, 원료 원자를 포함하는 반응 가스에 의하여 원자층을 1층씩 퇴적시켜 막을 형성하므로, 다공 금속 기재의 세공의 안쪽 깊은 곳의 미세한 영역에서도 매우 균질하고 치밀한 막을 형성할 수 있다. ALD법에 의하여 다공 금속 부재의 세공의 세부에까지 균질하고 치밀한 제1 버퍼층을 형성하고, 그 위에 유전체층을 형성함으로써, 다공 금속 기재 위의 불순물의 유전체층에의 확산을 억제할 수 있으며, 또한 밀착성의 높고 매우 얇은 층을 얻는 것이 가능해진다. 또한 ALD법에 의하여 형성된 유전체층은 매우 얇고 균질하며 치밀하므로, 누설 전류가 작아 고절연성의 막으로 할 수 있다. 따라서 매우 특성이 안정하고 쇼트율이 낮은, 고용량의 콘덴서를 얻는 것이 가능해진다. 또한 ALD법에 의하여 형성되는 막은 주로 비정질이기 때문에 그 조성은 화학양론비에 한정되지 않으며, 다양한 조성 비율로 구성될 수 있다.
콘덴서(1)에 있어서, 상기 유전체층(8) 위에는 상부 전극(10)이 형성되어 있다.
상기 상부 전극을 구성하는 재료는, 도전성이면 특별히 한정되지 않지만, Ni, Cu, Al, W, Ti, Ag, Au, Pt, Zn, Sn, Pb, Fe, Cr, Mo, Ru, Pd, Ta 및 그들의 합금층, 예를 들어 CuNi, AuNi, AuSn, 그리고 TiN, TiAlN, TiON, TiAlON, TaN 등의 금속 산화물, 금속 산 질화물 등을 들 수 있으며, TiN, TiON이 바람직하다.
상부 전극의 두께는 특별히 한정되지 않지만, 예를 들어 3㎚ 이상이 바람직하고, 10㎚ 이상이 보다 바람직하다. 상부 전극의 두께를 3㎚ 이상으로 함으로써, 상부 전극 자체의 저항을 작게 할 수 있다.
상부 전극은 ALD법에 의하여 형성할 수 있다. ALD법을 이용함으로써 콘덴서의 용량을 보다 크게 할 수 있다. 다른 방법으로서, 유전체층을 피복하여 다공 금속 기재의 세공을 실질적으로 메울 수 있는, 화학 증착(CVD: Chemical Vapor Deposition)법, 도금, 바이어스 스퍼터, Sol-Gel, 도전성 고분자 충전 등의 방법으로 상부 전극을 형성해도 된다. 바람직하게는, 유전체층 위에 ALD법으로 도전성 막을 형성하고, 그 위로부터 다른 방법에 의하여 도전성 물질, 바람직하게는 보다 전기 저항이 작은 물질로 세공을 충전하여 상부 전극을 형성해도 된다. 이러한 구성으로 함으로써, 효율적으로 보다 높은 용량 밀도 및 낮은 ESR을 얻을 수 있다.
또한 상부 전극을 형성 후, 상부 전극이 콘덴서 전극으로서의 충분한 도전성을 갖고 있지 않은 경우에는, 스퍼터, 증착, 도금 등의 방법으로 상부 전극의 표면에 추가로 Al, Cu, Ni 등을 포함하는 인출 전극층을 형성해도 된다.
본 발명의 바람직한 형태에 있어서, 도 2의 (c)에 도시된 바와 같이, 유전체층(8) 위에 ALD법에 의하여 제2 버퍼층(9)을 형성하고, 이어서 그 위에 상부 전극(10)을 형성해도 된다. 유전체층과 상부 전극 사이에 제2 버퍼층을 형성함으로써, 유전체층과 상부 전극 사이의 상호 확산의 방지, 데드 레이어(유전체층 중, 유전체로서 실질적으로 기능하지 않는 부분)의 두께의 저감, 밀착성 향상, 및 유전체층의 내습성의 향상과 같은 효과를 얻을 수 있다. 또한 상부 전극을 형성할 때 유전체층이 받는 스트레스를 경감할 수 있다.
상기 제2 버퍼층을 구성하는 재료로서는, 상기 제1 버퍼층과 마찬가지의 재료를 들 수 있다. 또한 제2 버퍼층을 구성하는 재료는 제1 버퍼층과 동일해도, 상이해도 된다.
상기 제1 버퍼층의 경우와 마찬가지로, 제2 버퍼층을 구성하는 재료로서 질화물 또는 산 질화물을 사용함으로써, 층간의 밀착성을 향상시킬 수 있고, 또한 내약품성도 향상시킬 수 있다. 또한 금속을 사용함으로써, 버퍼층의 저항을 작게 할 수 있어 콘덴서로서의 ESR을 저감시키는 것이 가능해진다.
제2 버퍼층은 1층이어도, 2층 이상이어도 된다. 2층 이상의 제2 버퍼층이 존재하는 경우, 각각의 층은 동일한 재료로 구성되어 있어도, 상이한 재료로 구성되어 있어도 된다.
제2 버퍼층의 두께(2층 이상 존재하는 경우, 그 합계)는 특별히 한정되지 않지만, 예를 들어 0.5 내지 20㎚가 바람직하고, 1.0 내지 10㎚가 보다 바람직하다. 제2 버퍼층의 두께를 0.5㎚ 이상으로 함으로써, 유전체층과 상부 전극 사이의 상호 확산을 보다 확실히 방지할 수 있다. 또한 제2 버퍼층의 두께를 20㎚ 이하로 함으로써, 제2 버퍼층에 의하여 공공이 메워지는 것에 의한 다공 금속 기재의 표면적의 감소를 억제할 수 있고, 또한 ESR의 증가를 억제할 수 있다.
콘덴서(1)에 있어서, 상부 전극(10) 위에는 배선 전극(12)이 형성되어 있다.
배선 전극을 구성하는 재료는 특별히 한정되지 않지만, 예를 들어 Al, Cu, Ni, Sn, Ag, Au 등의 금속 및 합금, 금속 간 화합물 등을 들 수 있다. 배선 전극의 형성 방법은 특별히 한정되지 않으며, 예를 들어 CVD법, 도금, 스퍼터, 도전성 페이스트의 베이킹 등을 이용할 수 있다.
콘덴서(1)에 있어서, 이들 제1 버퍼층(7), 유전체층(8), 상부 전극(10) 및 배선 전극(12), 존재하는 경우에는 제2 버퍼층(9)이 형성된 다공 금속 기재는 보호층(14)에 의하여 보호되어 있다.
바람직하게는 보호층(14)은, 단자 전극과의 접속 부분을 제외하고 상기 다공 금속 기재 전체를 덮도록 형성된다. 보호층에 의하여 콘덴서의 내습성, 절연성, 기계적 강도를 보다 높일 수 있다.
보호층을 구성하는 재료는, 절연성이면 특별히 한정되지 않으며, 예를 들어 상기 유전체층을 형성하는 재료와 동일한 것, 바람직하게는 SiNx, SiOx, AlTiOx, AlOx, 보다 바람직하게는 SiOx, 또는 폴리에폭시, 폴리이미드 등의 수지 코팅, 유리 코팅 등을 사용할 수 있다.
보호층의 두께는, 원하는 기능, 예를 들어 내습성 또는 절연성을 발휘할 수 있는 두께이면 특별히 한정되지 않지만, 예를 들어 0.5㎛ 내지 50㎛, 바람직하게는 1㎛ 내지 20㎛인 것이 바람직하다.
보호층의 형성 방법은 특별히 한정되지 않으며, 예를 들어 CVD법, 도금, 스퍼터, 스프레이, 스크린 인쇄, 디스펜서, 수지 필름의 라미네이트 등, 그 재료에 따라 적절히 선택할 수 있다.
콘덴서(1)는, 측면에 1쌍의 대향하는 제1 단자 전극(16) 및 제2 단자 전극(18)을 갖는다.
제1 단자 전극(16)은 다공 금속 기재(6)에 전기적으로 접속되고, 제2 단자 전극(18)은 상부 전극(10)에 전기적으로 접속되며, 제1 단자 전극과 제2 단자 전극은 콘덴서 내에서 전기적으로 절연되도록 설치된다.
제1 단자 전극 및 제2 단자 전극(이하, 총칭하여 「단자 전극」이라고도 함)을 구성하는 재료는, 도전성이면 특별히 한정되지 않으며, 예를 들어 Cu, Ni, Sn, Au, Ag, Pb 등의 금속 및 그들의 합금을 사용할 수 있다.
단자 전극의 두께는 특별히 한정되지 않지만 1 내지 50㎛이며, 바람직하게는 1 내지 20㎛여도 된다.
단자 전극의 형성 방법은 특별히 한정되지 않으며, 예를 들어 도금에 의하여 형성해도 되고, 또는 도전성 페이스트를 도포하고 베이킹하여 형성해도 된다.
이러한 콘덴서는, 다공 금속 기재와 유전체층 사이에 제1 버퍼층을 ALD법에 의하여 형성하고 있는 점에서, 다공 금속 기재 위의 불순물의 유전체층에의 확산, 및 다공 금속 기재와 유전체층 사이의 상호 확산을 방지할 수 있고, 데드 레이어층의 두께를 저감시킬 수 있다. 또한 ALD법에 의하여 제1 버퍼층은 매우 균질한 점에서, 다공 금속 기판의 표층 가까이로부터 세공의 안쪽 깊은 곳에 이르기까지 다공 금속 표면을 완전히 피복할 수 있어, 불순물 및 상호 확산을 효과적으로 방지할 수 있다. 상기와 같이 본 발명의 콘덴서는, 다공 금속 기재 위의 불순물의 확산을 방지할 수 있는 점에서, 통상은 콘덴서 용도에 적합하지 않은, 불순물 농도가 높은 다공 금속 기재이더라도 콘덴서 용도로서 사용하는 것이 가능해진다. 또한 바람직한 형태에 있어서는, 유전체층과 상부 전극 사이에 제2 버퍼층을 ALD법에 의하여 더 형성하고 있는 점에서, 유전체층과 상부 전극 사이의 상호 확산을 방지할 수 있고, 데드 레이어층의 두께를 저감할 수 있어, 층간의 밀착성을 높일 수 있다.
본 발명의 콘덴서는, 다공 금속 기재 위에 원자층 퇴적법에 의하여 제1 버퍼층을 형성하는 공정과,
상기 제1 버퍼층 위에 원자층 퇴적법에 의하여 유전체층을 형성하는 공정과,
상기 유전체층 위에 상부 전극을 형성하는 공정
을 포함하는 방법에 의하여 제조할 수 있다.
이하에, 상술한 본 실시 형태의 콘덴서(1)의 제조 프로세스를 구체적으로 설명한다. 또한 하기에 있어서, 도 3a, 도 3b 및 도 3c은 총칭하여 도 3이라고 한다.
도 3의 (a)에 도시된 바와 같이, 먼저 다공 금속 기재(6)를 준비한다. 상술한 바와 같이, 다공 금속 기재는 에칭, 소결, 탈합금화법 등, 당해 분야에서 잘 알려진 방법에 의하여 제작할 수 있다. 또한 다공 금속 기재는, 시판 중인 다공 금속 기재를 사용해도 된다.
다음으로, 도 3의 (b)에 도시된 바와 같이, 다공 금속 기재(6)에 저공극률부(4)를 형성한다. 저공극률부는, 하나의 다공 금속 기재에, 원하는 콘덴서의 크기에 따른 간격으로 복수 형성된다. 즉, 이 다공 금속 기재로부터는 복수의 소자가 형성된다. 저공극률부는, 상술한 바와 같이, 예를 들어 금형 등에 의한 프레스에, CO2 레이저, YAG 레이저, 엑시머 레이저 및 펨토초 레이저, 피코초 레이저 및 나노초 레이저 등의 전고체 펄스 레이저에 의하여 형성할 수 있다.
다음으로, 도 3의 (c)에 도시된 바와 같이, 파선(20)을 따라 다공 금속 기재를 저공극률부에서(바람직하게는 대략 중앙부에서) 절단한다. 단, 이 시점에서는, 다공 금속 기재를 소자 단위로 완전히 절단하지는 않으며, 한쪽 측면이 인접하는 소자와 결합한 상태를 유지한다.
다공 금속 기재의 절단 방법은 특별히 한정되지 않지만, 예를 들어 레이저에 의한 절단, 금형에 의한 펀칭 가공, 다이서, 초경날, 슬리터, 피나클 블레이드로의 커팅 등의 단독 및 조합에 의하여 절단할 수 있다.
본 발명의 콘덴서 제조에 있어서는, 상술한 바와 같이 다공 금속 기재를 절단하는 공정을 포함한다. 일반적으로 다공 부위의 존재는, 이 절단 시에 버 및/또는 절단면의 절단 방향으로의 연신·변형 등, 늘어짐의 발생의 원인으로 된다. 그러나 본 발명의 콘덴서 제조 방법에서는, 절단부가 저공극률부인 점에서, 이러한 버의 발생을 억제하는 것이 가능해진다.
다음으로, 도 3의 (d)에 도시된 바와 같이, 다공 금속 기재(6)의 표면 위에(도시한 예에서는 다공 금속 기판의 노출면 전체에) ALD법에 의하여 제1 버퍼층(7)을 형성하고, 이어서 제1 버퍼층(7) 위에 ALD법에 의하여 유전체층(8)을 형성한다. 또한 도 3에서는, 간단화를 위하여 제1 버퍼층(7)과 유전체층(8)이 하나의 층인 것처럼 도시하고 있지만, 실제로는 제1 버퍼층(7) 위에 유전체층(8)이 형성된 층 구조를 갖고 있다.
다음으로, 도 3의 (e)에 도시된 바와 같이, 유전체층(8)을 형성한 다공 금속 기재의 일부, 구체적으로는 나중에 제1 단자 전극(16)을 형성하는 개소에 마스크(22)를 형성한다.
마스크를 구성하는 재료는 특별히 한정되지 않으며, 예를 들어 에폭시 수지, 폴리이미드 수지, 실리콘 수지 등을 들 수 있다.
마스크의 형성 방법은 특별히 한정되지 않으며, 예를 들어 스크린 인쇄, 디스펜서, 딥, 잉크젯, 스프레이 등을 들 수 있다.
다음으로, 도 3의 (f)에 도시된 바와 같이, 유전체층(8) 위에 상부 전극(10)을 형성한다. 도시한 예에서는, 도 2의 (b)에 예시한 바와 같이, 소자 전체를 덮도록 상부 전극으로 되는 도전성 물질층을 형성하고 있으며, 상부 전극은 배선 전극(12)을 겸하고 있다.
상부 전극은 ALD법, CVD법, 도금, 바이어스 스퍼터, Sol-Gel, 도전성 고분자 충전 등의 방법으로 형성할 수 있다. 또한 이들 방법은 조합하여 사용할 수 있다. 예를 들어 유전체층 위에 ALD법으로 도전성 막을 형성하고, 그 위로부터 다른 방법에 의하여 세공을 충전하여 상부 전극을 형성해도 된다.
바람직한 형태에 있어서, 유전체층(8) 위에 ALD법에 의하여 제2 버퍼층을 형성하고, 이어서 제2 버퍼층 위에 상부 전극(10)을 형성해도 된다.
다음으로, 도 3의 (g)에 도시된 바와 같이, 다공 금속 기재를, 마스크를 형성한 저공극률부에서(바람직하게는 대략 중앙부에서) 절단하여 각 소자 단위로 분할한다. 절단 방법은, 상기 도 3의 (c)에 있어서의 절단과 마찬가지의 방법을 이용할 수 있다.
다음으로, 도 3의 (h)에 도시된 바와 같이 마스크를 제거한다. 마스크의 제거는 마스크를 구성하는 재료 등에 따라 적절한 방법으로 행할 수 있으며, 예를 들어 세정 또는 열처리에 의하여 제거할 수 있다.
다음으로, 도 3의 (i)에 도시된 바와 같이, 보호층(14)을, 소자 전체를 덮도록 형성한다. 상술한 바와 같이 보호층은, 예를 들어 CVD법, 도금, 스퍼터, 스프레이, 인쇄 등에 의하여 형성할 수 있다.
다음으로, 도 3의 (j)에 도시된 바와 같이, 보호층의 일부, 구체적으로는 단자 전극을 형성하는 개소를 에칭하여 다공 금속 기재(6)(도면에 있어서 좌측면) 및 상부 전극(10)(도면에 있어서 우측면)을 노출시킨다.
마지막으로, 도 3의 (k)에 도시된 바와 같이, 제1 단자 전극(16) 및 제2 단자 전극(18)을 형성한다. 제1 단자 전극(16)은, 다공 금속 기재(6)와 전기적으로 접속되고 상부 전극(10)과 전기적으로 이격되도록 형성된다. 제2 단자 전극(18)은, 상부 전극(10)과 전기적으로 접속되고 다공 금속 기재(6)와 전기적으로 이격되도록 형성된다. 단자 전극은, 상술한 바와 같이 도금에 의하여 형성해도 되고, 또한 도전성 페이스트를 도포하고 베이킹하거나 또는 경화시킴으로써 형성해도 된다.
이상, 본 발명의 콘덴서 및 그 제조 방법을, 상기 실시 형태의 콘덴서(1)에 대하여 설명했지만, 본 발명은 이에 한정되는 것은 아니며, 다양한 개변이 가능하다.
실시예
(실시예 1)
다공 금속 기재로서 두께 110㎛, 확면율 약 400배의, 시판 중인 알루미늄 전해 콘덴서용 알루미늄 에칭박을 준비하였다(도 3의 (a)). 이 알루미늄 에칭박을 박의 상하로부터 프레스하여 저공극률부를 형성하였다(도 3의 (b)).
상기와 같이 형성한 저공극률부 중, 콘덴서의 한쪽 측면으로 되는 부분을 레이저에 의하여 절단하였다(도 3의 (c)). 절단 후, 박을 소정의 크기로 커팅하고, ALD법에 의하여, 두께 3㎚의 TiON으로 구성되는 제1 버퍼층을 형성하고, 그 후, ALD법에 의하여, 300℃에서 30㎚의 AlOx(x는 1.2 이상)의 유전체층을 형성하였다(도 3의 (d)).
다음으로, 상기에서 절단하지 않은 저공극률부의 상부 및 하부에 마스크를 입히고(도 3의 (e)), 상기에서 형성한 유전체층 위에, ALD법에 의하여 상부 전극으로 되는 두께 30㎚의 TiN의 막을 형성하고, 이어서 세공을 Ni로 충전하여 배선 전극을 형성하였다(도 3의 (f)).
다음으로, 마스크로 피복되어 있는 저공극률부를 커팅하였다(도 3의 (g)). 이어서 고온에서 열처리하고 마스크를 제거하였다(도 3의 (h)).
다음으로, CVD법에 의하여 SiO2의 보호층을, 칩 전체면이 평균 2㎛의 두께로 덮이도록 형성하였다(도 3의 (i)). 이어서 소자의 양 단부의 보호층을 불소계 가스로 에칭하고(도 3의 (j)), 거기에 두께 5㎛의 Ni의 단자 전극을 도금 형성하고, 그 위에 Sn을 3㎛ 도금 형성하였다(도 3의 (k)). 이와 같이 하여, 도 2의 (b)에 도시한 바와 같은 막 구조, 즉, 다공 금속 기재(알루미늄 에칭박) 위에 제1 버퍼층(TiON), 유전체층(AlOx), 상부 전극층(TiN)이 순서대로 형성된 칩 형상의 콘덴서(길이(L)=약 1.6㎜, 폭(W)=약 0.8㎜, 두께(T)=약 0.15㎜)를 제작하였다. 이 콘덴서의 정전 용량은 약 1μF였다.
(실시예 2)
다공 금속 기판, 제1 버퍼층, 유전체층 및 상부 전극을 후술하는 구성으로 한 것 이외에는 실시예 1과 마찬가지로 하여, 도 2의 (b)에 도시한 바와 같은 막 구조, 즉, 다공 금속 기재(Ta 다공 소결체) 위에 제1 버퍼층(Ni), 유전체층(SiNx), 상부 전극(Ni)이 순서대로 형성된 칩 형상의 콘덴서(길이(L)=약 3.2㎜, 폭(W)=1.6㎜, 두께(T)=약 0.5㎜)를 제작하였다.
다공 금속 기판: 확면율 약 500배의 Ta 다공 소결 기판
제1 버퍼층: ALD법에 의하여 형성된 10㎚의 Ni막
유전체층: 250℃에서 ALD법에 의하여 형성된 10㎚의 SiNx(x는 1.0 이상)막
상부 전극: ALD법에 의하여 형성된 50㎚의 Ni층
(실시예 3)
다공 금속 기판, 제1 버퍼층, 유전체층 및 상부 전극을 후술하는 구성으로 하고, 유전체층 위에 ALD법에 의하여 제2 버퍼를 더 형성하고, 그 위에 상부 전극을 형성한 것 이외에는 실시예 1과 마찬가지로 하여, 도 2의 (c)에 도시한 바와 같은 막 구조, 즉, 다공 금속 기재(알루미늄 에칭박) 위에 제1 버퍼층(TiON), 유전체층(AlOxNy), 제2 버퍼층(TiON), 상부 전극(Cu)이 순서대로 형성된 칩 형상의 콘덴서(길이(L)=1.6㎜, 폭(W)=0.8㎜, 두께(T)=0.2㎜)를 제작하였다.
다공 금속 기판: 두께(120㎛, 확면율 약 60배의 알루미늄 전해 콘덴서용 알루미늄 에칭박
제1 버퍼층: ALD법에 의하여 형성된 1㎚의 TiON막
유전체층: 350℃에서 ALD법에 의하여 형성된 150㎚의 AlOxNy(x는 0.5 이상, y는 0.1 이상)막
제2 버퍼층: ALD법에 의하여 형성된 3㎚의 TiON막
상부 전극: 무전해 도금법에 의하여 Cu를 세공에 충전함으로써 형성된 Cu층
(실시예 4)
다공 금속 기판, 제1 버퍼층, 유전체층, 제2 버퍼층 및 상부 전극을 후술하는 구성으로 한 것 이외에는 실시예 3과 마찬가지로 하여, 도 2의 (c)에 도시한 바와 같은 막 구조, 즉, 다공 금속 기재(알루미늄 에칭박) 위에 제1 버퍼층(Ni), 유전체층(SiOx), 제2 버퍼층(Ni) 및 상부 전극(Ni)이 순서대로 형성된 칩 형상의 콘덴서(길이(L)=1.0㎜, 폭(W)=0.5㎜, 두께(T)=0.15㎜)를 제작하였다.
다공 금속 기판: 시판 중인 확면율 약 150배의 Ta 다공 소결체
제1 버퍼층: ALD법에 의하여 형성된 10㎚의 Ni막
유전체층: 200℃에서 ALD법에 의하여 형성된 50㎚의 SiOx(x는 1.5 이상)막
제2 버퍼층: ALD법에 의하여 형성된 30㎚의 Ni막
상부 전극: 무전해 도금법에 의하여 Ni를 세공에 충전함으로써 형성된 Ni층
(비교예 1)
알루미늄 에칭박을 양극 산화시켜 알루미늄 에칭박 위에 유전체층으로서의 양극 산화막을 형성하고, 상부 전극의 형성 이후의 공정은 실시예 1과 마찬가지로 하여, 비교예 1의 콘덴서를 제작하였다. 비교예 1의 콘덴서는 알루미늄 에칭박 표면에 양극 산화막을 유전체층으로서 갖고, 그 위에 상부 전극을 가지며, 제1 버퍼층을 갖지 않는다.
(비교예 2)
알루미늄 에칭박 위에 제1 버퍼층을 형성하지 않고 직접 ALD법에 의하여 AlOx층(유전체층)을 형성한 것 이외에는 실시예 1과 마찬가지로 하여, 비교예 2의 콘덴서를 제작하였다.
(비교예 3)
제1 버퍼층 대신 알루미늄 에칭박을 양극 산화시켜 알루미늄 에칭박 위에 양극 산화막을 형성하고, 그 위에 유전체층으로서 ALD법에 의하여 AlOx층을 형성한 것 이외에는 실시예 1과 마찬가지로 하여, 비교예 3의 콘덴서를 제작하였다. 비교예 3의 콘덴서는 알루미늄 에칭박 표면에 양극 산화막을 갖고, 그 위에 AlOx층(유전체층)을 갖고 있으며, 제1 버퍼층을 갖지 않는다.
(비교예 4)
제1 버퍼층을 CVD법에 의하여 형성한 것 이외에는 실시예 1과 마찬가지로 하여, 비교예 4의 콘덴서를 제작하였다.
(비교예 5)
유전체층을 CVD법에 의하여 형성한 것 이외에는 실시예 1과 마찬가지로 하여, 비교예 5의 콘덴서를 제작하였다.
(시험예)
실시예 1 내지 4 및 비교예 1 내지 5에 있어서 제작한 콘덴서에 실온에서 5V의 직류 전압을 120초 간 인가했을 때의 누설 전류를 측정하였다. 그 결과, 실시예 1 내지 4의 콘덴서는 모두 0.1㎃ 이하의 누설 전류였던 데 비하여, 비교예 1 내지 5의 콘덴서는 모두 10㎃ 이상의 누설 전류였다.
이상의 결과로부터, 제1 버퍼 층을 형성한 실시예 1 및 2, 제1 버퍼층 및 제2 버퍼층을 형성한 실시예 3 및 4는, 제1 버퍼층을 갖지 않는 비교예 1 내지 3, 제1 버퍼층이 CVD법으로 형성된 비교예 4, 유전체층이 CVD법으로 형성된 비교예 5와 비교하여, 누설 전류를 한 자릿수 이상 억제할 수 있음이 확인되었다. 이는, 제1 버퍼층을 형성함으로써, 다공 금속 표면의 불순물의 유전체층에의 확산을 방지할 수 있었기 때문이라 생각된다.
본 발명의 콘덴서는 매우 안정적이며 신뢰성이 높으므로, 다양한 전자 기기에 적절히 사용된다.
1: 콘덴서
2: 고공극률부
4: 저공극률부
6: 다공 금속 기재
7: 제1 버퍼층
8: 유전체층
9: 제2 버퍼층
10: 상부 전극
12: 배선 전극
14: 보호층
16: 제1 단자 전극
18: 제2 단자 전극
20: 절단 개소
22: 마스크

Claims (6)

  1. 다공 금속 기재와,
    상기 다공 금속 기재 위에 원자층 퇴적법에 의하여 형성된 제1 버퍼층과,
    상기 제1 버퍼층 위에 원자층 퇴적법에 의하여 형성된 유전체층과,
    상기 유전체층 위에 형성된 상부 전극
    을 포함하는 콘덴서.
  2. 제1항에 있어서,
    유전체층과 상부 전극 사이에 원자층 퇴적법에 의하여 형성된 제2 버퍼층을 더 갖는 것을 특징으로 하는 콘덴서.
  3. 제1항 또는 제2항에 있어서,
    제1 버퍼층 및/또는 제2 버퍼층이 금속 질화물 또는 산 질화물에 의하여 구성되어 있는 것을 특징으로 하는 콘덴서.
  4. 제1항 또는 제2항에 있어서,
    제1 버퍼층 및/또는 제2 버퍼층이 금속에 의하여 구성되어 있는 것을 특징으로 하는 콘덴서.
  5. 다공 금속 기재 위에 원자층 퇴적법에 의하여 제1 버퍼층을 형성하는 공정과,
    상기 제1 버퍼층 위에 원자층 퇴적법에 의하여 유전체층을 형성하는 공정과,
    상기 유전체층 위에 상부 전극을 형성하는 공정
    을 포함하는 것을 특징으로 하는, 콘덴서의 제조 방법.
  6. 다공 금속 기재 위에 원자층 퇴적법에 의하여 제1 버퍼층을 형성하는 공정과,
    상기 제1 버퍼층 위에 원자층 퇴적법에 의하여 유전체층을 형성하는 공정과,
    상기 유전체층 위에 원자층 퇴적법에 의하여 제2 버퍼층을 형성하는 공정과,
    상기 제2 버퍼층 위에 상부 전극을 형성하는 공정
    을 포함하는 것을 특징으로 하는, 콘덴서의 제조 방법.
KR1020167020469A 2014-02-07 2015-01-09 콘덴서 KR101906693B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-022624 2014-02-07
JP2014022624 2014-02-07
PCT/JP2015/050526 WO2015118902A1 (ja) 2014-02-07 2015-01-09 コンデンサ

Publications (2)

Publication Number Publication Date
KR20160103103A true KR20160103103A (ko) 2016-08-31
KR101906693B1 KR101906693B1 (ko) 2018-10-10

Family

ID=53777710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167020469A KR101906693B1 (ko) 2014-02-07 2015-01-09 콘덴서

Country Status (7)

Country Link
US (1) US10256045B2 (ko)
EP (1) EP3104381B1 (ko)
JP (1) JP6213579B2 (ko)
KR (1) KR101906693B1 (ko)
CN (1) CN105960691A (ko)
TW (1) TWI552178B (ko)
WO (1) WO2015118902A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102109634B1 (ko) * 2015-01-27 2020-05-29 삼성전기주식회사 파워 인덕터 및 그 제조 방법
CN108701544A (zh) * 2016-02-23 2018-10-23 株式会社村田制作所 电容器
WO2017154461A1 (ja) * 2016-03-10 2017-09-14 パナソニックＩｐマネジメント株式会社 電極箔の製造方法および電解コンデンサの製造方法
WO2017212900A1 (ja) * 2016-06-09 2017-12-14 株式会社村田製作所 電圧変換器、電圧変換器の製造方法および半導体装置
TWI698892B (zh) 2017-03-24 2020-07-11 日商村田製作所股份有限公司 電容器
JP6907876B2 (ja) * 2017-10-19 2021-07-21 株式会社村田製作所 成膜方法
US11056285B2 (en) 2018-04-13 2021-07-06 Avx Corporation Solid electrolytic capacitor containing an adhesive film
CN111971767B (zh) 2018-04-13 2022-03-22 京瓷Avx元器件公司 含有顺序气相沉积的内部导电聚合物膜的固体电解电容器
WO2019199484A1 (en) 2018-04-13 2019-10-17 Avx Corporation Solid electrolytic capacitor containing a vapor-deposited barrier film
JP7192399B2 (ja) * 2018-10-31 2022-12-20 Tdk株式会社 薄膜キャパシタ
JP7167344B2 (ja) 2018-11-29 2022-11-08 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション 順次蒸着誘電体膜を含む固体電解キャパシタ
WO2020174836A1 (ja) * 2019-02-25 2020-09-03 株式会社村田製作所 コンデンサ
CN112018241A (zh) * 2019-05-31 2020-12-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US20230360864A1 (en) * 2020-09-30 2023-11-09 Panasonic Intellectual Property Management Co., Ltd. Film forming device, manufacturing method of electrode foil for electrolytic capacitor, and manufacturing method for electrolytic capacitor
CN117813666A (zh) * 2021-08-18 2024-04-02 株式会社村田制作所 电容器元件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008507847A (ja) 2004-07-23 2008-03-13 サンデュー・テクノロジーズ・エルエルシー 高エネルギー貯蔵密度及び低ｅｓｒを有するコンデンサ

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01113328U (ko) 1988-01-26 1989-07-31
JP2002222735A (ja) * 2001-01-25 2002-08-09 Rohm Co Ltd 固体電解質コンデンサの製造方法
KR100455287B1 (ko) 2002-02-28 2004-11-06 삼성전자주식회사 반도체 장치의 커패시터, 그 제조방법 및 상기 커패시터를채용하고 있는 전자 소자
DE112005002160T5 (de) * 2004-09-09 2009-03-12 Tokyo Electron Ltd. Dünnfilmkondensator und Verfahren zum Bilden desselben sowie computerlesbares Speichermedium
US7473637B2 (en) * 2005-07-20 2009-01-06 Micron Technology, Inc. ALD formed titanium nitride films
US8889507B2 (en) * 2007-06-20 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. MIM capacitors with improved reliability
KR100883139B1 (ko) * 2007-06-28 2009-02-10 주식회사 하이닉스반도체 루테늄계 전극을 구비한 캐패시터 및 그 제조 방법
US20090122460A1 (en) * 2007-11-12 2009-05-14 Alexander Gschwandtner Semiconductor Device and Method for Producing the Same
US20100123993A1 (en) 2008-02-13 2010-05-20 Herzel Laor Atomic layer deposition process for manufacture of battery electrodes, capacitors, resistors, and catalyzers
KR101046729B1 (ko) * 2008-04-30 2011-07-05 주식회사 하이닉스반도체 캐패시터 및 그의 제조 방법
JPWO2010058534A1 (ja) * 2008-11-19 2012-04-19 三洋電機株式会社 コンデンサ用電極体、コンデンサ、コンデンサ用電極体の製造方法、およびコンデンサの製造方法
JP5294900B2 (ja) * 2009-01-23 2013-09-18 三洋電機株式会社 固体電解コンデンサ
EP2396817A4 (en) * 2009-02-12 2014-08-20 Laor Consulting Llc SINTERED NANOPORENE ELECTROCONDENSOR, ELECTROCHEMICAL CAPACITOR AND BATTERY THEREFOR, AND METHOD OF MANUFACTURING THEREOF
FR2948821B1 (fr) * 2009-08-03 2011-12-09 Commissariat Energie Atomique Cellule electrochimique a metal support et son procede de fabrication
KR101094386B1 (ko) * 2009-11-30 2011-12-15 주식회사 하이닉스반도체 반도체 장치의 전극 및 캐패시터 제조 방법
WO2011114680A1 (ja) 2010-03-16 2011-09-22 パナソニック株式会社 電極箔およびそれを用いたコンデンサ
JP5573362B2 (ja) * 2010-05-26 2014-08-20 パナソニック株式会社 電極箔とこの電極箔を用いたコンデンサおよび電極箔の製造方法
JP2012043960A (ja) * 2010-08-19 2012-03-01 Panasonic Corp 電解コンデンサの製造方法および電解コンデンサ
WO2012157241A1 (ja) * 2011-05-16 2012-11-22 パナソニック株式会社 電極箔とその製造方法、およびコンデンサ
JP2013120832A (ja) * 2011-12-07 2013-06-17 Taiyo Yuden Co Ltd 電気化学デバイス用セパレータと電気化学デバイス

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008507847A (ja) 2004-07-23 2008-03-13 サンデュー・テクノロジーズ・エルエルシー 高エネルギー貯蔵密度及び低ｅｓｒを有するコンデンサ

Also Published As

Publication number Publication date
EP3104381B1 (en) 2020-03-04
WO2015118902A1 (ja) 2015-08-13
EP3104381A4 (en) 2017-10-25
TWI552178B (zh) 2016-10-01
US10256045B2 (en) 2019-04-09
KR101906693B1 (ko) 2018-10-10
JP6213579B2 (ja) 2017-10-18
EP3104381A1 (en) 2016-12-14
CN105960691A (zh) 2016-09-21
JPWO2015118902A1 (ja) 2017-03-23
US20160322171A1 (en) 2016-11-03
TW201541484A (zh) 2015-11-01

Similar Documents

Publication Publication Date Title
KR101906693B1 (ko) 콘덴서
KR101887793B1 (ko) 콘덴서
CN108074738B (zh) 电容器以及电容器的制造方法
TWI616912B (zh) Capacitor and method of manufacturing same
WO2018092722A1 (ja) コンデンサ及びコンデンサの実装構造
WO2015190278A1 (ja) コンデンサ
US20180158611A1 (en) Capacitor and method for manufacturing the same
US20180114647A1 (en) Capacitor and method for manufacturing the capacitor
US20180114640A1 (en) Capacitor
WO2018174132A1 (ja) コンデンサ
WO2018021115A1 (ja) コンデンサ、及び該コンデンサの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant