CN108074738B - 电容器以及电容器的制造方法 - Google Patents

电容器以及电容器的制造方法 Download PDF

Info

Publication number
CN108074738B
CN108074738B CN201711101176.6A CN201711101176A CN108074738B CN 108074738 B CN108074738 B CN 108074738B CN 201711101176 A CN201711101176 A CN 201711101176A CN 108074738 B CN108074738 B CN 108074738B
Authority
CN
China
Prior art keywords
capacitor
electrode
conductive metal
base material
metal base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711101176.6A
Other languages
English (en)
Other versions
CN108074738A (zh
Inventor
斋藤善史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN108074738A publication Critical patent/CN108074738A/zh
Application granted granted Critical
Publication of CN108074738B publication Critical patent/CN108074738B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15—Solid electrolytic capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029—Processes of manufacture
    • H01G9/0032—Processes of manufacture formation of the dielectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/008—Terminals
    • H01G9/012—Terminals specially adapted for solid capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/048—Electrodes or formation of dielectric layers thereon characterised by their structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/07—Dielectric layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/085—Vapour deposited

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

本发明提供一种能够提高主面中的平面度的电容器。本发明具备：导电性金属基材(20)，具有设为多孔构造的高空隙率部(21)和空隙率比高空隙率部(21)低的低空隙率部(22)；电介质层(40)，设置在导电性金属基材(20)上；上部电极(50)，设置在电介质层(40)上；上侧引出电极(71)，设置在导电性金属基材(20)的一个主面侧，并与上部电极(50)电连接；以及下侧引出电极(72)，设置在导电性金属基材(20)的另一个主面侧，并与导电性金属基材(20)电连接。在上部电极(50)上且在隔着电介质层(40)以及上部电极(50)与低空隙率部(22)重叠的位置设置绝缘层(60)。

Description

电容器以及电容器的制造方法
技术领域
本发明涉及电容器以及电容器的制造方法。
背景技术
以往，作为电容器，已知有为了得到大的静电电容而使用了多孔构造的导电性金属基材的电容器(例如，参照专利文献1)。
专利文献1的电容器具有：所述导电性金属基材；形成在导电性金属基材上的电介质层；形成在电介质层上的上部电极；与导电性金属基材电连接的第一端子电极；以及与所述上部电极电连接的第二端子电极。
而且，导电性金属基材成为具有空隙率相对高的高空隙率部和在高空隙率部的周围且空隙率比高空隙率部低的低空隙率部的结构。关于导电性金属基材，例如可举出如下方法，即，预先通过对多孔金属箔进行蚀刻处理而形成多孔层，并通过冲压、激光等将形成的多孔层划分一部分，从而形成高空隙率部和低空隙率部。在这样的方法中，成为高空隙率部比低空隙率部相对突出的结构。因此，成为电容器的中央部分相对于周围部分(端部)突出的结构。
在先技术文献
专利文献
专利文献1：国际公开WO2015/118901号
可是，在上述那样的电容器中，成为电容器的中央部分相对于周围部分(端部)突出的结构。换言之，成为周围部分相对于中央部分凹陷的结构。像这样，在上述的电容器中，期望提高电容器的主面中的平面度。
发明内容
发明要解决的课题
本发明是为了解决上述问题而完成的，其目的在于，提供一种能够提高主面中的平面度的电容器以及电容器的制造方法。
用于解决课题的技术方案
解决上述课题的电容器具备：导电性金属基材，在一个主面具有设为多孔构造的第一空隙率部以及空隙率比该第一空隙率部低的第二空隙率部；电介质层，设置在所述导电性金属基材上；上部电极，设置在所述电介质层上；第一端子电极，设置在所述导电性金属基材的一个主面侧，并与所述上部电极电连接；以及第二端子电极，设置在所述导电性金属基材的另一个主面侧，并与所述导电性金属基材电连接，所述第一空隙率部以比所述第二空隙率部突出的方式构成，在所述上部电极上且在隔着所述电介质层以及所述上部电极与所述第二空隙率部重叠的位置，至少设置第一绝缘层。
根据该结构，因为在变得相对低的电容器周缘(第二空隙率部侧)至少设置第一绝缘层，所以能够消除电容器周缘的凹陷。由此，能够提高主面中的平面度。
优选地，在上述电容器中，所述第一端子电极设 置在所述上部电极上，且没置在隔着所述电介质层以及所述上部电极与所述第一空隙率部重叠的位置，所述第一绝缘层以包围所述第一端子电极的周围的方式设置在隔着所述电介质层以及所述上部电极与所述第二空隙率部重叠的位置。
根据该结构，第一绝缘层以包围位于电容器的中央侧的第一端子电极的周围的方式设置在隔着所述电介质层以及所述上部电极与所述第二空隙率部重叠的位置。由此，成为第一端子电极不露出在电容器的侧面(面向与主面正交的方向的侧面)的结构，因此能够抑制第一端子电极与第二端子电极之间的短路。
优选地，在上述电容器中，具有：第三端子电极，以与所述第一端子电极绝缘的状态设置在所述导电性金属基材的主面中的设置所述第一端子电极的主面侧，并与所述导电性金属基材电连接。
根据该结构，在一个主面侧具有第一端子电极以及第三端子电极，并在另一个主面侧具有第二端子电极。即，能够根据相对于基板的配置方式，分为使用第一端子电极和第二端子电极的情况、和使用第一端子电极和第三端子电极的情况来使用，因此能够有助于便利性的提高。
优选地，在上述电容器中，在所述电容器的端部，在所述导电性金属基材与所述上部电极之间的任意地方具备第二绝缘层。
根据该结构，通过在导电性金属基材与所述上部电极之间的任意地方具备第二绝缘层，从而能够抑制导电性金属基材与所述上部电极之间的短路。
优选地，在上述电容器中，在所述导电性金属基材的另一个主面侧具备包围所述第二端子电极的周围的第三绝缘层。
根据该结构，在导电性金属基材的另一个主面侧具备包围第二端子电极的周围的第三绝缘层。由此，成为第二端子电极不露出在电容器的侧面 (面向与主面正交的方向的侧面)的结构，因此能够抑制第一端子电极与第二端子电极之间的短路。
优选地，在上述电容器中，在所述导电性金属基材的另一个主面侧具备覆盖所述第二端子电极的表面的第四绝缘层。
根据该结构，在导电性金属基材的另一个主面侧具备覆盖所述第二端子电极的表面的第四绝缘层，因此能够在第一端子电极与第三端子电极之间得到静电电容。
解决上述课题的电容器具备：导电性金属基材，在一个主面具有设为多孔构造的第一空隙率部以及空隙率比该第一空隙率部低的第二空隙率部；电介质层，设置在所述导电性金属基材上；上部电极，设置在所述电介质层上；第一上部端子电极，设置在所述导电性金属基材的一个主面侧，并与所述上部电极电连接；以及第二上部端子电极，以与所述第一上部端子电极绝缘的状态设置在所述导电性金属基材的主面中的设置所述第一上部端子电极的主面侧，并与所述导电性金属基材电连接，所述第一空隙率部以比所述第二空隙率部突出的方式构成，在所述上部电极上且在隔着所述电介质层以及所述上部电极与所述第二空隙率部重叠的位置，至少设置第一绝缘层。
根据该结构，在导电性金属基材的一个主面侧具有两个电极(第一上部端子电极以及第二上部端子电极)的电容器中，在变得相对低的电容器周缘(第二空隙率部侧)至少设置第一绝缘层。因此，能够消除电容器周缘的凹陷。由此，能够提高主面中的平面度。
解决上述课题的电容器的制造方法包括：在导电性金属基材上形成电介质层的工序，所述导电性金属基材在一个主面具有设为多孔构造的第一空隙率部以及空隙率比该第一空隙率部低的第二空隙率部；在所述电介质层上形成上部电极的工序；在所述上部电极上且在隔着所述电介质层以及所述上部电极与所述第二空隙率部重叠的位置，至少形成第一绝缘层的工序；形成第一端子电极，使得与所述上部电极电连接的工序；以及形成第二端子电极，使得与所述导电性金属基材电连接的工序。
根据该结构，在变得相对低的电容器周缘(第二空隙率部侧)至少设置第一绝缘层，因此能够消除电容器周缘的凹陷。由此，能够提高主面中的平面度。
解决上述课题的电容器的制造方法包括：在导电性金属基材上形成电介质层的工序，所述导电性金属基材在一个主面具有设为多孔构造的第一空隙率部以及空隙率比该第一空隙率部低的第二空隙率部；在所述电介质层上形成上部电极的工序；在所述上部电极上且在隔着所述电介质层以及所述上部电极与所述第二空隙率部重叠的位置，至少形成第一绝缘层的工序；形成第一上部端子电极，使得与所述上部电极电连接的工序；以及形成第二上部端子电极，使得以与所述第一上部端子电极绝缘的状态设置在所述导电性金属基材的主面中的设置所述第一上部端子电极的主面侧，并与所述导电性金属基材电连接的工序。
根据该结构，在导电性金属基材的一个主面侧具有两个电极(第一上部端子电极以及第二上部端子电极)的电容器中，在变得相对低的电容器周缘(第二空隙率部侧)至少设置第一绝缘层。因此，能够消除电容器周缘的凹陷。由此，能够提高主面中的平面度。
优选地，在上述电容器的制造方法中，所述电介质层通过原子层沉积法形成。
根据该结构，通过利用原子层沉积法形成电介质层，从而能够使电介质层的厚度均匀。
优选地，在上述电容器的制造方法中，所述上部电极通过原子层沉积法形成。
根据该结构，通过利用原子层沉积法形成上部电极，从而能够使上部电极的层(膜)的厚度均匀。
发明效果
根据本发明的电容器以及电容器的制造方法，达到能够提高主面中的平面度这样的效果。
附图说明
图1是第一实施方式中的电容器的剖视图。
图2是用于说明电容器的制造方法的图，图2(a)是集合基板的立体图，图2(b)是沿着图2(a)的X-X线的概略剖视图。
图3是用于说明电容器的制造方法的图，图3(a)是集合基板的立体图，图3(b)是沿着图3(a)的X-X线的概略剖视图。
图4是用于说明电容器的制造方法的图，图4(a)是集合基板的立体图，图4(b)是沿着图4(a)的X-X线的概略剖视图。
图5是用于说明电容器的制造方法的图，图5(a)是集合基板的立体图，图5(b)是沿着图5(a)的X-X线的概略剖视图。
图6是用于说明电容器的制造方法的图，图6(a)是集合基板的立体图，图6(b)是沿着图6(a)的X-X线的概略剖视图。
图7是用于说明电容器的制造方法的图，图7(a)是集合基板的立体图，图7(b)是沿着图7(a)的X-X线的概略剖视图。
图8是用于说明电容器的制造方法的图，图8(a)是集合基板的立体图，图8(b)是沿着图8(a)的X-X线的概略剖视图。
图9是用于说明电容器的制造方法的图，图9(a)是集合基板的立体图，图9(b)是沿着图9(a)的X-X线的概略剖视图。
图10是第二实施方式中的电容器的剖视图。
图11是变形例中的电容器的剖视图。
图12是变形例中的电容器的剖视图。
图13是变形例中的电容器的剖视图。
附图标记说明
10：电容器，20：导电性金属基材，21：高空隙率部(第一空隙率部)， 22：低空隙率部(第二空隙率部)，30：绝缘层(第二绝缘层)，40：电介质层，50：上部电极，60：绝缘层(第一绝缘层)，71：上侧引出电极(第一端子电极)，72：下侧引出电极(第二端子电极)，110：电容器， 130：绝缘层(第二绝缘层)，140：电介质层，150：上部电极，160：绝缘层(第一绝缘层)，171：第一上侧引出电极(第一端子电极以及第一上部端子电极)，172：第二上侧引出电极(第三端子电极以及第二上部端子电极)。
具体实施方式
以下，参照附图对各实施方式的电容器以及电容器的制造方法进行说明。另外，在附图中，有时为了使得容易理解而将构成要素放大示出。此外，构成要素的尺寸比率有时与实际的尺寸比率或其它图中的尺寸比率不同。此外，在剖视图中，有时为了使得容易理解而用梨皮花纹代替一部分的构成要素的阴影线来示出。
如图1所示，电容器10具有导电性金属基材20、绝缘层30、电介质层40、上部电极50、绝缘层60以及引出电极70。另外，本实施方式的电容器10以成为大致长方体状的方式构成。另外，设“大致长方体状”包括角部、棱线部进行了倒角的长方体、角部、棱线部形成了圆角的长方体。
如图1所示，导电性金属基材20在一个主面侧具有空隙率相对高的作为第一空隙率部的高空隙率部21和空隙率相对低的作为第二空隙率部的低空隙率部22，并在另一个主面侧具有支承部23。即，高空隙率部21 以及低空隙率部22构成导电性金属基材20的第一面，支承部23构成导电性金属基材20的第二面。第一面是上述一个主面，第二面是上述另一个主面。第二面是与第一面相反侧的面。另外，在图1中，第一面是导电性金属基材20的上表面，第二面是导电性金属基材20的下表面。
作为构成导电性金属基材20的材料，只要是金属就没有特别限定，例如可举出铝、钽、镍、铜、钛、铌和铁、以及不锈钢、硬铝等合金等。优选地，构成导电性金属基材20的材料为铝。
此外，在本实施方式中所谓的“空隙率”，是指在导电性金属基材20 中空隙所占的比例。该空隙率能够像下述那样进行测定。另外，上述各空隙率部21、22的空隙在制作电容器10的过程中最终可能被电介质层40、上部电极50等填充，但是上述“空隙率”并不考虑像这样填充的物质，将被填充的地方也视为空隙而进行计算。
首先，通过聚焦离子束(FIB：Focused Ion Beam)加工，将导电性金属基材20加工成厚度为60nm以下的薄片。使用透射型电子显微镜 (TEM：Transmission ElectronMicroscope)拍摄该薄片试样的给定的区域 (3μm×3μm)。通过对得到的图像进行图像分析，从而求出导电性金属基材20的金属存在的面积。然后，能够根据下述式求出空隙率。
空隙率＝((测定面积-基材的金属存在的面积)/测定面积)×100
关于构成导电性金属基材20的高空隙率部21，其周围被低空隙率部 22所包围。高空隙率部21具有多孔构造。高空隙率部21的空隙率比构成导电性金属基材20的支承部23以及低空隙率部22高。该高空隙率部21 增大导电性金属基材的比表面积，使电容器10的静电电容变得更大。
从增大比表面积并使电容器的静电电容变得更大的观点出发，高空隙率部21的空隙率优选为20％以上，更优选为30％以上，更进一步优选为 35％以上。此外，从确保机械强度的观点出发，优选为90％以下，更优选为80％以下。
此外，高空隙率部21没有特别限定，但是优选具有30倍以上且10000 倍以下的扩面率，更优选具有50倍以上且5000倍以下的扩面率，例如具有300倍以上且600倍以下的扩面率。在此，所谓扩面率，是指每单位投影面积的表面积。每单位投影面积的表面积能够使用BET比表面积测定装置根据液氮温度下的氮的吸附量来求出。
与高空隙率部21相比较，低空隙率部22的空隙率低。优选地，低空隙率部22的空隙率比高空隙率部21的空隙率低，且为支承部23的空隙率以上。
低空隙率部22的空隙率优选为20％以下，更优选为10％以下。此外，低空隙率部22的空隙率也可以是0％。即，低空隙率部22可以具有多孔构造，但是也可以不具有多孔构造。低空隙率部22的空隙率越低，电容器10的机械强度越提高。另外，也可以设为省略了低空隙率部22的结构。例如，在图1中，也可以不存在低空隙率部22，使支承部23露出在上方。在该情况下，支承部23的露出在上方的部位相当于第二空隙率部。
关于导电性金属基材20的支承部23的空隙率，为了发挥作为支承体的功能，优选为更小，具体地，优选为10％以下，更优选为实质上不存在空隙。
绝缘层30设置为覆盖低空隙率部22。通过设置绝缘层30，从而可抑制上部电极50与导电性金属基材20之间的短路(Short)。关于形成绝缘层30的材料，只要是绝缘性的，就没有特别限定，在后面利用原子层沉积法的情况下，优选具有耐热性的树脂。作为形成绝缘层30的绝缘性材料，优选各种玻璃材料、陶瓷材料、聚酰亚胺树脂、氟树脂。在本例子中，作为绝缘层30而使用了聚酰亚胺树脂。另外，绝缘层30相当于第二绝缘层。
电介质层40具有覆盖高空隙率部21的第一电介质层41和覆盖绝缘层30的第二电介质层42。另外，第一电介质层41以及第二电介质层42 是一体构成的，优选在制造工序中通过同一工序(同一定时)来形成。
关于形成电介质层40的材料，只要是绝缘性的，就没有特别限定，优选地，可举出AlOx(例如Al2O3)、SiOx(例如SiO2)、AlTiOx、SiTiOx、 HfOx、TaOx、ZrOx、HfSiOx、ZrSiOx、TiZrOx、TiZrWOx、TiOx、SrTiOx、 PbTiOx、BaTiOx、BaSrTiOx、BaCaTiOx、SiAlOx等金属氧化物；AlNx、SiNx、 AlScNx等金属氮化物；或AlOxNy、SiOxNy、HfSiOxNy、SiCxOyNz等金属氮氧化物，优选AlOx、SiOx、SiOxNy、HfSiOx。另外，上述的式子仅表现材料的结构，并不限定组成。即，对O以及N附加的x、y以及z可以是大于0(零)的任意的值，包含金属元素的各元素的存在比率是任意的。
电介质层40优选通过气相法来形成，例如真空蒸镀法、化学蒸镀 (CVD：ChemicalVapor Deposition)法、溅射法、原子层沉积(ALD：Atomic Layer Deposition)法、脉冲激光沉积法(PLD：Pulsed Laser Deposition)等。因为能够直到多孔构件的细孔的微细部分为止形成厚度更均匀的层(膜)，所以更优选ALD法。
上部电极50形成在电介质层40上。更详细地，具有设置在第一电介质层41上的第一上部电极51和设置在第二电介质层42上的第二上部电极52。另外，第一上部电极51以及第二上部电极52是一体构成的，优选在制造工序中通过同一工序(同一定时)来形成。
关于构成上部电极50的材料，只要是导电性的，就没有特别限定，可举出Ni、Cu、Al、W、Ti、Ag、Au、Pt、Zn、Sn、Pb、Fe、Cr、Mo、 Ru、Pd、Ta以及它们的合金，例如CuNi、AuNi、AuSn，以及TiN、TiAlN、 TiON、TiAlON、TaN等金属氧化物、金属氮氧化物、导电性高分子(例如，PEDOT(聚(3，4-乙烯二氧噻吩))、聚吡咯、聚苯胺)等，优选TiN、 TiON。
上部电极50可以通过ALD法形成。通过使用ALD法，从而能够使电容器的静电电容更大。作为其它方法，也可以通过能够被覆电介质层并实质性地填补导电性金属基材的细孔的、化学蒸镀(CVD：Chemical Vapor Deposition)法、镀覆、偏置溅射、Sol-Gel法、导电性高分子填充等方法来形成上部电极。优选地，也可以通过ALD法在电介质层上形成导电性膜，并从其上起通过其它方法用导电性物质，优选用电阻更小的物质来填充细孔而形成上部电极。通过设为这样的结构，从而能够有效地得到更高的静电电容密度以及更低的等效串联电阻(ESR：Equivalent Series Resistance)。
绝缘层60形成在上部电极50中的第二上部电极52上。关于形成绝缘层60的材料，只要是具有绝缘性的材料，就没有特别限定，例如，能够采用作为热固化性树脂的环氧树脂。另外，绝缘层60相当于第一绝缘层。
引出电极70具有上侧引出电极71以及下侧引出电极72。
上侧引出电极71形成在上部电极50的第一上部电极51上。即，上侧引出电极71与上部电极50电连接。
下侧引出电极72形成在导电性金属基材20的支承部23侧的主面上。即，下侧引出电极72与导电性金属基材20电连接。
构成上侧引出电极71以及下侧引出电极72的材料并没有特别限定，例如，可举出Au、Pb、Ag、Sn、Ni、Cu等金属和合金、以及导电性高分子等。
考虑到密接性、焊接性、焊料侵蚀性、导电性、引线接合性、耐激光性等，在构成导电性金属基材20的材料为铝的情况下，构成上侧引出电极71以及下侧引出电极72的材料优选为Cu、Ti/Al、Ni/Au、Ti/Cu、 Cu/Ni/Au、Ni/Sn、Cu/Ni/Sn。在此，例如，Ti/Al表示在形成了Ti皮膜后形成了Al皮膜。在构成导电性金属基材20的材料为铜的情况下，构成上侧引出电极71以及下侧引出电极72的材料优选为Al、Ti/Al、Ni/Cu。此外，在构成导电性金属基材20的材料为镍的情况下，构成上侧引出电极 71以及下侧引出电极72的材料优选为Al、Ti/Al、Cu、Au、Sn。
接着，对像上述那样构成的电容器10的制造工序(制造方法)进行说明。另外，在图2～图9中，(a)示意性地示出电容器坯体的集合基板的立体图，(b)示意性地示出沿着对应的图(a)的X-X线的剖视图。
如图2(a)、图2(b)所示，首先，准备导电性金属基板100。作为构成导电性金属基板100的材料，例如可举出铝、钽、镍、铜、钛、铌和铁、以及不锈钢、硬铝等合金等。优选地，构成导电性金属基板100的材料为铝。导电性金属基板100在一个主面侧具有多孔质金属层101，在另一个主面侧具有支承层102。即，导电性金属基板100的一面由多孔质金属层101构成，导电性金属基板100的与所述一面相反侧的面由支承层102 构成。
多孔质金属层101的空隙率大于支承层102的空隙率。此外，多孔质金属层101的扩面率大于支承层102的扩面率。即，多孔质金属层101的比表面积大于支承层102的比表面积。
如图3(a)、图3(b)所示，使多孔质金属层101的一部分的区域的孔垮塌而形成槽部103。由此，多孔质金属层被分断。被分断的多孔质金属层相当于高空隙率部21。而且，槽部103形成在高空隙率部21彼此之间，槽部103的底面由通过使多孔质金属层垮塌而形成的作为第二空隙率部的低空隙率部22构成。关于槽部103的形成方法，能够像上述那样使用使孔垮塌的方法，作为其一个例子，能够使用通过冲压加工进行压缩而使其垮塌的方法、利用激光等使相应部分熔融而使孔垮塌的方法。另外，作为其它方式，可想到通过除去多孔质金属层101的一部分而形成槽部 103的方法，在该情况下，其方法没有特别要求，例如能够使用利用划片机、激光等除去的方法。此外，在形成槽部103时，可想到使用激光将多孔质金属层101完全除去的情况。此时，槽部103的底面中的空隙率成为 0(零)或无限地接近0的状态。在该情况下，虽然是在槽部103的底面不存在前述的低空隙率部22的状态，但是槽部103的底面相当于第二空隙率部，仍然存在第二空隙率部。
如图4(a)、图4(b)所示，在槽部103形成绝缘层30。关于绝缘层30的形成方法，能够通过使用空气式分配器、喷射式分配器、喷墨、丝网印刷、静电涂敷方法等将绝缘性材料(例如，聚酰亚胺树脂)填充到槽部103或者涂敷在槽部103的底面来进行。绝缘性材料的填充优选填充至槽部103的深度中途。通过像这样调整填充量，从而即使在发生了涂敷量的偏差的情况下，也能够抑制绝缘材料从槽部103溢出。
如图5(a)、图5(b)所示，在通过上述工序得到的导电性金属基板上通过ALD法形成电介质层40。
如图6(a)、图6(b)所示，在电介质层40上通过ALD法形成上部电极50。
如图7(a)、图7(b)所示，在上部电极50上形成绝缘部104。关于绝缘部104的形成方法，例如可举出如下方法，即，在上部电极50上配置环氧树脂片，然后在其上部配置脱模膜，在夹入到被镜面化的SUS 板的状态下，以200℃且1MPa的压力进行120分钟的冲压加工。
如图8(a)、图8(b)所示，通过激光处理除去绝缘部104的一部分(想要形成上侧引出电极71的部分)。另外，在使用激光除去了绝缘部104的一部分的情况下，优选实施除去残留在相应地方的污迹的去污处理。在激光处理后残留的绝缘部104相当于绝缘层60。
接下来，如图9(a)、图9(b)所示，在除去了绝缘部104的地方形成上侧引出电极71，使得与绝缘层60(绝缘部104)平齐，并在下表面形成下侧引出电极72。各引出电极71、72能够通过溅射、蒸镀、电解镀覆、无电解镀覆等方法形成。此外，这些方法能够组合使用。例如，在本例子中，通过无电解镀覆形成了镀Cu电极。另外，关于下表面的下侧引出电极72，因为导电性金属基板100的支承层102(铝)露出，所以优选作为预处理而实施锌酸盐处理、无电解镀Ni形成。此外，例如在形成上部电极50时通过ALD法形成TiN膜的情况下，能够同时形成上表面和下表面。由此，在支承层102的下表面形成TiN膜，因此不需要下侧引出电极72镀覆形成时的预处理。虽然在图9(b)中，高空隙率部21(多孔质金属层101)的空隙被上侧引出电极71填充，但是也可以是空隙的一部分或全部未被上侧引出电极71填充的结构。
接下来，通过沿着图9(a)、图9(b)所示的线CL进行切断，从而能够得到电容器10(参照图1)。另外，切断方法没有特别限定，例如，可考虑利用各种激光装置、划片机、冲压的切断等。更优选为纳秒激光的光纤激光器。
本发明人通过上述的制造方法制造了电容器的尺寸为1.0mm×0.5mm、厚度为55μm、静电电容(在1kHz、0.1Vrms下测定)为大约100nF的电容器。
在将制造的电容器载置在平面上的状态下，使用激光显微镜测定了绝缘层60与上侧引出电极71的高低差。对5个电容器测定了绝缘层60与上侧引出电极71的高低差的结果，最大为1μm，能够确认可得到平滑性 (平面度)高的电容器。在此，绝缘层60与上侧引出电极71的高低差优选为5μm以下。如果绝缘层60与上侧引出电极71的高低差为5μm以下，则在将电容器内置于电路基板时，与过孔的接合的可靠性提高，从而优选。
根据以上说明的本实施方式，能够达到以下的作用效果。
(1)由于在变得相对低的电容器周缘(低空隙率部22侧)至少设置绝缘层60，因此能够消除电容器周缘的凹陷。由此，能够提高主面中的平面度。
(2)绝缘层60以包围位于电容器10的中央侧的上侧引出电极71的周围的方式，设置在隔着电介质层40以及上部电极50与低空隙率部22 重叠的位置。由此，成为上侧引出电极71不露出在电容器10的侧面(面向与主面正交的方向的侧面)的结构，因此能够抑制上侧引出电极71与下侧引出电极72之间的短路。
(3)通过在导电性金属基材20与所述上部电极50之间的任意地方具备绝缘层30，从而能够抑制导电性金属基材20与上部电极50之间的短路。
(4)通过利用原子层沉积法(ALD法)形成电介质层40，从而能够使电介质层的厚度均匀。
(5)通过利用原子层沉积法(ALD法)形成上部电极50，从而能够使上部电极的层(膜)的厚度均匀。
(6)因为是使用原子层沉积法ALD法连续地形成电介质层40以及上部电极50的结构，因此能够有助于生产性提高。
(第二实施方式)
以下，按照图10对第二实施方式进行说明。以下，以与第一实施方式的不同点为中心进行说明，对于相同的构件标注相同的附图标记，并省略说明的一部分或全部。
如图10所示，本实施方式的电容器110具有导电性金属基材20、绝缘层130、电介质层140、上部电极150、绝缘层160以及引出电极170。
绝缘层130相当于第一实施方式的绝缘层30。绝缘层130相对于绝缘层30的不同点在于，形成了贯通孔130a。
电介质层140相当于第一实施方式的电介质层40。电介质层140相对于电介质层40的不同点在于，形成了贯通孔140a。贯通孔140a与贯通孔130a形成在同一位置。
上部电极150相当于第一实施方式的上部电极50。上部电极150相对于上部电极50的不同点在于，形成了贯通孔150a。贯通孔150a与贯通孔 140a以及贯通孔130a形成在同一位置。
绝缘层160相当于第一实施方式的绝缘层60。绝缘层160形成在上部电极150上，使得覆盖上部电极150整体。即，在构成上部电极150的第一上部电极51上以及第二上部电极52上形成有绝缘层160。此外，绝缘层160呈大致板状，并具有突出部161，突出部161以从其一侧的面突出并通过各贯通孔130a、140a、150a与低空隙率部22(导电性金属基材20) 抵接的方式构成。在突出部161形成有贯通孔162。该贯通孔162形成为，在绝缘层160的厚度方向上，即，从电容器110的一个主面到另一个主面贯通绝缘层160。此外，绝缘层160具有贯通孔163。贯通孔163形成为，在绝缘层160的厚度方向上，即，从电容器110的一个主面到另一个主面贯通绝缘层160。
引出电极170具有：设置在上部的第一上侧引出电极171；以与第一上侧引出电极171电绝缘的状态设置在上部的第二上侧引出电极172；以及下侧引出电极72。即，在本实施方式中，在电容器110的一个主面侧具有作为第一端子电极的第一上侧引出电极171和作为第三端子电极的第二上侧引出电极172。而且，在电容器110的另一个主面侧具有作为第二端子电极的下侧引出电极72。
第一上侧引出电极171相当于第一实施方式的上侧引出电极71。
第一上侧引出电极171构成为，突出片171a通过所述贯通孔163内而与上部电极150抵接。因此，第一上侧引出电极171构成为与上部电极 150电连接。
第二上侧引出电极172构成为，突出片172a通过所述贯通孔162而与导电性金属基材20抵接。因此，第二上侧引出电极172与导电性金属基材20电连接。
接着，对像上述那样构成的电容器110的制造工序(制造方法)进行说明。另外，关于制造方法，对于同样的部分也省略说明的一部分或全部。
在电介质层140上形成了上部电极150之后，例如通过激光处理来形成贯通孔130a、140a、150a。
接下来，在上部电极50上形成绝缘层160。关于绝缘层160的形成方法，例如可举出如下方法，即，在上部电极150上配置环氧树脂片，然后在其上部配置脱模膜，在夹入到被镜面化的SUS板的状态下，以200℃且 1MPa的压力进行120分钟的冲压加工。此时，环氧树脂进入到贯通孔130a、 140a、150a内，从而形成突出部161。
接下来，例如通过激光处理对绝缘层160形成贯通孔162以及贯通孔 163。贯通孔162形成为，除去绝缘层160，直到达到低空隙率部22(导电性金属基材20)为止。贯通孔163形成为，除去绝缘层160，直到达到上部电极150为止。另外，在使用激光除去了绝缘层160的一部分的情况下，优选实施除去残留在相应地方的污迹的去污处理。
接下来，以上侧引出电极171、172的突出片171a、172a介于除去了绝缘层160的一部分的贯通孔162、163内的状态形成引出电极170。此时，突出片171a形成为与上部电极150抵接，突出片172a形成为与低空隙率部22(导电性金属基材20)抵接。
根据以上说明的本实施方式，除了能够达到第一实施方式的(1)、 (3)、(4)、(5)以及(6)的效果之外，还能够达到以下效果。
(7)在电容器110的一个主面侧具有第一上侧引出电极171和第二上侧引出电极172，在另一个主面侧具有下侧引出电极72。即，能够根据相对于基板的配置方式，分为使用第一上侧引出电极171和下侧引出电极 72的情况和使用第一上侧引出电极171和第二上侧引出电极172的情况进行使用，因此能够有助于便利性的提高。
(变形例)
另外，上述各实施方式也能够以对其适当地进行了变更的以下的方式来实施。
虽然在上述第一实施方式中，设为在形成了槽部103之后涂敷绝缘层 30的结构，即，在槽部103上层叠绝缘层30的结构，但是并不限于此。例如，也可以在形成电介质层40之后形成绝缘层30。即，只要在导电性金属基材20与上部电极50之间形成有绝缘层30即可。
此外，在第二实施方式的电容器110中，也可以在形成电介质层140 之后形成绝缘层130。
虽然在上述第一实施方式中，设为具备作为第二绝缘层的绝缘层30 的结构，但是并不限于此，也可以采用省略了绝缘层30的结构。
此外，关于第二实施方式，也同样地可以采用省略了绝缘层130的结构。
虽然在上述第一实施方式中并未特别提及，但是例如也可以是，作为第一绝缘层的绝缘层60的一部分配置在隔着电介质层40以及上部电极50 与作为第一空隙率部的高空隙率部21重叠的位置。此外，也可以如图1 中所示，绝缘层60配置在与作为第一空隙率部的高空隙率部21不重叠的位置。
虽然在上述第二实施方式中，设为露出作为第二端子电极的下侧引出电极72的结构，但是并不限于此。
也可以如图11所示，采用由作为第三绝缘层的绝缘层200包围下侧引出电极72的周围那样的结构。通过设为这样的结构，从而成为作为第二端子电极的下侧引出电极72不露出在电容器10的侧面(面向与主面正交的方向的侧面)的结构，因此能够抑制上侧引出电极71与下侧引出电极72之间的短路。
此外，设置在下侧引出电极72侧的绝缘层并不限于如图11所示的结构。例如，也可以采用如下结构，即，设置多个绝缘层，使得在电容器10 的宽度方向(在图11中为左右方向)上对下侧引出电极72进行划分。即，也可以是在想要引出下侧引出电极72的位置以外存在绝缘层那样的结构。
如图12所示，也可以采用如下结构，即，在导电性金属基材20的另一个主面侧具备覆盖作为第二端子电极的下侧引出电极72的表面的作为第四绝缘层的绝缘层201。通过设为这样的结构，从而能够在作为第一端子电极的第一上侧引出电极171与作为第三端子电极的第二上侧引出电极 172之间得到静电电容。此外，通过预先形成绝缘层201，从而即使在安装电容器110的基板上形成有电路图案，也能够通过绝缘层201进行绝缘。
虽然在上述第二实施方式中，设为设置了作为第二端子电极的下侧引出电极72的结构，但是并不限于此。例如，也可以采用省略了下侧引出电极72的结构。即，如图13所示，成为如下结构，即，在一个主面具备作为第一端子电极的第一上侧引出电极171和作为第二端子电极的第二上侧引出电极172。在该情况下，第一上侧引出电极171相当于第一上部端子电极，第二上侧引出电极172相当于第二上部端子电极。此外，如图13 所示，优选代替省略了下侧引出电极72而具备绝缘层202，使得覆盖支承部23。
虽然在上述各实施方式中，将电容器10、110设为了大致长方体状，但是其形状并不限定于此。作为电容器的形状，也可以采用在俯视下为圆状、椭圆状等形状。
上述各实施方式以及上述各变形例可以适当地进行组合。

Claims (8)

1.一种电容器，具备：
导电性金属基材，在一个主面具有设为多孔构造的第一空隙率部以及空隙率比该第一空隙率部低的第二空隙率部；
电介质层，设置在所述导电性金属基材上；
上部电极，设置在所述电介质层上；
第一端子电极，设置在所述导电性金属基材的一个主面侧，并与所述上部电极电连接；以及
第二端子电极，设置在所述导电性金属基材的另一个主面侧，并与所述导电性金属基材电连接，
所述第一空隙率部以比所述第二空隙率部突出的方式构成，
所述第一端子电极设置在所述上部电极上，且设置在隔着所述电介质层以及所述上部电极与所述第一空隙率部重叠的位置，
在所述上部电极上且在隔着所述电介质层以及所述上部电极与所述第二空隙率部重叠的位置，至少设置第一绝缘层，
所述第一绝缘层以包围所述第一端子电极的周围的方式设置。
2.根据权利要求1所述的电容器，其中，
具有：第三端子电极，以与所述第一端子电极绝缘的状态设置在所述导电性金属基材的主面中的设置所述第一端子电极的主面侧，并与所述导电性金属基材电连接。
3.根据权利要求1或2所述的电容器，其中，
在所述电容器的端部，在所述导电性金属基材与所述上部电极之间的任意地方具备第二绝缘层。
4.根据权利要求1或2所述的电容器，其中，
在所述导电性金属基材的另一个主面侧具备包围所述第二端子电极的周围的第三绝缘层。
5.根据权利要求2所述的电容器，其中，
在所述导电性金属基材的另一个主面侧具备覆盖所述第二端子电极的表面的第四绝缘层。
6.一种电容器的制造方法，包括：
在导电性金属基材上形成电介质层的工序，所述导电性金属基材在一个主面具有设为多孔构造的第一空隙率部以及空隙率比该第一空隙率部低的第二空隙率部；
在所述电介质层上形成上部电极的工序；
在所述上部电极上且在隔着所述电介质层以及所述上部电极与所述第二空隙率部重叠的位置，至少形成第一绝缘层的工序；
以周围被所述第一绝缘层包围的方式在所述上部电极上且在隔着所述电介质层以及所述上部电极与所述第一空隙率部重叠的位置形成第一端子电极，使得与所述上部电极电连接的工序；以及
形成第二端子电极，使得与所述导电性金属基材电连接的工序。
7.根据权利要求6所述的电容器的制造方法，其中，
所述电介质层通过原子层沉积法形成。
8.根据权利要求6或7所述的电容器的制造方法，其中，
所述上部电极通过原子层沉积法形成。
CN201711101176.6A 2016-11-15 2017-11-09 电容器以及电容器的制造方法 Active CN108074738B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-222640 2016-11-15
JP2016222640A JP6583220B2 (ja) 2016-11-15 2016-11-15 コンデンサ及びコンデンサの製造方法

Publications (2)

Publication Number Publication Date
CN108074738A CN108074738A (zh) 2018-05-25
CN108074738B true CN108074738B (zh) 2020-09-18

Family

ID=62108665

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711101176.6A Active CN108074738B (zh) 2016-11-15 2017-11-09 电容器以及电容器的制造方法

Country Status (4)

Country Link
US (1) US10734164B2 (zh)
JP (1) JP6583220B2 (zh)
CN (1) CN108074738B (zh)
TW (1) TWI655655B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020174751A1 (ja) * 2019-02-28 2020-09-03 パナソニックＩｐマネジメント株式会社 電解コンデンサ用電極箔、電解コンデンサおよびそれらの製造方法
CN112448043A (zh) * 2019-08-30 2021-03-05 中科邦汇新材料科技(东莞)有限公司 一种新型锂电池阴阳极片绝缘胶水工艺
US11515098B2 (en) * 2019-09-09 2022-11-29 Murata Manufacturing Co., Ltd. Solid electrolytic capacitor and method of producing solid electrolytic capacitor
TWI744103B (zh) * 2020-03-12 2021-10-21 日商村田製作所股份有限公司 電容器用老化裝置及電容器之老化方法
CN115039190B (zh) * 2020-03-24 2023-08-25 株式会社村田制作所 电容器
KR20220116561A (ko) * 2020-06-29 2022-08-23 티디케이가부시기가이샤 박막 캐패시터 및 그 제조 방법 및 박막 캐패시터를 구비하는 전자 회로 기판
CN116234641B (zh) * 2020-09-30 2024-04-19 富士胶片株式会社 导电层叠体及导电层叠体的制造方法
JP2022178308A (ja) * 2021-05-20 2022-12-02 イビデン株式会社 プリント配線板
WO2023157426A1 (ja) * 2022-02-16 2023-08-24 Tdk株式会社 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタを備える電子回路基板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001006973A (ja) * 1999-06-25 2001-01-12 Matsushita Electric Ind Co Ltd コンデンサおよびその製造方法
KR100568306B1 (ko) * 2004-07-23 2006-04-05 삼성전기주식회사 박막형 다층 세라믹 캐패시터 및 그 제조방법
JP3875705B2 (ja) 2004-09-22 2007-01-31 富士通メディアデバイス株式会社 固体電解コンデンサ及びその製造方法
US20090122460A1 (en) * 2007-11-12 2009-05-14 Alexander Gschwandtner Semiconductor Device and Method for Producing the Same
EP2261933A4 (en) * 2008-04-08 2018-03-28 Murata Manufacturing Co. Ltd. Capacitor and method for manufacturing the same
JP5455352B2 (ja) * 2008-10-28 2014-03-26 太陽誘電株式会社 薄膜ｍｉｍキャパシタ及びその製造方法
US8236645B1 (en) * 2011-02-07 2012-08-07 GlobalFoundries, Inc. Integrated circuits having place-efficient capacitors and methods for fabricating the same
TWI483352B (zh) * 2012-03-12 2015-05-01 Ind Tech Res Inst 固態電解電容基板模組及包括該固態電解電容基板模組的電路板
TWI483274B (zh) 2013-12-30 2015-05-01 Ind Tech Res Inst 複合電極及電解電容器
CN105960692B (zh) * 2014-02-07 2019-01-15 株式会社村田制作所 电容器及其制造方法

Also Published As

Publication number Publication date
TWI655655B (zh) 2019-04-01
CN108074738A (zh) 2018-05-25
US20180137990A1 (en) 2018-05-17
JP6583220B2 (ja) 2019-10-02
JP2018082013A (ja) 2018-05-24
US10734164B2 (en) 2020-08-04
TW201830434A (zh) 2018-08-16

Similar Documents

Publication Publication Date Title
CN108074738B (zh) 电容器以及电容器的制造方法
KR101906693B1 (ko) 콘덴서
KR101887793B1 (ko) 콘덴서
WO2016181865A1 (ja) コンデンサおよびその製造方法
WO2018092722A1 (ja) コンデンサ及びコンデンサの実装構造
TW201721681A (zh) 電容器
JP2010510644A (ja) コンポーネント構造
JP6558439B2 (ja) コンデンサおよびその製造方法
US20180114640A1 (en) Capacitor
US20180114647A1 (en) Capacitor and method for manufacturing the capacitor
US11114242B2 (en) Capacitor having an oxide film on a surface of a conductive metal base material
US20170018368A1 (en) Capacitor
TWI621386B (zh) Method for manufacturing substrate with built-in capacitor
WO2018021115A1 (ja) コンデンサ、及び該コンデンサの製造方法
WO2018151028A1 (ja) コンデンサ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant