CN115039190B - 电容器 - Google Patents

电容器 Download PDF

Info

Publication number
CN115039190B
CN115039190B CN202180010918.2A CN202180010918A CN115039190B CN 115039190 B CN115039190 B CN 115039190B CN 202180010918 A CN202180010918 A CN 202180010918A CN 115039190 B CN115039190 B CN 115039190B
Authority
CN
China
Prior art keywords
via conductor
capacitor
insulating substrate
main surface
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202180010918.2A
Other languages
English (en)
Other versions
CN115039190A (zh
Inventor
增成晃生
林幸子
岩地直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN115039190A publication Critical patent/CN115039190A/zh
Application granted granted Critical
Publication of CN115039190B publication Critical patent/CN115039190B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/236Terminals leading through the housing, i.e. lead-through
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/10Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

电容器(1A)具备:绝缘基板(10);电容形成部(20),包含金属多孔体(21)、电介质膜(22)以及导电膜(23);以及密封部(30),对电容形成部(20)进行密封。电容形成部(20)设置在绝缘基板(10)的第1主面(10a)上。在金属多孔体(21)连接有包含从第1主面(10a)侧朝向第2主面(10b)侧贯通绝缘基板(10)的第1过孔导体(13)的第1外部连接布线,在导电膜(23)连接有包含从第1主面(10a)侧朝向第2主面(10b)侧贯通绝缘基板(10)的第2过孔导体(14)的第2外部连接布线。在沿着第1主面(10a)的法线方向观察的情况下,第1过孔导体(13)以及第2过孔导体(14)均设置在配置了电容形成部(20)的区域内。

Description

电容器
技术领域
本发明涉及具备包含金属多孔体、电介质膜以及导电膜的电容形成部而成的电容器。
背景技术
例如,在美国专利公开第2018/0277306号说明书(专利文献1)中,公开了一种电容器,该电容器是通过金属多孔体、覆盖该金属多孔体的表面的电介质膜、以及覆盖该电介质膜的导电膜来设置电容形成部而成的。在该电容器中,金属多孔体由金属粒子的烧结体构成,电介质层以及导电膜均通过原子层沉积(ALD:Atomic Layer Deposition)法形成。
在此,从耐湿性的观点出发,上述结构的电容形成部需要通过密封部气密地进行密封。因此,在具体地设计具备上述结构的电容形成部的电容器时,如何从被密封部密封而成的电容形成部引出外部连接布线变得重要。
关于这一点,在上述专利文献1公开的电容器中,采用了如下结构,即,在设置了电容形成部的绝缘基板的一个主面上设置有一对布线层,在该一对布线层分别接合了电容形成部的金属多孔体和导电膜。而且,这一对布线层沿着绝缘基板的上述主面的面内方向朝向彼此不同的方向被引出。
在先技术文献
专利文献
专利文献1:美国专利公开第2018/0277306号说明书
发明内容
发明要解决的问题
然而,在设为上述专利文献1公开的电容器的情况下,由于是上述的一对布线层朝向彼此不同的方向被引出的结构,所以产生所谓的ESL(等效串联电感)会变高的问题。此外,由于是沿着绝缘基板的主面的面内方向朝向外侧引出布线层的结构,所以自然而然地,不仅电容器将大型化,而且电容器中的电容形成部以外的部分的占有体积变大,其结果是,还产生会阻碍高电容化的问题。
因此,本发明是为了解决上述的问题而完成的,其目的在于,在具备包含金属多孔体、电介质膜和导电膜的电容形成部而成的电容器中,谋求低ESL化和高电容化。
用于解决问题的技术方案
基于本发明的电容器具备绝缘基板、电容形成部以及密封部。上述绝缘基板具有第1主面以及与该第1主面对置的第2主面。上述电容形成部设置在上述第1主面上。上述密封部设置在上述第1主面上,并且与上述绝缘基板一起对上述电容形成部进行密封。在上述绝缘基板设置有分别与上述电容形成部连接的第1外部连接布线以及第2外部连接布线。上述电容形成部包含:导电性的金属多孔体,与上述第1外部连接布线连接;电介质膜,覆盖上述金属多孔体的表面;以及导电膜,覆盖上述电介质膜,并且与上述第2外部连接布线连接。上述第1外部连接布线具有:第1过孔导体,贯通上述绝缘基板,使得从上述第1主面到达上述第2主面。上述第2外部连接布线具有:第2过孔导体,贯通上述绝缘基板,使得从上述第1主面到达上述第2主面。在上述基于本发明的电容器中,在沿着上述第1主面的法线方向观察的情况下,上述第1过孔导体以及上述第2过孔导体均设置在配置了上述电容形成部的区域内。
在上述基于本发明的电容器中,也可以是,上述第1过孔导体以及上述第2过孔导体均设置有多个。
在上述基于本发明的电容器中,也可以是,在沿着上述第1主面的法线方向观察的情况下,上述第1过孔导体以及上述第2过孔导体配置为阵列状,在该情况下,优选一个过孔导体的极性和与该一个过孔导体以最短距离相邻的过孔导体的极性不同。
在上述基于本发明的电容器中,也可以是,上述第1外部连接布线还具有:连接导体,设置在上述第1主面上,使得覆盖上述第1过孔导体的至少一部分,在该情况下,优选上述金属多孔体与上述连接导体接合,并且上述导电膜与上述第2过孔导体接合。
在上述基于本发明的电容器中,也可以是,上述连接导体仅位于上述第1过孔导体上。
在上述基于本发明的电容器中,也可以是,上述连接导体位于包含上述第1过孔导体上以及上述第2过孔导体上在内的上述第1主面上的除上述第2过孔导体上以外的部分。
在上述基于本发明的电容器中,也可以是,上述连接导体在以最短距离相邻的第1过孔导体与第2过孔导体之间延伸至比将这些第1过孔导体以及第2过孔导体的靠近端彼此连结的情况下的中间位置靠第2过孔导体侧。
在上述基于本发明的电容器中,也可以是,上述第1外部连接布线还具有:辅助连接导体,设置在上述第1主面上,使得不覆盖上述第1过孔导体以及上述第2过孔导体,在该情况下,优选上述金属多孔体与上述辅助连接导体接合。
在上述基于本发明的电容器中,也可以是,在上述第2过孔导体和上述绝缘基板的基材的边界部,上述基材被上述电介质膜覆盖,并且上述电介质膜被上述导电膜覆盖,进而上述导电膜被上述第2过孔导体覆盖。
在上述基于本发明的电容器中,优选地,上述导电膜由具有柱状构造的沉积膜构成,该柱状构造包含在相对于上述电介质膜的表面大致垂直的方向上生长的微小柱状体。
在上述基于本发明的电容器中,也可以是,在上述导电膜与上述第2过孔导体之间,还设置有使这些导电膜和第2过孔导体的密接性提高的密接层。
在上述基于本发明的电容器中,优选地,被上述第2过孔导体覆盖的部分的上述绝缘基板的表面粗糙度为200nm以上且20μm以下。
在上述基于本发明的电容器中,上述绝缘基板也可以包含Al2O3、MgO、Mg2SiO4、BaTiO3、SrTiO3以及CaTiO3中的至少任一者作为主要的材料,上述电介质膜也可以由包含AlOx、SiOx、HfOx以及ZrOx中的至少任一者的膜构成,上述导电膜也可以由包含TiN、WN、RuO2、ZnO、(ZnXAl1-X)O以及NiO中的至少任一者的膜构成,上述第2过孔导体也可以包含Cu、Ni、Ag、Sn以及Au中的至少任一者。
在上述基于本发明的电容器中,也可以是,上述第2过孔导体具有其剖面形状随着从上述第1主面侧朝向上述第2主面侧而变小的前端变细的形状。
在上述基于本发明的电容器中,也可以是,上述金属多孔体由金属粒子的烧结体构成。
在上述基于本发明的电容器中,优选地,上述金属多孔体的微晶直径为20nm以上且500nm以下。
在上述基于本发明的电容器中,也可以是,上述金属多孔体的一部分进入到贯通上述绝缘基板的部分的上述第2过孔导体。
在上述基于本发明的电容器中,也可以是,上述金属多孔体不进入到贯通上述绝缘基板的部分的上述第2过孔导体。
在上述基于本发明的电容器中,也可以是,上述密封部由绝缘性的树脂材料或者绝缘性的无机材料构成。
在上述基于本发明的电容器中,也可以是,上述密封部包含:上方密封部,从上述电容形成部观察,位于与上述绝缘基板所位于的一侧相反侧;以及侧方密封部,位于上述绝缘基板与上述上方密封部之间,使得包围上述电容形成部,在该情况下,也可以是,上述上方密封部由绝缘性的树脂材料构成,并且上述侧方密封部由玻璃材料构成。
在上述基于本发明的电容器中,也可以是,将上述第1过孔导体和上述第2过孔导体合起来的过孔导体的总数为4个以上,此外,也可以是,上述第1过孔导体的直径以及上述第2过孔导体的直径均为0.05mm以上且0.25mm以下。
在上述基于本发明的电容器中,也可以是,上述第1外部连接布线还具有在上述第2主面侧的位置覆盖上述第1过孔导体的第1凸块部,此外,也可以是,上述第2外部连接布线还具有在上述第2主面侧的位置覆盖上述第2过孔导体的第2凸块部。
发明效果
根据本发明,在具备包含金属多孔体、电介质膜和导电膜的电容形成部而成的电容器中,可谋求低ESL化和高电容化。
附图说明
图1是实施方式1涉及的电容器的示意主视图。
图2是图1所示的电容器的示意仰视图。
图3是图1所示的电容器的示意剖视图。
图4是作为图1所示的电容器的组装前的一个部件的绝缘基板的示意俯视图。
图5是将图3所示的第2过孔导体的附近进行了放大的示意剖视图。
图6是示出实施方式1涉及的电容器的制造方法的流程图。
图7是示出完成了图6所示的制造流程的步骤ST4之后的状态的示意剖视图。
图8是用于说明图6所示的制造流程的步骤ST5的示意剖视图。
图9是用于说明图6所示的制造流程的步骤ST6的示意剖视图。
图10是用于说明图6所示的制造流程的步骤ST6中的制造条件的曲线图。
图11是用于说明图6所示的制造流程的步骤ST7的示意剖视图。
图12是用于说明图6所示的制造流程的步骤ST8的示意剖视图。
图13是用于说明图6所示的制造流程的步骤ST9的示意剖视图。
图14是用于说明图6所示的制造流程的步骤ST10的示意剖视图。
图15是第1变形例至第3变形例涉及的电容器的绝缘基板的示意仰视图。
图16是第4变形例至第7变形例涉及的电容器的绝缘基板的示意仰视图。
图17是第8变形例涉及的电容器的绝缘基板的示意仰视图。
图18是实施方式2涉及的电容器的示意剖视图。
图19是实施方式3涉及的电容器的示意剖视图。
图20是实施方式4涉及的电容器的示意剖视图。
图21是作为图20所示的电容器的组装前的一个部件的绝缘基板的示意俯视图。
图22是实施方式5涉及的电容器的示意剖视图。
图23是作为图22所示的电容器的组装前的一个部件的绝缘基板的示意俯视图。
图24是实施方式6涉及的电容器的示意剖视图。
图25是实施方式7涉及的电容器的示意剖视图。
图26是实施方式8涉及的电容器的示意剖视图。
图27是作为图26所示的电容器的组装前的一个部件的绝缘基板的示意俯视图。
图28是作为实施方式9涉及的电容器的组装前的一个部件的绝缘基板的示意俯视图。
图29是作为实施方式10涉及的电容器的组装前的一个部件的绝缘基板的示意俯视图。
图30是将实施方式11涉及的电容器的第2过孔导体的附近进行了放大的示意剖视图。
图31是将实施方式12涉及的电容器的第2过孔导体的附近进行了放大的示意剖视图。
图32是将实施方式13涉及的电容器的第2过孔导体的附近进行了放大的示意剖视图。
图33是将实施方式14涉及的电容器的第2过孔导体的附近进行了放大的示意剖视图。
图34是将实施方式15涉及的电容器的第2过孔导体的附近进行了放大的示意剖视图。
具体实施方式
以下,参照图对本发明的实施方式进行详细说明。另外,在以下所示的实施方式中,对于相同的或者共同的部分,在图中标注相同的附图标记,不再重复其说明。
(实施方式1)
图1是实施方式1涉及的电容器的示意主视图。图2是从图1中所示的箭头II方向观察的电容器的示意仰视图。图3是沿着图2中所示的III-III线的电容器的示意剖视图。图4是作为图1所示的电容器的组装前的一个部件的绝缘基板的示意俯视图。此外,图5是将图3所示的第2过孔导体的附近进行了放大的示意剖视图。首先,参照这些图1至图5对本实施方式涉及的电容器1A的结构进行说明。
如图1至图3所示,电容器1A具有扁平的大致长方体形状的外形,是其底面构成为针对布线基板等的安装面的所谓的表面安装型电子部件。电容器1A主要具备绝缘基板10、电容形成部20以及密封部30。其中,电容形成部20设置在绝缘基板10上。电容形成部20被绝缘基板10和设置在该绝缘基板10上的密封部30密封,由此位于电容器1A的内部。
此外,在绝缘基板10设置有第1过孔导体13以及第2过孔导体14、连接导体15、和第1凸块16以及第2凸块17。这些第1过孔导体13、第2过孔导体14、连接导体15、第1凸块16以及第2凸块17构成了作为用于将位于电容器1A的内部的电容形成部20与外部的电路电连接的引出布线的一对外部连接布线。一对外部连接布线包含作为阳极的第1外部连接布线和作为阴极的第2外部连接布线。
如图1至图4所示,绝缘基板10由具有第1主面10a以及与该第1主面10a对置的第2主面10b的平板状的构件构成。作为绝缘基板10,优选使用具有电绝缘性的基板,优选地,能够利用以无机材料为主成分的基板。更具体地,作为绝缘基板10,例如能够使用以Si、Al2O3、ZrO2、BN、Si3N4、AlN、MgO、Mg2SiO4、BaTiO3、SrTiO3以及CaTiO3中的任一者为主要的材料的基板。
其中,特别优选使用构成为热膨胀系数与电容形成部20包含的后述的金属多孔体21的常温时的热膨胀系数接近的、以Al2O3、MgO、Mg2SiO4、BaTiO3、SrTiO3以及CaTiO3中的任一者为主要的材料的基板。像这样,通过使热膨胀系数接近金属多孔体21的常温时的热膨胀系数,从而即使在经过了用于形成金属多孔体21的烧成过程之后,也能够将绝缘基板10和连接导体15的密接强度、以及连接导体15和金属多孔体21的密接强度维持得高。
在此,在作为金属多孔体21而从后述的各种材料之中选择Ni或者Ni合金的情况下,作为绝缘基板10,优选使用使其热膨胀系数接近Ni的常温时的热膨胀系数的0.5倍以上且1.5倍以下的范围的以Al2O3、MgO这样的二元系以上的无机氧化物为主要的材料的基板,或者,使用使其热膨胀系数接近Ni的常温时的热膨胀系数的0.7倍以上且1.3倍以下的范围的以Mg2SiO4、BaTi03、SrTiO3以及CaTiO3这样的三元系以上的无机氧化物为主要的材料的基板。
关于绝缘基板10的厚度以及大小,对其没有特别限制,但是在本实施方式中,作为绝缘基板10,使用了厚度为0.075mm且一边的长度为0.68mm的俯视下为正方形的氧化铝基板。
在绝缘基板10设置有多个第1贯通孔11(参照图3),这多个第1贯通孔11各自贯通绝缘基板10,使得从第1主面10a到达第2主面10b。这多个第1贯通孔11各自被第1过孔导体13填埋。多个第1过孔导体13各自的形状为大致圆柱状。
在绝缘基板10设置有多个第2贯通孔12(参照图3以及图4),这多个第2贯通孔12各自贯通绝缘基板10,使得从第1主面10a到达第2主面10b。这多个第2贯通孔12各自被第2过孔导体14填埋。多个第2过孔导体14各自的形状为大致圆柱状。
多个第1过孔导体13各自构成了上述的第1外部连接布线的一部分。多个第2过孔导体14各自构成了上述的第2外部连接布线的一部分。即,多个第1过孔导体13和多个第2过孔导体14分别构成了极性不同的第1外部连接布线以及第2外部连接布线。
如图1至图4所示,在本实施方式中,在绝缘基板10设置有4个第1过孔导体13和5个第2过孔导体14,由此,合计9个过孔导体贯通了绝缘基板10。这9个过孔导体以3行3列的布局配置为阵列状。在此,一个过孔导体的极性和与该一个过孔导体以最短距离相邻的过孔导体的极性不同。
作为第1过孔导体13以及第2过孔导体14,能够由各种布线材料构成该第1过孔导体13以及第2过孔导体14,但是特别优选由电导率高的金属材料构成该第1过孔导体13以及第2过孔导体14。第1过孔导体13的材质以及第2过孔导体14的材质例如能够设为以Ni、Ag、Cu、Au、Pt、Mo以及W中的任一者为主要的材料的金属材料。
第1过孔导体13以及第2过孔导体14的轴向长度以及大小没有特别限制,可根据绝缘基板10的厚度、大小而适当地设定。在此,第1过孔导体13的直径以及第2过孔导体14的直径例如优选设为0.05mm以上且0.25mm以下。在本实施方式中,作为第1过孔导体13以及第2过孔导体14,使用了轴向长度为0.075mm且直径为0.125mm的包含Ni的过孔导体。
如图3以及图4所示,在绝缘基板10的第1主面10a上设置有连接导体15,使得覆盖多个第1过孔导体13。更详细地,连接导体15设置在绝缘基板10的第1主面10a中的第1过孔导体13所位于的部分以及与该第1过孔导体13相邻的部分,由此,连接导体15相对于第1过孔导体13电连接。另一方面,连接导体15未设置在绝缘基板10的第1主面10a中的第2过孔导体14所位于的部分以及与该第2过孔导体14相邻的部分,由此,连接导体15相对于第2过孔导体14电绝缘。
在此,连接导体15例如由具有给定的厚度的连接盘状的导电层构成。在本实施方式中,连接导体15由单个导电层构成,并设置为覆盖除与多个第2过孔导体14对应的位置以外的区域的第1主面10a。另外,在图4中,为了容易理解,对连接导体15标注了斜线。
在此,如图4所示,在作为组装前的一个部件而观察绝缘基板10的情况下,连接导体15设置在从设置于该绝缘基板10的多个第2贯通孔12的开口边缘向外侧分开给定距离的位置,由此,在第1主面10a侧,成为多个第2贯通孔12及其附近均露出的状态。
连接导体15构成了上述的第1外部连接布线的一部分。即,连接导体15构成了极性不同的第1外部连接布线以及第2外部连接布线中的第1外部连接布线。
作为连接导体15,能够由各种布线材料构成该连接导体15,但是特别优选由电导率高的金属材料构成该连接导体15。连接导体15的材质例如能够设为以Ni、Ag、Cu、Au、Pt、Mo、Ti、Cr以及W中的任一者为主要的材料的金属材料。此外,也可以设为,由以从这些金属材料之中选择的两种以上为主要的成分的合金材料来构成连接导体15。
连接导体15的厚度以及大小没有特别限制,特别是,其大小可根据绝缘基板10的大小而适当地设定。在本实施方式中,作为连接导体15,使用了由Ti以及Ni的合金构成且其厚度为200nm的连接导体。在此,在本实施方式中,连接导体15的原料本身为Ti,但是在其烧成时Ni扩散到Ti,其结果是,如上所述,连接导体15变成由Ti以及Ni的合金构成。
如图1至图3所示,在绝缘基板10的第2主面10b上设置有多个第1凸块16,使得覆盖多个第1过孔导体13。多个第1凸块16成为接合材料,并设置为从绝缘基板10的第2主面10b突出,其中,该接合材料用于将作为表面安装型电子部件的电容器1A安装于布线基板等,并且将该电容器1A的电容形成部20与外部的电路电连接。多个第1凸块16各自的形状为大致半圆球状。
在绝缘基板10的第2主面10b上设置有多个第2凸块17,使得覆盖多个第2过孔导体14。多个第2凸块17成为接合材料,并设置为从绝缘基板10的第2主面10b突出,其中,该接合材料用于将作为表面安装型电子部件的电容器1A安装于布线基板等,并且将该电容器1A的电容形成部20与外部的电路电连接。多个第2凸块17各自的形状为大致半圆球状。
多个第1凸块16各自构成了上述的第1外部连接布线的一部分。多个第2凸块17各自构成了上述的第2外部连接布线的一部分。即,多个第1凸块16和多个第2凸块17分别构成极性不同的第1外部连接布线以及第2外部连接布线。
作为第1凸块16以及第2凸块17,能够由各种布线材料构成该第1凸块16以及第2凸块17,但是特别优选由电导率高的金属材料构成该第1凸块16以及第2凸块17。第1凸块16的材质以及第2凸块17的材质例如能够设为以Ni、Ag、Cu、Au以及Sn中的任一者为主要的材料的金属材料。
第1凸块16以及第2凸块17的大小没有特别限制,可根据第1过孔导体13以及第2过孔导体14的大小而适当地设定。在本实施方式中,作为第1凸块16以及第2凸块17,使用了由Au构成的凸块。
根据以上,一对外部连接布线中的作为阳极的第1外部连接布线由第1过孔导体13、连接导体15以及第1凸块16构成,一对外部连接布线中的作为阴极的第2外部连接布线由第2过孔导体14以及第2凸块17构成。
如图3所示,电容形成部20设置在绝缘基板10上,且包含在内部具有多个微小的孔的金属多孔体21、覆盖该金属多孔体21的表面的电介质膜22、以及进一步覆盖该电介质膜22的表面的导电膜23。
在金属多孔体21中,设置在其内部的多个微小的孔的至少一部分未被该金属多孔体自身闭合,优选地,设置在其内部的多个微小的孔的大部分或者全部未被该金属多孔体自身闭合。这样的金属多孔体例如由金属粒子的烧结体构成。
金属多孔体21位于绝缘基板10的第1主面10a的除边缘部以外的部分上。由此,金属多孔体21也位于设置在第1主面10a上的连接导体15上,并与该连接导体15接合。因此,上述的作为阳极的第1外部连接布线经由该连接导体15与电容形成部20连接。
作为金属多孔体21,能够由各种导电性金属材料构成该金属多孔体21,但是优选由以Ni、Mo、W、Al、Ti、Ta、Nb、Cu、Pt、Au以及Ag中的任一者为主要的材料的金属材料构成该金属多孔体21。此外,也可以设为,由以从这些金属材料之中选择的两种以上为主要的成分的合金材料来构成金属多孔体21。
金属多孔体21的厚度以及大小没有特别限制,特别是,其大小可根据绝缘基板10的大小而适当地设定。在本实施方式中,作为金属多孔体21,使用了包含Ni且其厚度为0.2mm的金属多孔体。
在此,如上所述,金属多孔体21优选由金属粒子的烧结体构成。在该情况下,作为金属粒子,能够利用球状、椭球状、扁平状、板状、针状等各种各样的形状的金属粒子。此外,金属粒子的粒径没有特别限制,但是优选其平均粒径为600nm以下,更优选为20nm以上且500nm以下。
如上所述,电介质膜22覆盖金属多孔体21的表面。更详细地,电介质膜22不仅覆盖位于电容形成部20的最外侧的部分的金属多孔体21的表面,还覆盖位于电容形成部20的内部的部分的金属多孔体21的表面之中由未被该金属多孔体自身闭合的上述的微小的孔规定的表面。
作为电介质膜22,能够由各种绝缘材料构成该电介质膜22,例如能够由AlOx、SiOx、HfOx、TiOx、TaOx、ZrOx、SiAlOx、HfAlOx、ZrAlOx、AlTiOx、SrTiOx、HfSiOx、ZrSiOx、TiZrOx、TiZrWOx、SrTiOx、BaTiOx、PbTiOx、BaSrTiOx、BaCaTiOx等金属氧化物、AlNx、SiNx、AlScNx等金属氮化物、AlOxNy、SiOxNy、HfOxNy、SiCxOyNz等金属氮氧化物构成该电介质膜22。其中,尤其优选由AlOx(例如Al2O3)、SiOx(例如SiO2)、HfOx、TiOx、SiAlOx、HfAlOx、ZrAlOx、HfSiOx以及ZrSiOx中的任一者构成电介质膜22。另外,上述的化学式仅表示材料的结构,并不限定组成。即,附加于O以及N的x、y以及z可以是大于0的任意的值,包含金属元素的各元素的存在比率是任意的。此外,电介质膜22也可以由包含材质不同的多个电介质层的层叠膜构成。
关于电介质膜22,优选地,能够通过气相法例如真空蒸镀法、化学蒸镀(CVD:Chemical Vapor Deposition)法、溅射法、原子层沉积(ALD)法、脉冲激光沉积(PLD:PulsedLaser Deposition)法等来形成,或者,能够通过使用超临界流体的方法来形成,特别优选通过ALD法来形成。
电介质膜22的厚度没有特别限制,但是优选为3nm以上且100nm以下,进一步优选设为5nm以上且50nm以下。在本实施方式中,作为电介质膜22,使用了由AlSiO构成且其厚度为大致20nm的电介质膜22。
在此,在作为绝缘基板10而使用以无机氧化物为主要的材料的基板的情况下,作为电介质膜22,优选使用金属氧化物或者金属氮氧化物,特别是,在作为绝缘基板10而使用以二元系的无机氧化物为主要的材料的基板的情况下,作为电介质膜22,能够适当地使用金属氧化物。如果像这样构成,则绝缘基板10的组成物和电介质膜22的组成物发生氧键合,此外,在电介质膜22的内部,电介质膜22的组成物发生共价键合,由此能够提高这些绝缘基板10和电介质膜22的密接强度。
如上所述,导电膜23覆盖电介质膜22的表面。更详细地,导电膜23不仅覆盖位于电容形成部20的最外侧的部分的电介质膜22的表面,还覆盖位于电容形成部20的内部的部分的电介质膜22的表面。
作为导电膜23,能够由各种导电材料构成该导电膜23,能够由以Ni、Cu、Ru、Al、W、Ti、Ag、Au、Zn、Ta以及Nb中的任一者为主要的材料的金属材料、以从这些金属材料之中选择的两种以上为主要的成分的合金材料、TiN、TiAlN、TiSiN、TaN、NbN、WN等金属氮化物、TiON、TiAlON等金属氮氧化物、PEDOT(聚(3,4-乙烯二氧噻吩))、聚吡咯、聚苯胺等导电性高分子、RuO2、ZnO、(Zn,Al)O、NiO等导电性氧化膜构成该导电膜23。其中,尤其优选由TiN或TiON或者ZnO、RuO等氧化物半导体构成导电膜23。
关于导电膜23,优选地,能够通过CVD法、ALD法、PLD法、镀敷法、偏压溅射法、溶胶凝胶法、使用导电性高分子填充的方法、或者使用超临界流体的方法来形成,特别优选通过ALD法来形成。此外,导电膜23也可以由包含材质不同的多个导电层的层叠膜构成。在该情况下,能够在利用ALD法进行了成膜之后利用其它方法进行成膜。
导电膜23的厚度没有特别限制,但是优选为3nm以上,进一步优选设为10nm以上。在本实施方式中,作为导电膜23,使用了由TiN构成且其厚度为大致25nm的导电膜23。
在此,上述的电介质膜22以及导电膜23不仅覆盖金属多孔体21的表面,还覆盖绝缘基板10的第1主面10a侧的给定的部分。即,这些电介质膜22以及导电膜23覆盖设置在绝缘基板10的第1主面10a的连接导体15的表面、以及未被该连接导体15覆盖的部分的第1主面10a的露出表面。
进而,如图5所示,电介质膜22以及导电膜23还对规定设置于绝缘基板10的第2贯通孔12的部分的绝缘基板10的表面进行覆盖。更详细地,在第2过孔导体14和绝缘基板10的基材的边界部,绝缘基板10的基材被电介质膜22覆盖,并且电介质膜22被导电膜23覆盖,进而导电膜23被第2过孔导体14覆盖。此外,第2过孔导体14的第1主面10a侧的端部被电容形成部20覆盖。
由此,导电膜23与第2过孔导体14接合。因此,上述的作为阴极的第2外部连接布线经由该第2过孔导体14与电容形成部20连接。
如图1至图3所示,密封部30设置在绝缘基板10的第1主面10a上,并与该绝缘基板10一起对电容形成部20进行密封。更详细地,密封部30设置为覆盖设置在绝缘基板10的第1主面10a上的电容形成部20的上方和侧方,进而设置为填埋设置在电容形成部20的内部的孔。
作为密封部30,能够由各种绝缘材料构成该密封部30,但是特别优选由耐候性优异的绝缘材料构成该密封部30。密封部30的材质例如能够设为聚酰亚胺树脂、聚苯并恶唑树脂、聚对苯二甲酸乙二醇酯树脂、苯并环丁烯树脂、或者环氧树脂等树脂材料。此外,该树脂材料能够包含各种添加物,例如,为了调整热膨胀系数,也可以使其含有SiO2填料、Al2O3填料等。
另外,在仅用密封部30难以确保耐湿性的情况下,也可以在电容形成部20与密封部30之间形成耐湿保护膜。该耐湿保护膜例如能够通过如下方式来形成,即,在形成密封部30之前,通过CVD法、ALD法等设置由SiN、SiO2、Al2O3、HfO2、ZrO2等构成的无机绝缘体,使得覆盖电容形成部20,或者,设置氟系树脂、硅烷偶联剂树脂等具有防水性的有机物绝缘体,使得覆盖电容形成部20。在此,该耐湿保护膜未必一定要形成至电容形成部20的内部,只要形成为仅覆盖外侧表面即可。
密封部30能够通过各种涂敷方法来进行成膜,例如,能够利用使用了真空层压机的方法、使用了空气式分配器的方法、使用了喷射分配器的方法、丝网印刷法、真空印刷法、静电涂敷法、喷墨法、光刻法等。
密封部30的厚度以及大小没有特别限制,特别是,其大小可根据绝缘基板10的大小而适当地设定。在本实施方式中,作为密封部30,使用了如下的环氧树脂,即,大小为覆盖绝缘基板10的第1主面10a的整个面的大小,且覆盖电容形成部20的整体,厚度为0.04mm。
通过具有以上的结构,从而在本实施方式涉及的电容器1A中,包含金属多孔体21、电介质膜22以及导电膜23的电容形成部20被绝缘基板10和密封部30密封,并且该电容形成部20的电方式的引出由一对外部连接布线来实现。
在此,在本实施方式涉及的电容器1A中,如上所述,在绝缘基板10上设置有连接导体15,使得覆盖第1过孔导体13,进而在绝缘基板10上设置有电容形成部20,使得覆盖该连接导体15和第2过孔导体14。因此,在沿着绝缘基板10的第1主面10a的法线方向观察的情况下,第1过孔导体13以及第2过孔导体14均设置在配置了电容形成部20的区域(即,图2中虚线所示的区域)内。
在像这样构成的情况下,第1外部连接布线以及第2外部连接布线均不配置在电容形成部20的侧方的位置,因此能够将位于电容形成部20的侧方的部分的密封部30最小化。因此,与以往相比能够将电容器1A构成为小型,不仅如此,由于电容器1A中的电容形成部20以外的部分的占有体积变小,从而可谋求高电容化。
此外,在像上述那样构成的情况下,第1过孔导体13以及第2过孔导体14设置为在绝缘基板10的厚度方向上贯通绝缘基板10,因此这些极性不同的过孔导体彼此以相互的电流路径朝向相反方向的状态靠近配置。因此,通过流过电流而在这些过孔导体产生的磁场作用为彼此相互抵消,因此可谋求低ESL化。
因此,通过设为本实施方式涉及的电容器1A,从而在具备包含金属多孔体21、电介质膜22和导电膜23的电容形成部20而成的电容器中,可谋求低ESL化和高电容化。
另外,在本实施方式涉及的电容器1A中,如上所述,第1过孔导体13和第2过孔导体14配置为阵列状,并且一个过孔导体的极性和与该一个过孔导体以最短距离相邻的过孔导体的极性彼此不同。通过像这样构成,从而能够最大限度地得到上述的低ESL化的效果。
此外,在本实施方式涉及的电容器1A中,如上所述,进行电容形成部20的电方式的引出的一对外部连接布线各自构成为分别包含多个过孔导体。通过像这样构成,从而与由单个过孔导体构成一对外部连接布线各自的情况相比,能够增大电流路径的截面积,因此还能够减小所谓的ESR(等效串联电阻)。
此外,在本实施方式涉及的电容器1A中,如上所述,在绝缘基板10的第1主面10a上设置有由连接盘状的导电层构成的连接导体15,且金属多孔体21与该连接导体15接合。通过像这样构成,从而电容形成部20和绝缘基板10的接合性提高,能够抑制在金属多孔体21有可能产生的翘曲。因此,即使在使金属多孔体21的厚度变薄的情况下,也无需为了抑制翘曲的产生而将密封部30形成得厚,因此在该意义上也能够谋求小型化和高电容化。除此以外,通过采用该结构,能够扩大金属多孔体21和第1外部连接布线的接触面积,因此接触电阻降低,从而还能够谋求低ESR化。
此外,在本实施方式涉及的电容器1A中,如上所述,在第2过孔导体14和绝缘基板10的基材的边界部,绝缘基板10的基材被电介质膜22覆盖,并且电介质膜22被导电膜23覆盖,进而导电膜23被第2过孔导体14覆盖。通过像这样构成,从而与绝缘基板10的基材和第2过孔导体14直接接合的情况相比,这些绝缘基板10的基材和第2过孔导体14之间的密接性提高,因此可谋求抑制经由该部分的水分的侵入。因此,能够做成为耐湿性优异的电容器。
此外,在本实施方式涉及的电容器1A中,如上所述,金属多孔体21由金属粒子的烧结体构成。在像这样构成的情况下,通过金属粒子彼此进行金属接合,从而电容形成部20的机械强度提高,并且金属粒子彼此的接合面积也变大,因此能够谋求低ESR化。进而,还可得到如下效果,即,能够比较容易地形成具有通气孔的金属多孔体。
图6是示出本实施方式涉及的电容器的制造方法的流程图。图7至图9以及图11至图14分别是用于说明图6所示的制造流程的各步骤的示意剖视图。此外,图10是用于说明图6所示的制造流程的步骤ST6中的制造条件的曲线图。接下来,参照这些图6至图14对用于制造上述的本实施方式涉及的电容器1A的具体的制造方法的一个例子进行说明。
以下所示的电容器1A的制造方法是通过如下的方式同时大量地生产多个电容器1A的方法,即,直至制造过程的中途阶段为止,统一进行加工处理,由此制作未完成的、中途的电容器的集合体,然后,通过将该集合体分割而进行单片化,并对单片化后的未完成品进一步实施加工处理。
首先,如图6所示,在步骤ST1中,制作生片。具体地,称量Al2O3粉末和玻璃粉末,将这些Al2O3粉末以及玻璃粉末、和甲苯、乙醇等有机溶剂、以及聚乙烯醇缩丁醛等粘合剂进行混合。然后,将该混合物成型为片状,由此制作成为绝缘基板的基础的生片。另外,在制作生片后,通过将该生片裁断,从而准备多个生片。
接下来,如图6所示,在步骤ST2中,在多个生片中的一部分形成第1贯通孔以及第2贯通孔。具体地,在生片的给定位置,设置后续将被作为阳极的一部分的第1过孔导体填埋的第1贯通孔,并且设置后续将被作为阴极的一部分的第2过孔导体填埋的第2贯通孔。
在此,关于第1贯通孔以及第2贯通孔的形成方法,并不对该形成方法进行特别限制,例如能够通过对生片照射激光来形成这些第1贯通孔以及第2贯通孔。此外,除此以外,也可以通过使用了机械冲孔机的加工、喷砂加工来形成这些第1贯通孔以及第2贯通孔。
接下来,如图6所示,在步骤ST3中,在形成了第1贯通孔以及第2贯通孔的生片形成第1过孔导体以及连接导体。具体地,在生片涂敷导电性膏,使得填埋第1贯通孔,并且与填埋该第1贯通孔的部分连续地在生片的一个主面上形成连接盘状的部分。另外,此时,使得第2贯通孔不被导电性膏所填埋。
在此,关于导电性膏的涂敷方法,并不对该涂敷方法进行特别限制,例如能够利用丝网印刷法。
接下来,如图6所示,在步骤ST4中,对生片进行烧成。具体地,对在步骤ST3中涂敷了导电性膏之后的生片,重叠未设置第1贯通孔以及第2贯通孔等的生片,并对这些重叠的生片进行压接。然后,对该压接后的生片的层叠体进行脱脂处理,再然后,对脱脂处理后的生片的层叠体进行烧成。
在此,在层叠生片时,在涂敷了导电性膏的生片的与上述一个主面对置的另一个主面,层叠未设置第1贯通孔以及第2贯通孔等的生片。此外,在压接生片时,例如能够使用单轴压制机。进而,生片的烧成例如在大气气氛下以700℃~1000℃的温度条件来进行。
通过经过以上说明的步骤ST1~ST4,从而可得到如图7所示的绝缘基板。在此,该绝缘基板是最终将包含于多个电容器各自的绝缘基板呈矩阵状连接的所谓的多联基板,但是在图7中,设仅着眼于其中的一个绝缘基板10,关于其周围部分,用虚线省略地示出了该部分。
另外,在绝缘基板10中的形成在第1主面10a上的连接导体15,有时其厚度会产生偏差。因此,为了提高该连接导体15的表面的平坦度,也可以在烧成后进行该连接导体15的研磨处理。
虽然在上述中例示了如下的情况,即,在步骤ST2中形成第1贯通孔以及第2贯通孔,然后在步骤ST3中设置第1过孔导体以及连接导体,但是也可以使得,先仅形成第1贯通孔,并在形成了第1过孔导体以及连接导体之后形成第2贯通孔。
此外,虽然在上述中,例示生片和导电性膏同时被烧成的情况而进行了说明,但是也可以使得在对未设置贯通孔等的绝缘基板进行了烧成之后,设置第1过孔导体、连接导体以及第2贯通孔。在该情况下,只要在烧成后的绝缘基板例如通过喷砂法、湿式蚀刻法、干式蚀刻法等设置第1贯通孔以及第2贯通孔,再然后,涂敷导电性膏并对其进行烧成即可。此外,除此以外,还可以通过溅射、蒸镀、镀敷等来形成第1过孔导体以及连接导体。
接下来,如图6所示,在步骤ST5中,形成金属多孔体。更具体地,如图8所示,在绝缘基板10的第1主面10a上形成金属多孔体21。
在此,优选在形成金属多孔体21之前,在设置于绝缘基板10的第2贯通孔12,通过涂敷未图示的环氧树脂等,从而设置闭塞该第2贯通孔12的闭塞部。这是为了防止后述的金属多孔体21形成用的导电性膏会侵入到该第2贯通孔12的内部。
接下来,称量并混合导电性的金属粒子、萜品醇等有机溶剂、以及乙基纤维素的清漆,通过使用辊压机,从而基于该混合物来制作导电性膏。将这样制作的导电性膏涂敷到绝缘基板10的第1主面10a上并使其干燥。
此时,导电性膏分多次反复涂敷,由此具有给定的厚度地涂敷在绝缘基板10上。此外,导电性膏不仅涂敷在连接导体15上,还涂敷在被上述的未图示的闭塞部覆盖的第2贯通孔12上,并被涂敷为作为整体具有俯视下为矩形的图案形状。涂敷在该绝缘基板10上的各个导电性膏成为上述的金属多孔体21。
接下来,进行涂敷了导电性膏之后的绝缘基板10的脱脂处理,然后,例如在混合了氮和氢的还原气氛下以400℃~900℃的温度条件进行导电性膏的烧成。由此,导电性膏中包含的相邻的金属粒子彼此形成缩颈,并且在连接导体15和与该连接导体15抵接的部分的金属粒子产生金属接合,其结果是,形成金属多孔体21,并且该金属多孔体21与连接导体15接合。
在此,在上述的烧成时,闭塞了第2贯通孔12的例如由环氧树脂构成的闭塞部将由于该热而烧掉。由此,如图8所示,第2贯通孔12再次打开,金属多孔体21设置为面向其开口部。
另外,烧成时的气氛优选如上所述地设为还原气氛,能够设定为作为金属多孔体21的主要的成分而选择的金属的平衡氧分压以下的气氛。
接下来,如图6所示,作为步骤ST6,形成电介质膜。更具体地,如图9所示,形成电介质膜22,使得覆盖金属多孔体21的表面,并且覆盖规定设置于绝缘基板10的第2贯通孔12的部分的、绝缘基板10的表面。
在此,如前所述,电介质膜22的形成方法没有特别限制,但是优选使用ALD法。如果使用ALD法,则能够通过气体来供给电介质膜22的原料,因此能够进行材质的选择和原子层级别的膜厚的调整。因此,即使在设置于金属多孔体21的内部的微小的孔极小的情况下,也能够形成均质且致密的电介质膜22。此外,如果使用该ALD法,则能够容易地通过电介质膜22连规定设置于绝缘基板10的第2贯通孔12的部分的、绝缘基板10的表面也覆盖。
在使用该ALD法来形成电介质膜22的情况下,为使原料气体遍布于设置在金属多孔体21的内部的微小的孔、和设置在绝缘基板10的第2贯通孔12的内部,优选作为原料气体而使用具有如下特征的气体,即,蒸汽压高且容易气化,除此以外,热稳定性高,进而反应性高。从该观点出发,例如在形成AlOx膜的情况下,优选作为原料而使用TMA(三甲基铝),在形成SiOx膜的情况下,优选作为原料而使用TDMAS(三(二甲氨基)硅烷)。
在此,在通过ALD法进行成膜时,优选地,通过在ALD成膜装置设置APC(AutomaticPressure Control,自动压力控制)阀,从而调整排气流通性,由此使得在提高反应室内的气体分压的同时对工件供给原料、反应气体。即,在电介质膜22的成膜时,不仅在反应室内需要吸附原料气体,而且在设置于金属多孔体21的内部的微小的孔、和设置于绝缘基板10的第2贯通孔12的内部也需要吸附原料气体,因此优选充分地提高反应室内的气体分压。
具体地,例如,如图10所示,在反应室内的压力到达大致10torr的时间点,调整APC阀的开度来保持该压力,由此能够使原料气体(前体)遍布地吸附于设置在金属多孔体21的内部的微小的孔和设置在绝缘基板10的第2贯通孔12的内部。
然后,停止原料气体的供给,历经30秒以上的期间增大APC阀的开度并进行排气,由此使反应室内的压力减压至0.01torr,由此使原料气体完全地排气。
接着,为了使所吸附的气体反应,需要供给其它原料气体(氧化剂),这也通过进行与上述的原料气体(前体)的情况相同的操作,从而使其它原料气体(氧化剂)遍布地设置于金属多孔体21的内部的微小的孔、和设置于绝缘基板10的第2贯通孔12的内部。
通过反复进行这一系列的操作,从而形成所希望的厚度的电介质膜22。另外,上述的成膜条件终究只不过示出了一个例子,能够对其进行各种变更。
接下来,如图6所示,作为步骤ST7,形成导电膜。更具体地,如图11所示,形成导电膜23,使得覆盖在步骤ST6中形成的电介质膜。
在此,如前所述,导电膜23的形成方法没有特别限制,但是优选使用ALD法。如果使用ALD法,则能够通过气体来供给导电膜23的原料,因此能够进行材质的选择和原子层级别的膜厚的调整。因此,即使在设置于金属多孔体21的内部的微小的孔极小的情况下,也能够形成均质且致密的导电膜23。此外,如果使用该ALD法,则能够容易地通过导电膜23连设置于绝缘基板10的第2贯通孔12的内部的电介质膜22也覆盖。
另外,在此,虽然省略其详细说明,但是如果设为以与上述的电介质膜22的成膜条件实质上相同的条件来形成导电膜23,则能够容易地形成所希望的厚度的导电膜23。然而,关于该导电膜23的成膜条件,能够对其进行各种变更。
通过经过以上说明的步骤ST5~ST7,从而如图11所示,在绝缘基板10的第1主面10a上形成包含金属多孔体21、电介质膜22以及导电膜23的电容形成部20。
接下来,如图6所示,在步骤ST8中,形成密封部。具体地,如图12所示,在设置电容形成部20而成的绝缘基板10的第1主面10a上,设置密封部30,使得覆盖该电容形成部20。
例如,在形成密封部30时,在绝缘基板10的第1主面10a上被覆树脂片,在该状态下使用真空层压机进行真空吸引,由此使树脂片与绝缘基板10的第1主面10a密接。然后,在该状态下将树脂片加热到50℃~100℃,由此对电容形成部20进行层压,再然后,通过加热至100℃~200℃,从而进行正式固化,由此形成密封部30。
由此,电容形成部20被绝缘基板10和密封部30密封,能够防止水分从外部向电容形成部20的侵入,能够确保耐湿性。此外,电容形成部20变得被密封部30覆盖,电容形成部20还变得被该密封部30物理保护。另外,上述所示的固化条件终究只是一个例子,能够对其进行各种变更。
接下来,如图6所示,作为步骤ST9,对设置了密封部之后的绝缘基板实施磨削加工,再然后,进行单片化。具体地,如图13所示,进行位于与设置了密封部30的一侧相反侧的绝缘基板10的第2主面10b侧的平面切削,再然后,对绝缘基板10进行分割,由此处于彼此相连的状态的多个电容器1A被单片化。
在此,在进行磨削加工时,在密封部30侧粘附未图示的磨削带,第1过孔导体13以及闭塞第2贯通孔12的部分的绝缘基板10通过被平面切削而分别被除去。由此,第1过孔导体13的端部变得在第2主面10b侧露出,第2贯通孔12的端部变得在第2主面10b侧露出。
此外,在进行单片化时,在绝缘基板10形成槽,对绝缘基板10施加力,使得以该槽为起点而折弯,由此使绝缘基板10断开。另外,作为形成槽的方法,能够利用金刚石划线、激光划线、划片等。此外,也可以通过划线、划片直接切断绝缘基板10以及密封部30,由此进行单片化。
接下来,如图6所示,在步骤ST10中,在绝缘基板形成第2过孔导体。具体地,如图14所示,形成第2过孔导体14,使得将设置于绝缘基板10的第2贯通孔12填埋。
关于第2过孔导体14,例如能够利用电解镀敷来形成该第2过孔导体14。在该情况下,通过未图示的作为掩模的紫外线固化性树脂膜来覆盖第2贯通孔12以外的部分,在该状态下进行电解镀敷,由此能够通过镀敷膜仅覆盖第2贯通孔12的内部。另外,在完成了电解镀敷之后,除去作为掩模的紫外线固化性树脂膜。
接下来,如图6所示,在步骤ST11中,在绝缘基板形成第1凸块以及第2凸块。具体地,在绝缘基板10的第2主面10b上形成第1凸块16以及第2凸块17,使得覆盖设置于绝缘基板10的第1过孔导体13以及第2过孔导体14。
关于第1凸块16以及第2凸块17,例如能够通过电解镀敷同时形成该第1凸块16以及第2凸块17。在该情况下,通过未图示的作为掩模的紫外线固化性树脂膜来覆盖露出第1过孔导体13以及第2过孔导体14的部分附近以外的部分,在该状态下进行电解镀敷,由此能够从第2主面10b突出地形成第1凸块16以及第2凸块17。另外,在完成了电解镀敷之后,除去作为掩模的紫外线固化性树脂膜。
另外,关于上述的第2过孔导体14、第1凸块16以及第2凸块17的形成方法,不仅能够利用上述的使用了电解镀敷的方法,除此以外,还能够利用使用了导电性膏的丝网印刷法、喷墨法、分配器法等和烧成的组合。在该情况下,优选在导电性膏中包含能够在低温下烧成的金属、烧结助剂,使得可在不对构成密封部30的树脂造成影响的温度条件下进行烧成。
通过经过以上说明的步骤ST1~ST11的工序,从而可制造上述的实施方式1涉及的电容器1A。
另外,虽然在上述的本实施方式涉及的电容器1A的制造方法中,例示了设为在形成了密封部之后进行磨削加工以及单片化的情况,但是也可以设为在进行了磨削加工以及单片化之后形成密封部。此外,也可以在形成了密封部之后形成用于单片化的槽,然后进行磨削加工,由此进行单片化。
在此,如上所述,关于成为金属多孔体21的金属粒子的粒径,优选其平均粒径为600nm以下,更优选为20nm以上且500nm以下,该金属粒子的粒径能够根据基于BET法的比表面积来计算。在本发明的发明人进行的试制中,通过MicrotracBEL公司制作的BELSORP MAX测定了金属粒子的比表面积。
在该试制中,按照上述的本实施方式涉及的电容器1A的制造方法,通过将导电性的金属粒子烧结而制作了金属多孔体。关于该金属多孔体的微晶直径,按D50直径为80nm。按以下的要点进行了评价。
首先,对用树脂包裹的电容器进行研磨,使得到达其中心部。接下来,通过聚焦离子束加工装置(FIB)以5°的入射角度对得到的研磨面进行加工,除去了研磨面中的由研磨造成的下垂。接下来,使用扫描离子显微镜(SIM)拍摄研磨面的电子通道衬度图像,通过对其进行图像处理而进行二值化,并使用其对圆当量直径进行测长,计算出D50直径。
另外,通常,金属多孔体的微晶直径会根据所使用的金属粒子的制作方法、制作金属多孔体的热处理条件(温度、气氛、时间等)而改变,但是通过像上述的那样使其平均粒径为600nm以下,更优选为20nm以上且500nm以下,从而能够得到如下的效果,即,能够使金属多孔体的金属部分的厚度变薄,即,能够谋求高电容化。
(第1变形例至第8变形例)
图15是第1变形例至第3变形例涉及的电容器的绝缘基板的示意仰视图。此外,图16是第4变形例至第7变形例涉及的电容器的绝缘基板的示意仰视图,图17是第8变形例涉及的电容器的绝缘基板的示意仰视图。接下来,参照这些图15至图17对基于上述的实施方式1的第1变形例至第8变形例涉及的电容器1A1~1A3、1B1~1B4、1C进行说明。另外,在图15至图17中,为了使理解变得容易,省略了第1凸块16以及第2凸块17(参照图2)的图示,并且对第2过孔导体14标注了斜线。
如图15的(A)~图15的(C)所示,关于第1变形例至第3变形例涉及的电容器1A1~1A3,在与上述的实施方式1涉及的电容器1A相比较的情况下,一方面尺寸(外形)相同(绝缘基板10在俯视下为一边的长度为0.68mm的正方形),另一方面第1过孔导体13以及第2过孔导体14的数量、布局不同。具体地,第1过孔导体13以及第2过孔导体14在作为整体进行观察的情况下均配置为锯齿状。
如图15的(A)所示,在第1变形例涉及的电容器1A1中,第1过孔导体13在绝缘基板10的中央仅设置有1个,第2过孔导体14在其周围设置有4个。如图15的(B)所示,在第2变形例涉及的电容器1A2中,第1过孔导体13在绝缘基板10的中央呈一列地设置有3个,第2过孔导体14在绝缘基板的左右呈一列地各设置有3个。如图15的(C)所示,在第3变形例涉及的电容器1A3中,虽然过孔导体的布局与第2变形例涉及的电容器1A2相同,但是第1过孔导体13以及第2过孔导体14设置为相互包围彼此。
在上述的第1变形例至第3变形例涉及的电容器1A1~1A3中的任一者中,在沿着绝缘基板10的第1主面10a的法线方向观察的情况下,第1过孔导体13以及第2过孔导体14均设置在配置了电容形成部20的区域内。因此,与上述的实施方式1涉及的电容器1A的情况同样地,可谋求低ESL化和高电容化。
在此,进行了所产生的磁场的仿真,结果确认到如下内容,即,与过孔导体的数量少的第1变形例涉及的电容器1A1相比,在过孔导体的数量更多的上述实施方式1涉及的电容器1A和第2变形例以及第3变形例涉及的电容器1A2、1A3中,可更有效地谋求低ESL化,并且确认到如下内容,即,与靠近配置的过孔导体的极性不均匀地存在的第1变形例以及第2变形例涉及的电容器1A1、1A2相比,在靠近配置的过孔导体的极性更均匀且交错地配置的上述实施方式1涉及的电容器1A和第3变形例涉及的电容器1A3中,可更有效地谋求低ESL化。
如图16的(A)~图16的(D)所示,关于第4变形例至第7变形例涉及的电容器1B1~1B4,在与上述的实施方式1涉及的电容器1A相比较的情况下,尺寸(外形)大(绝缘基板10在俯视下为一边的长度为0.93mm的正方形),与之相伴地,第1过孔导体13以及第2过孔导体14的数量、布局不同。具体地,关于第1过孔导体13以及第2过孔导体14,其总数比上述的实施方式1涉及的电容器1A多,在作为整体进行观察的情况下,配置为矩阵状或者锯齿状。
如图16的(A)所示,在第4变形例涉及的电容器1B1中,第1过孔导体13以及第2过孔导体14在作为整体进行观察的情况下配置为锯齿状,进而,第1过孔导体13以及第2过孔导体14设置为相互包围彼此。在此,第1过孔导体13为4个,第2过孔导体14为9个。
如图16的(B)所示,在第5变形例涉及的电容器1B2中,第1过孔导体13以及第2过孔导体14在作为整体进行观察的情况下呈矩阵状配置为4行4列,进而,第1过孔导体13以及第2过孔导体14设置为相互包围彼此。在此,第1过孔导体13为8个,第2过孔导体14为8个。
如图16的(C)所示,在第6变形例涉及的电容器1B3中,第1过孔导体13以及第2过孔导体14在作为整体进行观察的情况下呈矩阵状配置为5行5列,进而,第1过孔导体13以及第2过孔导体14设置为相互包围彼此。在此,第1过孔导体13为13个,第2过孔导体14为12个。
如图16的(D)所示,在第7变形例涉及的电容器1B4中,第1过孔导体13以及第2过孔导体14在作为整体进行观察的情况下配置为锯齿状,进而,第1过孔导体13以及第2过孔导体14设置为相互包围彼此。在此,第1过孔导体13为9个,第2过孔导体14为16个。
在上述的第4变形例至第7变形例涉及的电容器1B1~1B4中的任一者中,在沿着绝缘基板10的第1主面10a的法线方向进行观察的情况下,第1过孔导体13以及第2过孔导体14也均设置在配置了电容形成部20的区域内。因此,与上述的实施方式1涉及的电容器1A的情况同样地,可谋求低ESL化和高电容化。
在此,进行了所产生的磁场的仿真,结果确认到如下内容,即,与过孔导体的数量少的第4变形例以及第5变形例涉及的电容器1B1、1B2相比,在过孔导体的数量更多的第6变形例以及第7变形例涉及的电容器1B3、1B4中,可更有效地谋求低ESL化。
如图17所示,关于第8变形例涉及的电容器1C,在与上述的实施方式1涉及的电容器1A相比较的情况下,尺寸(外形)小(绝缘基板10在俯视下为一边的长度为0.43mm的正方形),与之相伴地,第1过孔导体13以及第2过孔导体14的数量、布局不同。具体地,关于第1过孔导体13以及第2过孔导体14,其总数比上述的实施方式1涉及的电容器1A少,为4个,在作为整体进行观察的情况下呈矩阵状配置为2行2列。
即使在该第8变形例涉及的电容器1C中,在沿着绝缘基板10的第1主面10a的法线方向进行观察的情况下,第1过孔导体13以及第2过孔导体14也均设置在配置了电容形成部20的区域内。因此,与上述的实施方式1涉及的电容器1A的情况同样地,可谋求低ESL化和高电容化。
另外,在采用上述的实施方式1涉及的第1过孔导体13以及第2过孔导体14的布局的同时,对这些第1过孔导体13的直径以及第2过孔导体14的直径和相邻的过孔导体间的间隔进行各种变更,并进行了所产生的磁场的仿真,结果确认到如下内容,即,通过使过孔导体的直径更大,从而可进一步促进低ESL化,通过使相邻的过孔导体间的间隔更小,从而可进一步促进低ESL化。
如果对以上进行综合,则能够理解:通过将第1过孔导体13以及第2过孔导体14合起来的过孔导体的总数设为4个以上,并且将第1过孔导体13的直径以及第2过孔导体14的直径均设为0.05mm以上且0.25mm以下,从而可有效地谋求低ESL化。
(实施方式2)
图18是实施方式2涉及的电容器的示意剖视图。以下,参照该图18对本实施方式涉及的电容器1D进行说明。
如图18所示,关于本实施方式涉及的电容器1D,在与上述的实施方式1涉及的电容器1A相比较的情况下,在密封部30的结构上不同,具体地,密封部30具有对绝缘基板10的端面进行覆盖的端面被覆部30a。为了实现该结构,在形成密封部30的时间点需要预先使绝缘基板10的端面露出,因此只要设为在进行了上述的磨削加工以及单片化之后形成密封部30即可。
在像这样构成的情况下,不仅可得到在上述的实施方式1中说明的效果,而且由于绝缘基板10的端面被密封部30覆盖,从而与其相应地,水分的进入路径变长,因此能够使耐湿性进一步提高。此外,绝缘基板10变得被密封部30保护,因此还能够对绝缘基板10因碎屑等而破损的情况防止于未然。
(实施方式3)
图19是实施方式3涉及的电容器的示意剖视图。以下,参照该图19对本实施方式涉及的电容器1E进行说明。
如图19所示,关于本实施方式涉及的电容器1E,在与上述的实施方式1涉及的电容器1A相比较的情况下,设置在绝缘基板10的第1主面10a上的连接导体15的大小不同,该连接导体15构成得更大。具体地,与实施方式1的情况相比,连接导体15进一步朝向外侧延伸设置,由此到达至绝缘基板10的周缘。
即使在像这样构成的情况下,也能够得到与在上述的实施方式1中说明的效果大致相同的效果。
(实施方式4)
图20是实施方式4涉及的电容器的示意剖视图,图21是作为该电容器的组装前的一个部件的绝缘基板的示意俯视图。以下,参照这些图20以及图21对本实施方式涉及的电容器1F进行说明。另外,在图21中,为了使理解变得容易,对连接导体15标注了斜线。
如图20以及图21所示,关于本实施方式涉及的电容器1F,在与上述的实施方式1涉及的电容器1A相比较的情况下,设置在绝缘基板10的第1主面10a上的连接导体15的大小不同,该连接导体15构成得更小。具体地,连接导体15不是由单个连接盘状的导电层构成,而是与4个第1过孔导体13各自对应地呈岛状设置有4个。
在此,这4个连接导体15各自构成得比对应的第1过孔导体13各自大。由此,位于绝缘基板10的第1主面10a侧的第1过孔导体13的表面被连接导体15覆盖,并在该连接导体15接合了电容形成部20的金属多孔体21(参照图20)。
在像这样构成的情况下,与上述的实施方式1涉及的电容器1A相比较,虽然连接导体15的大小变小,但是能够得到与在上述的实施方式1中说明的效果大致相同的效果。
(实施方式5)
图22是实施方式5涉及的电容器的示意剖视图,图23是作为该电容器的组装前的一个部件的绝缘基板的示意俯视图。以下,参照这些图22以及图23对本实施方式涉及的电容器1G进行说明。
如图22以及图23所示,关于本实施方式涉及的电容器1G,在与上述的实施方式1涉及的电容器1A相比较的情况下,不同点在于,在绝缘基板10的第1主面10a上未设置连接导体15。具体地,在绝缘基板10的第1主面上,第1过孔导体13的端部设置为露出,在该第1过孔导体13的露出的端部的一部分,接合了电容形成部20的金属多孔体21(参照图22)。另外,该第1过孔导体13的露出的端部的剩余的部分被电介质膜22覆盖(参照图22)。
在像这样构成的情况下,不仅可得到在上述的实施方式1中说明的效果,而且与在绝缘基板10的第1主面10a上未形成作为连接导体15的导电层相应地,变得不易在绝缘基板10产生翘曲。因此,无需为了抑制该翘曲的产生而将密封部30形成得厚,因此在该意义上也能够谋求小型化和高电容化。
(实施方式6)
图24是实施方式6涉及的电容器的示意剖视图。以下,参照该图24对本实施方式涉及的电容器1H进行说明。
如图24所示,关于本实施方式涉及的电容器1H,在与上述的实施方式1涉及的电容器1A相比较的情况下,在密封部30的结构上不同。具体地,在本实施方式涉及的电容器1H中,密封部30包含:上方密封部31,从电容形成部20观察,位于与绝缘基板10所位于的一侧相反侧;以及侧方密封部32,位于绝缘基板10与上方密封部31之间,使得包围电容形成部20。
在此,上方密封部31由绝缘性的树脂材料构成。具体地,上方密封部31的材质例如能够设为聚酰亚胺树脂、聚苯并恶唑树脂、聚对苯二甲酸乙二醇酯树脂、苯并环丁烯树脂、或者环氧树脂等树脂材料。此外,该树脂材料能够包含各种添加物,例如,为了调整热膨胀系数,也可以使其含有Si填料、Al2O3填料等。
另一方面,侧方密封部32由玻璃材料构成。该侧方密封部32设置为覆盖电容形成部20的侧端部,可通过如下方式来形成,即,在将成为金属多孔体21的导电性膏涂敷于绝缘基板10之后,继续涂敷玻璃材料,使得覆盖该绝缘基板10的周围,将其与导电性膏一起进行共烧。另外,然后形成电介质膜22以及导电膜23。
在像这样构成的情况下,不仅可得到在上述的实施方式1中说明的效果,而且由于能够不通过树脂材料而通过玻璃材料来构成密封部30的大部分,所以还能够在确保耐湿性的同时抑制在电容器产生翘曲。因此,安装稳定性提高,能够抑制在与布线基板等之间随着时间经过而产生连接不良等。进而,由于电容形成部20被玻璃材料覆盖,从而还能够得到如下的附属效果,即,能够抑制产生电场集中。
(实施方式7)
图25是实施方式7涉及的电容器的示意剖视图。以下,参照该图25对本实施方式涉及的电容器1I进行说明。
如图25所示,关于本实施方式涉及的电容器1I,在与上述的实施方式1涉及的电容器1A相比较的情况下,在密封部30的结构上不同。具体地,在本实施方式涉及的电容器1I中,密封部30由绝缘性的无机粒子33、和在覆盖该无机粒子33的同时对电容形成部20进行密封的无机膜34构成。
在此,无机粒子33例如由Al2O3等的粉末构成,例如可通过如下方式来形成,即,在形成了电容形成部20之后,作为包含该无机粒子33的陶瓷浆料而涂敷于电容形成部20,然后将其烧成。另一方面,无机膜34例如由SiO2膜等构成,例如是如下的无机膜,即,在无机粒子33附着于电容形成部20并被烧成之后,通过CVD法等进行成膜。
在像这样构成的情况下,不仅可得到在上述的实施方式1中说明的效果,而且由于能够不通过树脂材料而通过无机材料来构成密封部30,所以还能够在确保耐湿性的同时抑制在电容器产生翘曲。因此,安装稳定性提高,能够抑制在与布线基板等之间随着时间经过而产生连接不良等。进而,由于电容形成部20被无机材料覆盖,从而还能够得到如下的附属效果,即,能够抑制产生电场集中。
(实施方式8)
图26是实施方式8涉及的电容器的示意剖视图,图27是作为该电容器的组装前的一个部件的绝缘基板的示意俯视图。以下,参照这些图26以及图27对本实施方式涉及的电容器1J进行说明。另外,在图27中,为了使理解变得容易,对连接导体15标注了斜线。
如图26以及图27所示,关于本实施方式涉及的电容器1J,在与上述的实施方式1涉及的电容器1A相比较的情况下,设置在绝缘基板10的第1主面10a上的连接导体15的大小不同,该连接导体15构成得更小。具体地,连接导体15不是由单个连接盘状的导电层构成,而是与4个第1过孔导体13各自对应地呈岛状设置有4个。
在此,这4个连接导体15各自构成得比对应的第1过孔导体13各自小。由此,位于绝缘基板10的第1主面10a侧的第1过孔导体13的表面的一部分被连接导体15覆盖,并在该连接导体15接合了电容形成部20的金属多孔体21(参照图26)。另外,位于绝缘基板10的第1主面10a侧的第1过孔导体13的剩余的部分被电介质膜22覆盖(参照图26)。
在像这样构成的情况下,与上述的实施方式1涉及的电容器1A相比较,虽然连接导体15的大小变小,但是能够得到与在上述的实施方式1中说明的效果大致相同的效果。进而,与在绝缘基板10的第1主面10a上未形成作为连接导体15的导电层相应地,变得不易在绝缘基板10产生翘曲。因此,无需为了抑制该翘曲的产生而将密封部30形成得厚,因此在该意义上也能够谋求小型化和高电容化。
另外,虽然在本实施方式中,例示了将连接导体15构成为比对应的第1过孔导体13小的情况,但是也可以将连接导体15设为与对应的第1过孔导体13相同的大小。在该情况下,也能够抑制在绝缘基板10产生翘曲。
(实施方式9)
图28是作为实施方式9涉及的电容器的组装前的一个部件的绝缘基板的示意俯视图。以下,参照该图28对本实施方式涉及的电容器1K进行说明。另外,在图28中,为了使理解变得容易,对连接导体15标注了斜线。
如图28所示,关于本实施方式涉及的电容器1K,在与上述的实施方式1涉及的电容器1A相比较的情况下,设置在绝缘基板10的第1主面10a上的连接导体15的大小不同,该连接导体15构成得更小。具体地,连接导体15不是由单个连接盘状的导电层构成,而是与4个第1过孔导体13各自对应地呈岛状设置有4个。
在此,这4个连接导体15各自构成得比对应的第1过孔导体13各自大。由此,位于绝缘基板10的第1主面10a侧的第1过孔导体13的表面被连接导体15覆盖,并在该连接导体15接合了电容形成部20的金属多孔体21。
进而,连接导体15形成为,在被该连接导体15覆盖的第1过孔导体13与配置在最靠近该第1过孔导体13的位置的第2过孔导体14之间,延伸至比将这些第1过孔导体13以及第2过孔导体14的靠近端彼此连结的情况下的中间位置靠该第2过孔导体14侧。
在像这样构成的情况下,与上述的实施方式1涉及的电容器1A相比较,虽然连接导体15的大小变小,但是能够得到与在上述的实施方式1中说明的效果大致相同的效果。特别是,通过采用上述结构,从而能够充分地确保将金属多孔体21和第1过孔导体13连接的连接导体15的大小,因此能够提高绝缘基板10和连接导体15的密接强度以及连接导体15和金属多孔体21的密接强度,因此能够做成为耐湿性提高并且不易产生裂纹等的电容器。
(实施方式10)
图29是作为实施方式10涉及的电容器的组装前的一个部件的绝缘基板的示意俯视图。以下,参照该图29对本实施方式涉及的电容器1L进行说明。另外,在图29中,为了使理解变得容易,对连接导体15以及后述的辅助连接导体15’标注了斜线。
如图29所示,关于本实施方式涉及的电容器1L,在与上述的实施方式1涉及的电容器1A相比较的情况下,设置在绝缘基板10的第1主面10a上的连接导体15的大小不同,该连接导体15构成得更小,并且在绝缘基板10的第1主面10a上设置有多个辅助连接导体15’。具体地,连接导体15不是由单个连接盘状的导电层构成,而是与4个第1过孔导体13各自对应地呈岛状设置有4个,辅助连接导体15’呈岛状设置有4个。
在此,这4个连接导体15各自构成得比对应的第1过孔导体13各自大。由此,位于绝缘基板10的第1主面10a侧的第1过孔导体13的表面被连接导体15覆盖,并在该连接导体15接合了电容形成部20的金属多孔体21。
另一方面,4个辅助连接导体15’各自设置在未设置第1过孔导体13以及第2过孔导体14中的任一者的部分的绝缘基板10的第1主面10a上,因此不直接与第1过孔导体13电连接。然而,因为辅助连接导体15’位于绝缘基板10的第1主面10a上,所以在该辅助连接导体15’接合了电容形成部20的金属多孔体21。
在像这样构成的情况下,与上述的实施方式1涉及的电容器1A相比较,虽然连接导体15的大小变小,但是能够得到与在上述的实施方式1中说明的效果大致相同的效果。进而,由于设置在绝缘基板10的第1主面10a上的辅助连接导体15’设置有多个,从而金属多孔体21和绝缘基板10经由该辅助连接导体15’接合,因此绝缘基板10与金属多孔体21之间的接合面积增加。因此,能够提高绝缘基板10和金属多孔体21的密接强度,其结果是,能够做成为耐湿性提高并且不易产生裂纹等的电容器。
(实施方式11)
图30是将实施方式11涉及的电容器的第2过孔导体的附近进行了放大的示意剖视图。以下,参照该图30对本实施方式涉及的电容器1M进行说明。
如图30所示,关于本实施方式涉及的电容器1M,在与上述的实施方式1涉及的电容器1A相比较的情况下,第2过孔导体14的附近的结构不同。具体地,在本实施方式涉及的电容器1M中,在绝缘基板10的规定第2贯通孔12的部分的壁面实施粗面化处理,由此该部分的壁面具有微小的凹凸,并且在覆盖该部分的壁面的部分的电介质膜22、导电膜23以及第2过孔导体14各自的表面也形成有微小的凹凸。
在像这样构成的情况下,不仅可得到与在上述的实施方式1中说明的效果相同的效果,而且可得到所谓的锚固效果,绝缘基板10的基材和电介质膜22的密接强度、电介质膜22和导电膜23的密接强度、以及导电膜23和第2过孔导体14的密接强度提高。因此,可谋求由于密接强度提高而带来的耐湿性的提高、和由于与在该部分形成微小的凹凸相应地水分的进入路径变长而带来的耐湿性的提高。进而,由于密接强度提高,从而能够做成为不易产生裂纹等的电容器。
另外,基于上述观点,绝缘基板10的规定第2贯通孔12的部分的壁面的表面粗糙度优选设为20nm以上且500nm以下。在此,作为形成具有该表面粗糙度的绝缘基板10的方法,例如能够应用喷砂加工等。
在此,从提高上述的锚固效果的观点出发,导电膜23优选由晶质的膜或者具有柱状构造的沉积膜构成,其中,该柱状构造包含在相对于电介质膜22的表面大致垂直的方向上生长的微小柱状体。这些膜具有致密的构造,因此在其形成时,容易进入到形成在电介质膜22的表面的微小的凹凸,因此可得到高的锚固效果。
此外,从谋求低ESR化的观点出发,导电膜23优选具有高的导电率。
在考虑了这些观点的情况下,作为导电膜23,特别优选由包含TiN、WN等金属氮化物、RuO2、ZnO、(ZnXAl1-X)O、NiO等金属氧化物中的至少任一者的膜构成。
(实施方式12)
图31是将实施方式12涉及的电容器的第2过孔导体的附近进行了放大的示意剖视图。以下,参照该图31对本实施方式涉及的电容器1N进行说明。
如图31所示,关于本实施方式涉及的电容器1N,在与上述的实施方式1涉及的电容器1A相比较的情况下,第2过孔导体14的附近的结构不同。具体地,在本实施方式涉及的电容器1N中,在导电膜23与第2过孔导体14之间设置有密接层40。该密接层40用于使这些导电膜23和第2过孔导体14的密接性提高。
更详细地,密接层40包含位于第2过孔导体14和绝缘基板10的基材的边界部的部分、以及位于第2过孔导体14和电容形成部20的边界部的部分,其中的位于第2过孔导体14和绝缘基板10的基材的边界部的部分覆盖设置为覆盖绝缘基板10的基材的部分的导电膜23,其中的位于第2过孔导体14和电容形成部20的边界部的部分覆盖设置为覆盖金属多孔体21的部分的导电膜23。
在像这样构成的情况下,不仅可得到与在上述的实施方式1中说明的效果相同的效果,还可得到导电膜23和第2过孔导体14之间的密接强度通过位于它们之间的密接层40而提高的效果,因此其结果是,能够做成为耐湿性提高并且不易产生裂纹等的电容器。
另外,密接层40只要具有导电性并且相对于导电膜23以及第2过孔导体14的双方具有高的密接性,其材质就没有特别限制,但是优选由以Ag、Ni、Cu、导电性高分子中的任一者为主要的材料的膜构成该密接层40。在此,该密接层40能够在形成导电膜23之后且在形成第2过孔导体14之前通过喷墨法、丝网印刷法、物理蒸镀(PVD:Physical VaporDeposition,物理气相沉积)法、CVD法、无电解镀敷法等来形成。
(实施方式13)
图32是将实施方式13涉及的电容器的第2过孔导体的附近进行了放大的示意剖视图。以下,参照该图32对本实施方式涉及的电容器1O进行说明。
如图32所示,关于本实施方式涉及的电容器1O,在与上述的实施方式1涉及的电容器1A相比较的情况下,第2过孔导体14的附近的结构不同。具体地,在本实施方式涉及的电容器1O中,金属多孔体21的一部分被设为进一步进入到贯通绝缘基板10的部分的第2过孔导体14的状态(即,金属多孔体21的一部分设置至绝缘基板10的第2贯通孔12内的更深处的状态)。
在像这样构成的情况下,不仅可得到与在上述的实施方式1中说明的效果相同的效果,而且可得到如下效果,即,与包含金属多孔体21的电容形成部20位于绝缘基板10的第2贯通孔12内相应地,电容形成部20的电容增加。进而,由于第2过孔导体14的第1主面10a侧的端部配置在比绝缘基板10的第1主面10a靠第2主面10b侧,从而能够降低在形成第2过孔导体14时有可能产生的残渣的产生,还能够谋求低ESR化。
(实施方式14)
图33是将实施方式14涉及的电容器的第2过孔导体的附近进行了放大的示意剖视图。以下,参照该图33对本实施方式涉及的电容器1P进行说明。
如图33所示,关于本实施方式涉及的电容器1P,在与上述的实施方式1涉及的电容器1A相比较的情况下,第2过孔导体14的附近的结构不同。具体地,在本实施方式涉及的电容器1P中,金属多孔体21被设为未进入到贯通绝缘基板10的部分的第2过孔导体14的状态(即,金属多孔体21不位于绝缘基板10的第2贯通孔12内的状态)。
在像这样构成的情况下,不仅可得到与在上述的实施方式1中说明的效果相同的效果,而且能够做成为不易产生裂纹等的电容器。即,通过将金属多孔体21设为未进入到贯通绝缘基板10的部分的第2过孔导体14的状态,从而电容形成部20变得不与覆盖绝缘基板10的部分的导电膜23直接接触,因此即使在对绝缘基板10赋予了应力的情况下,也能够降低其给电容形成部20造成的影响,其结果是,能够做成为不易产生裂纹等的电容器。
另外,为了可靠地提供像这样金属多孔体21未进入到贯通绝缘基板10的部分的第2过孔导体14的状态,例如,只要设为如下即可,即,在形成金属多孔体21之后且在形成电介质膜22之前,对绝缘基板10的第2贯通孔12内以及位于其附近的部分的金属多孔体21进行激光照射,由此除去该部分的金属多孔体21。
(实施方式15)
图34是将实施方式15涉及的电容器的第2过孔导体的附近进行了放大的示意剖视图。以下,参照该图34对本实施方式涉及的电容器1Q进行说明。
如图34所示,关于本实施方式涉及的电容器1Q,在与上述的实施方式1涉及的电容器1A相比较的情况下,第2过孔导体14的附近的结构不同。具体地,在本实施方式涉及的电容器1Q中,绝缘基板10的第2贯通孔12具有其开口形状随着从第1主面10a侧朝向第2主面10b侧而变小的前端变细的形状,与之相伴地,第2过孔导体14具有其剖面形状随着从第1主面10a侧朝向第2主面10b侧而变小的前端变细的形状。更详细地,在本实施方式涉及的电容器1Q中,第2过孔导体14具有第1主面10a侧的露出面积比第2主面10b侧的露出面积大的大致圆台状的形状。
在像这样构成的情况下,不仅可得到与在上述的实施方式1中说明的效果相同的效果,还能够做成为不易产生裂纹等的电容器。即,由于第2过孔导体14具有其剖面形状随着从第1主面10a侧朝向第2主面10b侧而变小的前端变细的形状,从而电容形成部20变得不易与覆盖绝缘基板10的部分的导电膜23直接接触,因此即使在对绝缘基板10赋予了应力的情况下,也能够降低其对电容形成部20造成的影响,其结果是,能够做成为不易产生裂纹等的电容器。
此外,在像这样构成的情况下,能够做成为可谋求低ESR化并且不易在金属多孔体21产生翘曲的电容器。即,伴随着第2过孔导体14的第1主面10a侧的露出面积增加,电容形成部20和第2过孔导体14的接触面积增加,与之相伴地,可谋求低ESR化,并且电容形成部20和绝缘基板10的接合性提高,能够抑制在金属多孔体21可能产生的翘曲。
进而,在像这样构成的情况下,与将第2过孔导体14设为大致圆柱状的情况相比,与第2过孔导体14为大致圆台状相应地,水分的进入路径变长,与之相伴地,耐湿性提高。
此次公开的上述实施方式在所有的方面均为例示,而不是限制性的。本发明的技术范围由权利要求书来划定,而且包含与权利要求书的记载等同的意思以及范围内的所有的变更。
附图标记说明
1A~1Q、1A1~1A3、1B1~1B4:电容器,10:绝缘基板,10a:第1主面,10b:第2主面,11:第1贯通孔,12:第2贯通孔,13:第1过孔导体,14:第2过孔导体,15:连接导体,15’:辅助连接导体,16:第1凸块,17:第2凸块,20:电容形成部,21:金属多孔体,22:电介质膜,23:导电膜,30:密封部,30a:端面被覆部,31:上方密封部,32:侧方密封部,33:无机粒子,34:无机膜,40:密接层。

Claims (22)

1.一种电容器,具备:
绝缘基板,具有第1主面以及与该第1主面对置的第2主面;
电容形成部,设置在所述第1主面上;以及
密封部,设置在所述第1主面上,与所述绝缘基板一起对所述电容形成部进行密封,
在所述绝缘基板设置有分别与所述电容形成部连接的第1外部连接布线以及第2外部连接布线,
所述电容形成部包含:
导电性的金属多孔体,与所述第1外部连接布线连接;
电介质膜,覆盖所述金属多孔体的表面;以及
导电膜,覆盖所述电介质膜,并且与所述第2外部连接布线连接,
所述第1外部连接布线具有:第1过孔导体,贯通所述绝缘基板,使得从所述第1主面到达所述第2主面,
所述第2外部连接布线具有:第2过孔导体,贯通所述绝缘基板,使得从所述第1主面到达所述第2主面,
在沿着所述第1主面的法线方向观察的情况下,所述第1过孔导体以及所述第2过孔导体均设置在配置了所述电容形成部的区域内。
2.根据权利要求1所述的电容器,其中,
所述第1过孔导体以及所述第2过孔导体均设置有多个。
3.根据权利要求2所述的电容器,其中,
在沿着所述第1主面的法线方向观察的情况下,所述第1过孔导体以及所述第2过孔导体配置为阵列状,
一个过孔导体的极性和与该一个过孔导体以最短距离相邻的过孔导体的极性不同。
4.根据权利要求1至3中的任一项所述的电容器,其中,
所述第1外部连接布线还具有:连接导体,设置在所述第1主面上,使得覆盖所述第1过孔导体的至少一部分,
所述金属多孔体与所述连接导体接合,并且所述导电膜与所述第2过孔导体接合。
5.根据权利要求4所述的电容器,其中,
所述连接导体仅位于所述第1过孔导体上。
6.根据权利要求4所述的电容器,其中,
所述连接导体位于包含所述第1过孔导体上以及所述第2过孔导体上在内的所述第1主面上的除所述第2过孔导体上以外的部分。
7.根据权利要求6所述的电容器,其中,
所述连接导体在以最短距离相邻的第1过孔导体与第2过孔导体之间延伸至比将这些第1过孔导体以及第2过孔导体的靠近端彼此连结的情况下的中间位置靠第2过孔导体侧。
8.根据权利要求1至3中的任一项所述的电容器,其中,
所述第1外部连接布线还具有:辅助连接导体,设置在所述第1主面上,使得不覆盖所述第1过孔导体以及所述第2过孔导体,
所述金属多孔体与所述辅助连接导体接合。
9.根据权利要求1至3中的任一项所述的电容器,其中,
在所述第2过孔导体和所述绝缘基板的基材的边界部,所述基材被所述电介质膜覆盖,并且所述电介质膜被所述导电膜覆盖,进而所述导电膜被所述第2过孔导体覆盖。
10.根据权利要求9所述的电容器,其中,
所述导电膜由具有柱状构造的沉积膜构成,该柱状构造包含在相对于所述电介质膜的表面大致垂直的方向上生长的微小柱状体。
11.根据权利要求9所述的电容器,其中,
在所述导电膜与所述第2过孔导体之间,还设置有使这些导电膜和第2过孔导体的密接性提高的密接层。
12.根据权利要求9所述的电容器,其中,
被所述第2过孔导体覆盖的部分的所述绝缘基板的表面粗糙度为200nm以上且20μm以下。
13.根据权利要求9所述的电容器,其中,
所述绝缘基板包含Al2O3、MgO、Mg2SiO4、BaTiO3、SrTiO3以及CaTiO3中的至少任一者作为主要的材料,
所述电介质膜由包含AlOx、SiOx、HfOx以及ZrOx中的至少任一者的膜构成,
所述导电膜由包含TiN、WN、RuO2、ZnO、(ZnXAl1-X)O以及NiO中的至少任一者的膜构成,
所述第2过孔导体包含Cu、Ni、Ag、Sn以及Au中的至少任一者。
14.根据权利要求1至3中的任一项所述的电容器,其中,
所述第2过孔导体具有其剖面形状随着从所述第1主面侧朝向所述第2主面侧而变小的前端变细的形状。
15.根据权利要求1至3中的任一项所述的电容器,其中,
所述金属多孔体由金属粒子的烧结体构成。
16.根据权利要求1至3中的任一项所述的电容器,其中,
所述金属多孔体的微晶直径为20nm以上且500nm以下。
17.根据权利要求1至3中的任一项所述的电容器,其中,
所述金属多孔体的一部分进入到贯通所述绝缘基板的部分的所述第2过孔导体。
18.根据权利要求1至3中的任一项所述的电容器,其中,
所述金属多孔体不进入到贯通所述绝缘基板的部分的所述第2过孔导体。
19.根据权利要求1至3中的任一项所述的电容器,其中,
所述密封部由绝缘性的树脂材料或者绝缘性的无机材料构成。
20.根据权利要求1至3中的任一项所述的电容器,其中,
所述密封部包含:
上方密封部,从所述电容形成部观察,位于与所述绝缘基板所位于的一侧相反侧;以及
侧方密封部,位于所述绝缘基板与所述上方密封部之间,使得包围所述电容形成部,
所述上方密封部由绝缘性的树脂材料构成,
所述侧方密封部由玻璃材料构成。
21.根据权利要求1至3中的任一项所述的电容器,其中,
将所述第1过孔导体和所述第2过孔导体合起来的过孔导体的总数为4个以上,
所述第1过孔导体的直径以及所述第2过孔导体的直径均为0.05mm以上且0.25mm以下。
22.根据权利要求1至3中的任一项所述的电容器,其中,
所述第1外部连接布线还具有在所述第2主面侧的位置覆盖所述第1过孔导体的第1凸块部,
所述第2外部连接布线还具有在所述第2主面侧的位置覆盖所述第2过孔导体的第2凸块部。
CN202180010918.2A 2020-03-24 2021-03-23 电容器 Active CN115039190B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020052217 2020-03-24
JP2020-052217 2020-03-24
PCT/JP2021/011955 WO2021193616A1 (ja) 2020-03-24 2021-03-23 コンデンサ

Publications (2)

Publication Number Publication Date
CN115039190A CN115039190A (zh) 2022-09-09
CN115039190B true CN115039190B (zh) 2023-08-25

Family

ID=77892147

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180010918.2A Active CN115039190B (zh) 2020-03-24 2021-03-23 电容器

Country Status (5)

Country Link
US (1) US20230215645A9 (zh)
JP (1) JP7251690B2 (zh)
CN (1) CN115039190B (zh)
DE (1) DE112021000220T5 (zh)
WO (1) WO2021193616A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2023145110A1 (zh) * 2022-01-31 2023-08-03
WO2023145111A1 (ja) * 2022-01-31 2023-08-03 株式会社村田製作所 コンデンサ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289469A (ja) * 2001-03-26 2002-10-04 Matsushita Electric Ind Co Ltd 固体電解コンデンサ及びその製造方法
CN101359537A (zh) * 2007-07-30 2009-02-04 太阳诱电株式会社 电容元件和电容元件的制造方法
JP2009224555A (ja) * 2008-03-17 2009-10-01 Fujitsu Ltd 電解キャパシタ及びその製造方法並びに配線基板
CN108074738A (zh) * 2016-11-15 2018-05-25 株式会社村田制作所 电容器以及电容器的制造方法
WO2018151029A1 (ja) * 2017-02-14 2018-08-23 株式会社村田製作所 コンデンサ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289471A (ja) * 2001-03-26 2002-10-04 Matsushita Electric Ind Co Ltd 固体電解コンデンサ
JP4019837B2 (ja) * 2002-07-19 2007-12-12 松下電器産業株式会社 固体電解コンデンサ及びその製造方法
JP4738299B2 (ja) * 2006-09-20 2011-08-03 富士通株式会社 キャパシタ、その製造方法、および電子基板
JP4899114B2 (ja) * 2007-03-15 2012-03-21 富士通株式会社 固体電解コンデンサ
JP5428472B2 (ja) * 2009-03-31 2014-02-26 日本ケミコン株式会社 固体電解コンデンサの製造方法
US8084841B2 (en) * 2009-05-05 2011-12-27 Georgia Tech Research Systems and methods for providing high-density capacitors
JP2013131627A (ja) * 2011-12-21 2013-07-04 Nec Tokin Corp 固体電解コンデンサ及びその製造方法
US9572261B2 (en) * 2015-03-25 2017-02-14 Texas Instruments Incorporated Conductive through-polymer vias for capacitative structures integrated with packaged semiconductor chips
WO2017026233A1 (ja) * 2015-08-10 2017-02-16 株式会社村田製作所 コンデンサ
JP6865356B2 (ja) * 2016-03-25 2021-04-28 パナソニックIpマネジメント株式会社 固体電解コンデンサ
WO2018092722A1 (ja) * 2016-11-16 2018-05-24 株式会社村田製作所 コンデンサ及びコンデンサの実装構造
WO2018151028A1 (ja) * 2017-02-14 2018-08-23 株式会社村田製作所 コンデンサ
CN110291602B (zh) * 2017-02-17 2021-12-10 株式会社村田制作所 固体电解电容器及其制造方法
KR101912286B1 (ko) 2017-03-27 2018-10-29 삼성전기 주식회사 커패시터 부품

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289469A (ja) * 2001-03-26 2002-10-04 Matsushita Electric Ind Co Ltd 固体電解コンデンサ及びその製造方法
CN101359537A (zh) * 2007-07-30 2009-02-04 太阳诱电株式会社 电容元件和电容元件的制造方法
JP2009224555A (ja) * 2008-03-17 2009-10-01 Fujitsu Ltd 電解キャパシタ及びその製造方法並びに配線基板
CN108074738A (zh) * 2016-11-15 2018-05-25 株式会社村田制作所 电容器以及电容器的制造方法
WO2018151029A1 (ja) * 2017-02-14 2018-08-23 株式会社村田製作所 コンデンサ

Also Published As

Publication number Publication date
JP7251690B2 (ja) 2023-04-04
US20220359121A1 (en) 2022-11-10
JPWO2021193616A1 (zh) 2021-09-30
CN115039190A (zh) 2022-09-09
US20230215645A9 (en) 2023-07-06
DE112021000220T5 (de) 2022-09-01
WO2021193616A1 (ja) 2021-09-30

Similar Documents

Publication Publication Date Title
US20220359121A1 (en) Capacitor
US9030801B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
WO2009131140A1 (ja) 電磁バンドギャップ構造及びその製造方法、フィルタ素子、フィルタ素子内蔵プリント基板
KR102469185B1 (ko) 세라믹 전자 부품 및 그 제조 방법과 전자장치
KR101771742B1 (ko) 적층 세라믹 전자부품
KR20130136156A (ko) 내부 전극용 도전성 페이스트 조성물, 적층 세라믹 커패시터 및 이의 제조방법
US11688559B2 (en) Multilayer ceramic capacitor having external electrodes provided with fluorine compound
KR102483896B1 (ko) 세라믹 유전체 및 그 제조 방법, 세라믹 전자 부품 및 전자장치
KR20190122882A (ko) 세라믹 다층 부품 및 세라믹 다층 부품의 제조 방법
US20220301779A1 (en) Ceramic electronic component, substrate arrangement, and method of manufacturing ceramic electronic component
EP1758153A2 (en) Perovskite type capacitor and method of manufacturing the same
US11232909B2 (en) Multilayer ceramic capacitor
KR102469184B1 (ko) 세라믹 전자 부품 및 그 제조 방법과 전자장치
US20150218053A1 (en) Multilayer body, method for manufacturing multilayer body, and method for manufacturing powder
JP6144757B2 (ja) 多層デバイスの製造方法およびこの方法によって製造される多層デバイス
WO2023145110A1 (ja) コンデンサ
WO2023145111A1 (ja) コンデンサ
US11996240B2 (en) Electronic component having a body and sealing thin film disposed in a microhole of the body
JP2008218592A (ja) 薄膜バリスタおよびその製造方法
US11315731B2 (en) Ceramic electronic device and manufacturing method of the same
KR102039802B1 (ko) 정전척용 세라믹 본체
JPH05129152A (ja) 積層磁器コンデンサ及びその製造方法
KR101771734B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
US11972903B2 (en) Multilayer ceramic capacitor
JP7197311B2 (ja) キャパシタおよびキャパシタの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant