JP2009224555A - 電解キャパシタ及びその製造方法並びに配線基板 - Google Patents
電解キャパシタ及びその製造方法並びに配線基板 Download PDFInfo
- Publication number
- JP2009224555A JP2009224555A JP2008067330A JP2008067330A JP2009224555A JP 2009224555 A JP2009224555 A JP 2009224555A JP 2008067330 A JP2008067330 A JP 2008067330A JP 2008067330 A JP2008067330 A JP 2008067330A JP 2009224555 A JP2009224555 A JP 2009224555A
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrode layer
- electrode
- electrolytic capacitor
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【解決手段】第1の領域及び第2の領域を有する電極層10と、電極層10の第1の領域上及び第2の領域上に形成された誘電体膜12と、誘電体膜12上に形成された電極層14,16とを有し、第1の領域上に形成された電極層14b,16bと、第2の領域上に形成された電極層14a,14bとは、電気的に分離されており、第1の領域上に形成された誘電体膜12bは少なくとも部分的に破壊されており、電極層10と第1の領域に形成された電極層14b,16bととは、電気的に接続されている。
【選択図】図1
Description
LSIの低電圧化、素子の高集積化及び高周波数化の進展により、要求されるインピーダンスは、急激に低下している。また、デカップリングキャパシタのインピーダンスZは、キャパシタのインダクタンスをL、キャパシタの容量をC、キャパシタの直流抵抗をRとして、式(2)で表される。
式(2)から判るように、低いインピーダンスを得るためには、デカップリングキャパシタの低インダクタンス化と大容量化が必要である。
本発明の第1実施形態による電解キャパシタ及びその製造方法について図1乃至図9を用いて説明する。
本発明の第2実施形態によるキャパシタインターポーザ及びその製造方法について図10乃至図12を用いて説明する。図1乃至図6に示す第1実施形態による電解キャパシタ及びその製造方法と同一の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。
上述の製造方法を用いて形成したキャパシタインターポーザの20mm各の電解キャパシタを、電気特性評価用の基板にはんだバンプ実装し、ネットワークアナライザを用いて電気特性を評価した結果、静電容量が600μF、ESRが1mΩ、ESLが0.1pH以下、リーク電流が100μA以下であった。また、85℃、85%RH、2.5V、500hの高温高湿負荷試験後の静電容量変化は10%以下であり、リーク電流も10μA以下であった。
下記の手順でキャパシタインターポーザを試作し、電解キャパシタを評価した。
下記の手順でキャパシタインターポーザを試作し、電解キャパシタを評価した。
本発明の第3実施形態による電子機器について図15乃至図18を用いて説明する。図1乃至図6に示す第1実施形態による電解キャパシタ及びその製造方法並びに図10乃至図14に示す第2実施形態によるキャパシタインターポーザ及びその製造方法と同一の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。
本発明は上記実施形態に限らず種々の変形が可能である。
前記第1の電極層における前記第1の領域上及び前記第2の領域上に形成された誘電体膜と、
前記誘電体膜上に形成された第2の電極層とを有し、
前記第1の領域上に形成された前記第2の電極層と、前記第2の領域上に形成された前記第2の電極層とは、電気的に分離されており、
前記第1の領域上に形成された前記誘電体膜は少なくとも部分的に破壊されており、前記第1の電極層と前記第1の領域に形成された前記第2の電極層とは、電気的に接続されている
ことを特徴とする電解キャパシタ。
前記第1の電極層に電気的に接続された第1の引き出し電極と、
前記第2の電極層に電気的に接続された第2の引き出し電極とを更に有し、
前記第1の引き出し電極は、前記第1の領域に形成された前記第2の電極層を介して前記第1の電極層に電気的に接続されており、
前記第2の引き出し電極は、前記第2の領域に形成された前記第2の電極層に電気的に接続されている
ことを特徴とする電解キャパシタ。
前記第2の電極層上に形成された絶縁膜を更に有し、
前記第1の引き出し電極及び前記第2の引き出し電極は、前記絶縁膜上に形成されており、前記絶縁膜に形成されたコンタクトホールを介して前記第1の電極層及び前記第2の電極層にそれぞれ電気的に接続されている
ことを特徴とする電解キャパシタ。
前記第1の電極層の表面は、粗面化されている
ことを特徴とする電解キャパシタ。
前記第1の電極層は、弁金属を含む金属材料により構成されており、
前記誘電体膜は、前記金属材料の陽極酸化膜である
ことを特徴とする電解キャパシタ。
前記第2の電極層は、前記誘電体膜に接して設けられた導電性高分子材料よりなる第1の導電膜を有する
ことを特徴とする電解キャパシタ。
前記第2の電極層は、前記第1の膜上に、前記導電性高分子材料とは異なる材料よりなる第2の導電膜を更に有する
ことを特徴とする電解キャパシタ。
前記第1の引き出し電極及び前記第2の引き出し電極を、それぞれ複数有する
ことを特徴とする電解キャパシタ。
前記第1の電極層は、シート状の基材である
ことを特徴とする電解キャパシタ。
前記第1の電極層は、シート状の基材上に形成されている
ことを特徴とする電解キャパシタ。
前記電解キャパシタを覆うように形成された絶縁膜と、
前記絶縁膜上に形成され、前記第1の電極層に電気的に接続された第1の電極パッドと、
前記絶縁膜上に形成され、前記第2の導電層に電気的に接続された第2の電極パッドとを有し、
前記第1の領域上に形成された前記第2の電極層と、前記第2の領域上に形成された前記第2の電極層とは、電気的に分離されており、
前記第1の領域上に形成された前記誘電体膜は少なくとも部分的に破壊されており、前記第1の電極層と前記第1の領域に形成された前記第2の電極層とは、電気的に接続されており、
前記第1の電極パッドは、前記第1の領域に形成された前記第2の電極層を介して前記第1の電極層に電気的に接続されており、
前記第2の電極パッドは、前記第2の領域に形成された前記第2の電極層に電気的に接続されている
ことを特徴とする配線基板。
前記第1の電極層の両面に、前記電解キャパシタがそれぞれ形成されている
ことを特徴とする配線基板。
前記電解キャパシタの前記第1の電極パッド又は前記第2の電極パッドに電気的に接続された第1のスルービアを更に有する
ことを特徴とする配線基板。
前記電解キャパシタから絶縁された第2のスルービアを更に有する
ことを特徴とする配線基板。
前記絶縁膜上に形成された多層配線層を更に有する
ことを特徴とする配線基板。
前記回路基板と前記電子部品との間に挿入される配線基板とを有する電子機器であって、
前記配線基板は、
第1の領域及び第2の領域を有する第1の電極層と、前記第1の電極層における前記第1の領域上及び前記第2の領域上に形成された誘電体膜と、前記誘電体膜上に形成された第2の電極層とを有する電解キャパシタと、
前記電解キャパシタを覆うように形成された絶縁膜と、
前記絶縁膜上に形成され、前記第1の電極層に電気的に接続された第1の電極パッドと、
前記絶縁膜上に形成され、前記第2の導電層に電気的に接続された第2の電極パッドと、
前記第1の電極パッド又は前記第2の電極パッドに接続された第2のスルービアとを有し、
前記第1の領域上に形成された前記第2の電極層と、前記第2の領域上に形成された前記第2の電極層とは、電気的に分離されており、
前記第1の領域上に形成された前記誘電体膜は少なくとも部分的に破壊されており、前記第1の電極層と前記第1の領域に形成された前記第2の電極層とは、電気的に接続されており、
前記第1の電極パッドは、前記第1の領域に形成された前記第2の電極層を介して前記第1の電極層に電気的に接続されており、
前記第2の電極パッドは、前記第2の領域に形成された前記第2の電極層に電気的に接続されている
ことを特徴とする電子機器。
前記回路基板と前記電子部品とは、複数の前記配線基板を介して接続されている
ことを特徴とする電子機器。
前記誘電体膜上に、第2の電極層となる第1の導電層を形成する工程と、
前記第1の領域に、前記第1の導電層上から押し型を押し付け、前記押し型により押し付けられた前記第1の領域の前記第1の導電層を、前記第2の領域の前記第1の導電層から電気的に分離するとともに、前記第1の領域の誘電体膜を破壊して前記第1の電極層と前記第1の領域の前記第1の導電層とを電気的に接続する工程と、
前記第1の導電層上に、絶縁膜を形成する工程と、
前記絶縁膜に、前記第1の領域の前記第2の電極層上に達する第1の開口部と、前記第2の領域の前記第2の電極層上に達する第2の開口部とを形成する工程と、
前記絶縁膜上に、前記第1の開口部を介して前記第1の領域の前記第2の電極層に接続され、前記第1の電極層に電気的に接続された第1の引き出し電極と、前記第2の開口部を介して前記第2の領域の前記第2の電極層に接続された第2の引き出し電極とを形成する工程と
を有することを特徴とする電解キャパシタの製造方法。
前記第1の導電層を形成する工程よりも後、前記絶縁膜を形成する工程よりも前に、前記第1の導電層上に、前記第1の導電層とは異なる材料よりなり、前記第1の導電層とともに前記第2の電極層を構成する第2の導電層を形成する工程を更に有する
ことを特徴とする電解キャパシタの製造方法。
前記押し型を押し付ける工程では、前記第1の引き出し電極を形成する予定の複数の領域に、前記押し型を同時に押し付ける
ことを特徴とする電極キャパシタの製造方法。
12…誘電体膜
14…導電膜
16…導電層
18…絶縁膜
20,22…コンタクトホール
24,26…引き出し電極
28…はんだバンプ
30…凹部
32…押し型
34…積層体
36,38,40,42…スルーホール
44…導電体
46,48,50…電極パッド
52…回路基板
54,58,62…バンプ
56,60…キャパシタインターポーザ
64…電子部品
66…電子機器
70…キャパシタインターポーザ
80,90…多層配線層
82…絶縁膜
84…配線層
Claims (8)
- 第1の領域及び第2の領域を有する第1の電極層と、
前記第1の電極層における前記第1の領域上及び前記第2の領域上に形成された誘電体膜と、
前記誘電体膜上に形成された第2の電極層とを有し、
前記第1の領域上に形成された前記第2の電極層と、前記第2の領域上に形成された前記第2の電極層とは、電気的に分離されており、
前記第1の領域上に形成された前記誘電体膜は少なくとも部分的に破壊されており、前記第1の電極層と前記第1の領域に形成された前記第2の電極層とは、電気的に接続されている
ことを特徴とする電解キャパシタ。 - 請求項1記載の電解キャパシタにおいて、
前記第1の電極層に電気的に接続された第1の引き出し電極と、
前記第2の電極層に電気的に接続された第2の引き出し電極とを更に有し、
前記第1の引き出し電極は、前記第1の領域に形成された前記第2の電極層を介して前記第1の電極層に電気的に接続されており、
前記第2の引き出し電極は、前記第2の領域に形成された前記第2の電極層に電気的に接続されている
ことを特徴とする電解キャパシタ。 - 請求項2記載の電解キャパシタにおいて、
前記第2の電極層上に形成された絶縁膜を更に有し、
前記第1の引き出し電極及び前記第2の引き出し電極は、前記絶縁膜上に形成されており、前記絶縁膜に形成されたコンタクトホールを介して前記第1の電極層及び前記第2の電極層にそれぞれ電気的に接続されている
ことを特徴とする電解キャパシタ。 - 請求項1乃至3のいずれか1項に記載の電解キャパシタにおいて、
前記第1の引き出し電極及び前記第2の引き出し電極を、それぞれ複数有する
ことを特徴とする電解キャパシタ。 - 第1の領域及び第2の領域を有する第1の電極層と、前記第1の電極層における前記第1の領域上及び前記第2の領域上に形成された誘電体膜と、前記誘電体膜上に形成された第2の電極層とを有する電解キャパシタと、
前記電解キャパシタを覆うように形成された絶縁膜と、
前記絶縁膜上に形成され、前記第1の電極層に電気的に接続された第1の電極パッドと、
前記絶縁膜上に形成され、前記第2の導電層に電気的に接続された第2の電極パッドとを有し、
前記第1の領域上に形成された前記第2の電極層と、前記第2の領域上に形成された前記第2の電極層とは、電気的に分離されており、
前記第1の領域上に形成された前記誘電体膜は少なくとも部分的に破壊されており、前記第1の電極層と前記第1の領域に形成された前記第2の電極層とは、電気的に接続されており、
前記第1の電極パッドは、前記第1の領域に形成された前記第2の電極層を介して前記第1の電極層に電気的に接続されており、
前記第2の電極パッドは、前記第2の領域に形成された前記第2の電極層に電気的に接続されている
ことを特徴とする配線基板。 - 回路基板と、前記回路基板に搭載される電子部品と、
前記回路基板と前記電子部品との間に挿入される配線基板とを有する電子機器であって、
前記配線基板は、
第1の領域及び第2の領域を有する第1の電極層と、前記第1の電極層における前記第1の領域上及び前記第2の領域上に形成された誘電体膜と、前記誘電体膜上に形成された第2の電極層とを有する電解キャパシタと、
前記電解キャパシタを覆うように形成された絶縁膜と、
前記絶縁膜上に形成され、前記第1の電極層に電気的に接続された第1の電極パッドと、
前記絶縁膜上に形成され、前記第2の導電層に電気的に接続された第2の電極パッドと、
前記第1の電極パッド又は前記第2の電極パッドに接続された第2のスルービアとを有し、
前記第1の領域上に形成された前記第2の電極層と、前記第2の領域上に形成された前記第2の電極層とは、電気的に分離されており、
前記第1の領域上に形成された前記誘電体膜は少なくとも部分的に破壊されており、前記第1の電極層と前記第1の領域に形成された前記第2の電極層とは、電気的に接続されており、
前記第1の電極パッドは、前記第1の領域に形成された前記第2の電極層を介して前記第1の電極層に電気的に接続されており、
前記第2の電極パッドは、前記第2の領域に形成された前記第2の電極層に電気的に接続されている
ことを特徴とする電子機器。 - 第1の領域及び第2の領域を有する第1の電極層上に、誘電体膜を形成する工程と、
前記誘電体膜上に、第2の電極層となる第1の導電層を形成する工程と、
前記第1の領域に、前記第1の導電層上から押し型を押し付け、前記押し型により押し付けられた前記第1の領域の前記第1の導電層を、前記第2の領域の前記第1の導電層から電気的に分離するとともに、前記第1の領域の前記誘電体膜を破壊して前記第1の電極層と第1の領域の前記第1の導電層とを電気的に接続する工程と、
前記第1の導電層上に、絶縁膜を形成する工程と、
前記絶縁膜に、前記第1の領域の前記第2の電極層上に達する第1の開口部と、前記第2の領域の前記第2の電極層上に達する第2の開口部とを形成する工程と、
前記絶縁膜上に、前記第1の開口部を介して前記第1の領域の前記第2の電極層に接続され、前記第1の電極層に電気的に接続された第1の引き出し電極と、前記第2の開口部を介して前記第2の領域の前記第2の電極層に接続された第2の引き出し電極とを形成する工程と
を有することを特徴とする電解キャパシタの製造方法。 - 請求項7記載の電極キャパシタの製造方法において、
前記押し型を押し付ける工程では、前記第1の引き出し電極を形成する予定の複数の領域に、前記押し型を同時に押し付ける
ことを特徴とする電極キャパシタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008067330A JP5211777B2 (ja) | 2008-03-17 | 2008-03-17 | 電解キャパシタ及びその製造方法並びに配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008067330A JP5211777B2 (ja) | 2008-03-17 | 2008-03-17 | 電解キャパシタ及びその製造方法並びに配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009224555A true JP2009224555A (ja) | 2009-10-01 |
JP5211777B2 JP5211777B2 (ja) | 2013-06-12 |
Family
ID=41241029
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008067330A Expired - Fee Related JP5211777B2 (ja) | 2008-03-17 | 2008-03-17 | 電解キャパシタ及びその製造方法並びに配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5211777B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013225558A (ja) * | 2012-04-20 | 2013-10-31 | Sumitomo Light Metal Ind Ltd | 電解コンデンサ正極用電極材料及びその製造方法 |
WO2021193616A1 (ja) * | 2020-03-24 | 2021-09-30 | 株式会社村田製作所 | コンデンサ |
WO2023162568A1 (ja) * | 2022-02-28 | 2023-08-31 | Tdk株式会社 | 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタを備える電子回路基板 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004221534A (ja) * | 2002-12-27 | 2004-08-05 | Matsushita Electric Ind Co Ltd | コンデンサとコンデンサ内蔵回路基板、ならびにそれらの製造方法 |
JP2005216953A (ja) * | 2004-01-27 | 2005-08-11 | Tdk Corp | 電解コンデンサ素子、電解コンデンサ及びこれらの製造方法 |
-
2008
- 2008-03-17 JP JP2008067330A patent/JP5211777B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004221534A (ja) * | 2002-12-27 | 2004-08-05 | Matsushita Electric Ind Co Ltd | コンデンサとコンデンサ内蔵回路基板、ならびにそれらの製造方法 |
JP2005216953A (ja) * | 2004-01-27 | 2005-08-11 | Tdk Corp | 電解コンデンサ素子、電解コンデンサ及びこれらの製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013225558A (ja) * | 2012-04-20 | 2013-10-31 | Sumitomo Light Metal Ind Ltd | 電解コンデンサ正極用電極材料及びその製造方法 |
WO2021193616A1 (ja) * | 2020-03-24 | 2021-09-30 | 株式会社村田製作所 | コンデンサ |
JPWO2021193616A1 (ja) * | 2020-03-24 | 2021-09-30 | ||
CN115039190A (zh) * | 2020-03-24 | 2022-09-09 | 株式会社村田制作所 | 电容器 |
JP7251690B2 (ja) | 2020-03-24 | 2023-04-04 | 株式会社村田製作所 | コンデンサ |
CN115039190B (zh) * | 2020-03-24 | 2023-08-25 | 株式会社村田制作所 | 电容器 |
WO2023162568A1 (ja) * | 2022-02-28 | 2023-08-31 | Tdk株式会社 | 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタを備える電子回路基板 |
Also Published As
Publication number | Publication date |
---|---|
JP5211777B2 (ja) | 2013-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5374814B2 (ja) | キャパシタ内蔵型配線基板およびその製造方法 | |
JP7180561B2 (ja) | コンデンサアレイ、及び、複合電子部品 | |
KR100534966B1 (ko) | 인쇄 배선판 및 그 제조방법 및 반도체 장치 | |
US7745924B2 (en) | Capacitor embedded in interposer, semiconductor device including the same, and method for manufacturing capacitor embedded in interposer | |
JPWO2007007830A1 (ja) | 実装基板、実装体とそれを用いた電子機器 | |
JP4899114B2 (ja) | 固体電解コンデンサ | |
JP2023022094A (ja) | コンデンサ及び複合電子部品 | |
KR20150091677A (ko) | 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판 | |
JP5211777B2 (ja) | 電解キャパシタ及びその製造方法並びに配線基板 | |
JP4801687B2 (ja) | キャパシタ内蔵基板及びその製造方法 | |
JP2012134432A (ja) | 部品内蔵配線板 | |
JP4869991B2 (ja) | キャパシタ内蔵ウェハレベルパッケージ及びその製造方法 | |
JP4149891B2 (ja) | コンデンサとコンデンサ内蔵回路基板、ならびにそれらの製造方法 | |
US9324500B2 (en) | Multilayer ceramic electronic component to be embedded in board and printed circuit board having multilayer ceramic electronic component embedded therein | |
JP4745264B2 (ja) | キャパシタ内蔵インターポーザモジュールの製造方法及びパッケージの製造方法 | |
JP4910747B2 (ja) | キャパシタの製造方法 | |
JP5980554B2 (ja) | 電気的接続部材、検査方法及び電気的接続部材の製造方法 | |
JP2002353073A (ja) | 回路モジュール | |
JP5171664B2 (ja) | 配線基板及び積層セラミックコンデンサ | |
JP4558257B2 (ja) | 固体電解コンデンサ | |
JP4337423B2 (ja) | 回路モジュール | |
JP5003226B2 (ja) | 電解コンデンサシート及び配線基板、並びに、それらの製造方法 | |
JP5109321B2 (ja) | キャパシタ内蔵インタポーザ、それを備えた半導体装置及びキャパシタ内蔵インタポーザの製造方法 | |
WO2017183146A1 (ja) | 回路基板、回路基板の製造方法及び電子装置 | |
TW200931456A (en) | Packaging substrate having capacitor embedded therein and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120925 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121225 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130211 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |