JP4910747B2 - キャパシタの製造方法 - Google Patents

キャパシタの製造方法 Download PDF

Info

Publication number
JP4910747B2
JP4910747B2 JP2007032349A JP2007032349A JP4910747B2 JP 4910747 B2 JP4910747 B2 JP 4910747B2 JP 2007032349 A JP2007032349 A JP 2007032349A JP 2007032349 A JP2007032349 A JP 2007032349A JP 4910747 B2 JP4910747 B2 JP 4910747B2
Authority
JP
Japan
Prior art keywords
electrode
capacitor
film
oxide film
valve metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007032349A
Other languages
English (en)
Other versions
JP2008198789A (ja
Inventor
健司 塩賀
和明 栗原
義克 石月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007032349A priority Critical patent/JP4910747B2/ja
Publication of JP2008198789A publication Critical patent/JP2008198789A/ja
Application granted granted Critical
Publication of JP4910747B2 publication Critical patent/JP4910747B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、キャパシタ及びその製造方法に関し、特に、半導体集積回路の近傍に実装し、半導体集積回路の高周波領域における安定動作に寄与するデカップリングキャパシタに適用して好適な固体電解コンデンサを対象とする。
近時では、マイクロプロセッサをはじめとする半導体集積回路において、動作速度の高速化と低消費電力化が図られている。GHz帯の高周波領域において、低電圧で半導体集積回路を安定して動作させるためには、負荷インピーダンスの急激な変動等に起因して生ずる電源電圧変動を抑制するとともに、電源の高周波ノイズを除去することが極めて重要である。
従来の半導体パッケージ基板上では、電源電圧変動、電源及びグラウンドラインの重畳する基板内の高周波ノイズによる半導体集積回路の誤動作を防止するために、デカップリングキャパシタとして、積層チップキャパシタが半導体集積回路の近傍に実装されているこの積層チップキャパシタとしては、キャパシタ容量の更なる増大化と、高周波領域におけるインダクタンスの更なる低減化とを両立したものが望まれている。
キャパシタ容量を増大するために、誘電体層を薄く形成する技術を導入した薄膜キャパシタは、真空装置を用いて、シリコン等からなる支持基板上に金属及び誘電体酸化物を堆積させる薄膜プロセスにより製造される。この場合、ドライエッチングによる微細加工が可能であるために、低インダクタンス構造のキャパシタを実現することができる(特許文献1〜3を参照)。
一方、従来より、固体電解コンデンサが大容量キャパシタとして利用されてきたが、その構造から等価直列抵抗(以下、単にESRと称する)及び等価直列インダクタンス(以下、単にESLと称する)が端子長及び配線長に起因して増加し、高周波領域におけるデカップリングキャパシタとして十分な機能が果たせなかった。こうした課題を解決するために、ESR及びESLを低減することを目的とした固体電解コンデンサが提案されている(特許文献4〜6を参照)。
特開2003−197463号公報 特開2004−79801号公報 特開2004−214589号公報 特開2001−307955号公報 特開2005−12084号公報 特開2004−172154号公報
しかしながら、特許文献1〜3に記載されている技術では、薄膜キャパシタの電極材料として、酸化し難いPt,Au等の貴金属材料を使用することが一般的であり、また、高誘電率材料を成膜するためのスパッタリング装置の導入や、歩留向上のためのパーティクル除去対策等、低コスト化を図ることが困難である。
また、特許文献4〜6に記載されている技術では、固体電解コンデンサのキャパシタ構造及びハンダバンプの製造工程における使用材料が煩雑であり、製造工程の複雑化が懸念され、低コストに製造すること困難である。
本発明は、上記課題に鑑みてなされたものであり、極めて簡素なキャパシタ構造を有するも、キャパシタのインダクタンス成分を大幅に低減して優れた高周波特性を実現し、且つ容易に低コストで製造することを可能とする大容量のキャパシタ及びその製造方法を提供することを目的とする。
本発明のキャパシタの製造方法は、弁金属膜の片面上に陽極酸化により選択的に誘電体酸化皮膜を形成する工程と、前記誘電体酸化皮膜上に第1の電極を形成する工程と、前記弁金属膜の前記片面上における前記誘電体酸化皮膜の非形成領域に第2の電極を形成する工程と、基体上に、前記第1の電極及び前記第2の電極にそれぞれ対応するように、前記第1の接続電極及び前記第2の接続電極を形成する工程と、異方導電性フィルムを介して、前記第1の電極と前記第1の接続電極、及び前記第2の電極と前記第2の接続電極がそれぞれ対向して電気的に接続されるように、前記弁金属と前記基体とを張り合わせる工程と、前記基体を除去する工程とを含む。
本発明によれば、極めて簡素なキャパシタ構造を有するも、キャパシタのインダクタンス成分を大幅に低減して優れた高周波特性を得ることができ、且つ容易に低コストで製造することを可能とする大容量のキャパシタが実現する。
−本発明の基本骨子−
本発明者は、できるだけ簡素な構成及び製造工程により、低インダクタンス且つ大容量が得られるキャパシタを実現すべく鋭意検討した結果、本発明に想到した。
本発明では、先ず、弁金属膜の片面に選択的に陽極酸化により誘電体酸化皮膜を形成し、誘電体酸化皮膜上には第1の電極を、弁金属膜の片面上における誘電体酸化皮膜の非形成領域には第2の電極をそれぞれ形成する。ここで、弁金属膜と第1の電極とが誘電体酸化皮膜を介して容量結合する構成が得られる。
一方、基体上に、第1の電極及び第2の電極にそれぞれ対応するように、第1の接続電極及び第2の接続電極を形成する。そして、異方導電性フィルムを介して、第1の電極と第1の接続電極、及び第2の電極と第2の接続電極がそれぞれ対向するように弁金属と基体とを張り合わせる。
異方導電性フィルムは、接着性絶縁樹脂中に導電性粒子を分散させてなるフィルムであり、接続したい端子間に当該異方導電性フィルムを挟んで加熱加圧することにより、面方向の隣接する端子間では電気的絶縁性を保ちつつ、対向配置された上下の端子間では電気的に導通させるものである。
この異方導電性フィルムを用いて、上記のように弁金属と基体とを圧着することにより、それぞれ対向するように配置された第1の電極と第1の接続電極、及び第2の電極と第2の接続電極が電気的に導通する。そして、基体を除去することにより、第1及び第2の接続電極の端部が露出し、フリップチップ接続が可能な平面状のキャパシタが得られる。ここで、異方導電性フィルム、当該キャパシタの絶縁保護膜としても機能する。従って、キャパシタの特性劣化を防止し、信頼性を向上させることを考慮して、吸水率が低く耐湿性が高い材料を母材とした異方導電性フィルムを用いることが望ましい。
ここで、薄膜型キャパシタを用いて、そのインピーダンス特性を調べた結果について説明する。当該実験結果を図1及び図2に示す。
図1は、実験に用いた薄膜型キャパシタの構造を示す概略平面図である。
この薄膜型キャパシタは、誘電体膜101の上方における同一平面において、上部電極と接続された電極パッド102と、誘電体膜101に形成された開孔を通じて下部電極と接続された電極パッド103が交互に複数形成されてなる構成を有する。図1(a)では電極パッド102,103が広ピッチで交互に配されたものを、図1(b)では電極パッド102,103が図1(a)よりも狭ピッチで交互に配されたものを、それぞれ示す。
図2は、図1の薄膜型キャパシタにおけるインピーダンス特性を示す特性図である。
ここで、図1(a)の薄膜型キャパシタのインピーダンス特性がインピーダンスカーブAに、図1(b)の薄膜型キャパシタのインピーダンス特性がインピーダンスカーブBに、それぞれ対応する。インピーダンスカーブでは、極小値である共振点を基準として、低周波数側が容量の寄与(1/C)を、高周波数側がインダクタンスの寄与(L)をそれぞれ表している。
図2に示すように、図1(b)の薄膜型キャパシタでは、図1(a)の薄膜型キャパシタと比較して、インダクタンスが約1/100に激減していることが判る。これは、極性の相異なる電極を平面上で交互に配置することにより、各電極で発生する磁界が打ち消し合うことに加え、隣接する電極間のピッチが狭い程、インダクタンスが低減することを意味する。このように、電極数、電極配置(正負交互に配置)及び電極間距離は、キャパシタが内部に持っているインダクタンスに大きく関係していることを示している。なお図2では、容量の寄与については、図1(b)の薄膜型キャパシタよりも図1(a)の薄膜型キャパシタの方が大容量を示すが、これは誘電体膜の開孔サイズ、即ち電極サイズについて図1(a)と図1(b)とでさほど差がないことに起因するものと考えられる。従って、電極サイズをできるだけ小さく調節することにより、キャパシタの容量の増大化を図ることができる。
この実験結果に鑑みて、本発明において、第1の電極及び第2の電極を交互に複数設け、電極サイズを小さく形成することが好適である。この構成を採ることにより、大容量且つ低インダクタンスのキャパシタを実現することができる。
このように、本発明のキャパシタは、誘電体膜を形成するためにスパッタリング装置やドライエッチング装置等の大型真空設備を用いることを要せず、しかもパッドとなる電極を形成する際に異方導電性フィルムを用いることで極めて容易に且つ低コストでキャパシタを作製することがでる。これに伴って、極めて簡素な構成でキャパシタのインダクタンス成分を大幅に低減して優れた高周波特性を得ることができ、且つ容易に低コストで製造することを可能とする大容量のキャパシタが実現する。
−本発明を適用した具体的な実施形態−
以下、本発明を適用した具体的な実施形態について、図面を参照しながら詳細に説明する。本実施形態では、キャパシタとして固体電解コンデンサを開示し、便宜上、その構成を製造方法と共に説明する。
図3及び図4は、本実施形態による固体電解コンデンサの製造方法を工程順に説明する概略断面図であり、図4(c)が完成した様子を示す。図5は、図3(a)に対応した概略平面図であり、図5の破線I−Iに沿った断面が図3(a)に相当する。
初めに、図3(a)及び図5に示すように、アルミニウム膜1の片面上に、アルミ酸化皮膜2、導電性高分子層3、銀層4a,4bを順次形成する。
詳細には、先ず、弁金属膜として、アルミニウム(Al)、ニオブ(Nb)、及びタンタル(Ta)等のうちから選ばれた1種、ここではアルミニウム板又はアルミニウム箔、例えば膜厚0.15mm程度のアルミニウム箔であるアルミニウム膜1を用意する。このアルミニウム膜1をフッ硝酸及び蒸留水で洗浄した後に、当該アルミニウム膜1の片面上に、陽極の形成領域を覆うレジストマスク(不図示)を形成する。ここで、レジストマスクは、一定間隔をもって例えば円板形状に複数形成される。
この状態で、このアルミニウム膜1に対して、アジピン酸アンモニウム又は五ホウ酸アンモニウム等の水溶液中で陽極化成処理を行なう。具体的には、例えば、純水1000mlに対してアジピン酸アンモニウムを150g溶解させた水溶液中で、液温度を85℃、化成電圧を100Vとし、電流を0.3A、電圧印加時間を20分間として、陽極化成を実行する。これにより、アルミニウム膜1の当該片面の露出部位に選択的に陽極酸化が施され、誘電体酸化皮膜であるアルミ酸化皮膜2が形成される。
その後、レジストマスクをウェットエッチングや灰化処理等により除去する。アルミ酸化皮膜2には、その陽極の形成領域となる開孔2aが等間隔で形成される。
次に、アルミ酸化皮膜2の隣接する開孔2a間の部位に、陰極となる導電性高分子層3を形成する。
具体的には、先ず、アルミ酸化皮膜2の隣接する開孔2a間の部位(例えば複数の円板形状)のみを露出させるレジストマスク(不図示)を複数形成する。そして、導電性高分子材料として例えばポリピロール又はポリエチレンジオキシチオフェン等、ここではポリエチレンジオキシチオフェンと、スチレンスルホン酸とを含む溶液を当該片面上に塗布し、乾燥させる。乾燥条件としては、例えば120 ℃で5分間である。なお、この導電性高分子材料の成膜には、例えばインクジェット法を用いても良い。
その後、レジストマスクをウェットエッチングや灰化処理等により除去する。アルミ酸化皮膜2の隣接する開孔2a間の部位には、陰極となる導電性高分子層3が等間隔で形成される。
次に、アルミ酸化皮膜2の各開孔2a内で露出する部位と、各導電性高分子層3上の部位とに、印刷法により例えば銀ペースト又はカーボンペースト、ここでは銀ペーストを例えば膜厚10μm程度にパターン成膜し、銀層4a,4bを形成する。銀ペーストの硬化条件としては、例えば大気中で200℃、1時間である。ここで、銀層4aが第1の電極となり、導電性高分子層3及び、銀層4bが第2の電極となる。銀層4a,4bは、銀層4aが陽極、銀層4bが陰極として、図5に示すように、言わばマトリクス状に交互に配設される。このように陽極と陰極とを交互に配置することにより、電極端子間で発生する相互インダクタンスにより、電流による磁界が相殺されることから、キャパシタの低インダクタンス化が可能となる。
一方、図3(b)に示すように、ガラス板10上の銀層4a,4bに対応する部位にハンダ層5a,5bを形成する。
詳細には、先ず、貼り合せのためのみに用いる基体である暫定基体として、ガラス板又はPETフィルム、ここでは例えばパイレックス(登録商標)ガラスからなるガラス板10を用意し、このガラス板10上にエポキシ樹脂からなる両面テープである熱発泡テープ11を貼付する。この熱発泡テープ11は、例えば約200℃でテープ素材中のマイクロカプセルが発泡し、接着性が消失する性質を有するものである。
そして、熱発泡テープ11上の銀層4a,4bに対応する部位に、印刷法により例えばSn−Ag−Cuからなるハンダペーストをパターン成膜して、ハンダ層5a,5bを形成する。ここで、ハンダ層5aが第1の接続電極となり、導電性高分子層3及び、ハンダ層5bが第2の接続電極となる。
続いて、図3(c)に示すように、異方導電性フィルム6を介して、銀層4a,4bとハンダ層5a,5bとが対向するように、アルミ酸化皮膜2とガラス板10とを突き合せて、図4(a)に示すように、両者を張り合わせる。
詳細には、例えばフッ素含有樹脂、ポリフェニレンエーテル樹脂、ポリフェニレンオキサイド樹脂、ポリエーテルイミド樹脂、ポリエーテルエーテルケトン樹脂、ベンゾシクロブテン樹脂、ビスマレイミド樹脂、マレイミド樹脂、及びシアネート樹脂のうちから選ばれた1種、ここではフッ素含有樹脂からなる異方導電性フィルム(ACF)6を介して、銀層4a,4bとハンダ層5a,5bとが対向するように、アルミ酸化皮膜2とガラス板10とを突き合せて加熱及び加圧し、両者を張り合わせる。このときの加熱条件としては、例えば170℃で20秒間であり、圧力を0.8MPa/cmとする。
このように、異方導電性フィルム6を介してアルミ酸化皮膜2とガラス板10とを張り合わせることにより、銀層4a,4bの表面とハンダ層5a,5bの表面とが近接し、異方導電性フィルム6の導電性粒子を介して、銀層4aとハンダ層5a、及び銀層4bとハンダ層5bが電気的に導通する。ここで、異方導電性フィルム6は、キャパシタの保護膜としても機能し、隣接する銀層4a及びハンダ層5aと銀層4b及びハンダ層5bとの間における、十分な絶縁保護及び耐湿保護が実現する。
続いて、図4(b)に示すように、ガラス基板10及び熱発泡テープ11を剥離除去する。
詳細には、例えば200℃に加熱することにより熱発泡テープ11の接着性を消失させ、
残してガラス基板10及び熱発泡テープ11を異方導電性フィルム6から剥離除去する。このとき、異方導電性フィルム6内にはハンダ層5a,5bが残り、ハンダ層5a,5bの裏面が異方導電性フィルム6から露出した状態となる。
しかる後、図4(c)に示すように、外部接続用パッド7を形成する。
異方導電性フィルム6から露出したハンダ層5a,5bの裏面に、印刷法によりはんだペーストを成膜して、陽極及び陰極の外部接続用パッド7をそれぞれ形成する。以上により、本実施形態による固体電解コンデンサを完成させる。
以上説明したように、本実施形態によれば、極めて簡素なキャパシタ構造を有するも、キャパシタのインダクタンス成分を大幅に低減して優れた高周波特性を得ることができ、且つ容易に低コストで製造することを可能とする大容量の固体電解コンデンサが実現する。
−変形例−
以下、本実施形態の諸変形例について説明する。これらの変形例では、本実施形態と同様の製造方法により固体電解コンデンサを作製するが、その製造工程が若干相違する点で本実施形態と異なる。
(変形例1)
本例では、本実施形態と同様に図3及び図4に示した製造方法により固体電解コンデンサを作製するが、図3(a)において、アルミニウム膜1に多孔質構造を形成する。
詳細には、アルミニウム膜1に陽極化成処理を施す前に、アルミニウム膜1の片面上に陽極の形成領域を覆うレジストマスクが形成され状態で、レジストマスクから露出する当該片面の部分を例えばエッチングにより粗面化処理して、当該露出部分を多孔質構造とする。この状態で、アルミニウム膜1の当該多孔質構造とされた領域上に、陽極酸化によりアルミ酸化皮膜2を形成する。この場合、アルミニウム膜1の多孔質構造とされた領域上に形成されるアルミ酸化皮膜2は、当該多孔質構造に倣って粗面化した状態で形成されるため、平坦なアルミニウム膜1上にアルミ酸化皮膜2を形成する場合と比較して、その実効表面積が増大する。この構成により、キャパシタ容量を増加させることができる。その後、本実施形態と同様にして固体電解コンデンサを完成させる。
(変形例2)
本例では、本実施形態と同様に図3及び図4に示した製造方法により固体電解コンデンサを作製するが、誘電体酸化皮膜を本実施形態とは異なる材料で形成する。
図3(a)において、弁金属膜として、アルミニウム膜1の代わりに、例えば膜厚0.1mm程度のニオブ(Nb)箔であるニオブ膜を用意し、これを酸及び蒸留水で洗浄した後に、リン酸溶液中で陽極化成を実行し、当該ニオブ膜1の片面上の陽極形成部位を除く部分に、アルミ酸化皮膜2の代わりにニオブ酸化皮膜を形成する。陽極化成時の液温度を90℃、化成電圧を150Vとし、電流を0.6A、電圧印加時間を10分間とする。その後、本実施形態と同様にして固体電解コンデンサを完成させる。
以下、本発明の諸態様を付記としてまとめて記載する。
(付記1)弁金属膜と、
前記弁金属膜の片面上に陽極酸化により選択的に形成された誘電体酸化皮膜と、
前記誘電体酸化皮膜上に形成された第1の電極と、
前記弁金属膜の前記片面上における前記誘電体酸化皮膜の非形成領域に形成された第2の電極と、
異方導電性フィルムと、
前記第1の電極に対応した第1の接続電極と、
前記第2の電極に対応した第2の接続電極と
を含み、
前記第1の電極と前記第1の接続電極、及び前記第2の電極と前記第2の接続電極が、それぞれ前記異方導電性フィルムを介して電気的に接続されてなることを特徴とするキャパシタ。
(付記2)前記第1の電極及び前記第2の電極は、交互に、それぞれ少なくとも2つ形成されてなることを特徴とする付記1に記載のキャパシタ。
(付記3)前記第1の電極は、導電性高分子材料からなることを特徴とする付記1又は2に記載のキャパシタ。
(付記4)前記第1の電極及び前記第2の電極は、それぞれ、銀ペースト、金ペースト、銅ペースト、及びグラファイトペーストのうちから選ばれた1種を材料とするものであることを特徴とする付記1〜3のいずれか1項に記載のキャパシタ。
(付記5)前記異方導電性フィルムは、フッ素含有樹脂、ポリフェニレンエーテル樹脂、ポリフェニレンオキサイド樹脂、ポリエーテルイミド樹脂、ポリエーテルエーテルケトン樹脂、ベンゾシクロブテン樹脂、ビスマレイミド樹脂、マレイミド樹脂、及びシアネート樹脂のうちから選ばれた1種を材料とするものであることを特徴とする付記1〜4のいずれか1項に記載のキャパシタ。
(付記6)前記誘電体酸化皮膜は、粗面化処理により形成された多孔質構造を有することを特徴とする付記1〜5のいずれか1項に記載のキャパシタ。
(付記7)前記弁金属膜は、アルミニウム、ニオブ、及びタンタルのうちから選ばれた1種を材料とするものであることを特徴とする付記1〜6のいずれか1項に記載のキャパシタ。
(付記8)前記第1の接続電極及び前記第2の接続電極は、共にハンダを材料とするものであることを特徴とする付記1〜7のいずれか1項に記載のキャパシタ。
(付記9)弁金属膜の片面上に陽極酸化により選択的に誘電体酸化皮膜を形成する工程と、
前記誘電体酸化皮膜上に第1の電極を形成する工程と、
前記弁金属膜の前記片面上における前記誘電体酸化皮膜の非形成領域に第2の電極を形成する工程と、
基体上に、前記第1の電極及び前記第2の電極にそれぞれ対応するように、前記第1の接続電極及び前記第2の接続電極を形成する工程と、
異方導電性フィルムを介して、前記第1の電極と前記第1の接続電極、及び前記第2の電極と前記第2の接続電極がそれぞれ対向して電気的に接続されるように、前記弁金属と前記基体とを張り合わせる工程と、
前記前記基体を除去する工程と
を含むことを特徴とするキャパシタの製造方法。
(付記10)前記第1の電極及び前記第2の電極を、交互に、それぞれ少なくとも2つ形成することを特徴とする付記9に記載のキャパシタの製造方法。
(付記11)前記第1の電極を、導電性高分子材料により形成することを特徴とする付記9又は10に記載のキャパシタの製造方法。
(付記12)前記第1の電極及び前記第2の電極を、それぞれ、銀ペースト、金ペースト、銅ペースト、及びグラファイトペーストのうちから選ばれた1種を材料として形成することを特徴とする付記9〜11のいずれか1項に記載のキャパシタの製造方法。
(付記13)前記異方導電性フィルムを、フッ素含有樹脂、ポリフェニレンエーテル樹脂、ポリフェニレンオキサイド樹脂、ポリエーテルイミド樹脂、ポリエーテルエーテルケトン樹脂、ベンゾシクロブテン樹脂、ビスマレイミド樹脂、マレイミド樹脂、及びシアネート樹脂のうちから選ばれた1種を材料として形成することを特徴とする付記9〜12のいずれか1項に記載のキャパシタの製造方法。
(付記14)前記弁金属膜の前記誘電体酸化皮膜の形成部位を、当該誘電体酸化皮膜を形成する前に粗面化処理することを特徴とする付記9〜13のいずれか1項に記載のキャパシタの製造方法。
(付記15)前記弁金属膜を、アルミニウム、ニオブ、及びタンタルのうちから選ばれた1種を材料として形成することを特徴とする付記9〜14のいずれか1項に記載のキャパシタの製造方法。
(付記16)前記第1の接続電極及び前記第2の接続電極を、共にハンダを材料として形成することを特徴とする付記9〜15のいずれか1項に記載のキャパシタの製造方法。
実験に用いた薄膜型キャパシタの構造を示す概略平面図である。 図1の薄膜型キャパシタにおけるインピーダンス特性を示す特性図である。 本実施形態による固体電解コンデンサの製造方法を工程順に説明する概略断面図である。 図3に引き続き、本実施形態による固体電解コンデンサの製造方法を工程順に説明する概略断面図である。 図3(a)に対応した概略平面図である。
符号の説明
1 アルミニウム膜
2 アルミ酸化皮膜
2a 開孔
3 導電性高分子層
4a,4b 銀層
5a,5b ハンダ層
6 異方導電性フィルム
7 外部接続用パッド
10 ガラス板
11 熱発泡テープ

Claims (3)

  1. 弁金属膜の片面上に陽極酸化により選択的に誘電体酸化皮膜を形成する工程と、
    前記誘電体酸化皮膜上に第1の電極を形成する工程と、
    前記弁金属膜の前記片面上における前記誘電体酸化皮膜の非形成領域に第2の電極を形成する工程と、
    基体上に、前記第1の電極及び前記第2の電極にそれぞれ対応するように、前記第1の接続電極及び前記第2の接続電極を形成する工程と、
    異方導電性フィルムを介して、前記第1の電極と前記第1の接続電極、及び前記第2の電極と前記第2の接続電極がそれぞれ対向して電気的に接続されるように、前記弁金属と前記基体とを張り合わせる工程と、
    前記基体を除去する工程と
    を含むことを特徴とするキャパシタの製造方法。
  2. 前記第1の電極を、導電性高分子材料により形成することを特徴とする請求項に記載のキャパシタの製造方法。
  3. 前記弁金属膜の前記誘電体酸化皮膜の形成部位を、当該誘電体酸化皮膜を形成する前に粗面化処理することを特徴とする請求項又はに記載のキャパシタの製造方法。
JP2007032349A 2007-02-13 2007-02-13 キャパシタの製造方法 Expired - Fee Related JP4910747B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007032349A JP4910747B2 (ja) 2007-02-13 2007-02-13 キャパシタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007032349A JP4910747B2 (ja) 2007-02-13 2007-02-13 キャパシタの製造方法

Publications (2)

Publication Number Publication Date
JP2008198789A JP2008198789A (ja) 2008-08-28
JP4910747B2 true JP4910747B2 (ja) 2012-04-04

Family

ID=39757474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007032349A Expired - Fee Related JP4910747B2 (ja) 2007-02-13 2007-02-13 キャパシタの製造方法

Country Status (1)

Country Link
JP (1) JP4910747B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5824435B2 (ja) * 2012-09-27 2015-11-25 富士フイルム株式会社 異方導電性部材および多層配線基板
WO2014068923A1 (ja) * 2012-10-29 2014-05-08 三洋電機株式会社 固体電解コンデンサ及びその製造方法
JP2018074131A (ja) * 2016-06-16 2018-05-10 株式会社トーキン 固体電解コンデンサおよびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS628407A (ja) * 1985-07-04 1987-01-16 藤倉化成株式会社 異方導電性シ−ト状物の製造方法
JPH0518031U (ja) * 1991-08-12 1993-03-05 信越ポリマー株式会社 Icチツプの検査装置
JP3589422B2 (ja) * 2000-11-24 2004-11-17 旭化成エレクトロニクス株式会社 異方導電性フィルム
JP2002289470A (ja) * 2001-03-26 2002-10-04 Matsushita Electric Ind Co Ltd 固体電解コンデンサ及びその製造方法

Also Published As

Publication number Publication date
JP2008198789A (ja) 2008-08-28

Similar Documents

Publication Publication Date Title
KR100907600B1 (ko) 고체 전해 콘덴서
JP4432207B2 (ja) コンデンサ
JP4405537B2 (ja) キャパシタ内蔵インタポーザ、それを備えた半導体装置及びキャパシタ内蔵インタポーザの製造方法
JP5374814B2 (ja) キャパシタ内蔵型配線基板およびその製造方法
JP5007677B2 (ja) 固体電解コンデンサ及びその製造方法
US20120281338A1 (en) Aluminum electrolytic capacitor and method of manfacturing the same
JP4801687B2 (ja) キャパシタ内蔵基板及びその製造方法
JP4910747B2 (ja) キャパシタの製造方法
JP4899114B2 (ja) 固体電解コンデンサ
JP4962339B2 (ja) キャパシタの製造方法
JP4869991B2 (ja) キャパシタ内蔵ウェハレベルパッケージ及びその製造方法
JP4447881B2 (ja) インターポーザの製造方法
JP3510227B2 (ja) 電解コンデンサおよび電解コンデンサ内蔵回路基板、並びにそれらの製造方法
JP5211777B2 (ja) 電解キャパシタ及びその製造方法並びに配線基板
JP4745264B2 (ja) キャパシタ内蔵インターポーザモジュールの製造方法及びパッケージの製造方法
JP2002353073A (ja) 回路モジュール
JP4747569B2 (ja) 固体電解コンデンサ内蔵基板の製造方法
JP5109321B2 (ja) キャパシタ内蔵インタポーザ、それを備えた半導体装置及びキャパシタ内蔵インタポーザの製造方法
JP2832651B2 (ja) 積層形固体電解コンデンサの製造方法
JP4341676B2 (ja) コンデンサ
JP5029299B2 (ja) キャパシタ及びキャパシタを含む半導体装置、及びキャパシタの製造方法
JP5505358B2 (ja) キャパシタ内蔵インターポーザモジュール
JP2003297702A (ja) 固体電解コンデンサ及びその製造方法
JP2006005243A (ja) 固体電解キャパシタ及びその製造方法
JP5206008B2 (ja) 固体電解コンデンサ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110624

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111115

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120102

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees