JP4745264B2 - キャパシタ内蔵インターポーザモジュールの製造方法及びパッケージの製造方法 - Google Patents
キャパシタ内蔵インターポーザモジュールの製造方法及びパッケージの製造方法 Download PDFInfo
- Publication number
- JP4745264B2 JP4745264B2 JP2007034642A JP2007034642A JP4745264B2 JP 4745264 B2 JP4745264 B2 JP 4745264B2 JP 2007034642 A JP2007034642 A JP 2007034642A JP 2007034642 A JP2007034642 A JP 2007034642A JP 4745264 B2 JP4745264 B2 JP 4745264B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- integrated circuit
- semiconductor integrated
- film
- circuit element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明はキャパシタ内蔵インターポーザモジュールの製造方法及びパッケージの製造方法に関するものであり、特に、コンピュータ等の電子機器装置に使用される半導体集積回路素子を実装してなるインターポーザモジュールをＧＨｚ帯の高周波領域で安定に動作させるためのデカップリングデバイスの構成に特徴のあるキャパシタ内蔵インターポーザモジュールの製造方法及びパッケージの製造方法に関するものである。
近時、マイクロプロセッサをはじめとする半導体集積回路素子において、動作速度の高速化と低消費電力化が図られており、ＧＨｚ帯の高周波領域で、しかも低電圧で半導体集積回路素子を安定して動作させるためには、負荷インピーダンスの急激な変動等に起因して生ずる電源電圧変動を抑制するとともに、電源の高周波ノイズを除去することが極めて重要となる。
従来の半導体パッケージ基板上では、電源電圧変動および電源およびグラウンドラインに重畳する基板内の高周波ノイズによる半導体集積回路素子の誤動作を防止するために、デカップリングキャパシタとして、積層チップキャパシタが半導体集積回路素子近傍に実装されている。
この場合のキャパシタとしては、キャパシタの大容量化とＧＨｚ以上での高周波領域における低インダクタンス化を両立したものが望まれているが、上述の実装形態ではチップキャパシタと半導体集積回路素子間での配線の引き回しが必要になり、配線による寄生インダクタンスが存在することから、高速動作の半導体集積回路素子に対しての電源電圧変動の抑止、および高周波リップルを吸収する機能は著しく低下する。
そこで、半導体集積回路素子の直下にキャパシタを配置し、半導体集積回路素子の電源およびグラウンドラインからキャパシタまでの配線引き回しを最短にすることにより、インダクタンスを低減することが可能となる。
図１２参照
図１２は、従来のキャパシタ内蔵インターポーザを用いた実装構造の説明図であり、パッケージ基板８１上にキャパシタ８３を内蔵したキャパシタ内蔵インターポーザ８２を介してＬＳＩチップ８４を実装したものである。
図１２は、従来のキャパシタ内蔵インターポーザを用いた実装構造の説明図であり、パッケージ基板８１上にキャパシタ８３を内蔵したキャパシタ内蔵インターポーザ８２を介してＬＳＩチップ８４を実装したものである。
また、従来、セラミック回路基板上に誘電体薄膜を形成し、インダクタンスを低減することにより電源ラインに対するノイズの低減を実現することも提案されている（例えば、特許文献１参照）。
また、ビアホールを有する支持基板上に形成された薄膜型キャパシタの上面パッドを半導体集積回路素子に、下面パッドは回路基板に接続し、即ち、半導体集積回路とそれを搭載するパッケージ基板との間にキャパシタを挿入し、インダクタンスを低減することが提案されている（例えば、特許文献２乃至特許文献５参照）。
また、キャパシタ容量を増大するために、誘電体層の厚さを薄くする技術を導入した薄膜キャパシタでは、真空装置を用いて、シリコンなどの支持基板上に金属電極層および誘電体酸化物層を堆積させる薄膜プロセスにより製造され、ドライエッチングによる微細加工が可能であるために、低インダクタンス構造のキャパシタを実現することができる（例えば、特許文献６乃至特許文献８参照）。
一方、従来、固体電解コンデンサは大容量キャパシタとして利用されてきたが、その構造から等価直列抵抗ＥＳＲ及び等価直列インダクタンスＥＳＬが端子長や配線長のために大きくなり、高周波領域でのデカップリング素子として十分に機能できなかった。
このような問題を解決するためにＥＳＲやＥＳＬを下げること目的とした固体電解コンデンサが提案されている（例えば、特許文献９乃至特許文献１１参照）。
特開平０４−２１１１９１号公報
特開平０７−１７６４５３号公報
特開２００１−０６８５８３号公報
特開２００１−０３５９９０号公報
特開２００４−３０４１５９号公報
特開２００３−１９７４６３号公報
特開２００４−０７９８０１号公報
特開２００４−２１４５８９号公報
特開２００１−３０７９５５号公報
特開２００５−０１２０８４号公報
特開２００４−１７２１５４号公報
しかしながら、上述の特許文献１乃至特許文献５による提案では、半導体集積回路素子とキャパシタの接続距離は短くなるものの、このようなインターポーザ型キャパシタを作製するには、支持基板にスルービアを形成しなければならず、導体とセラミックスを同時焼成するプロセスによるものや、シリコンに貫通孔を形成し、ビア間の絶縁化処理を施した後に、導体を充填しスルービアを形成する必要があるが、これらは、製造上、困難な技術を含み、低コスト化を図ることが極めて困難であるという問題がある。
一方、特許文献６乃至特許文献８によって提案されているキャパシタ形成技術では、薄膜キャパシタの電極材料として、酸化しにくいＰｔ或いはＡｕなどの貴金属材料を使用することが一般的であり、また、高誘電率材料を成膜するためのスパッタリング装置などの真空設備の導入や、歩留向上のためのパーティクル除去対策など、製造上、低コスト化を見込むことができないことが問題であった。
さらに、上述の特許文献９乃至特許文献１１による提案では、キャパシタ構造および使用材料が煩雑であり、製造工程の複雑化が懸念され、低コストに製造することが困難であるという問題がある。
また、従来技術によりキャパシタを内蔵したインターポーザを作製した場合、パッケージ基板にキャパシタ内蔵インターポーザをフリップチップ実装した後に、検査により良品を選別し、さらに、半導体集積回路素子をフリップチップ実装することで、良品を選別することになるため、はんだ階層は２回になり、それぞれの接続信頼性の低下が懸念されるという問題がある。
したがって、本発明は、接続信頼性を高めるとともに、内蔵するキャパシタを大容量化し、さらに、低コスト化することを目的とする。
図１は本発明の原理的構成図であり、ここで図１を参照して、本発明における課題を解決するための手段を説明する。
図１参照
上記の課題を解決するために、本発明は、第１の電極と第２の電極とを有する半導体集積回路素子とこれを電気的に接続するパッケージ基板との間に配置されるインターポーザであって、弁金属材料と、前記弁金属材料の一部の表面に形成された陽極酸化皮膜と、前記陽極酸化皮膜の上に形成された陰極と、前記陰極に電気的に接触する導電性材料と、前記導電性材料に電気的に接続する電極パッドとを有し、前記弁金属材料が前記第１の電極と電気的に接続され、前記陰極が前記導電性材料を介して前記第２の電極と電気的に接続され、前記弁金属材料と前記陰極との間に前記陽極酸化皮膜を挟んで構成されるキャパシタを少なくとも１組有し、前記電極パッドが前記パッケージ基板に電気的に接続されることを特徴とする。
図１参照
上記の課題を解決するために、本発明は、第１の電極と第２の電極とを有する半導体集積回路素子とこれを電気的に接続するパッケージ基板との間に配置されるインターポーザであって、弁金属材料と、前記弁金属材料の一部の表面に形成された陽極酸化皮膜と、前記陽極酸化皮膜の上に形成された陰極と、前記陰極に電気的に接触する導電性材料と、前記導電性材料に電気的に接続する電極パッドとを有し、前記弁金属材料が前記第１の電極と電気的に接続され、前記陰極が前記導電性材料を介して前記第２の電極と電気的に接続され、前記弁金属材料と前記陰極との間に前記陽極酸化皮膜を挟んで構成されるキャパシタを少なくとも１組有し、前記電極パッドが前記パッケージ基板に電気的に接続されることを特徴とする。
このように、インターポーザに内蔵するキャパシタ３の誘電体膜として、弁金属の陽極酸化膜を用いることによってキャパシタ３の組み込みが容易になるとともに、その高誘電率性及び／又は多孔性による大表面積化により小型キャパシタ３の大容量化が可能になる。
この場合の弁金属材料４としてはＡｌ、Ｎｂ、Ｔａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｗ、Ｂｉ、Ｓｂ等の弁金属のいずれでも良いが、低価格性と多孔質化が容易な点でＡｌが好適であり、多孔質化し、表面凹凸を有するＡｌの表面を陽極酸化することによって、キャパシタ３の実効的な表面積を大幅に増大することができる。
或いは、弁金属材料４としてはその酸化物の比誘電率が非常に大きなＮｂも好適な材料である。
因に、酸化アルミニウムの比誘電率が約８であるのに対して、酸化ニオビウムの比誘電率は約４２である。
因に、酸化アルミニウムの比誘電率が約８であるのに対して、酸化ニオビウムの比誘電率は約４２である。
また、キャパシタ３の電極として、陽極酸化皮膜５面上に塗布した導電性高分子材料からなる陰極６を用いることが好適であり、特に、多孔質化した弁金属材料４を用いる場合、多孔質化した孔の内部に導電性材料７を充填するためには、導電性高分子材料が必要になる。
また、陽極酸化皮膜５を挟む導電性材料７として、銀ペースト、カーボンペースト、或いは、銀ペーストとカーボンペーストの積層ペーストのいずれかからなるペースト材料でも良いし或いは異方導電性フィルムでも良い。
なお、ペースト材料の場合にはパターニング工程が容易になり、一方、異方導電性フィルムの場合にはペースト材料のようにボイドが発生することがないので、接続信頼性が向上する。
なお、ペースト材料の場合にはパターニング工程が容易になり、一方、異方導電性フィルムの場合にはペースト材料のようにボイドが発生することがないので、接続信頼性が向上する。
また、キャパシタ３を覆う保護膜としては、ベンゾシクロブテン樹脂、ポリイミド樹脂、エポキシ樹脂、ビスマレイミド樹脂、マレイド樹脂、シアネート樹脂、ポリフェニレンエーテル樹脂、ポリフェニレンオキサイド樹脂、フッ素含有樹脂、液晶ポリマ、ポリエーテルイミド樹脂、或いは、ポリエーテルエーテルケトン樹脂のいずれを用いても良いものであり、セラミックを使用することがなく、且つ、セミアディティブ法を適用が可能になるため、インターポーザの低コスト化が可能になる。
また、半導体集積回路素子８と接続する外部接続用の導体金属としては、Ａｇ、Ｔｉ、Ｃｕ、Ｃｒ、Ｎｉ、Ａｕ、或いは、Ｓｎのうち少なくとも１つを用いれば良い。
上述のキャパシタ内蔵インターポーザ２を用いてモジュールを構成する場合には、キャパシタ内蔵インターポーザ２の弁金属材料４に半導体集積回路素子８の第１の電極９を電気的接続するとともに、半導体集積回路素子８の第２の電極１０に導電性材料７を電気的に接続してキャパシタ内蔵インターポーザモジュール１を構成することによって、半導体集積回路素子８の直下にキャパシタ３を配置し、両者の距離を最短することができるため、配線引き回しによるインダクタンスを最小にでき、キャパシタ３デカップリング機能を最大限に引き出せるため、半導体集積回路素子８の高周波領域（ＧＨｚ帯）での安定動作が可能なパッケージを実現することができる。
また、本発明によるインターポーザモジュールは、従来、各種産業で利用されてきた陽極酸化技術を用いて誘電体皮膜を形成した平面状電解キャパシタを内蔵しており、半導体集積回路素子８の直下に大容量キャパシタを配置した半導体モジュールとして取り扱うことができるため、半導体パッケージの実装において、半導体集積回路素子８、デカップリングキャパシタ、インターポーザなどを単独に実装する場合と比較して、接続信頼性を向上できる。
また、上述のキャパシタ内蔵インターポーザモジュール１を製造する場合には、シリコン基板上に下部電極パッドを形成する工程と、下部電極パッドの接続する導電性材料７を形成する工程と、弁金属材料４／弁金属材料４の陽極酸化皮膜５／導電性高分子材料層からなるキャパシタ３の前記高分子材料層と導電性材料７とを接着する工程と、キャパシタ３の陰極６および陽極に電気的に接続する配線を形成する工程と、半導体集積回路素子８と接続する外部接続用端子を形成する工程と、半導体集積回路素子８をフリップチップ接続したのちモールド被覆固定する工程と、シリコン基板を除去する工程とを具備すれば良い。
この場合、キャパシタ３を形成するために、スパッタリング装置、ドライエッチング装置などの大型真空設備を用いないことから、従来と同構造をもつ薄膜キャパシタに比べて低コストに製造することができる。
本発明によれば、半導体集積回路素子の直下にキャパシタを実装し、両者の距離を最短することができるため、キャパシタの低インダクタンス化を達成することができるとともに、従来の貫通ビア付の基板を用いたインターポーザ単独の製造ではないため、従来よりも低コストで、半導体集積回路素子の高周波領域（ＧＨｚ帯）での安定動作を実現することができる。
本発明は、まず、厚さが、例えば、０．１〜０．１５ｍｍ程度のアルミニウムなどの弁金属の板あるいは箔上に陽極化成による酸化皮膜を形成する。
例えば、アルミニウム箔を使用する場合、このアルミニウム箔に対して、アジピン酸アンモニウムや五ホウ酸アンモニウムなどの水溶液中で陽極化成処理を行なう。
また、アルミニウムの陽極化成処理の前に、アルミ面に対してエッチング処理を行ない多孔質構造にしても良く、これにより、陽極酸化皮膜の実効表面積が増大しキャパシタ容量を増大することができる。
例えば、アルミニウム箔を使用する場合、このアルミニウム箔に対して、アジピン酸アンモニウムや五ホウ酸アンモニウムなどの水溶液中で陽極化成処理を行なう。
また、アルミニウムの陽極化成処理の前に、アルミ面に対してエッチング処理を行ない多孔質構造にしても良く、これにより、陽極酸化皮膜の実効表面積が増大しキャパシタ容量を増大することができる。
次いで、陽極酸化皮膜の表面にポリピロールやポリエチレンジオキシチオフェンなどの導電性高分子材料を成膜して陰極としたのち、半導体集積回路素子の電極位置に対応させてドリル加工やパンチング加工、或いは、レーザ加工により、表面を陽極酸化したアルミ箔に孔を開けて下部電極及び上部電極とを交互に露出させる。
これは、電極端子間で発生する相互インダクタンスをキャンセルすることを利用して、低インダクタンス化を実現するためであるが、当然、半導体集積回路素子側の電極配置に対応してキャパシタ電極を配置しなくてはならない。
なお、キャパシタの陽極は、母体金属( この場合、アルミニウム）である。
なお、キャパシタの陽極は、母体金属( この場合、アルミニウム）である。
次いで、支持台座となるシリコン基板上に、Ｔｉ膜等を介してＮｉ等からなる下部パッド電極を形成したのち、下部パッド電極と電気的に接続するように銀ペースト等のペースト材料をスクリーン印刷等で塗布するか、或いは、異方導電性フィルム（ＡＦＣ）を貼り付けてキャパシタの下部電極及び貫通ビア電極の端子部を形成する。
なお、シリコン基板は半導体集積回路素子と同じ熱膨張係数であり、且つ、研削に薄層化やフッ酸（ＨＦ）によるエッチング除去が容易であるので支持台座として好適である。
なお、シリコン基板は半導体集積回路素子と同じ熱膨張係数であり、且つ、研削に薄層化やフッ酸（ＨＦ）によるエッチング除去が容易であるので支持台座として好適である。
次いで、ペースト材料或いは異方導電性フィルム自体の接着性を利用して下部電極とキャパシタの陰極とを接着したのち、ベンゾシクロブテン樹脂、ポリイミド樹脂、エポキシ樹脂、ビスマレイミド樹脂、マレイド樹脂、シアネート樹脂、ポリフェニレンエーテル樹脂、ポリフェニレンオキサイド樹脂、フッ素含有樹脂、液晶ポリマ、ポリエーテルイミド樹脂、或いは、ポリエーテルエーテルケトン樹脂のいずれかからなる保護膜で覆う。
次いで、この保護膜に、貫通ビア電極の端子部、下部電極、及び、陽極に対するビアホールを形成し、例えば、セミアディティブ法を用いて（Ｃｕ／Ｃｒスパッタ薄膜成膜後にＣｕメッキ）、このビアホールをＣｕ等の電解メッキ膜で埋め込んでキャパシタに対する接続ビア配線を形成する。
次いで、再び、保護膜を設けたのち、この保護膜に貫通ビア電極の端子部及び下部電極の接続ビア配線に対するビアホールを形成し、例えば、セミアディティブ法を用いて（Ｃｕ／Ｃｒスパッタ薄膜成膜後にＣｕメッキ）、このビアホールをＣｕ等の電解メッキ膜で埋め込んで半導体集積回路素子に対する上部パッド電極用の接続ビア配線を形成する。
次いで、この接続ビア配線に対する上部パッド電極を形成したのちに、半田バンプを用いて半導体集積回路素子をフリップチップ接続する。
次いで、フリップチップ接続したものをアンダーフィル樹脂及びモールド樹脂で被覆固定したのちに、必要に応じて低背化および放熱対策として半導体集積回路素子の背面を薄層化処理し、次いで、支持台座として使用していたシリコンを研削及び化学エッチングにより除去することで、大容量キャパシタを内蔵したインターポーザモジュールが完成する。
次いで、フリップチップ接続したものをアンダーフィル樹脂及びモールド樹脂で被覆固定したのちに、必要に応じて低背化および放熱対策として半導体集積回路素子の背面を薄層化処理し、次いで、支持台座として使用していたシリコンを研削及び化学エッチングにより除去することで、大容量キャパシタを内蔵したインターポーザモジュールが完成する。
次いで、キャパシタ内蔵インターポーザモジュールの下部パッド電極に半田バンプを形成したのち、パッケージ基板へフリップチップ接続することで、大容量のキャパシタを半導体集積回路素子の直下へ配置したパーケージが完成する。
ここで、図２乃至図８を参照して、本発明の実施例１のキャパシタ内蔵インターポーザモジュールの製造方法を説明する。
図２参照
まず、厚さが０．０５ｍｍ〜０．２ｍｍ、例えば、０．１ｍｍのアルミニウム箔１１の表面を電解エッチング処理によって多孔質構造としたのち、フッ硝酸および蒸留水で洗浄し、次いで、例えば、純水１０００ｃｃに対してアジピン酸アンモニウムを１５０ｇ溶解させた水溶液中で陽極化成を行ない、アルミニウム箔１１の表面にアルミ酸化皮膜１２を形成する。
図２参照
まず、厚さが０．０５ｍｍ〜０．２ｍｍ、例えば、０．１ｍｍのアルミニウム箔１１の表面を電解エッチング処理によって多孔質構造としたのち、フッ硝酸および蒸留水で洗浄し、次いで、例えば、純水１０００ｃｃに対してアジピン酸アンモニウムを１５０ｇ溶解させた水溶液中で陽極化成を行ない、アルミニウム箔１１の表面にアルミ酸化皮膜１２を形成する。
なお、陽極化成時の条件は、アルミニウム箔１１の一方の面を保護膜で被覆した状態で、例えば、液温度は８５℃、化成電圧は１００Ｖとし、電流は０．３Ａ、電圧印加時間は２０分である。
この時、多孔質化されたアルミニウム箔１１の表面に厚さが、例えば、１０〜２００ｎｍ、例えば、５０ｎｍのアルミ酸化皮膜１２が形成され、このアルミ酸化皮膜１２がキャパシタを構成する誘電体膜となり、また、酸化されずに残った部分が陽極１３となる。
この時、多孔質化されたアルミニウム箔１１の表面に厚さが、例えば、１０〜２００ｎｍ、例えば、５０ｎｍのアルミ酸化皮膜１２が形成され、このアルミ酸化皮膜１２がキャパシタを構成する誘電体膜となり、また、酸化されずに残った部分が陽極１３となる。
次いで、アルミ酸化皮膜１２の表面に、ポリエチレンジオキシチオフェンとスチレンスルホン酸を含む溶液を塗布し乾燥させる工程を例えば、３回繰り返して、膜厚を例えば２０μｍとして導電性高分子膜からなる陰極１４を形成する。
この時、導電性高分子材料が孔の中に含浸してアルミ酸化皮膜１２の表面と密着した陰極１４となる。
この時、導電性高分子材料が孔の中に含浸してアルミ酸化皮膜１２の表面と密着した陰極１４となる。
次いで、陰極１４を設けたアルミニウム箔１１にレーザ加工を施すことによって、半導体集積回路素子に設けたパッドに対応する位置に後述する貫通ビア電極及び下部電極を露出させるための孔１５を形成する。
図３参照
次いで、シリコン基板２１上に厚さが、例えば、０．３μｍのＴｉ膜２２をスパッタ成膜したのち、感光性ポリイミド樹脂ワニスをスピンコート法によって、例えば、２５００ｒｐｍで３０秒間回転塗布することによって、厚さが、例えば、６μｍの厚さに形成し、例えば、１２０℃のプリベークの後に、露光・現像工程をへて、例えば、３５０℃の本ベークを行なうことによって、厚さが、例えば、３μｍのポリイミド樹脂膜２３を形成する。
なお、露光・現像工程において、半導体集積回路素子の電極に対応する位置に開口を形成する。
次いで、シリコン基板２１上に厚さが、例えば、０．３μｍのＴｉ膜２２をスパッタ成膜したのち、感光性ポリイミド樹脂ワニスをスピンコート法によって、例えば、２５００ｒｐｍで３０秒間回転塗布することによって、厚さが、例えば、６μｍの厚さに形成し、例えば、１２０℃のプリベークの後に、露光・現像工程をへて、例えば、３５０℃の本ベークを行なうことによって、厚さが、例えば、３μｍのポリイミド樹脂膜２３を形成する。
なお、露光・現像工程において、半導体集積回路素子の電極に対応する位置に開口を形成する。
次いで、Ｔｉ膜２２をメッキシード層として、電解メッキ法によって、Ｎｉを３μｍの厚さに成膜して下部電極パッド２４を形成する。
次いで、下部電極パッド２４に対応する位置に、銀ペーストを印刷法で所定のパターンに塗布してキャパシタの下部電極２５と貫通ビア電極２６とする。
次いで、図２において説明したアルミニウム箔１１の陰極１４側を下部電極２５と貫通ビア電極２６上に位置合わせして載置したのち、例えば、大気中で２００℃の温度で３０分間の熱処理を行うことによって、銀ペーストを硬化させてアルミニウム箔１１の接着を行う。
図４参照
次いで、感光性エポキシワニスをスピンコート法によって、例えば、２０００ｒｐｍで３０秒間回転塗布することによって、厚さが、例えば、１０μｍの厚さに形成し、例えば、６０℃のプリベークの後に、露光・現像工程をへて、例えば、２００℃の本ベークを行なうことによって、厚さが、例えば、５μｍのエポキシ樹脂膜からなる保護膜２７を形成する。
なお、露光・現像工程において、キャパシタの陽極１３、下部電極２５、及び、貫通ビア電極２６に対するビアホール２８が形成される。
次いで、感光性エポキシワニスをスピンコート法によって、例えば、２０００ｒｐｍで３０秒間回転塗布することによって、厚さが、例えば、１０μｍの厚さに形成し、例えば、６０℃のプリベークの後に、露光・現像工程をへて、例えば、２００℃の本ベークを行なうことによって、厚さが、例えば、５μｍのエポキシ樹脂膜からなる保護膜２７を形成する。
なお、露光・現像工程において、キャパシタの陽極１３、下部電極２５、及び、貫通ビア電極２６に対するビアホール２８が形成される。
次いで、セミアディティブ法を用いて、例えば、Ｃｒ膜及びＣｕ膜を順次スパッタ成膜してメッキシード層（図示は省略）を形成したのち、レジストによりメッキフレーム（図示は省略）を形成し、次いで、Ｃｕを電解メッキすることによってビアホール２８を埋め込んだのち、メッキフレームを除去するとともに、メッキシード層の露出部を除去することによって、キャパシタの陽極１３、下部電極２５、及び、貫通ビア電極２６に対する接続ビア２９〜３１を形成する。
この時、キャパシタの陽極１３に対する接続ビア３０と貫通ビア電極２６に対する接続ビア３１とが導通するようにメッキフレームを形成する。
この時、キャパシタの陽極１３に対する接続ビア３０と貫通ビア電極２６に対する接続ビア３１とが導通するようにメッキフレームを形成する。
図５参照
次いで、再び、感光性エポキシワニスをスピンコート法によって、例えば、２０００ｒｐｍで３０秒間回転塗布することによって、厚さが、例えば、１０μｍの厚さに形成し、例えば、６０℃のプリベークの後に、露光・現像工程をへて、例えば、２００℃の本ベークを行なうことによって、厚さが、例えば、５μｍのエポキシ樹脂膜からなる保護膜３２を形成する。
なお、露光・現像工程において、接続ビア２９，３１に対するビアホール３３が形成される。
次いで、再び、感光性エポキシワニスをスピンコート法によって、例えば、２０００ｒｐｍで３０秒間回転塗布することによって、厚さが、例えば、１０μｍの厚さに形成し、例えば、６０℃のプリベークの後に、露光・現像工程をへて、例えば、２００℃の本ベークを行なうことによって、厚さが、例えば、５μｍのエポキシ樹脂膜からなる保護膜３２を形成する。
なお、露光・現像工程において、接続ビア２９，３１に対するビアホール３３が形成される。
次いで、再び、上記と同様のセミアディティブ法によって、接続ビア２９，３１に対する接続ビア３４，３５を形成する。
図６参照
次いで、メッキシード層となるＴｉ膜及びＣｕ膜（いずれも図示を省略）を順次スパッタ成膜したのち、メッキフレーム（図示は省略）を用いてＮｉ膜を電解メッキし、メッキフレームを除去するとともに、メッキシード層の露出部を除去することによって、ＵＢＭ層３６を形成し、次いで、半田バンプ３７を介してＬＳＩチップ４１，４２をフリップチップ実装する。
次いで、メッキシード層となるＴｉ膜及びＣｕ膜（いずれも図示を省略）を順次スパッタ成膜したのち、メッキフレーム（図示は省略）を用いてＮｉ膜を電解メッキし、メッキフレームを除去するとともに、メッキシード層の露出部を除去することによって、ＵＢＭ層３６を形成し、次いで、半田バンプ３７を介してＬＳＩチップ４１，４２をフリップチップ実装する。
次いで、アンダーフィル樹脂４３を充填した後に、エポキシ樹脂を塗布してモールド樹脂４４としてＬＳＩチップ４１，４２を被覆固定する。
図７参照
次いで、ＬＳＩチップ４１，４２を低背化するために研削して、ＬＳＩチップ４１，４２の厚さを例えば、１００μｍにしたのち、支持台座として使用していたシリコン基板２１を研削し、ＨＦを使用してエッチングすることで、シリコン基板２１及びＴｉ膜２２を完全除去し、ポリイミド樹脂２３と下部電極パッド２４を露出させる。
次いで、ＬＳＩチップ４１，４２を低背化するために研削して、ＬＳＩチップ４１，４２の厚さを例えば、１００μｍにしたのち、支持台座として使用していたシリコン基板２１を研削し、ＨＦを使用してエッチングすることで、シリコン基板２１及びＴｉ膜２２を完全除去し、ポリイミド樹脂２３と下部電極パッド２４を露出させる。
次いで、Ｎｉからなる下部電極パッド２４の表面に設けたＵＢＭ層３８の表面に半田バンプ３９を形成したのち、ダイシングにより各ＬＳＩチップ４１，４２に対応するモジュールに個片化することによって、キャパシタ内蔵インターポーザモジュール５１，５２の基本構造が完成する。
図８参照
図８は、上述のようにして製造したキャパシタ内蔵インターポーザモジュール５１，５２をパッケージ基板５３に実装した場合の概略的構成図であり、ＬＳＩチップ４１，４２の直下にキャパシタを実装し、両者の距離を最短することができるため、低コストで、ＬＳＩ素子のＧＨｚ帯域での安定動作が可能なパッケージを実現される。
図８は、上述のようにして製造したキャパシタ内蔵インターポーザモジュール５１，５２をパッケージ基板５３に実装した場合の概略的構成図であり、ＬＳＩチップ４１，４２の直下にキャパシタを実装し、両者の距離を最短することができるため、低コストで、ＬＳＩ素子のＧＨｚ帯域での安定動作が可能なパッケージを実現される。
この実施例１においては、従来、各種産業で利用されてきた陽極酸化技術を用いて誘電体皮膜を形成した平面状電解キャパシタを内蔵しており、半導体集積回路素子直下に大容量キャパシタを配置した半導体モジュールとして取り扱うことができるため、半導体パッケージの実装において、半導体集積回路素子、デカップリングキャパシタ、インターポーザなどを単独に実装する場合と比較して、接続信頼性を向上できる。
また、キャパシタを形成するために、スパッタリング装置、ドライエッチング装置などの大型真空設備を用いないことから、従来と同構造をもつ薄膜キャパシタに比べて低コストに製造することができる。
次に、図９及び図１０を参照して本発明の実施例２のキャパシタ内蔵インターポーザモジュールの製造工程を説明するが、キャパシタの製造工程及び接続導体が異なる以外は上記の実施例１と全く同様であるので、図示は簡単にするとともに、説明に必要な符号等は上記の実施例１における符号を援用する。
図９参照
まず、厚さが０．０５ｍｍ〜０．２ｍｍ、例えば、０．１５ｍｍのアルミニウム箔６１の表面を電解エッチング処理によって多孔質構造としたのち、フッ硝酸および蒸留水で洗浄し、次いで、例えば、純水１０００ｃｃに対してアジピン酸アンモニウムを１５０ｇ溶解させた水溶液中で陽極化成を行ない、アルミニウム箔６１の表面にアルミ酸化皮膜６２を形成する。
まず、厚さが０．０５ｍｍ〜０．２ｍｍ、例えば、０．１５ｍｍのアルミニウム箔６１の表面を電解エッチング処理によって多孔質構造としたのち、フッ硝酸および蒸留水で洗浄し、次いで、例えば、純水１０００ｃｃに対してアジピン酸アンモニウムを１５０ｇ溶解させた水溶液中で陽極化成を行ない、アルミニウム箔６１の表面にアルミ酸化皮膜６２を形成する。
なお、陽極化成時の条件は、アルミニウム箔６１の一方の面を保護膜で被覆した状態で、例えば、液温度は８５℃、化成電圧は１００Ｖとし、電流は０．３Ａ、電圧印加時間は２０分である。
この時、多孔質化されたアルミニウム箔６１の表面に厚さが、例えば、１０〜２００ｎｍ、例えば、３５ｎｍのアルミ酸化皮膜６２が形成され、このアルミ酸化皮膜６２がキャパシタを構成する誘電体膜となり、また、酸化されずに残った部分が陽極６３となる。
この時、多孔質化されたアルミニウム箔６１の表面に厚さが、例えば、１０〜２００ｎｍ、例えば、３５ｎｍのアルミ酸化皮膜６２が形成され、このアルミ酸化皮膜６２がキャパシタを構成する誘電体膜となり、また、酸化されずに残った部分が陽極６３となる。
次いで、アルミ酸化皮膜１２の表面に、ポリピロールを含む溶液を塗布し乾燥させる工程を例えば、５回繰り返して、膜厚を例えば５０μｍとして導電性高分子膜からなる陰極６４を形成する。
この時、導電性高分子材料が孔の中に含浸してアルミ酸化皮膜６２の表面と密着した陰極６４となる。
この時、導電性高分子材料が孔の中に含浸してアルミ酸化皮膜６２の表面と密着した陰極６４となる。
次いで、陰極６４を設けたアルミニウム箔６１にドリル加工を施すことによって、半導体集積回路素子に設けたパッドに対応する位置に貫通ビア電極及び下部電極を露出させるための孔６５を形成する。
図１０参照
次いで、実施例１と同様に、シリコン基板２１上に厚さが、例えば、０．３μｍのＴｉ膜２２をスパッタ成膜したのち、感光性ポリイミド樹脂ワニスをスピンコート法によって、例えば、２５００ｒｐｍで３０秒間回転塗布することによって、厚さが、例えば、６μｍの厚さに形成し、例えば、１２０℃のプリベークの後に、露光・現像工程をへて、例えば、３５０℃の本ベークを行なうことによって、厚さが、例えば、３μｍのポリイミド樹脂膜２３を形成する。
なお、露光・現像工程において、半導体集積回路装置の電極に対応する位置に開口を形成する。
次いで、実施例１と同様に、シリコン基板２１上に厚さが、例えば、０．３μｍのＴｉ膜２２をスパッタ成膜したのち、感光性ポリイミド樹脂ワニスをスピンコート法によって、例えば、２５００ｒｐｍで３０秒間回転塗布することによって、厚さが、例えば、６μｍの厚さに形成し、例えば、１２０℃のプリベークの後に、露光・現像工程をへて、例えば、３５０℃の本ベークを行なうことによって、厚さが、例えば、３μｍのポリイミド樹脂膜２３を形成する。
なお、露光・現像工程において、半導体集積回路装置の電極に対応する位置に開口を形成する。
次いで、Ｔｉ膜２２をメッキシード層として、電解メッキ法によって、Ｎｉを３μｍの厚さに成膜して下部電極パッド２４を形成する。
次いで、下部電極パッド２４に対応する位置に、異方導電性フィルム６６を貼り付けキャパシタの下部電極と貫通ビア電極とする。
次いで、下部電極パッド２４に対応する位置に、異方導電性フィルム６６を貼り付けキャパシタの下部電極と貫通ビア電極とする。
次いで、図９において説明したアルミニウム箔６１の陰極６４側を異方導電性フィルム６６からなる下部電極と貫通ビア電極上に位置合わせして載置したのち、例えば、１ＭＰａ／ｃｍ2 の圧力で加圧しながら１７０℃の温度で２０秒間の熱処理を行うことによって、アルミニウム箔６１を接着させる。
以降は、上記の実施例１と全く同様な工程を経てキャパシタ内蔵インターポーザモジュールを完成させる。
以降は、上記の実施例１と全く同様な工程を経てキャパシタ内蔵インターポーザモジュールを完成させる。
また、本発明の実施例２においては、導電性材料として、異方導電性フィルムを用いているので、実施例１の銀ペーストのようにボイドが発生することがないので、接続信頼性が向上する。
次に、図１１を参照して本発明の実施例３のキャパシタ内蔵インターポーザモジュールの製造工程を説明するが、キャパシタの製造工程が異なる以外は上記の実施例１と全く同様であるので、キャパシタの製造工程のみを説明する。
図１１参照
まず、厚さが０．０５ｍｍ〜０．３ｍｍ、例えば、０．１５ｍｍのニオブ箔７１をパンチング加工することによって、半導体集積回路素子に設けたパッドに対応する位置に貫通ビア電極及び下部電極を露出させるための孔７２を形成する。
図１１参照
まず、厚さが０．０５ｍｍ〜０．３ｍｍ、例えば、０．１５ｍｍのニオブ箔７１をパンチング加工することによって、半導体集積回路素子に設けたパッドに対応する位置に貫通ビア電極及び下部電極を露出させるための孔７２を形成する。
次いで、レーザ加工したニオブ箔７１を酸および蒸留水で洗浄したのちに、リン酸溶液中で陽極化成を行ない、ニオブ酸化皮膜７３を形成する。
なお、陽極化成時の条件は、ニオブ箔７１の一方の面を保護膜で被覆した状態で、例えば、液温度は９０℃、化成電圧は１５０Ｖとし、電流は０．６Ａ、電圧印加時間は１０分であり、厚さが１０〜２００ｎｍ、例えば、５０ｎｍのニオブ酸化皮膜７３が形成される。
なお、陽極化成時の条件は、ニオブ箔７１の一方の面を保護膜で被覆した状態で、例えば、液温度は９０℃、化成電圧は１５０Ｖとし、電流は０．６Ａ、電圧印加時間は１０分であり、厚さが１０〜２００ｎｍ、例えば、５０ｎｍのニオブ酸化皮膜７３が形成される。
次いで、ニオブ酸化皮膜７３の表面にポリエチレンジオキシチオフェンとスチレンスルホン酸を含む溶液を塗布し乾燥させる工程を例えば、３回繰り返して、膜厚を例えば２０μｍとして導電性高分子膜からなる陰極７５を形成する。 なお、酸化されずに残った金属ニオブが陽極７４となる。
以降は、上記の実施例１と全く同様な工程を経てキャパシタ内蔵インターポーザモジュールを完成させる。
この場合に、酸化ニオブの比誘電率は約４２であり、アルミナの比誘電率の約８に比べて大きく、キャパシタの大容量化が可能になる。
この場合に、酸化ニオブの比誘電率は約４２であり、アルミナの比誘電率の約８に比べて大きく、キャパシタの大容量化が可能になる。
以上、本発明の各実施例を説明したが、本発明は各実施例に示した構成、条件、数値に限られるものではなく、各種の変更が可能であり、例えば、上記の各実施例においては、陽極をＡｌ或いはＮｂとしているが、Ａｌ或いはＮｂに限られるものではなく、陽極酸化が可能な金属、即ち、弁金属であれば良く、例えば、Ｔａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｗ、Ｂｉ、Ｓｂ等及びそれらの合金類を用いても良いものである。
また、上記の実施例１及び実施例２においては、Ａｌを陽極酸化する前に電解エッチングにより多孔質化しているが、多孔質化工程は必須ではない。
また、上記の実施例１においては、導電性材料として銀ペーストを用いているが、銀ペーストに限られるものではなく、カーボンペースト等の他の導電性ペーストを用いても良いものであり、さらに、単層ではなく、例えば、銀ペーストとカーボンペーストとを積層化しても良く、それによって、低抵抗化が可能になる。
また、上記の各実施例においては、キャパシタを構成する保護膜として、感光性ポリイミド樹脂を用いているが、感光性ポリイミド樹脂に限られるものではなく、ベンゾシクロブテン樹脂、エポキシ樹脂、ビスマレイミド樹脂、マレイド樹脂、シアネート樹脂、ポリフェニレンエーテル樹脂、ポリフェニレンオキサイド樹脂、フッ素含有樹脂、液晶ポリマ、ポリエーテルイミド樹脂、或いは、ポリエーテルエーテルケトン樹脂等を用いても良いものである。
また、上記の実施例１においては、半導体集積回路素子と接続する外部接続用導体、即ち、ＵＢＭ層としてＮｉ／Ｃｕ／Ｔｉを用いているが、Ｎｉ／Ｃｕ／Ｔｉに限られるものではなく、Ａｇ、Ｔｉ、Ｃｕ、Ｃｒ、Ｎｉ、Ａｕ、或いは、Ｓｎを単独で或いは適宜積層させて用いても良いものである。
また、上記の実施例１においては、低背化及び放熱性向上のために、半導体集積回路素子の背面を研削して薄層化しているが、この薄層化の工程は必須ではない。
また、上記の各実施例においては、インターポーザにキャパシタのみを設けているので２層構造で、即ち、２回のセミアディティブ工程でインターポーザを構成しているが、インダクタンス素子等を組み込む場合には、３層構造等の多層構造を採用するものである。
ここで、再び図１を参照して、改めて、本発明の詳細な特徴を説明する。
再び、図１参照
（付記１） シリコン基板上に下部電極パッドを形成する工程と、前記下部電極パッドの接続する導電性材料７を形成する工程と、弁金属材料４／弁金属材料４の陽極酸化皮膜５／導電性高分子材料層からなるキャパシタ３の前記導電性高分子材料層と前記導電性材料７とを接着する工程と、前記キャパシタ３の陰極６および陽極に電気的に接続する配線を形成する工程と、半導体集積回路素子８と接続する外部接続用端子を形成する工程と、前記半導体集積回路素子８をフリップチップ接続したのちモールド被覆固定する工程と、前記シリコン基板を除去する工程とを有することを特徴とするキャパシタ内蔵インターポーザモジュールの製造方法。
（付記２）シリコン基板上に下部電極パッドを形成する工程と、前記下部電極パッドに接続する導電性材料を形成する工程と、弁金属材料／弁金属材料の陽極酸化皮膜／導電性高分子材料層からなるキャパシタの前記導電性高分子材料層と前記導電性材料とを接着する工程と、前記キャパシタの陰極及び陽極に電気的に接続する配線を形成する工程と、半導体集積回路素子と接続する外部接続用端子を形成する工程と、前記半導体集積回路素子をフリップチップ接続したのちモールド被覆固定する工程と、前記シリコン基板を除去する工程と前記下部電極パッドをパッケージ基板に電気的に接続する工程とを有することを特徴とするパッケージの製造方法。
（付記３）第１の電極と第２の電極とを有する半導体集積回路素子とこれを電気的に接続するパッケージ基板との間に配置されるインターポーザであって、弁金属材料と、前記弁金属材料の一部の表面に形成された陽極酸化皮膜と、前記陽極酸化皮膜の上に形成された陰極と、前記陰極に電気的に接触する導電性材料と、前記導電性材料に電気的に接続する電極パッドとを有し、前記弁金属材料が前記第１の電極と電気的に接続され、前記陰極が前記導電性材料を介して前記第２の電極と電気的に接続され、前記弁金属と前記陰極との間に前記陽極酸化皮膜を挟んで構成されるキャパシタを少なくとも１組有し、前記電極パッドが前記パッケージ基板に電気的に接続されることを特徴とするキャパシタ内蔵インターポーザ。
（付記４） 上記弁金属材料４がＡｌであり、上記陽極酸化皮膜が多孔質化されたＡｌの表面に形成されたものであることを特徴とする付記３に記載のキャパシタ内蔵インターポーザ。
（付記５） 上記弁金属材料４がＮｂであり、上記陽極酸化皮膜がＮｂ酸化膜であることを特徴とする付記３に記載のキャパシタ内蔵インターポーザ。
（付記６）前記陰極が導電性高分子材料を含むことを特徴とする付記３乃至付記５のいずれか１に記載のキャパシタ内蔵インターポーザ。
（付記７）前記導電性材料として、銀ペースト、カーボンペースト、或いは、銀ペーストとカーボンペーストの積層ペーストのいずれかからなるペースト材料を用いることを特徴とする付記３乃至付記６のいずれか１に記載のキャパシタ内蔵インターポーザ。
（付記８）前記導電性材料として、異方導電性フィルムを用いることを特徴とする付記３乃至付記６のいずれか１に記載のキャパシタ内蔵インターポーザ。
（付記９） 上記キャパシタ３を覆う保護膜として、ベンゾシクロブテン樹脂、ポリイミド樹脂、エポキシ樹脂、ビスマレイミド樹脂、マレイド樹脂、シアネート樹脂、ポリフェニレンエーテル樹脂、ポリフェニレンオキサイド樹脂、フッ素含有樹脂、液晶ポリマ、ポリエーテルイミド樹脂、或いは、ポリエーテルエーテルケトン樹脂のいずれかを用いたことを特徴とする付記１乃至付記６のいずれか１に記載のキャパシタ内蔵インターポーザ。
（付記１０） 上記半導体集積回路素子８と接続する外部接続用の導体金属として、Ａｇ、Ｔｉ、Ｃｕ、Ｃｒ、Ｎｉ、Ａｕ、或いは、Ｓｎのうち少なくとも１つを用いたことを特徴とする付記３乃至付記８のいずれか１に記載のキャパシタ内蔵インターポーザ。
（付記１１）付記３乃至付記１０のいずれか１に記載のキャパシタ内蔵インターポーザの弁金属材料に前記第１の電極を電気的に接続するとともに、前記第２の電極に前記導電性材料を電気的に接続したことを特徴とするキャパシタ内蔵インターポーザモジュール。
再び、図１参照
（付記１） シリコン基板上に下部電極パッドを形成する工程と、前記下部電極パッドの接続する導電性材料７を形成する工程と、弁金属材料４／弁金属材料４の陽極酸化皮膜５／導電性高分子材料層からなるキャパシタ３の前記導電性高分子材料層と前記導電性材料７とを接着する工程と、前記キャパシタ３の陰極６および陽極に電気的に接続する配線を形成する工程と、半導体集積回路素子８と接続する外部接続用端子を形成する工程と、前記半導体集積回路素子８をフリップチップ接続したのちモールド被覆固定する工程と、前記シリコン基板を除去する工程とを有することを特徴とするキャパシタ内蔵インターポーザモジュールの製造方法。
（付記２）シリコン基板上に下部電極パッドを形成する工程と、前記下部電極パッドに接続する導電性材料を形成する工程と、弁金属材料／弁金属材料の陽極酸化皮膜／導電性高分子材料層からなるキャパシタの前記導電性高分子材料層と前記導電性材料とを接着する工程と、前記キャパシタの陰極及び陽極に電気的に接続する配線を形成する工程と、半導体集積回路素子と接続する外部接続用端子を形成する工程と、前記半導体集積回路素子をフリップチップ接続したのちモールド被覆固定する工程と、前記シリコン基板を除去する工程と前記下部電極パッドをパッケージ基板に電気的に接続する工程とを有することを特徴とするパッケージの製造方法。
（付記３）第１の電極と第２の電極とを有する半導体集積回路素子とこれを電気的に接続するパッケージ基板との間に配置されるインターポーザであって、弁金属材料と、前記弁金属材料の一部の表面に形成された陽極酸化皮膜と、前記陽極酸化皮膜の上に形成された陰極と、前記陰極に電気的に接触する導電性材料と、前記導電性材料に電気的に接続する電極パッドとを有し、前記弁金属材料が前記第１の電極と電気的に接続され、前記陰極が前記導電性材料を介して前記第２の電極と電気的に接続され、前記弁金属と前記陰極との間に前記陽極酸化皮膜を挟んで構成されるキャパシタを少なくとも１組有し、前記電極パッドが前記パッケージ基板に電気的に接続されることを特徴とするキャパシタ内蔵インターポーザ。
（付記４） 上記弁金属材料４がＡｌであり、上記陽極酸化皮膜が多孔質化されたＡｌの表面に形成されたものであることを特徴とする付記３に記載のキャパシタ内蔵インターポーザ。
（付記５） 上記弁金属材料４がＮｂであり、上記陽極酸化皮膜がＮｂ酸化膜であることを特徴とする付記３に記載のキャパシタ内蔵インターポーザ。
（付記６）前記陰極が導電性高分子材料を含むことを特徴とする付記３乃至付記５のいずれか１に記載のキャパシタ内蔵インターポーザ。
（付記７）前記導電性材料として、銀ペースト、カーボンペースト、或いは、銀ペーストとカーボンペーストの積層ペーストのいずれかからなるペースト材料を用いることを特徴とする付記３乃至付記６のいずれか１に記載のキャパシタ内蔵インターポーザ。
（付記８）前記導電性材料として、異方導電性フィルムを用いることを特徴とする付記３乃至付記６のいずれか１に記載のキャパシタ内蔵インターポーザ。
（付記９） 上記キャパシタ３を覆う保護膜として、ベンゾシクロブテン樹脂、ポリイミド樹脂、エポキシ樹脂、ビスマレイミド樹脂、マレイド樹脂、シアネート樹脂、ポリフェニレンエーテル樹脂、ポリフェニレンオキサイド樹脂、フッ素含有樹脂、液晶ポリマ、ポリエーテルイミド樹脂、或いは、ポリエーテルエーテルケトン樹脂のいずれかを用いたことを特徴とする付記１乃至付記６のいずれか１に記載のキャパシタ内蔵インターポーザ。
（付記１０） 上記半導体集積回路素子８と接続する外部接続用の導体金属として、Ａｇ、Ｔｉ、Ｃｕ、Ｃｒ、Ｎｉ、Ａｕ、或いは、Ｓｎのうち少なくとも１つを用いたことを特徴とする付記３乃至付記８のいずれか１に記載のキャパシタ内蔵インターポーザ。
（付記１１）付記３乃至付記１０のいずれか１に記載のキャパシタ内蔵インターポーザの弁金属材料に前記第１の電極を電気的に接続するとともに、前記第２の電極に前記導電性材料を電気的に接続したことを特徴とするキャパシタ内蔵インターポーザモジュール。
本発明の活用例としては、ＧＨｚ帯の高周波領域で動作させる半導体集積回路素子用のインターポーザが典型的なものであるが、ＧＨｚ帯に限られるものではなく、それよりも低周波数領域で動作させる半導体集積回路素子にも適用されるものである。
１ キャパシタ内蔵インターポーザモジュール
２ キャパシタ内蔵インターポーザ
３ キャパシタ
４ 弁金属材料
５ 陽極酸化皮膜
６ 陰極
７ 導電性材料
８ 半導体集積回路素子
９ 第１の電極
１０ 第２の電極
１１ アルミニウム箔
１２ アルミ酸化皮膜
１３ 陽極
１４ 陰極
１５ 孔
２１ シリコン基板
２２ Ｔｉ膜
２３ ポリイミド樹脂膜
２４ 下部電極パッド
２５ 下部電極
２６ 貫通ビア電極
２７ 保護膜
２８ ビアホール
２９ 接続ビア
３０ 接続ビア
３１ 接続ビア
３２ 保護膜
３３ ビアホール
３４ 接続ビア
３５ 接続ビア
３６ ＵＢＭ層
３７ 半田バンプ
３８ ＵＢＭ層
３９ 半田バンプ
４１ ＬＳＩチップ
４２ ＬＳＩチップ
４３ アンダーフィル樹脂
４４ モールド樹脂
５１ キャパシタ内蔵インターポーザモジュール
５２ キャパシタ内蔵インターポーザモジュール
５３ パッケージ基板
６１ アルミニウム箔
６２ アルミ酸化皮膜
６３ 陽極
６４ 陰極
６５ 孔
６６ 異方導電性フィルム
７１ ニオブ箔
７２ 孔
７３ ニオブ酸化皮膜
７４ 陽極
７５ 陰極
８１ パッケージ基板
８２ キャパシタ内蔵インターポーザ
８３ キャパシタ
８４ ＬＳＩチップ
２ キャパシタ内蔵インターポーザ
３ キャパシタ
４ 弁金属材料
５ 陽極酸化皮膜
６ 陰極
７ 導電性材料
８ 半導体集積回路素子
９ 第１の電極
１０ 第２の電極
１１ アルミニウム箔
１２ アルミ酸化皮膜
１３ 陽極
１４ 陰極
１５ 孔
２１ シリコン基板
２２ Ｔｉ膜
２３ ポリイミド樹脂膜
２４ 下部電極パッド
２５ 下部電極
２６ 貫通ビア電極
２７ 保護膜
２８ ビアホール
２９ 接続ビア
３０ 接続ビア
３１ 接続ビア
３２ 保護膜
３３ ビアホール
３４ 接続ビア
３５ 接続ビア
３６ ＵＢＭ層
３７ 半田バンプ
３８ ＵＢＭ層
３９ 半田バンプ
４１ ＬＳＩチップ
４２ ＬＳＩチップ
４３ アンダーフィル樹脂
４４ モールド樹脂
５１ キャパシタ内蔵インターポーザモジュール
５２ キャパシタ内蔵インターポーザモジュール
５３ パッケージ基板
６１ アルミニウム箔
６２ アルミ酸化皮膜
６３ 陽極
６４ 陰極
６５ 孔
６６ 異方導電性フィルム
７１ ニオブ箔
７２ 孔
７３ ニオブ酸化皮膜
７４ 陽極
７５ 陰極
８１ パッケージ基板
８２ キャパシタ内蔵インターポーザ
８３ キャパシタ
８４ ＬＳＩチップ
Claims (2)
- シリコン基板上に下部電極パッドを形成する工程と、
前記下部電極パッドに接続する導電性材料を形成する工程と、
弁金属材料／弁金属材料の陽極酸化皮膜／導電性高分子材料層からなるキャパシタの前記導電性高分子材料層と前記導電性材料とを接着する工程と、
前記キャパシタの陰極及び陽極に電気的に接続する配線を形成する工程と、
半導体集積回路素子と接続する外部接続用端子を形成する工程と、
前記半導体集積回路素子をフリップチップ接続したのちモールド被覆固定する工程と、
前記シリコン基板を除去する工程と
を有することを特徴とするキャパシタ内蔵インターポーザモジュールの製造方法。 - シリコン基板上に下部電極パッドを形成する工程と、
前記下部電極パッドに接続する導電性材料を形成する工程と、
弁金属材料／弁金属材料の陽極酸化皮膜／導電性高分子材料層からなるキャパシタの前記導電性高分子材料層と前記導電性材料とを接着する工程と、
前記キャパシタの陰極及び陽極に電気的に接続する配線を形成する工程と、
半導体集積回路素子と接続する外部接続用端子を形成する工程と、
前記半導体集積回路素子をフリップチップ接続したのちモールド被覆固定する工程と、
前記シリコン基板を除去する工程と
前記下部電極パッドをパッケージ基板に電気的に接続する工程と
を有することを特徴とするパッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007034642A JP4745264B2 (ja) | 2007-02-15 | 2007-02-15 | キャパシタ内蔵インターポーザモジュールの製造方法及びパッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007034642A JP4745264B2 (ja) | 2007-02-15 | 2007-02-15 | キャパシタ内蔵インターポーザモジュールの製造方法及びパッケージの製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011081432A Division JP5505358B2 (ja) | 2011-04-01 | 2011-04-01 | キャパシタ内蔵インターポーザモジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008198912A JP2008198912A (ja) | 2008-08-28 |
| JP4745264B2 true JP4745264B2 (ja) | 2011-08-10 |
Family
ID=39757570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007034642A Expired - Fee Related JP4745264B2 (ja) | 2007-02-15 | 2007-02-15 | キャパシタ内蔵インターポーザモジュールの製造方法及びパッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4745264B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010238691A (ja) * | 2009-03-30 | 2010-10-21 | Fujitsu Ltd | 中継部材およびプリント基板ユニット |
| JP2017204511A (ja) * | 2016-05-10 | 2017-11-16 | ソニー株式会社 | 半導体装置、半導体装置の製造方法、及び、電子機器 |
| US11038012B2 (en) * | 2017-04-28 | 2021-06-15 | AP Memory Technology Corp. | Capacitor device and manufacturing method therefor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353073A (ja) * | 2001-05-28 | 2002-12-06 | Matsushita Electric Ind Co Ltd | 回路モジュール |
| JP2005012084A (ja) * | 2003-06-20 | 2005-01-13 | Matsushita Electric Ind Co Ltd | 回路モジュール |
-
2007
- 2007-02-15 JP JP2007034642A patent/JP4745264B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353073A (ja) * | 2001-05-28 | 2002-12-06 | Matsushita Electric Ind Co Ltd | 回路モジュール |
| JP2005012084A (ja) * | 2003-06-20 | 2005-01-13 | Matsushita Electric Ind Co Ltd | 回路モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008198912A (ja) | 2008-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7846852B2 (en) | Method for manufacturing capacitor embedded in interposer | |
| US7317610B2 (en) | Sheet-shaped capacitor and method for manufacture thereof | |
| JP3711343B2 (ja) | 印刷配線板及びその製造方法並びに半導体装置 | |
| JP5436963B2 (ja) | 配線基板及び半導体装置 | |
| US8035981B2 (en) | Semiconductor device and manufacturing method of the same | |
| US20030011070A1 (en) | Semiconductor package, method of manufacturing the same, and semiconductor device | |
| JP4508193B2 (ja) | 実装基板、実装体とそれを用いた電子機器 | |
| US20060017133A1 (en) | Electronic part-containing elements, electronic devices and production methods | |
| JPWO2009028596A1 (ja) | 受動素子内蔵基板、製造方法、及び半導体装置 | |
| JP2001144245A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JP4869991B2 (ja) | キャパシタ内蔵ウェハレベルパッケージ及びその製造方法 | |
| JP4801687B2 (ja) | キャパシタ内蔵基板及びその製造方法 | |
| JP4745264B2 (ja) | キャパシタ内蔵インターポーザモジュールの製造方法及びパッケージの製造方法 | |
| JP4447881B2 (ja) | インターポーザの製造方法 | |
| CN112420524B (zh) | 一种支撑框架及其制造方法 | |
| JP4738228B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP5211777B2 (ja) | 電解キャパシタ及びその製造方法並びに配線基板 | |
| JP5094726B2 (ja) | 半導体チップの製造方法 | |
| JP4910747B2 (ja) | キャパシタの製造方法 | |
| JP5505358B2 (ja) | キャパシタ内蔵インターポーザモジュール | |
| JP5109321B2 (ja) | キャパシタ内蔵インタポーザ、それを備えた半導体装置及びキャパシタ内蔵インタポーザの製造方法 | |
| JP5003226B2 (ja) | 電解コンデンサシート及び配線基板、並びに、それらの製造方法 | |
| JP2005310968A (ja) | 固体電解キャパシタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091110 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110401 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110511 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |