JP2005310968A - 固体電解キャパシタ及びその製造方法 - Google Patents
固体電解キャパシタ及びその製造方法 Download PDFInfo
- Publication number
- JP2005310968A JP2005310968A JP2004124374A JP2004124374A JP2005310968A JP 2005310968 A JP2005310968 A JP 2005310968A JP 2004124374 A JP2004124374 A JP 2004124374A JP 2004124374 A JP2004124374 A JP 2004124374A JP 2005310968 A JP2005310968 A JP 2005310968A
- Authority
- JP
- Japan
- Prior art keywords
- electrolytic capacitor
- bump
- solid electrolytic
- cathode
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】 配線基板に内蔵でき、配線基板に搭載されるCPU等の半導体チップの近くに配置することが可能な小型の固体電解キャパシタとその製造方法を提供すること。
【解決手段】 絶縁材料で封止されていないキャパシタ素子からなり、このキャパシタ素子は上端が同一の面に露出した陽極52と陰極56を有し、上端が当該面に露出した誘電体54が当該陽極52の周りを取り囲み、且つ上端が当該面に露出した絶縁材料59が当該誘電体54と当該陰極56との間に配置されており、当該陽極52と陰極56との間に、少なくとも一部分が陰極56の下にある固体電解質58が位置している固体電解キャパシタ50とする。
【選択図】 図3
【解決手段】 絶縁材料で封止されていないキャパシタ素子からなり、このキャパシタ素子は上端が同一の面に露出した陽極52と陰極56を有し、上端が当該面に露出した誘電体54が当該陽極52の周りを取り囲み、且つ上端が当該面に露出した絶縁材料59が当該誘電体54と当該陰極56との間に配置されており、当該陽極52と陰極56との間に、少なくとも一部分が陰極56の下にある固体電解質58が位置している固体電解キャパシタ50とする。
【選択図】 図3
Description
本発明は、半導体チップを搭載する配線基板あるいは半導体パッケージに内蔵できる小型の固体電解キャパシタとその製造方法に関する。
CPU等の半導体チップを搭載する配線基板あるいは半導体パッケージには、半導体チップに供給する電源電圧の変動を抑えるためのキャパシタ(デカップリングキャパシタ)が搭載される。例えば、現在市販されているCPUのパッケージには、セラミックチップキャパシタが外付けされている。
近年は、CPUの動作周波数の高周波化が進んでいるため、より大容量のキャパシタを、よりCPUの近傍に設けることが求められている。キャパシタをCPUに近づけて配置すると、CPUとキャパシタとを接続する配線のインダクタンスを減少させることができ、配線の電気的特性が向上する。よって、大容量のキャパシタをCPUに近づけて配置することにより、電源電圧の変動を好適に抑えることができる。そこで、キャパシタをCPUの近くに設けるため、配線基板(半導体パッケージ)内部にキャパシタを設けることが考えられている。
例えば、特許文献1、特許文献2には、高容量化が可能な固体電解キャパシタを配線基板内に作り込み、絶縁層内に内蔵した配線基板が開示されている。しかし、固体電解キャパシタを配線基板内に作り込むのは、そのための工程が複雑であり、実際に製品化することは困難である。
特許文献3には、配線基板とは別に形成した単独の電子部品としてのキャパシタを配線基板内に内蔵させることが開示されている。この場合には、キャパシタは、導電性接着ペースト又は導電性接着シートを用いて形成された導電層を介して、基板内部の配線層に接続される。この技術により、電子部品としての固体電解キャパシタを配線基板内に内蔵すれば、工程が複雑で実際に製品化するのが困難であるという、固体電解キャパシタを配線基板内に作り込む上述の技術の難点を克服できると考えられる。
従来の電子部品としての固体電解キャパシタは容量が大きく、実績もあるが、電子部品としてのこれまでの固体電解キャパシタは、例えば特許文献4〜6に記載されたように、キャパシタ素子にリードを取り付け、そしてキャパシタ素子を樹脂封止して製作されるため外形が大きくなってしまう。そのため、これまでの固体電解キャパシタを薄く形成される配線基板の絶縁層内に内蔵することは難しい。その上、キャパシタの封止に用いる樹脂材料と、配線基板の層間絶縁層の樹脂材料との密着性にも問題がある。
上述の従来技術の問題を解決して、配線基板に内蔵でき、配線基板に搭載されるCPU等の半導体チップの近くに配置することが可能な小型の固体電解キャパシタとその製造方法を提供することが、本発明の目的である。
本発明の固体電解キャパシタは、絶縁材料で封止されていないキャパシタ素子からなり、このキャパシタ素子は上端が同一の面に露出した陽極と陰極を有し、上端が当該面に露出した誘電体が当該陽極の周りを取り囲み、且つ上端が当該面に露出した絶縁材料が当該誘電体と当該陰極との間に配置されており、当該陽極と陰極との間に、少なくとも一部分が陰極の下にある固体電解質が位置していることを特徴とする。
好ましくは、陽極は、金属基材の片面上のバンプ状金属材料から製作されている。金属基材の材料はアルミニウム又はタンタルでよく、バンプ状金属材料はアルミニウム、又はアルミニウムで被覆された金でよい。
好ましくは、誘電体はバンプ状金属材料の陽極酸化で形成された酸化物である。
固体電解質は、導電性高分子、MnO2、TCNQ錯体、あるいはMnO2と導電性高分子との組み合わせでよい。導電性高分子は、ポリピロール、ポリチオフェン又はポリアニリンでよい。
本発明の固体電解キャパシタは、
金属基材の片面に金属材料の少なくとも1つのバンプを形成すること、
金属基材とバンプを陽極酸化してそれらの表面に誘電体層を形成すること、
誘電体層の上に、(a)誘電体層を備えたバンプの上部が露出するようパターン化した固体電解質層、又は(b)誘電体層のうちのバンプの周囲の部分を被覆するようパターン化した絶縁層を形成すること、
上記(a)の場合には、形成した固体電解質層から露出している個々のバンプ周囲の誘電体層の周りを取り囲むようパターン化した絶縁層を形成し、上記(b)の場合には、形成した絶縁層と誘電体層を覆う固体電解質層を形成すること、
導体層を少なくともバンプを形成した面に形成すること、
バンプを形成した面の材料の一部を除去して、同一の面にバンプ材料の陽極と導体層材料の陰極を露出させ、且つこの面に誘電体層と絶縁層を露出させること、
を含む方法により製造することができる。
金属基材の片面に金属材料の少なくとも1つのバンプを形成すること、
金属基材とバンプを陽極酸化してそれらの表面に誘電体層を形成すること、
誘電体層の上に、(a)誘電体層を備えたバンプの上部が露出するようパターン化した固体電解質層、又は(b)誘電体層のうちのバンプの周囲の部分を被覆するようパターン化した絶縁層を形成すること、
上記(a)の場合には、形成した固体電解質層から露出している個々のバンプ周囲の誘電体層の周りを取り囲むようパターン化した絶縁層を形成し、上記(b)の場合には、形成した絶縁層と誘電体層を覆う固体電解質層を形成すること、
導体層を少なくともバンプを形成した面に形成すること、
バンプを形成した面の材料の一部を除去して、同一の面にバンプ材料の陽極と導体層材料の陰極を露出させ、且つこの面に誘電体層と絶縁層を露出させること、
を含む方法により製造することができる。
金属基材としては、アルミニウム又はタンタルのシート又は箔を使用することができる。金属基材がアルミニウムの場合には、バンプは、アルミニウムで形成してもよく、金バンプの上にアルミニウム膜を被着させて形成してもよい。あるいは、アルミニウム基材をエッチングして所定の位置に凸部を残すことによりバンプを形成してもよく、又はアルミニウム基材をプレス加工して所定の位置に突起を作ることにより形成してもよい。金属基材がタンタルの場合には、主に、タンタル基材をプレス加工することにより突起状のバンプを形成する。
誘電体はバンプの金属材料の陽極酸化で形成することができる。
固体電解質としては、導電性高分子、MnO2、TCNQ錯体、あるいはMnO2と導電性高分子との組み合わせを使用することができる。導電性高分子は、ポリピロール、ポリチオフェン又はポリアニリンでよい。
本発明によれば、従来の単独の電子部品としての固体電解キャパシタに比べて小型の単独電子部品としての固体電解キャパシタの利用が可能になる。本発明による固体電解キャパシタは、CPU等の半導体チップを搭載する配線基板(半導体パッケージ)に内蔵することができ、しかも陽極と陰極の位置を同一平面内である程度自由に定めることができる。従って、本発明の固体電解キャパシタは、動作周波数の高周波化が進むCPUの近くに配置して、CPUにつながる配線インダクタンスを低下させ、電源電圧の変動を抑制するのに効果的に使用することができる。また、本発明による固体電解キャパシタを使用すれば、等価直列インダクタンスの小さい配線回路を構成することも可能になる。
図面を参照して本発明を説明する。言うまでもなく、以下の説明は一例であって、本発明がそれに限定されることはない。
まず、本発明の第一の態様の固体電解キャパシタを、その製造方法とともに説明する。
図1(a)の平面図及び図1(b)の断面図に示したように、アルミニウム基材10(2.6mm×1.2mm、厚さ0.15mm)の片面に、アルミニウムバンプ12を形成する。ここでは、直径0.15mmのアルミニウムボールを先の窪んだツールで1個ずつ吸着して、所定の位置に0.65mmピッチで2×2の4個のアルミニウムボールを配置し、室温のステージ上で10〜50g/ボールの荷重をかけながら超音波接続(超音波の発振時間2〜20秒)して、高さ100μmのバンプ12を形成する。アルミニウムバンプは、例えば、厚いアルミニウム基材をエッチングして所定の位置に凸部を残すことにより形成してもよく、あるいは所定の厚さのアルミニウム基材をプレス加工して所定の位置に突起を作ることにより形成してもよい。
図1(a)の平面図及び図1(b)の断面図に示したように、アルミニウム基材10(2.6mm×1.2mm、厚さ0.15mm)の片面に、アルミニウムバンプ12を形成する。ここでは、直径0.15mmのアルミニウムボールを先の窪んだツールで1個ずつ吸着して、所定の位置に0.65mmピッチで2×2の4個のアルミニウムボールを配置し、室温のステージ上で10〜50g/ボールの荷重をかけながら超音波接続(超音波の発振時間2〜20秒)して、高さ100μmのバンプ12を形成する。アルミニウムバンプは、例えば、厚いアルミニウム基材をエッチングして所定の位置に凸部を残すことにより形成してもよく、あるいは所定の厚さのアルミニウム基材をプレス加工して所定の位置に突起を作ることにより形成してもよい。
次に、アルミニウム基材10のキャパシタ素子を形成する部分10aと後に除去される部分10bとの間に、エポキシ樹脂のマスキング部材14を形成する。マスキング部材14は、開口0.1mm×1.2mm、厚さ0.1mmのマスクを使ってエポキシ樹脂材料を基材10の両面に印刷し、加熱して硬化(例えば180℃で60分)させることで形成することができる。ここでは、図1(a)のマスキング部材14の右側の部分10a(後に陽極酸化されてキャパシタ素子を形成することになる部分)が1.5mm×1.2mmとなるようにマスキング部材14を形成する。エポキシ樹脂材料以外に、ポリイミド、アクリル、シリコーン、あるいはポリテトラフルオロエチレン(PTFE)などの樹脂材料を使ってマスキング部材を形成してもよい。
バンプ12とマスキング部材14を形成した基材10を、図2に示した容器20内のホウ酸アンモニウム水溶液22中に、キャパシタ素子形成部分10aだけが浸かるように浸漬し、そして基材10を陽極とし、ステンレス鋼の陰極24を使って、10〜80Vでアルミニウム基材10とバンプ12を陽極酸化して、基材10のキャパシタ素子形成部分10aとバンプ12の表面に誘電体層18を形成する(図1(c))。
次に、誘電体層18の上に固体電解質層を導電性高分子のポリピロールにより形成する。そのために、まず、エタノールに無水塩化第二鉄を添加した溶液と接触させて誘電体層18の表面に酸化剤を定着させ、そしてピロールモノマーとドーパント(過塩素酸イオン又は四フッ化ホウ酸イオン)を含む溶液に接触させて、化学重合によりポリピロールの固体電解質を誘電体層18上に生成させる。続いて、化学重合で生成したポリピロールの被着したアルミニウム基材10を、ピロールモノマーとドーパント(過塩素酸イオン又は四フッ化ホウ酸イオン)を含むアセトニトリルの溶液中に浸漬して、アルミニウム基材10を陽極とし、ステンレス鋼の陰極(図示せず)を使って電解重合を行って、最終的な厚さが10〜40μmのポリピロールの固体電解質層30(図1(d))を形成する。
固体電解質層30は、ポリピロール以外の導電性高分子のポリチオフェン、ポリアニリン等で形成してもよい。あるいは、MnO2、TCNQ錯体、MnO2と導電性高分子との組み合わせ(MnO2上に導電性高分子)、などを使用することも可能である。
次いで、図1(e)に示したように、例えばアルゴンイオン31によるイオンミリング等の手段により、バンプ12上の固体電解質層30を選択的に除去して、バンプ表面(バンプ12上の誘電体層18の表面)を露出させる。
続いて、図1(f)に示したように、バンプ12の周囲の固体電解質層30上に絶縁層32を形成する。一例として、エポキシ樹脂のスクリーン印刷により、バンプ12の周囲のみに絶縁層32を形成する。スクリーン印刷について言えば、例えば、マスク(開口0.35mm、厚さ70〜100μm)を使用し、印刷後、エポキシ樹脂を180℃で60分間硬化させる。
絶縁層32の形成に続き、アルミニウム基材10のマスキング部材14で仕切られたキャパシタ素子形成部分10aをカーボンペースト中に浸漬後、カーボンペーストを150℃で30分間硬化させて、図1(g)に示したようにカーボン導電層40(厚さ5〜10μm)を形成する。次に、こうしてカーボン導電層40を形成したキャパシタ素子形成部分10aをAgペースト中に浸漬後、Agペーストを180℃で60分間硬化させて、やはり図1(g)に示したようにAg導電層42(厚さ5〜50μm)を形成する。導電層としては、本来、Ag導電層だけでも機能する。しかし、固体電解質層や絶縁層上に直接Ag導電層を形成すると、キャパシタの使用中にAgのマイグレーションが生じる。これを防止するため、ここでは、まずカーボン導電層40を形成し、次いでAg導電層42を形成している。
その後、図1(h)に示したように、絶縁層32の上に導電層40、42が残らないように研磨紙等で研磨して、周囲を誘電体層18に取り囲まれたアルミニウムバンプ12を露出させる。更に、図1(i)に示したように、アルミニウム基材10のマスキング部材14から突き出している部分をやはり研磨紙等での研磨により除去して、本発明によるキャパシタを完成する。マスキング部材14から突き出している部分の基材の除去は、レーザー又はカッターを使用して行うこともできる。必要に応じ、マスキング部材14の導電層42より外側の部分を、同様に除去する。
図3に示したように、本発明のキャパシタ50は、陽極酸化で形成した誘電体層54を備えた陽極52と、カーボン導電層40及びAg導電層42から形成された陰極56と、それらの間の固体電解質層58から構成され、誘電体層54と陰極56との間に絶縁材料59が配置されている。この態様のキャパシタ50においては、陽極52、その周囲の誘電体54、陰極56、及び絶縁材料59のそれぞれの上端が、キャパシタ50の表面に露出しており、固体電解質層58は、陰極56と絶縁材料59の下に位置していて、キャパシタ50の表面に露出していない。
次に、図4(a)〜4(f)を参照して、本発明の第二の態様の固体電解キャパシタを、その製造方法とともに説明する。図4(a)〜4(f)において、先に図1(a)〜1(i)を参照して説明した第一の態様におけるものと同じ部材には、第一の態様のものと同一の符号を付している。
図1(a)〜1(c)を参照して説明したようにアルミニウム基材10を処理して、キャパシタ素子形成部分10aとバンプ12の表面に誘電体層18を形成する(図4(a))。
次に、エポキシ樹脂をスクリーン印刷して、図4(b)に示したようにバンプ12の周囲を取り囲む誘電体層18の部分を覆うように絶縁層32を形成する。続いて、第一の態様におけるのと同じやり方で、図4(c)に示したように基材10のキャパシタ素子形成部分10aの全面を覆う固体電解質層30を形成し、そしてやはり第一の態様におけるのと同じやり方で、図4(d)に示したようにカーボン導電層40とAg導電層42を形成する。
次いで、やはり第一の態様の場合と同様に、研磨により、図4(e)に示したように周囲を誘電体層18に取り囲まれたアルミニウムバンプ12を露出させる。最後に、やはり第一の態様の場合と同じように不要部分を除去して、図4(f)に示す本発明による固体電解キャパシタ80を完成する。
こうして得られた本発明の第二の態様のキャパシタ80は、陽極酸化で形成した誘電体層54を備えた陽極52と、カーボン導電層40及びAg導電層42から形成された陰極56と、それらの間の固体電解質層58から構成され、誘電体層54と陰極56との間に絶縁材料59が配置されている。この態様のキャパシタ80においては、陽極52、その周囲の誘電体54、陰極56、固体電解質層58、及び絶縁材料59のそれぞれの上端が、キャパシタ80の表面に露出している。
本発明のキャパシタ50、80では、平面配置(キャパシタを搭載する配線基板面に平行な平面における配置)において、陽極52と陰極56が同じ領域(図1(a)のキャパシタ素子形成部分10aに対応する領域)に形成され、且つそれらの外部回路への接続部が図3及び図4(f)に見られるように同じ平面に位置している。そのため、本発明のキャパシタは樹脂封止することなく、配線基板の絶縁層内に埋め込むことが可能である。それに対し、特許文献4、6等に開示されたこれまでのキャパシタは、平面配置において陽極と陰極とが同一の領域にないため、配線基板に内蔵しようとすると大きな搭載領域が必要となり、搭載位置を決定する上で制約を受けやすい。その上、これまでのキャパシタは、特許文献4〜6に記載されたように、陽極、陰極及び固体電解質から構成されるキャパシタ素子を樹脂封止しているため、余計に大きくなって、配線基板の絶縁層内に内蔵するのに不都合であった。
これらから明らかなとおり、本発明のキャパシタ50、80は特許文献4〜6に記載された従来のキャパシタよりも小型化が可能である。しかも、電極(陽極及び陰極)が平面配置において同じ領域の同じ平面内に位置することが可能であり、そのためそれらの配置をある程度自由に決定することができるため、配線基板の設計の自由度を高めることができる。更に、本発明のキャパシタを使用すれば、等価直列インダクタンスを小さくすることも可能である。
図5に、本発明のキャパシタを埋め込んだ配線基板の一部分を例示する。この図の例では、コア基板60の上に絶縁層62a、62b、62c、62dが位置し、コア基板60上と各絶縁層62a、62b、62c、62d上に配線64が形成され、コア基板60の両面の配線はスルーホール66で、またコア基板60の片側の各層の配線はビア68で相互に接続されている。本発明のキャパシタ70は、絶縁層62bの上の絶縁層62c中に埋め込まれている。このキャパシタ70の陽極と陰極(図示せず)はその上面に位置しており、それらに配線64の一部が接続されている。この図では、簡単にするためキャパシタ70は単一の陽極と陰極を有するように示されているが、先に説明したように、本発明のキャパシタの陽極と陰極は同一平面にそれぞれ複数形成することができる。
本発明のキャパシタでは、上述の態様のほかにも、様々な態様が可能である。例えば、上で説明した例では電極形成用のバンプをアルミニウムで形成しているが、金(Au)を使ってバンプを形成してもよい。金材料を使用してワイヤボンディングを行う既存のワイヤボンディング装置を利用して、容易に金バンプを形成することができ、形成した金バンプの上に例えばスパッタリングによりアルミニウム膜を被着させることにより、表面がアルミニウムのバンプを位置精度よく得ることができる。
また、キャパシタを製作する基材として上の例ではアルミニウム基材を使用しているが、それ以外のバルブ金属を基材材料として使用してもよく、一例としてタンタル(Ta)の基材を使用してもよい。導電層から突き出しているバンプとその周囲の誘電体層の部分を除去して露出した電極(陽極)面に、必要に応じ例えば無電解ニッケル(Ni)被膜を被着してもよい。更に、誘電体層を形成する前のバンプをエッチングして表面を粗面化し、陽極となるバンプの表面積を増大させ、キャパシタの容量を増大させることも可能である。マスキング部材の形成を、金属基材にバンプを形成する前に行うことも可能である。
10…アルミニウム基材
10a…キャパシタ素子形成部分
12…アルミニウムバンプ
14…マスキング部材
18…誘電体層
30…固体電解質層
32…絶縁層
40…カーボン導電層
42…Ag導電層
50、80…キャパシタ
52…陽極
54…誘電体層
56…陰極
58…固体電解質層
10a…キャパシタ素子形成部分
12…アルミニウムバンプ
14…マスキング部材
18…誘電体層
30…固体電解質層
32…絶縁層
40…カーボン導電層
42…Ag導電層
50、80…キャパシタ
52…陽極
54…誘電体層
56…陰極
58…固体電解質層
Claims (15)
- 絶縁材料で封止されていないキャパシタ素子からなり、このキャパシタ素子は上端が同一の面に露出した陽極と陰極を有し、上端が当該面に露出した誘電体が当該陽極の周りを取り囲み、且つ上端が当該面に露出した絶縁材料が当該誘電体と当該陰極との間に配置されており、当該陽極と陰極との間に、少なくとも一部分が陰極の下にある固体電解質が位置していることを特徴とする固体電解キャパシタ。
- 前記陽極が金属基材の片面上のバンプ状金属材料から製作されている、請求項1記載の固体電解キャパシタ。
- 前記バンプ状金属材料がアルミニウム、又はアルミニウムで被覆された金である、請求項2記載の固体電解キャパシタ。
- 前記金属基材がアルミニウム又はタンタル材料製である、請求項1、2又は3記載の固体電解キャパシタ。
- 前記誘電体が前記バンプ状金属材料の陽極酸化で形成された酸化物である、請求項2から4までのいずれか一つに記載の固体電解キャパシタ。
- 前記固体電解質が、導電性高分子、MnO2、TCNQ錯体、あるいはMnO2と導電性高分子との組み合わせである、請求項1から5までのいずれか一つに記載の固体電解キャパシタ。
- 前記導電性高分子がポリピロール、ポリチオフェン又はポリアニリンである、請求項6記載の固体電解キャパシタ。
- 絶縁材料で封止されていないキャパシタ素子からなり、このキャパシタ素子は上端が同一の面に露出した陽極と陰極を有し、上端が当該面に露出した誘電体が当該陽極の周りを取り囲み、且つ上端が当該面に露出した絶縁材料が当該誘電体と当該陰極との間に配置されており、当該陽極と陰極との間に、少なくとも一部分が陰極の下にある固体電解質が位置している固体電解キャパシタの製造方法であって、
金属基材の片面に金属材料の少なくとも1つのバンプを形成すること、
金属基材とバンプを陽極酸化してそれらの表面に誘電体層を形成すること、
誘電体層の上に、(a)誘電体層を備えたバンプの上部が露出するようパターン化した固体電解質層、又は(b)誘電体層のうちのバンプの周囲の部分を被覆するようパターン化した絶縁層を形成すること、
上記(a)の場合には、形成した固体電解質層から露出している個々のバンプ周囲の誘電体層の周りを取り囲むようパターン化した絶縁層を形成し、上記(b)の場合には、形成した絶縁層と誘電体層を覆う固体電解質層を形成すること、
導体層を少なくともバンプを形成した面に形成すること、
バンプを形成した面の材料の一部を除去して、同一の面にバンプ材料の陽極と導体層材料の陰極を露出させ、且つこの面に誘電体層と絶縁層を露出させること、
を含む、固体電解キャパシタ製造方法。 - 前記金属基材として、アルミニウム又はタンタルのシート又は箔を使用する、請求項8記載の固体電解キャパシタ製造方法。
- 前記バンプを、アルミニウムで形成し、又は金バンプの上にアルミニウム膜を被着させて形成する、請求項8又は9記載の固体電解キャパシタ製造方法。
- 前記バンプを、金属基材をエッチングして所定の位置に凸部を残すことにより形成する、請求項8又は9記載の固体電解キャパシタ製造方法。
- 前記バンプを、金属基材をプレス加工して所定の位置に突起を作ることにより形成する、請求項8又は9記載の固体電解キャパシタ製造方法。
- 前記誘電体をバンプの金属材料の陽極酸化で形成する、請求項8から12までのいずれか一つに記載の固体電解キャパシタ製造方法。
- 前記固体電解質として、導電性高分子、MnO2、TCNQ錯体、あるいはMnO2と導電性高分子との組み合わせを使用する、請求項8から13までのいずれか一つに記載の固体電解キャパシタ製造方法。
- 前記導電性高分子がポリピロール、ポリチオフェン又はポリアニリンである、請求項14記載の固体電解キャパシタ製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004124374A JP2005310968A (ja) | 2004-04-20 | 2004-04-20 | 固体電解キャパシタ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004124374A JP2005310968A (ja) | 2004-04-20 | 2004-04-20 | 固体電解キャパシタ及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005310968A true JP2005310968A (ja) | 2005-11-04 |
Family
ID=35439398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004124374A Pending JP2005310968A (ja) | 2004-04-20 | 2004-04-20 | 固体電解キャパシタ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005310968A (ja) |
-
2004
- 2004-04-20 JP JP2004124374A patent/JP2005310968A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100534966B1 (ko) | 인쇄 배선판 및 그 제조방법 및 반도체 장치 | |
JP4405537B2 (ja) | キャパシタ内蔵インタポーザ、それを備えた半導体装置及びキャパシタ内蔵インタポーザの製造方法 | |
US20090116173A1 (en) | Solid electrolytic capacitor | |
JP5007677B2 (ja) | 固体電解コンデンサ及びその製造方法 | |
JP2006237520A (ja) | 薄型多端子コンデンサおよびその製造方法 | |
JP5120026B2 (ja) | 固体電解コンデンサ及びその製造方法 | |
KR100623804B1 (ko) | 고체 전해질 캐패시터 및 그 제조방법 | |
JPWO2003009320A1 (ja) | 固体電解コンデンサの製造方法 | |
JP2004165248A (ja) | 固体電解コンデンサおよびその製造方法 | |
EP1372168A1 (en) | Solid electrolytic capacitor and method of manufacturing the capacitor | |
US6741448B2 (en) | Composite electronic components | |
JP2002237431A (ja) | 固体電解コンデンサ及びその製造方法 | |
JP2002025858A (ja) | 固体電解コンデンサおよびその製法 | |
KR100980155B1 (ko) | 배선 기판, 배선 기판의 제조 방법 및 배선 기판을 이용한전자 부품 | |
JP2005310968A (ja) | 固体電解キャパシタ及びその製造方法 | |
JP2009295634A (ja) | 固体電解コンデンサ | |
JP4337423B2 (ja) | 回路モジュール | |
JP5009122B2 (ja) | チップ型固体電解コンデンサおよびその製造方法 | |
JP2006005243A (ja) | 固体電解キャパシタ及びその製造方法 | |
JP5109321B2 (ja) | キャパシタ内蔵インタポーザ、それを備えた半導体装置及びキャパシタ内蔵インタポーザの製造方法 | |
JP3149419B2 (ja) | 固体電解コンデンサの製造方法 | |
JP2009295645A (ja) | 固体電解コンデンサ | |
JP5003226B2 (ja) | 電解コンデンサシート及び配線基板、並びに、それらの製造方法 | |
JP5120025B2 (ja) | 固体電解コンデンサ及びその製造方法 | |
JP2011176067A (ja) | 固体電解コンデンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20070305 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100209 |