JP2005012084A - 回路モジュール - Google Patents
回路モジュール Download PDFInfo
- Publication number
- JP2005012084A JP2005012084A JP2003176469A JP2003176469A JP2005012084A JP 2005012084 A JP2005012084 A JP 2005012084A JP 2003176469 A JP2003176469 A JP 2003176469A JP 2003176469 A JP2003176469 A JP 2003176469A JP 2005012084 A JP2005012084 A JP 2005012084A
- Authority
- JP
- Japan
- Prior art keywords
- metal sheet
- sheet body
- valve metal
- electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】半導体部品の高周波応答性に対応し、かつ実装性に優れた回路モジュールを提供することを目的とする。
【解決手段】Ａｌからなる弁金属シート体１の片面に、表面に誘電体被膜を有する多孔質層６を設けて固体電解コンデンサ素子とし、スルホール電極２を形成して陽陰極両方を他面に交互に配して基板１１の内部に配置し、引き出し電極１２を介して半導体部品１４と接続し、配線パターン１５及び１６によって給電できる構成とすることにより、耐応力性が向上し、半導体部品を直接実装することが容易となり、インピーダンスの低下が図れる。
【選択図】 図１
【解決手段】Ａｌからなる弁金属シート体１の片面に、表面に誘電体被膜を有する多孔質層６を設けて固体電解コンデンサ素子とし、スルホール電極２を形成して陽陰極両方を他面に交互に配して基板１１の内部に配置し、引き出し電極１２を介して半導体部品１４と接続し、配線パターン１５及び１６によって給電できる構成とすることにより、耐応力性が向上し、半導体部品を直接実装することが容易となり、インピーダンスの低下が図れる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は各種電子機器に利用される固体電解コンデンサ素子を内蔵した回路モジュールに関するものである。
【０００２】
【従来の技術】
従来における固体電解コンデンサとしては、アルミニウムやタンタルなどの多孔質化された弁金属シート体の厚み方向の片面あるいは中間の芯部を電極部とし、この弁金属シート体の多孔質層の表面に誘電体酸化被膜を形成し、その表面に機能性高分子などの固体電解質層を設け、その固体電解質層の表面に集電体層、この集電体層上に金属による電極層を設けてコンデンサ素子を構成し、このコンデンサ素子を積層し各コンデンサ素子の電極部または電極層をまとめて外部端子に接続し、この外部端子を表出するように外装を形成して構成されていた（例えば、特許文献１参照）。
【０００３】
上記従来の固体電解コンデンサは大容量化と等価直列抵抗（以下ＥＳＲと称す）を下げることはできるが、一般的な固体電解コンデンサと同様に外部端子を介して回路基板上に実装しなければならない。
【０００４】
このように、半導体部品と同じように回路基板に表面実装される固体電解コンデンサは実際の回路を構成した状態の等価直列抵抗（以下ＥＳＲと呼ぶ）および等価直列インダクタンス（以下ＥＳＬと呼ぶ）が端子長や配線長が存在するために大きくなり、高周波応答性に劣るといった課題を有するものであった。
【０００５】
こうした課題を解決するため、固体電解コンデンサの一方の表面に陽陰極の電極端子を配置し、この上に半導体部品を直接実装することでＥＳＲやＥＳＬを下げることができる薄型の固体電解コンデンサが提案されている（例えば、特許文献２参照）。
【０００６】
【特許文献１】
特開平３−１４５１１５号公報
【特許文献２】
特開２０００−１１８９８９号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、このような半導体部品の直下に固体電解コンデンサを配置する場合、半導体部品へ効率よく給電する配線を従来とは異なる方式で形成する必要がある。また半導体部品などに直接実装する場合、実装時に端子部に応力が加わるため、これに対する十分な機械的強度を有する必要がある。
【０００８】
本発明は以上のように半導体部品等と直接接続でき、高周波応答性に優れた大容量の固体電解コンデンサを実現できる固体電解コンデンサを用いて、より耐応力性に優れ、実装が容易でかつ優れた信頼性を有し、半導体部品に効率よく給電できる回路モジュールを提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
上記課題を解決するために本発明の請求項１に記載の発明は、少なくとも片面に多孔質層を設けた弁金属シート体と、この弁金属シート体の多孔質層に形成された誘電体被膜と、この誘電体被膜上に形成された固体電解質層と、この固体電解質層上に形成された集電体層と、この集電体層上に形成された陰電極層と、この陰電極層と接続して弁金属シート体を貫通して形成したスルホール電極と、このスルホール電極と弁金属シート体とを絶縁する絶縁膜と、他面に前記スルホール電極と絶縁されかつ弁金属シート体と接続するように設けた接続端子と、他面に前記スルホール電極と接続するように設けた接続端子とを有する固体電解コンデンサ素子を基板の内部に配置し、この基板に前記それぞれの接続端子に接続する引き出し電極を設け、この引き出し電極に接続する配線パターンを少なくとも１箇所以上設けた回路モジュールであり、固体電解コンデンサ素子の耐応力性を確保できるとともに、半導体部品に対して効率よく最短の距離で給電でき、かつ実装体積の削減が図れる回路モジュールを実現できる。
【００１０】
請求項２に記載の発明は、少なくとも片面に多孔質層を設けた弁金属シート体と、この弁金属シート体の多孔質層に形成された誘電体被膜と、この誘電体被膜上に形成された固体電解質層と、この固体電解質層上に形成された集電体層と、この集電体層上に形成された陰電極層と、この陰電極層と接続して弁金属シート体を貫通して形成したスルホール電極と、このスルホール電極と弁金属シート体とを絶縁する絶縁膜と、他面及び片面に前記スルホール電極と絶縁されかつ弁金属シート体と接続するように設けた接続端子と、他面及び片面に前記スルホール電極と接続するように形成した接続端子とを有する固体電解コンデンサ素子を基板の内部に配置し、この基板に前記それぞれの接続端子に接続する引き出し電極を設け、この引き出し電極に接続する配線パターンを少なくとも１箇所以上設けた回路モジュールであり、基板の両面側から半導体部品に対して給電を行なうことができる回路モジュールを実現できる。
【００１１】
請求項３に記載の発明は、少なくとも片面に多孔質層を設けた弁金属シート体と、この弁金属シート体の多孔質層に形成された誘電体被膜と、この誘電体被膜上に形成された固体電解質層と、この固体電解質層上に形成された集電体層と、この集電体層上に形成された陰電極層と、この陰電極層と接続して弁金属シート体を貫通して形成したスルホール電極と、このスルホール電極と弁金属シート体とを絶縁する絶縁膜と、他面及び片面に前記スルホール電極と絶縁されかつ弁金属シート体と接続するように設けた接続端子と、他面及び片面に前記スルホール電極と接続するように形成した接続端子と、前記弁金属シート体を貫通して前記それぞれの接続端子に接続しない第２スルホール電極と、この第２スルホール電極に接続するように片面及び他面に接続端子を有する固体電解コンデンサ素子を基板の内部に配置し、この基板に前記それぞれの接続端子に接続する引き出し電極を設け、この引き出し電極に接続する配線パターンを少なくとも１箇所以上設けた回路モジュールであり、半導体部品に対してより複雑な給電が可能となる回路モジュールを実現することができる。
【００１２】
請求項４に記載の発明は、少なくとも片面に多孔質層を設けた弁金属シート体と、この弁金属シート体の多孔質層に形成された誘電体被膜と、この誘電体被膜上に形成された固体電解質層と、この固体電解質層上に形成された集電体層と、この集電体層上に形成された陰電極層と、この陰電極層と接続して弁金属シート体を貫通して形成したスルホール電極と、このスルホール電極と弁金属シート体とを絶縁する絶縁膜と、他面に前記スルホール電極と絶縁されかつ弁金属シート体と接続するように設けた接続端子と、他面及び片面に前記スルホール電極と接続するように形成した接続端子と、前記弁金属シート体を貫通して前記それぞれの接続端子に接続しない第２スルホール電極と、この第２スルホール電極に接続するように片面及び他面に接続端子を有する固体電解コンデンサ素子を基板の内部に配置し、この基板に前記それぞれの接続端子に接続する引き出し電極を設け、この引き出し電極に接続する配線パターンを少なくとも１箇所以上設けた回路モジュールであり、半導体部品に対してより複雑な給電が可能となるとともに生産性に優れた回路モジュールを実現することができる。
【００１３】
請求項５に記載の発明は、引き出し電極を介して基板の表面の半導体部品と固体電解コンデンサ素子を接続した請求項１〜４のいずれか一つに記載の回路モジュールであり、半導体部品と固体電解コンデンサ素子を短距離で接続できるので、回路損失を低減できる。
【００１４】
請求項６に記載の発明は、固体電解コンデンサ素子の接続端子を半導体部品の接続バンプと同一間隔で配置し、それぞれの接続端子に接続する引き出し電極を介して最短距離で接続した請求項５に記載の回路モジュールであり、配線の引き回しを極小化でき、回路損失を低減できる。
【００１５】
請求項７に記載の発明は、弁金属シート体としてアルミ、タンタル、ニオブのいずれかを用いた請求項１〜４のいずれか一つに記載の回路モジュールであり、多孔質層の形成が容易であり、高い誘電率を有する被膜を得ることができるので、固体電解コンデンサ素子の容量を大きくできる。
【００１６】
請求項８に記載の発明は、弁金属シート体の片面の多孔質層の中に多孔質化されていない部位を形成し、前記多孔質化されていない部位に弁金属シート体と接続する接続端子を設けた請求項２あるいは３のいずれかに記載の回路モジュールであり、界面抵抗の小さい接続端子を容易に形成できる。
【００１７】
請求項９に記載の発明は、請求項１〜４に記載の固体電解コンデンサ素子を複数積層し、かつ各接続端子が互いに電気的に接続された固体電解コンデンサ素子を内蔵した回路モジュールであり、小さい実装体積で大きな容量を得ることができる。
【００１８】
請求項１０に記載の発明は、陰電極層の上に補強板を形成した固体電解コンデンサ素子を用いた請求項１に記載の回路モジュールであり、固体電解コンデンサ素子の信頼性を高めることができる。
【００１９】
請求項１１に記載の発明は、補強板に金属またはカーボンを用いた請求項１０に記載の回路モジュールであり、請求項１０の作用に加えてより低抵抗化が実現できる。
【００２０】
請求項１２に記載の発明は、補強板の厚みが弁金属箔の厚みの０．５〜２．０倍である請求項１０に記載の回路モジュールであり、薄型の高信頼性の固体電解コンデンサ素子を内蔵した回路モジュールを実現することができる。
【００２１】
請求項１３に記載の発明は、接続端子と引き出し電極をめっき電極あるいは樹脂電極で形成した請求項１〜４に記載の回路モジュールであり、電気特性と生産性に優れた回路モジュールを実現することができる。
【００２２】
請求項１４に記載の発明は、第２スルホール電極を金属ピンで形成した請求項３あるいは４のいずれかに記載の回路モジュールであり、より大電流に対応できる回路モジュールを実現することができる。
【００２３】
請求項１５に記載の発明は、第２スルホール電極の電極径をスルホール電極の電極径よりも大きくした請求項３あるいは４のいずれかに記載の回路モジュールであり、大電流に対応できる回路モジュールを実現することができる。
【００２４】
【発明の実施の形態】
以下、本発明の固体電解コンデンサ素子を内蔵した回路モジュールおよびその製造法について実施の形態および図面を用いて説明する。
【００２５】
（実施の形態１）
本発明の実施の形態１及び図１〜図１７により、請求項１、５〜８、１０〜１３に記載の発明を説明する。
【００２６】
図１は本発明の実施の形態１における回路モジュールの断面図である。図２は回路モジュールに内蔵する固体電解コンデンサ素子の斜視図であり、図３はその要部の拡大断面図である。
【００２７】
図１に示すように、本発明の回路モジュールは図２の斜視図に示すような固体電解コンデンサ素子を樹脂などの基板１１に埋め込み、かつ半導体部品１４の直下に配置された構成となっている。これに用いる固体電解コンデンサ素子は図２および図３に示すように、弁金属シート体１は例えばアルミニウムから構成されており、タンタルやニオブなどの材料によっても形成することができる。この弁金属シート体１の片面には多孔質層６が設けられており、この多孔質層６はさらに図３のような構成となっている。図３はスルホール電極２の近傍の断面を拡大したものである。この多孔質層６の表面には誘電体被膜１７が形成され、酸化アルミニウム被膜によって形成されている。この誘電体被膜１７の上にはピロールやチオフェン等からなる固体電解質層１８が形成され、さらにその上にカーボン層１９が設けられ、弁金属シート体１のプレーン部分との対極としてコンデンサ素子を構成している。このカーボン層１９で集電体層７を構成している。このカーボン層１９の上面には陰電極層９が設けられており、これは例えばＡｇペーストなどを塗布することにより形成している。
【００２８】
また、弁金属シート体１にはスルホール電極２が弁金属シート体１を貫通するように設けられている。このスルホール電極２は前記陰電極層９と一体で形成することができる。またスルホール２０の内壁は絶縁膜３によって被覆されていることから、スルホール電極２と弁金属シート体１とは絶縁されている。
【００２９】
さらに、弁金属シート体１の他面には弁金属シート体１と接続された接続端子４が設けられ、スルホール電極２の上に設けられた接続端子５とが互いに配置された電極構成となっている。
【００３０】
また、弁金属シート体１の片面の外周部分には絶縁樹脂からなる陽陰極分離部８が設けられており、固体電解質層１８、集電体層７および陰電極層９と弁金属シート体１のプレーン部分（多孔質化されていない部分）との接続を防止している。この陽陰極分離部８を設けることにより、より生産性と信頼性を高めることができる。
【００３１】
次に、この固体電解コンデンサ素子をＡｇ，Ｃｕ，Ｎｉ，Ｔｉ，Ｆｅ，カーボンなどを用いた補強板１０に導電性接着剤などを用いて貼り合わせた後、基板１１に埋め込み、Ｃｕ，Ａｇなどの低抵抗な電極材料からなる引き出し電極１２を介して接続端子４および５が外部へと引き出された状態となっている。この引き出し電極１２および接続端子４，５はめっき電極または樹脂電極により構成することが性能、生産性の観点から最も好ましい。
【００３２】
また、前記補強板１０は機械的強度を高めるとともに導電性を有する材料を用いることにより電極としての機能も有することができる。またこの補強板１０の厚みは弁金属シート体の厚みの０．５〜２．０倍の厚みにすることが最適である。
【００３３】
０．５倍よりも薄くした場合は補強板としての効果が薄く、２．０倍よりも厚くした場合は回路モジュールの厚みが厚くなりすぎるために低背化の観点から好ましくないためである。またこの補強板１０は無くても実装性に優れた回路モジュールとしての機能を発揮することができるのは言うまでもない。
【００３４】
そして、半導体部品１４に設けられた接続バンプ１３と引き出し電極１２を電気的に接続することにより最短の距離で接続することができる回路モジュールを実現することができる。
【００３５】
また、引き出し電極１２の一部には基板１１の表面に設けられた配線パターン１５，１６が接続され、半導体部品１４や固体電解コンデンサ素子へ電流を供給できる構成をなしている。これは例えば半導体部品１４の中で各引き出し電極１２の共通化が図られている場合であり、配線パターン１５，１６を複数層に設けて各引き出し電極１２へ接続することも可能であり、さらに直接接続端子４，５に接続することも可能である。
【００３６】
このような構成をとることにより、半導体部品１４に対する固体電解コンデンサ素子の実装体積が小さくなると共に低ＥＳＲおよび低ＥＳＬ性能を有する固体電解コンデンサ素子と半導体部品１４との接続間距離を短縮化できることから、配線の引き回しによる損失が大幅に低減できることから、半導体部品１４の高周波化により適した回路モジュールとすることができる。
【００３７】
また、固体電解コンデンサ素子が基板１１に埋め込まれていることから耐応力性にも優れる。
【００３８】
次に、この回路モジュールの製造方法を図面を用いて説明する。
【００３９】
図４〜図１２は実施の形態１における固体電解コンデンサ素子の製造方法の一例を示す断面工程図であり、図１３〜図１７はこの固体電解コンデンサ素子を内蔵する回路モジュールの製造方法の一例を示す断面工程図である。
【００４０】
図４は片面に多孔質層６が設けられた弁金属シート体１であり、例えば通常のＡｌの片面を酸処理して作製する。
【００４１】
次にレーザ加工やパンチング加工によって所定の位置にスルホール２０を形成したものが図５である。
【００４２】
続いて図６に示すように、スルホール２０の内壁及び多孔質化されていない他面に絶縁膜３を形成する。この絶縁膜３を形成する方法として、例えば多孔質層６の上をレジストなどで覆った状態でスルホール２０を形成し、その後電着法によって樹脂層を形成し、レジストを溶剤に浸漬して除去した後に樹脂層を熱硬化するなどの方法が挙げられる。
【００４３】
次に、レーザ加工により絶縁膜３の所定の位置を除去加工して陽極開口部２１を形成した状態が図７となり、次に図８に示すように多孔質層６の表面の外周部に絶縁樹脂などを塗布して硬化させることにより陽陰極分離部８を形成する。
【００４４】
次に、図９に示すように多孔質層６の上に固体電解質層１８を形成する（図示せず）。この固体電解質層１８は重合法によってピロールやチオフェンなどの導電性高分子の膜を形成して固体電解質層１８とすることができる。その後集電体層７としてカーボン粉末を塗布あるいは浸漬などにより形成する。
【００４５】
次に、図１０に示すようにＡｇペーストを集電体層７の上に塗布すると共に絶縁膜３が形成されたスルホール２０の内部に充填して硬化させる。この時Ａｇペーストを均一な加圧力でスキージするなどして、スルホール２０の内部に均一な状態で時Ａｇペーストを充填することにより陰電極層９を形成する。
【００４６】
次に、図１１に示すように必要に応じて補強板１０を陰電極層９の上に貼り合わせる。
【００４７】
その後、図１２に示すように陽極開口部２１の弁金属シート体１の表面とスルホール電極２の表出面に対して、めっき法によってＣｕあるいはＡｇなどからなる低抵抗材料を用いて接続端子４，５を形成することで固体電解コンデンサ素子が完成する。なお、図示はしていないがめっき液が固体電解コンデンサを破壊しないように、マスキングやレジストによる保護も適宜用いると尚信頼性を高めることができる。
【００４８】
次に、この固体電解コンデンサ素子を用いて回路モジュールを製造する方法を説明する。
【００４９】
図１３は前記固体電解コンデンサ素子を樹脂中に埋め込んで硬化して基板１１を形成したものであり、その後図１４に示すように固体電解コンデンサ素子の接続端子４，５に対応した位置にレーザ加工などによってブラインドビア２２を設ける。
【００５０】
次に、図１５に示すようにブラインドビア２２の内部と基板１１の表面にめっき膜２３を設ける。この方法としては、例えば無電解めっきによって薄いＮｉの導電層を形成した後、電解めっきによってＮｉやＣｕの層を形成することにより形成することができる。その後、全体を所定の厚みに加工するとともに、めっき膜２３の余分な箇所を除去して個別の引き出し電極１２を形成することにより図１６の状態とすることができる。
【００５１】
また、基板１１の表面の所定の位置に配線パターン１５，１６をめっき法、薄膜法などを用いて形成することにより、図１７に示す回路モジュールを作製することができる。
【００５２】
（実施の形態２）
本発明の実施の形態２及び図１８により、請求項２および９に記載の発明を説明する。
【００５３】
図１８は本発明の実施の形態２における回路モジュールの断面図であり、実施の形態１とほぼ同様の固体電解コンデンサ素子が埋め込まれて回路モジュールを構成している。異なる点は多孔質層６が弁金属シート体１の片面に局部的に形成されている点、接続端子４，５，２５，２６および引き出し電極１２，２４が弁金属シート体１の両面に設けられていることである。
【００５４】
すなわち、弁金属シート体１の片面は多孔質層６になる部位と多孔質化されずにプレーンのままの部位が混在し、プレーンな部位においては接続端子２５が形成され、接続端子２５は弁金属シート体１のプレーン部及び接続端子４と電気的に接続し、絶縁部２９によって陰電極層９とは絶縁されている。
【００５５】
そして、接続端子２６は陰電極層９と電気的に接続してある。これら接続端子２５及び２６は、それぞれ接続端子４および５の対向する裏面に位置している。
【００５６】
さらに、固体電解コンデンサ素子の片面の表面には絶縁層２８が設けられており、絶縁層２８によっても接続端子２５及び２６の絶縁化が図られている。
【００５７】
このような構成とすることにより、固体電解コンデンサ素子を介して半導体部品１４の電気的接続を固体電解コンデンサ素子を経由して基板１１の裏面へ配線を引き出すことができるため、より複雑な実装形態に対応できる回路モジュールを実現することができるようになる。
【００５８】
図１９〜図２８は実施の形態２における固体電解コンデンサ素子の作製工程の一例を示す断面工程図である。図１９において、弁金属シート体１の両面にレジスト３４及び３５を塗布して形成し、この弁金属シート体１を酸などの薬液に浸漬して片面の開口部分に多孔質層６を形成する。
【００５９】
次に、図２０に示すようにレジスト３４，３５を除去した後、片面の全面にフィルムレジスト３６を形成する。
【００６０】
その後、所定の位置にスルホール２０を設け、実施の形態１と同様にして絶縁膜３をスルホール２０の内壁と弁金属シート体１の他面に形成し、さらに外周部に陽陰極分離部８を設けた状態が図２１である。
【００６１】
次に、図２２に示すように弁金属シート体１の片面にプレーン部と接続する接続端子２５を設ける部位に接続端子２５の形状よりも大きい形状の絶縁部２９を形成する。
【００６２】
次に、多孔質層６の上に実施の形態１と同様に固体電解質層１８（図示せず）を形成した後、集電体層７を設けて図２３とし、印刷などの方法によってＡｇペーストを集電体層７の上とスルホール２０の中にスルホール電極２として塗布あるいは充填して硬化することにより図２４の状態となる。
【００６３】
続いて、図２５に示すように弁金属シート体１の片面の全面には絶縁層２８を所定の厚みよりも厚めに設けるとともに、弁金属シート体１の他面の全面にはレジスト３７を塗布する。このレジスト３７は後ほど除去できるものである。
【００６４】
次に、図２６に示すように前記絶縁層２８とレジスト３７のそれぞれ所定の位置にブラインドビア３８を形成し、かつ絶縁層２８の一部に陰電極層９が表出するよう給電部３９を形成する。
【００６５】
次に、弁金属シート体１の一部と給電部３９より給電しながら電解めっきを行なうことにより接続端子４，５及び２５，２６を形成して図２７となる。
【００６６】
そして、給電部３９を封止部２７によって封止し、その後全体を所定の厚みまで研磨して図２８に示すような固体電解コンデンサ素子を完成する。
【００６７】
この固体電解コンデンサ素子を実施の形態１と同様にして埋め込み樹脂中に埋め込むと共に、引き出し電極２４を設けて図１８の回路モジュールとなる。
【００６８】
このように、弁金属シート体１の片面のプレーンに接続する接続端子２５の形成部位を多孔質化しないことにより、接続端子２５の形成が容易に行なえるとともに接続端子２５と弁金属シート体１との接続を良好に行なえるので界面抵抗が減少する。この結果、電気特性に優れた固体電解コンデンサ素子を内蔵した実装性に優れた回路モジュールを実現することができる。
【００６９】
（実施の形態３）
本発明の実施の形態３及び図２９、図３０〜図４１により、請求項３，１４，１５に記載の発明を説明する。
【００７０】
図２９は本発明の実施の形態３における回路モジュールの断面図であり、実施の形態２とほぼ同様の固体電解コンデンサ素子が埋め込まれて回路モジュールを構成している。異なる点は弁金属シート体１及びスルホール電極２のいずれとも接続せず、固体電解コンデンサ素子を貫通する第２スルホール電極３２が設けられている点である。この第２スルホール電極３２は絶縁膜３と第２絶縁膜３３によって、弁金属シート体１およびスルホール電極２や陰電極層９と絶縁されており、第２スルホール電極３２には基板１１の片面すなわち半導体部品１４が実装されていない側の面より電流が供給され、配線パターン１５は接続端子４の一部と接続し、配線パターン１６は接続端子５の一部と接続している。
【００７１】
このような構成とすることにより、半導体部品１４に対して直接、多様な電流供給を行なうことが可能となり、複雑な配線構造を設計することなく実装性に優れた回路モジュールを実現することができる。またこの第２スルホール電極３２に大電流を流す必要性があるときには第２スルホール電極３２として金属ピンを挿入することにより低抵抗で接触抵抗の最も少ない電極として構成することができる。さらに第２スルホール電極３２の電極径をスルホール電極２の電極径よりも大きく設計することによっても大電流化に対応することができる。
【００７２】
この回路モジュールに用いられる固体電解コンデンサ素子は図３０〜図４１に示す方法によって作製することができる。前工程は実施の形態２と同じであるので省略する。図３０は弁金属シート体１およびフィルムレジスト３６にスルホール２０、第２スルホール４０を形成したものであり、パンチング加工やレーザ加工によって形成することができる。
【００７３】
そして、図３１は実施の形態２と同様に電着法などによって絶縁膜３を設けた状態であり、その後フィルムレジスト３６を剥離した後、陽陰極分離部８を設けて図３２となる。
【００７４】
次に、図３３に示すように第２スルホール４０の中に埋め込み樹脂４１を充填して硬化した後、埋め込み樹脂４１にレーザ加工またはパンチング加工によって第３スルホール４２を形成して図３４となる。
【００７５】
続いて、片面の所定の位置に絶縁部２９を形成し、重合法によって固体電解質層１８を形成した後集電体層７を形成した状態が図３５となる。
【００７６】
次に、図３６に示すようにスルホール２０の中と集電体層７の上及び第３スルホール４２の中にＡｇペーストを充填して硬化し、スルホール電極２、陰電極層９、第２スルホール電極３２を形成した後、弁金属シート体１の片面に絶縁層２８、他面にレジスト３７を設ける。
【００７７】
その後、図３７に示すようにレーザ加工、エッチング加工などによって所定の位置にブラインドビア３８を設け、かつ給電ができる給電部３９を設け、この状態で弁金属シート体１と給電部３９より給電しながら電解めっきを行なうことで接続端子４，５，２５，２６を形成することにより図３８の状態となる。
【００７８】
その後、給電部３９を樹脂封止して封止部２７を形成して図３９となる。
【００７９】
次に、図４０に示すように第２スルホール電極３２に接続する接続端子３０，３１を設けるため、全面に無電解めっきを行なった後電解めっきによってめっき膜４３，４４を形成する。
【００８０】
その後、両面を所定の厚みまで研磨することにより、図４１の固体電解コンデンサ素子となる。
【００８１】
この固体電解コンデンサ素子を実施の形態１と同様にして基板１１に埋め込み、配線パターン１５，１６、引き出し電極１２，２４を形成することにより図２９の回路モジュールとすることができる。このような構成とすることにより実装性に優れた高周波に対応できる回路モジュールを提供することができる。
【００８２】
（実施の形態４）
本発明の実施の形態４及び図４２により、請求項４に記載の発明を説明する。
【００８３】
図４２は本発明の実施の形態４における回路モジュールの断面図であり、実施の形態３とほぼ同様の固体電解コンデンサ素子が埋め込まれて回路モジュールを構成している。実施の形態３と異なる点は固体電解コンデンサ素子の片面には弁金属シート体１と接続する接続端子２５が設けられていない点である。
【００８４】
この回路モジュールは基板１１の片面より弁金属シート体１と接続する配線を引き出す必要のない場合の構造であり、無駄な接続端子２５を設けないことにより生産性に優れた回路モジュールを構成することができる。
【００８５】
（実施の形態５）
本発明の実施の形態５及び図４３により、請求項９に記載の発明を説明する。
【００８６】
図４３は本発明の実施の形態５における回路モジュールの断面図であり、実施の形態２とほぼ同様の固体電解コンデンサ素子が埋め込まれて回路モジュールを構成している。異なる点は同一の固体電解コンデンサ素子のそれぞれ対応する接続端子４，５と接続端子２５，２６が接続されて積層され、かつ基板１１の片面、すなわち半導体部品１４の反対側に配線パターン４５，４６が形成され、固体電解コンデンサ素子や半導体部品１４に給電されている点である。
【００８７】
このような構成とすることにより、コンデンサの容量値を大幅に増大できるとともに、実装体積もあまり増加せず、かつ半導体部品１４との直接接続も行なえるものであり、より高性能な回路モジュールとすることができる。
【００８８】
なお、本図面においては配線パターン４５，４６が一部の引き出し電極２２のみと接続されているが、必要に応じて全ての引き出し電極２２と接続するように形成されても良いことはいうまでもない。また配線パターン４５，４６は半導体部品１４を実装する面と同じ面に形成しても良いし、両面に形成しても良い。
【００８９】
【発明の効果】
以上のように本発明によれば、半導体部品を実装する基板に薄型で低インピーダンス特性を有する固体電解コンデンサ素子を内蔵することにより、少ない実装体積と最短距離で半導体部品と固体電解コンデンサ素子を接続することができることから、高周波化に対応できるとともに大電流に対応できる回路モジュールを実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における回路モジュールの断面図
【図２】同固体電解コンデンサ素子の斜視図
【図３】同要部拡大断面図
【図４】同断面工程図
【図５】同断面工程図
【図６】同断面工程図
【図７】同断面工程図
【図８】同断面工程図
【図９】同断面工程図
【図１０】同断面工程図
【図１１】同断面工程図
【図１２】同断面工程図
【図１３】同回路モジュールの断面工程図
【図１４】同断面工程図
【図１５】同断面工程図
【図１６】同断面工程図
【図１７】同断面工程図
【図１８】本発明の実施の形態２における回路モジュールの断面図
【図１９】本発明の実施の形態２における回路モジュールに内蔵する固体電解コンデンサ素子の断面工程図
【図２０】同断面工程図
【図２１】同断面工程図
【図２２】同断面工程図
【図２３】同断面工程図
【図２４】同断面工程図
【図２５】同断面工程図
【図２６】同断面工程図
【図２７】同断面工程図
【図２８】同断面工程図
【図２９】本発明の実施の形態３における回路モジュールの断面図
【図３０】本発明の実施の形態３における回路モジュールに内蔵する固体電解コンデンサ素子の断面工程図
【図３１】同断面工程図
【図３２】同断面工程図
【図３３】同断面工程図
【図３４】同断面工程図
【図３５】同断面工程図
【図３６】同断面工程図
【図３７】同断面工程図
【図３８】同断面工程図
【図３９】同断面工程図
【図４０】同断面工程図
【図４１】同断面工程図
【図４２】本発明の実施の形態４における回路モジュールの断面図
【図４３】本発明の実施の形態５における回路モジュールの断面図
【符号の説明】
１ 弁金属シート体
２ スルホール電極
３ 絶縁膜
４ 接続端子
５ 接続端子
６ 多孔質層
７ 集電体層
８ 陽陰極分離部
９ 陰電極層
１０ 補強板
１１ 基板
１２ 引き出し電極
１３ 接続バンプ
１４ 半導体部品
１５ 配線パターン
１６ 配線パターン
２０ スルホール
２１ 陽極開口部
２２ ブラインドビア
２３ めっき膜
２４ 引き出し電極
２５ 接続端子
２６ 接続端子
２７ 封止部
２８ 絶縁層
２９ 絶縁部
３０ 接続端子
３１ 接続端子
３２ 第２スルホール電極
３３ 第２絶縁膜
３４ レジスト
３５ レジスト
３６ フィルムレジスト
３７ レジスト
３８ ブラインドビア
３９ 給電部
４０ 第２スルホール
４１ 埋め込み樹脂
４２ 第３スルホール
４３ めっき膜
４４ めっき膜
４５ 配線パターン
４６ 配線パターン
【発明の属する技術分野】
本発明は各種電子機器に利用される固体電解コンデンサ素子を内蔵した回路モジュールに関するものである。
【０００２】
【従来の技術】
従来における固体電解コンデンサとしては、アルミニウムやタンタルなどの多孔質化された弁金属シート体の厚み方向の片面あるいは中間の芯部を電極部とし、この弁金属シート体の多孔質層の表面に誘電体酸化被膜を形成し、その表面に機能性高分子などの固体電解質層を設け、その固体電解質層の表面に集電体層、この集電体層上に金属による電極層を設けてコンデンサ素子を構成し、このコンデンサ素子を積層し各コンデンサ素子の電極部または電極層をまとめて外部端子に接続し、この外部端子を表出するように外装を形成して構成されていた（例えば、特許文献１参照）。
【０００３】
上記従来の固体電解コンデンサは大容量化と等価直列抵抗（以下ＥＳＲと称す）を下げることはできるが、一般的な固体電解コンデンサと同様に外部端子を介して回路基板上に実装しなければならない。
【０００４】
このように、半導体部品と同じように回路基板に表面実装される固体電解コンデンサは実際の回路を構成した状態の等価直列抵抗（以下ＥＳＲと呼ぶ）および等価直列インダクタンス（以下ＥＳＬと呼ぶ）が端子長や配線長が存在するために大きくなり、高周波応答性に劣るといった課題を有するものであった。
【０００５】
こうした課題を解決するため、固体電解コンデンサの一方の表面に陽陰極の電極端子を配置し、この上に半導体部品を直接実装することでＥＳＲやＥＳＬを下げることができる薄型の固体電解コンデンサが提案されている（例えば、特許文献２参照）。
【０００６】
【特許文献１】
特開平３−１４５１１５号公報
【特許文献２】
特開２０００−１１８９８９号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、このような半導体部品の直下に固体電解コンデンサを配置する場合、半導体部品へ効率よく給電する配線を従来とは異なる方式で形成する必要がある。また半導体部品などに直接実装する場合、実装時に端子部に応力が加わるため、これに対する十分な機械的強度を有する必要がある。
【０００８】
本発明は以上のように半導体部品等と直接接続でき、高周波応答性に優れた大容量の固体電解コンデンサを実現できる固体電解コンデンサを用いて、より耐応力性に優れ、実装が容易でかつ優れた信頼性を有し、半導体部品に効率よく給電できる回路モジュールを提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
上記課題を解決するために本発明の請求項１に記載の発明は、少なくとも片面に多孔質層を設けた弁金属シート体と、この弁金属シート体の多孔質層に形成された誘電体被膜と、この誘電体被膜上に形成された固体電解質層と、この固体電解質層上に形成された集電体層と、この集電体層上に形成された陰電極層と、この陰電極層と接続して弁金属シート体を貫通して形成したスルホール電極と、このスルホール電極と弁金属シート体とを絶縁する絶縁膜と、他面に前記スルホール電極と絶縁されかつ弁金属シート体と接続するように設けた接続端子と、他面に前記スルホール電極と接続するように設けた接続端子とを有する固体電解コンデンサ素子を基板の内部に配置し、この基板に前記それぞれの接続端子に接続する引き出し電極を設け、この引き出し電極に接続する配線パターンを少なくとも１箇所以上設けた回路モジュールであり、固体電解コンデンサ素子の耐応力性を確保できるとともに、半導体部品に対して効率よく最短の距離で給電でき、かつ実装体積の削減が図れる回路モジュールを実現できる。
【００１０】
請求項２に記載の発明は、少なくとも片面に多孔質層を設けた弁金属シート体と、この弁金属シート体の多孔質層に形成された誘電体被膜と、この誘電体被膜上に形成された固体電解質層と、この固体電解質層上に形成された集電体層と、この集電体層上に形成された陰電極層と、この陰電極層と接続して弁金属シート体を貫通して形成したスルホール電極と、このスルホール電極と弁金属シート体とを絶縁する絶縁膜と、他面及び片面に前記スルホール電極と絶縁されかつ弁金属シート体と接続するように設けた接続端子と、他面及び片面に前記スルホール電極と接続するように形成した接続端子とを有する固体電解コンデンサ素子を基板の内部に配置し、この基板に前記それぞれの接続端子に接続する引き出し電極を設け、この引き出し電極に接続する配線パターンを少なくとも１箇所以上設けた回路モジュールであり、基板の両面側から半導体部品に対して給電を行なうことができる回路モジュールを実現できる。
【００１１】
請求項３に記載の発明は、少なくとも片面に多孔質層を設けた弁金属シート体と、この弁金属シート体の多孔質層に形成された誘電体被膜と、この誘電体被膜上に形成された固体電解質層と、この固体電解質層上に形成された集電体層と、この集電体層上に形成された陰電極層と、この陰電極層と接続して弁金属シート体を貫通して形成したスルホール電極と、このスルホール電極と弁金属シート体とを絶縁する絶縁膜と、他面及び片面に前記スルホール電極と絶縁されかつ弁金属シート体と接続するように設けた接続端子と、他面及び片面に前記スルホール電極と接続するように形成した接続端子と、前記弁金属シート体を貫通して前記それぞれの接続端子に接続しない第２スルホール電極と、この第２スルホール電極に接続するように片面及び他面に接続端子を有する固体電解コンデンサ素子を基板の内部に配置し、この基板に前記それぞれの接続端子に接続する引き出し電極を設け、この引き出し電極に接続する配線パターンを少なくとも１箇所以上設けた回路モジュールであり、半導体部品に対してより複雑な給電が可能となる回路モジュールを実現することができる。
【００１２】
請求項４に記載の発明は、少なくとも片面に多孔質層を設けた弁金属シート体と、この弁金属シート体の多孔質層に形成された誘電体被膜と、この誘電体被膜上に形成された固体電解質層と、この固体電解質層上に形成された集電体層と、この集電体層上に形成された陰電極層と、この陰電極層と接続して弁金属シート体を貫通して形成したスルホール電極と、このスルホール電極と弁金属シート体とを絶縁する絶縁膜と、他面に前記スルホール電極と絶縁されかつ弁金属シート体と接続するように設けた接続端子と、他面及び片面に前記スルホール電極と接続するように形成した接続端子と、前記弁金属シート体を貫通して前記それぞれの接続端子に接続しない第２スルホール電極と、この第２スルホール電極に接続するように片面及び他面に接続端子を有する固体電解コンデンサ素子を基板の内部に配置し、この基板に前記それぞれの接続端子に接続する引き出し電極を設け、この引き出し電極に接続する配線パターンを少なくとも１箇所以上設けた回路モジュールであり、半導体部品に対してより複雑な給電が可能となるとともに生産性に優れた回路モジュールを実現することができる。
【００１３】
請求項５に記載の発明は、引き出し電極を介して基板の表面の半導体部品と固体電解コンデンサ素子を接続した請求項１〜４のいずれか一つに記載の回路モジュールであり、半導体部品と固体電解コンデンサ素子を短距離で接続できるので、回路損失を低減できる。
【００１４】
請求項６に記載の発明は、固体電解コンデンサ素子の接続端子を半導体部品の接続バンプと同一間隔で配置し、それぞれの接続端子に接続する引き出し電極を介して最短距離で接続した請求項５に記載の回路モジュールであり、配線の引き回しを極小化でき、回路損失を低減できる。
【００１５】
請求項７に記載の発明は、弁金属シート体としてアルミ、タンタル、ニオブのいずれかを用いた請求項１〜４のいずれか一つに記載の回路モジュールであり、多孔質層の形成が容易であり、高い誘電率を有する被膜を得ることができるので、固体電解コンデンサ素子の容量を大きくできる。
【００１６】
請求項８に記載の発明は、弁金属シート体の片面の多孔質層の中に多孔質化されていない部位を形成し、前記多孔質化されていない部位に弁金属シート体と接続する接続端子を設けた請求項２あるいは３のいずれかに記載の回路モジュールであり、界面抵抗の小さい接続端子を容易に形成できる。
【００１７】
請求項９に記載の発明は、請求項１〜４に記載の固体電解コンデンサ素子を複数積層し、かつ各接続端子が互いに電気的に接続された固体電解コンデンサ素子を内蔵した回路モジュールであり、小さい実装体積で大きな容量を得ることができる。
【００１８】
請求項１０に記載の発明は、陰電極層の上に補強板を形成した固体電解コンデンサ素子を用いた請求項１に記載の回路モジュールであり、固体電解コンデンサ素子の信頼性を高めることができる。
【００１９】
請求項１１に記載の発明は、補強板に金属またはカーボンを用いた請求項１０に記載の回路モジュールであり、請求項１０の作用に加えてより低抵抗化が実現できる。
【００２０】
請求項１２に記載の発明は、補強板の厚みが弁金属箔の厚みの０．５〜２．０倍である請求項１０に記載の回路モジュールであり、薄型の高信頼性の固体電解コンデンサ素子を内蔵した回路モジュールを実現することができる。
【００２１】
請求項１３に記載の発明は、接続端子と引き出し電極をめっき電極あるいは樹脂電極で形成した請求項１〜４に記載の回路モジュールであり、電気特性と生産性に優れた回路モジュールを実現することができる。
【００２２】
請求項１４に記載の発明は、第２スルホール電極を金属ピンで形成した請求項３あるいは４のいずれかに記載の回路モジュールであり、より大電流に対応できる回路モジュールを実現することができる。
【００２３】
請求項１５に記載の発明は、第２スルホール電極の電極径をスルホール電極の電極径よりも大きくした請求項３あるいは４のいずれかに記載の回路モジュールであり、大電流に対応できる回路モジュールを実現することができる。
【００２４】
【発明の実施の形態】
以下、本発明の固体電解コンデンサ素子を内蔵した回路モジュールおよびその製造法について実施の形態および図面を用いて説明する。
【００２５】
（実施の形態１）
本発明の実施の形態１及び図１〜図１７により、請求項１、５〜８、１０〜１３に記載の発明を説明する。
【００２６】
図１は本発明の実施の形態１における回路モジュールの断面図である。図２は回路モジュールに内蔵する固体電解コンデンサ素子の斜視図であり、図３はその要部の拡大断面図である。
【００２７】
図１に示すように、本発明の回路モジュールは図２の斜視図に示すような固体電解コンデンサ素子を樹脂などの基板１１に埋め込み、かつ半導体部品１４の直下に配置された構成となっている。これに用いる固体電解コンデンサ素子は図２および図３に示すように、弁金属シート体１は例えばアルミニウムから構成されており、タンタルやニオブなどの材料によっても形成することができる。この弁金属シート体１の片面には多孔質層６が設けられており、この多孔質層６はさらに図３のような構成となっている。図３はスルホール電極２の近傍の断面を拡大したものである。この多孔質層６の表面には誘電体被膜１７が形成され、酸化アルミニウム被膜によって形成されている。この誘電体被膜１７の上にはピロールやチオフェン等からなる固体電解質層１８が形成され、さらにその上にカーボン層１９が設けられ、弁金属シート体１のプレーン部分との対極としてコンデンサ素子を構成している。このカーボン層１９で集電体層７を構成している。このカーボン層１９の上面には陰電極層９が設けられており、これは例えばＡｇペーストなどを塗布することにより形成している。
【００２８】
また、弁金属シート体１にはスルホール電極２が弁金属シート体１を貫通するように設けられている。このスルホール電極２は前記陰電極層９と一体で形成することができる。またスルホール２０の内壁は絶縁膜３によって被覆されていることから、スルホール電極２と弁金属シート体１とは絶縁されている。
【００２９】
さらに、弁金属シート体１の他面には弁金属シート体１と接続された接続端子４が設けられ、スルホール電極２の上に設けられた接続端子５とが互いに配置された電極構成となっている。
【００３０】
また、弁金属シート体１の片面の外周部分には絶縁樹脂からなる陽陰極分離部８が設けられており、固体電解質層１８、集電体層７および陰電極層９と弁金属シート体１のプレーン部分（多孔質化されていない部分）との接続を防止している。この陽陰極分離部８を設けることにより、より生産性と信頼性を高めることができる。
【００３１】
次に、この固体電解コンデンサ素子をＡｇ，Ｃｕ，Ｎｉ，Ｔｉ，Ｆｅ，カーボンなどを用いた補強板１０に導電性接着剤などを用いて貼り合わせた後、基板１１に埋め込み、Ｃｕ，Ａｇなどの低抵抗な電極材料からなる引き出し電極１２を介して接続端子４および５が外部へと引き出された状態となっている。この引き出し電極１２および接続端子４，５はめっき電極または樹脂電極により構成することが性能、生産性の観点から最も好ましい。
【００３２】
また、前記補強板１０は機械的強度を高めるとともに導電性を有する材料を用いることにより電極としての機能も有することができる。またこの補強板１０の厚みは弁金属シート体の厚みの０．５〜２．０倍の厚みにすることが最適である。
【００３３】
０．５倍よりも薄くした場合は補強板としての効果が薄く、２．０倍よりも厚くした場合は回路モジュールの厚みが厚くなりすぎるために低背化の観点から好ましくないためである。またこの補強板１０は無くても実装性に優れた回路モジュールとしての機能を発揮することができるのは言うまでもない。
【００３４】
そして、半導体部品１４に設けられた接続バンプ１３と引き出し電極１２を電気的に接続することにより最短の距離で接続することができる回路モジュールを実現することができる。
【００３５】
また、引き出し電極１２の一部には基板１１の表面に設けられた配線パターン１５，１６が接続され、半導体部品１４や固体電解コンデンサ素子へ電流を供給できる構成をなしている。これは例えば半導体部品１４の中で各引き出し電極１２の共通化が図られている場合であり、配線パターン１５，１６を複数層に設けて各引き出し電極１２へ接続することも可能であり、さらに直接接続端子４，５に接続することも可能である。
【００３６】
このような構成をとることにより、半導体部品１４に対する固体電解コンデンサ素子の実装体積が小さくなると共に低ＥＳＲおよび低ＥＳＬ性能を有する固体電解コンデンサ素子と半導体部品１４との接続間距離を短縮化できることから、配線の引き回しによる損失が大幅に低減できることから、半導体部品１４の高周波化により適した回路モジュールとすることができる。
【００３７】
また、固体電解コンデンサ素子が基板１１に埋め込まれていることから耐応力性にも優れる。
【００３８】
次に、この回路モジュールの製造方法を図面を用いて説明する。
【００３９】
図４〜図１２は実施の形態１における固体電解コンデンサ素子の製造方法の一例を示す断面工程図であり、図１３〜図１７はこの固体電解コンデンサ素子を内蔵する回路モジュールの製造方法の一例を示す断面工程図である。
【００４０】
図４は片面に多孔質層６が設けられた弁金属シート体１であり、例えば通常のＡｌの片面を酸処理して作製する。
【００４１】
次にレーザ加工やパンチング加工によって所定の位置にスルホール２０を形成したものが図５である。
【００４２】
続いて図６に示すように、スルホール２０の内壁及び多孔質化されていない他面に絶縁膜３を形成する。この絶縁膜３を形成する方法として、例えば多孔質層６の上をレジストなどで覆った状態でスルホール２０を形成し、その後電着法によって樹脂層を形成し、レジストを溶剤に浸漬して除去した後に樹脂層を熱硬化するなどの方法が挙げられる。
【００４３】
次に、レーザ加工により絶縁膜３の所定の位置を除去加工して陽極開口部２１を形成した状態が図７となり、次に図８に示すように多孔質層６の表面の外周部に絶縁樹脂などを塗布して硬化させることにより陽陰極分離部８を形成する。
【００４４】
次に、図９に示すように多孔質層６の上に固体電解質層１８を形成する（図示せず）。この固体電解質層１８は重合法によってピロールやチオフェンなどの導電性高分子の膜を形成して固体電解質層１８とすることができる。その後集電体層７としてカーボン粉末を塗布あるいは浸漬などにより形成する。
【００４５】
次に、図１０に示すようにＡｇペーストを集電体層７の上に塗布すると共に絶縁膜３が形成されたスルホール２０の内部に充填して硬化させる。この時Ａｇペーストを均一な加圧力でスキージするなどして、スルホール２０の内部に均一な状態で時Ａｇペーストを充填することにより陰電極層９を形成する。
【００４６】
次に、図１１に示すように必要に応じて補強板１０を陰電極層９の上に貼り合わせる。
【００４７】
その後、図１２に示すように陽極開口部２１の弁金属シート体１の表面とスルホール電極２の表出面に対して、めっき法によってＣｕあるいはＡｇなどからなる低抵抗材料を用いて接続端子４，５を形成することで固体電解コンデンサ素子が完成する。なお、図示はしていないがめっき液が固体電解コンデンサを破壊しないように、マスキングやレジストによる保護も適宜用いると尚信頼性を高めることができる。
【００４８】
次に、この固体電解コンデンサ素子を用いて回路モジュールを製造する方法を説明する。
【００４９】
図１３は前記固体電解コンデンサ素子を樹脂中に埋め込んで硬化して基板１１を形成したものであり、その後図１４に示すように固体電解コンデンサ素子の接続端子４，５に対応した位置にレーザ加工などによってブラインドビア２２を設ける。
【００５０】
次に、図１５に示すようにブラインドビア２２の内部と基板１１の表面にめっき膜２３を設ける。この方法としては、例えば無電解めっきによって薄いＮｉの導電層を形成した後、電解めっきによってＮｉやＣｕの層を形成することにより形成することができる。その後、全体を所定の厚みに加工するとともに、めっき膜２３の余分な箇所を除去して個別の引き出し電極１２を形成することにより図１６の状態とすることができる。
【００５１】
また、基板１１の表面の所定の位置に配線パターン１５，１６をめっき法、薄膜法などを用いて形成することにより、図１７に示す回路モジュールを作製することができる。
【００５２】
（実施の形態２）
本発明の実施の形態２及び図１８により、請求項２および９に記載の発明を説明する。
【００５３】
図１８は本発明の実施の形態２における回路モジュールの断面図であり、実施の形態１とほぼ同様の固体電解コンデンサ素子が埋め込まれて回路モジュールを構成している。異なる点は多孔質層６が弁金属シート体１の片面に局部的に形成されている点、接続端子４，５，２５，２６および引き出し電極１２，２４が弁金属シート体１の両面に設けられていることである。
【００５４】
すなわち、弁金属シート体１の片面は多孔質層６になる部位と多孔質化されずにプレーンのままの部位が混在し、プレーンな部位においては接続端子２５が形成され、接続端子２５は弁金属シート体１のプレーン部及び接続端子４と電気的に接続し、絶縁部２９によって陰電極層９とは絶縁されている。
【００５５】
そして、接続端子２６は陰電極層９と電気的に接続してある。これら接続端子２５及び２６は、それぞれ接続端子４および５の対向する裏面に位置している。
【００５６】
さらに、固体電解コンデンサ素子の片面の表面には絶縁層２８が設けられており、絶縁層２８によっても接続端子２５及び２６の絶縁化が図られている。
【００５７】
このような構成とすることにより、固体電解コンデンサ素子を介して半導体部品１４の電気的接続を固体電解コンデンサ素子を経由して基板１１の裏面へ配線を引き出すことができるため、より複雑な実装形態に対応できる回路モジュールを実現することができるようになる。
【００５８】
図１９〜図２８は実施の形態２における固体電解コンデンサ素子の作製工程の一例を示す断面工程図である。図１９において、弁金属シート体１の両面にレジスト３４及び３５を塗布して形成し、この弁金属シート体１を酸などの薬液に浸漬して片面の開口部分に多孔質層６を形成する。
【００５９】
次に、図２０に示すようにレジスト３４，３５を除去した後、片面の全面にフィルムレジスト３６を形成する。
【００６０】
その後、所定の位置にスルホール２０を設け、実施の形態１と同様にして絶縁膜３をスルホール２０の内壁と弁金属シート体１の他面に形成し、さらに外周部に陽陰極分離部８を設けた状態が図２１である。
【００６１】
次に、図２２に示すように弁金属シート体１の片面にプレーン部と接続する接続端子２５を設ける部位に接続端子２５の形状よりも大きい形状の絶縁部２９を形成する。
【００６２】
次に、多孔質層６の上に実施の形態１と同様に固体電解質層１８（図示せず）を形成した後、集電体層７を設けて図２３とし、印刷などの方法によってＡｇペーストを集電体層７の上とスルホール２０の中にスルホール電極２として塗布あるいは充填して硬化することにより図２４の状態となる。
【００６３】
続いて、図２５に示すように弁金属シート体１の片面の全面には絶縁層２８を所定の厚みよりも厚めに設けるとともに、弁金属シート体１の他面の全面にはレジスト３７を塗布する。このレジスト３７は後ほど除去できるものである。
【００６４】
次に、図２６に示すように前記絶縁層２８とレジスト３７のそれぞれ所定の位置にブラインドビア３８を形成し、かつ絶縁層２８の一部に陰電極層９が表出するよう給電部３９を形成する。
【００６５】
次に、弁金属シート体１の一部と給電部３９より給電しながら電解めっきを行なうことにより接続端子４，５及び２５，２６を形成して図２７となる。
【００６６】
そして、給電部３９を封止部２７によって封止し、その後全体を所定の厚みまで研磨して図２８に示すような固体電解コンデンサ素子を完成する。
【００６７】
この固体電解コンデンサ素子を実施の形態１と同様にして埋め込み樹脂中に埋め込むと共に、引き出し電極２４を設けて図１８の回路モジュールとなる。
【００６８】
このように、弁金属シート体１の片面のプレーンに接続する接続端子２５の形成部位を多孔質化しないことにより、接続端子２５の形成が容易に行なえるとともに接続端子２５と弁金属シート体１との接続を良好に行なえるので界面抵抗が減少する。この結果、電気特性に優れた固体電解コンデンサ素子を内蔵した実装性に優れた回路モジュールを実現することができる。
【００６９】
（実施の形態３）
本発明の実施の形態３及び図２９、図３０〜図４１により、請求項３，１４，１５に記載の発明を説明する。
【００７０】
図２９は本発明の実施の形態３における回路モジュールの断面図であり、実施の形態２とほぼ同様の固体電解コンデンサ素子が埋め込まれて回路モジュールを構成している。異なる点は弁金属シート体１及びスルホール電極２のいずれとも接続せず、固体電解コンデンサ素子を貫通する第２スルホール電極３２が設けられている点である。この第２スルホール電極３２は絶縁膜３と第２絶縁膜３３によって、弁金属シート体１およびスルホール電極２や陰電極層９と絶縁されており、第２スルホール電極３２には基板１１の片面すなわち半導体部品１４が実装されていない側の面より電流が供給され、配線パターン１５は接続端子４の一部と接続し、配線パターン１６は接続端子５の一部と接続している。
【００７１】
このような構成とすることにより、半導体部品１４に対して直接、多様な電流供給を行なうことが可能となり、複雑な配線構造を設計することなく実装性に優れた回路モジュールを実現することができる。またこの第２スルホール電極３２に大電流を流す必要性があるときには第２スルホール電極３２として金属ピンを挿入することにより低抵抗で接触抵抗の最も少ない電極として構成することができる。さらに第２スルホール電極３２の電極径をスルホール電極２の電極径よりも大きく設計することによっても大電流化に対応することができる。
【００７２】
この回路モジュールに用いられる固体電解コンデンサ素子は図３０〜図４１に示す方法によって作製することができる。前工程は実施の形態２と同じであるので省略する。図３０は弁金属シート体１およびフィルムレジスト３６にスルホール２０、第２スルホール４０を形成したものであり、パンチング加工やレーザ加工によって形成することができる。
【００７３】
そして、図３１は実施の形態２と同様に電着法などによって絶縁膜３を設けた状態であり、その後フィルムレジスト３６を剥離した後、陽陰極分離部８を設けて図３２となる。
【００７４】
次に、図３３に示すように第２スルホール４０の中に埋め込み樹脂４１を充填して硬化した後、埋め込み樹脂４１にレーザ加工またはパンチング加工によって第３スルホール４２を形成して図３４となる。
【００７５】
続いて、片面の所定の位置に絶縁部２９を形成し、重合法によって固体電解質層１８を形成した後集電体層７を形成した状態が図３５となる。
【００７６】
次に、図３６に示すようにスルホール２０の中と集電体層７の上及び第３スルホール４２の中にＡｇペーストを充填して硬化し、スルホール電極２、陰電極層９、第２スルホール電極３２を形成した後、弁金属シート体１の片面に絶縁層２８、他面にレジスト３７を設ける。
【００７７】
その後、図３７に示すようにレーザ加工、エッチング加工などによって所定の位置にブラインドビア３８を設け、かつ給電ができる給電部３９を設け、この状態で弁金属シート体１と給電部３９より給電しながら電解めっきを行なうことで接続端子４，５，２５，２６を形成することにより図３８の状態となる。
【００７８】
その後、給電部３９を樹脂封止して封止部２７を形成して図３９となる。
【００７９】
次に、図４０に示すように第２スルホール電極３２に接続する接続端子３０，３１を設けるため、全面に無電解めっきを行なった後電解めっきによってめっき膜４３，４４を形成する。
【００８０】
その後、両面を所定の厚みまで研磨することにより、図４１の固体電解コンデンサ素子となる。
【００８１】
この固体電解コンデンサ素子を実施の形態１と同様にして基板１１に埋め込み、配線パターン１５，１６、引き出し電極１２，２４を形成することにより図２９の回路モジュールとすることができる。このような構成とすることにより実装性に優れた高周波に対応できる回路モジュールを提供することができる。
【００８２】
（実施の形態４）
本発明の実施の形態４及び図４２により、請求項４に記載の発明を説明する。
【００８３】
図４２は本発明の実施の形態４における回路モジュールの断面図であり、実施の形態３とほぼ同様の固体電解コンデンサ素子が埋め込まれて回路モジュールを構成している。実施の形態３と異なる点は固体電解コンデンサ素子の片面には弁金属シート体１と接続する接続端子２５が設けられていない点である。
【００８４】
この回路モジュールは基板１１の片面より弁金属シート体１と接続する配線を引き出す必要のない場合の構造であり、無駄な接続端子２５を設けないことにより生産性に優れた回路モジュールを構成することができる。
【００８５】
（実施の形態５）
本発明の実施の形態５及び図４３により、請求項９に記載の発明を説明する。
【００８６】
図４３は本発明の実施の形態５における回路モジュールの断面図であり、実施の形態２とほぼ同様の固体電解コンデンサ素子が埋め込まれて回路モジュールを構成している。異なる点は同一の固体電解コンデンサ素子のそれぞれ対応する接続端子４，５と接続端子２５，２６が接続されて積層され、かつ基板１１の片面、すなわち半導体部品１４の反対側に配線パターン４５，４６が形成され、固体電解コンデンサ素子や半導体部品１４に給電されている点である。
【００８７】
このような構成とすることにより、コンデンサの容量値を大幅に増大できるとともに、実装体積もあまり増加せず、かつ半導体部品１４との直接接続も行なえるものであり、より高性能な回路モジュールとすることができる。
【００８８】
なお、本図面においては配線パターン４５，４６が一部の引き出し電極２２のみと接続されているが、必要に応じて全ての引き出し電極２２と接続するように形成されても良いことはいうまでもない。また配線パターン４５，４６は半導体部品１４を実装する面と同じ面に形成しても良いし、両面に形成しても良い。
【００８９】
【発明の効果】
以上のように本発明によれば、半導体部品を実装する基板に薄型で低インピーダンス特性を有する固体電解コンデンサ素子を内蔵することにより、少ない実装体積と最短距離で半導体部品と固体電解コンデンサ素子を接続することができることから、高周波化に対応できるとともに大電流に対応できる回路モジュールを実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における回路モジュールの断面図
【図２】同固体電解コンデンサ素子の斜視図
【図３】同要部拡大断面図
【図４】同断面工程図
【図５】同断面工程図
【図６】同断面工程図
【図７】同断面工程図
【図８】同断面工程図
【図９】同断面工程図
【図１０】同断面工程図
【図１１】同断面工程図
【図１２】同断面工程図
【図１３】同回路モジュールの断面工程図
【図１４】同断面工程図
【図１５】同断面工程図
【図１６】同断面工程図
【図１７】同断面工程図
【図１８】本発明の実施の形態２における回路モジュールの断面図
【図１９】本発明の実施の形態２における回路モジュールに内蔵する固体電解コンデンサ素子の断面工程図
【図２０】同断面工程図
【図２１】同断面工程図
【図２２】同断面工程図
【図２３】同断面工程図
【図２４】同断面工程図
【図２５】同断面工程図
【図２６】同断面工程図
【図２７】同断面工程図
【図２８】同断面工程図
【図２９】本発明の実施の形態３における回路モジュールの断面図
【図３０】本発明の実施の形態３における回路モジュールに内蔵する固体電解コンデンサ素子の断面工程図
【図３１】同断面工程図
【図３２】同断面工程図
【図３３】同断面工程図
【図３４】同断面工程図
【図３５】同断面工程図
【図３６】同断面工程図
【図３７】同断面工程図
【図３８】同断面工程図
【図３９】同断面工程図
【図４０】同断面工程図
【図４１】同断面工程図
【図４２】本発明の実施の形態４における回路モジュールの断面図
【図４３】本発明の実施の形態５における回路モジュールの断面図
【符号の説明】
１ 弁金属シート体
２ スルホール電極
３ 絶縁膜
４ 接続端子
５ 接続端子
６ 多孔質層
７ 集電体層
８ 陽陰極分離部
９ 陰電極層
１０ 補強板
１１ 基板
１２ 引き出し電極
１３ 接続バンプ
１４ 半導体部品
１５ 配線パターン
１６ 配線パターン
２０ スルホール
２１ 陽極開口部
２２ ブラインドビア
２３ めっき膜
２４ 引き出し電極
２５ 接続端子
２６ 接続端子
２７ 封止部
２８ 絶縁層
２９ 絶縁部
３０ 接続端子
３１ 接続端子
３２ 第２スルホール電極
３３ 第２絶縁膜
３４ レジスト
３５ レジスト
３６ フィルムレジスト
３７ レジスト
３８ ブラインドビア
３９ 給電部
４０ 第２スルホール
４１ 埋め込み樹脂
４２ 第３スルホール
４３ めっき膜
４４ めっき膜
４５ 配線パターン
４６ 配線パターン
Claims (15)
- 少なくとも片面に多孔質層を設けた弁金属シート体と、この弁金属シート体の多孔質層に形成された誘電体被膜と、この誘電体被膜上に形成された固体電解質層と、この固体電解質層上に形成された集電体層と、この集電体層上に形成された陰電極層と、この陰電極層と接続して弁金属シート体を貫通して形成したスルホール電極と、このスルホール電極と弁金属シート体とを絶縁する絶縁膜と、他面に前記スルホール電極と絶縁されかつ弁金属シート体と接続するように設けた接続端子と、他面に前記スルホール電極と接続するように設けた接続端子とを有する固体電解コンデンサ素子を基板の内部に配置し、この基板に前記それぞれの接続端子に接続する引き出し電極を設け、この引き出し電極に接続する配線パターンを少なくとも１箇所以上設けた回路モジュール。
- 少なくとも片面に多孔質層を設けた弁金属シート体と、この弁金属シート体の多孔質層に形成された誘電体被膜と、この誘電体被膜上に形成された固体電解質層と、この固体電解質層上に形成された集電体層と、この集電体層上に形成された陰電極層と、この陰電極層と接続して弁金属シート体を貫通して形成したスルホール電極と、このスルホール電極と弁金属シート体とを絶縁する絶縁膜と、他面及び片面に前記スルホール電極と絶縁されかつ弁金属シート体と接続するように設けた接続端子と、他面及び片面に前記スルホール電極と接続するように形成した接続端子とを有する固体電解コンデンサ素子を基板の内部に配置し、この基板に前記それぞれの接続端子に接続する引き出し電極を設け、この引き出し電極に接続する配線パターンを少なくとも１箇所以上設けた回路モジュール。
- 少なくとも片面に多孔質層を設けた弁金属シート体と、この弁金属シート体の多孔質層に形成された誘電体被膜と、この誘電体被膜上に形成された固体電解質層と、この固体電解質層上に形成された集電体層と、この集電体層上に形成された陰電極層と、この陰電極層と接続して弁金属シート体を貫通して形成したスルホール電極と、このスルホール電極と弁金属シート体とを絶縁する絶縁膜と、他面及び片面に前記スルホール電極と絶縁されかつ弁金属シート体と接続するように設けた接続端子と、他面及び片面に前記スルホール電極と接続するように形成した接続端子と、前記弁金属シート体を貫通して前記それぞれの接続端子に接続しない第２スルホール電極と、この第２スルホール電極に接続するように片面及び他面に接続端子を有する固体電解コンデンサ素子を基板の内部に配置し、この基板に前記それぞれの接続端子に接続する引き出し電極を設け、この引き出し電極に接続する配線パターンを少なくとも１箇所以上設けた回路モジュール。
- 少なくとも片面に多孔質層を設けた弁金属シート体と、この弁金属シート体の多孔質層に形成された誘電体被膜と、この誘電体被膜上に形成された固体電解質層と、この固体電解質層上に形成された集電体層と、この集電体層上に形成された陰電極層と、この陰電極層と接続して弁金属シート体を貫通して形成したスルホール電極と、このスルホール電極と弁金属シート体とを絶縁する絶縁膜と、他面に前記スルホール電極と絶縁されかつ弁金属シート体と接続するように設けた接続端子と、他面及び片面に前記スルホール電極と接続するように形成した接続端子と、前記弁金属シート体を貫通して前記それぞれの接続端子に接続しない第２スルホール電極と、この第２スルホール電極に接続するように片面及び他面に接続端子を有する固体電解コンデンサ素子を基板の内部に配置し、この基板に前記それぞれの接続端子に接続する引き出し電極を設け、この引き出し電極に接続する配線パターンを少なくとも１箇所以上設けた回路モジュール。
- 引き出し電極を介して基板表面の半導体部品と固体電解コンデンサ素子を接続した請求項１〜４のいずれか一つに記載の回路モジュール。
- 固体電解コンデンサ素子の接続端子を半導体部品の接続バンプと同一間隔で配置し、それぞれの接続端子に接続する引き出し電極を介して最短距離で接続した請求項５に記載の回路モジュール。
- 弁金属シート体としてアルミ、タンタル、ニオブのいずれかを用いた請求項１〜４のいずれか一つに記載の回路モジュール。
- 弁金属シート体の片面の多孔質層の中に多孔質化されていない部位を形成し、前記多孔質化されていない部位に弁金属シート体と接続する接続端子を設けた請求項２あるいは３のいずれかに記載の回路モジュール。
- 請求項１〜４に記載の固体電解コンデンサ素子を複数積層し、かつ各接続端子が互いに電気的に接続された固体電解コンデンサ素子を内蔵した回路モジュール。
- 陰電極層の上に補強板を形成した固体電解コンデンサ素子を用いた請求項１に記載の回路モジュール。
- 補強板に金属またはカーボンを用いた請求項１０に記載の回路モジュール。
- 補強板の厚みが弁金属箔の厚みの０．５〜２．０倍である請求項１０に記載の回路モジュール。
- 接続端子と引き出し電極をめっき電極あるいは樹脂電極で形成した請求項１〜４のいずれか１つに記載の回路モジュール。
- 第２スルホール電極を金属ピンで形成した請求項３あるいは４のいずれかに記載の回路モジュール。
- 第２スルホール電極の電極径をスルホール電極の電極径よりも大きくした請求項３あるいは４のいずれかに記載の回路モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003176469A JP4337423B2 (ja) | 2003-06-20 | 2003-06-20 | 回路モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003176469A JP4337423B2 (ja) | 2003-06-20 | 2003-06-20 | 回路モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005012084A true JP2005012084A (ja) | 2005-01-13 |
| JP4337423B2 JP4337423B2 (ja) | 2009-09-30 |
Family
ID=34099347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003176469A Expired - Fee Related JP4337423B2 (ja) | 2003-06-20 | 2003-06-20 | 回路モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4337423B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008078299A (ja) * | 2006-09-20 | 2008-04-03 | Fujitsu Ltd | キャパシタ、その製造方法、および電子基板 |
| JP2008198912A (ja) * | 2007-02-15 | 2008-08-28 | Fujitsu Ltd | キャパシタ内蔵インターポーザ、キャパシタ内蔵インターポーザモジュール及びその製造方法 |
| JP2009117698A (ja) * | 2007-11-08 | 2009-05-28 | Fujitsu Ltd | キャパシタ及びキャパシタを含む半導体装置、及びキャパシタの製造方法 |
| WO2024116445A1 (ja) * | 2022-11-28 | 2024-06-06 | 株式会社村田製作所 | キャパシタ内蔵シート、インターポーザー及び半導体素子 |
-
2003
- 2003-06-20 JP JP2003176469A patent/JP4337423B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008078299A (ja) * | 2006-09-20 | 2008-04-03 | Fujitsu Ltd | キャパシタ、その製造方法、および電子基板 |
| US7793396B2 (en) | 2006-09-20 | 2010-09-14 | Fujitsu Limited | Manufacturing method of capacitor |
| US7940516B2 (en) | 2006-09-20 | 2011-05-10 | Fujitsu Limited | Capacitor and electronic substrate including the same |
| JP2008198912A (ja) * | 2007-02-15 | 2008-08-28 | Fujitsu Ltd | キャパシタ内蔵インターポーザ、キャパシタ内蔵インターポーザモジュール及びその製造方法 |
| JP4745264B2 (ja) * | 2007-02-15 | 2011-08-10 | 富士通株式会社 | キャパシタ内蔵インターポーザモジュールの製造方法及びパッケージの製造方法 |
| JP2009117698A (ja) * | 2007-11-08 | 2009-05-28 | Fujitsu Ltd | キャパシタ及びキャパシタを含む半導体装置、及びキャパシタの製造方法 |
| WO2024116445A1 (ja) * | 2022-11-28 | 2024-06-06 | 株式会社村田製作所 | キャパシタ内蔵シート、インターポーザー及び半導体素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4337423B2 (ja) | 2009-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4432207B2 (ja) | コンデンサ | |
| JP4019837B2 (ja) | 固体電解コンデンサ及びその製造方法 | |
| KR100984535B1 (ko) | 고체 전해 콘덴서 및 그 제조 방법 | |
| EP2313900B1 (en) | Substrate with embedded patterned capacitance | |
| WO2001082319A1 (en) | Solid electrolyte capacitor | |
| JP4757698B2 (ja) | 固体電解コンデンサ | |
| JP2011071559A (ja) | 固体電解コンデンサ | |
| JP2006237520A (ja) | 薄型多端子コンデンサおよびその製造方法 | |
| JP4604403B2 (ja) | 固体電解コンデンサの製造方法 | |
| JP4839824B2 (ja) | コンデンサ内蔵基板およびその製造方法 | |
| US6775125B2 (en) | Solid electrolytic capacitor and method of manufacturing the capacitor | |
| WO2002080205A1 (fr) | Composants electroniques composites | |
| JP4149891B2 (ja) | コンデンサとコンデンサ内蔵回路基板、ならびにそれらの製造方法 | |
| JP4337423B2 (ja) | 回路モジュール | |
| JP2002237431A (ja) | 固体電解コンデンサ及びその製造方法 | |
| WO2003023797A1 (fr) | Procede de fabrication d'un condensateur electrolytique transistorise | |
| JP4915856B2 (ja) | 固体電解コンデンサ | |
| JP2008098487A (ja) | 固体電解コンデンサおよび固体電解コンデンサ内蔵基板と、それらの製造方法 | |
| JP2002289470A (ja) | 固体電解コンデンサ及びその製造方法 | |
| JP4276774B2 (ja) | チップ状固体電解コンデンサ | |
| JP4558257B2 (ja) | 固体電解コンデンサ | |
| JP4138621B2 (ja) | 固体電解コンデンサ | |
| JPH0693421B2 (ja) | 固体電解コンデンサの製造方法 | |
| JP4706115B2 (ja) | 固体電解コンデンサ及びその製造方法 | |
| JP2003031438A (ja) | 固体電解コンデンサの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060508 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060613 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090423 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090609 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090622 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |