JP6558439B2 - コンデンサおよびその製造方法 - Google Patents

コンデンサおよびその製造方法 Download PDF

Info

Publication number
JP6558439B2
JP6558439B2 JP2017534156A JP2017534156A JP6558439B2 JP 6558439 B2 JP6558439 B2 JP 6558439B2 JP 2017534156 A JP2017534156 A JP 2017534156A JP 2017534156 A JP2017534156 A JP 2017534156A JP 6558439 B2 JP6558439 B2 JP 6558439B2
Authority
JP
Japan
Prior art keywords
substrate
porous
dielectric layer
capacitor
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017534156A
Other languages
English (en)
Other versions
JPWO2017026247A1 (ja
Inventor
建夫 荒川
建夫 荒川
徳之 井上
徳之 井上
洋昌 佐伯
洋昌 佐伯
直樹 岩地
直樹 岩地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2017026247A1 publication Critical patent/JPWO2017026247A1/ja
Application granted granted Critical
Publication of JP6558439B2 publication Critical patent/JP6558439B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/01Form of self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/085Vapour deposited
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/10Metal-oxide dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029Processes of manufacture
    • H01G9/0032Processes of manufacture formation of the dielectric layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004Details
    • H01G9/022Electrolytes; Absorbents
    • H01G9/025Solid electrolytes
    • H01G9/032Inorganic semiconducting electrolytes, e.g. MnO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004Details
    • H01G9/04Electrodes or formation of dielectric layers thereon
    • H01G9/048Electrodes or formation of dielectric layers thereon characterised by their structure
    • H01G9/055Etched foil electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004Details
    • H01G9/07Dielectric layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15Solid electrolytic capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

本発明は、コンデンサおよびその製造方法に関する。
近年、電子機器の高密度実装化に伴って、より高い静電容量を有するコンデンサが求められている。このようなコンデンサとして、例えば、特許文献1には、弁作用金属からなる陽極基体の表面に誘電体酸化皮膜層を有し、誘電体酸化皮膜層上に固体電解質層、さらに導電体層が形成された単板コンデンサ素子を積層した積層型固体電解コンデンサが開示されている。このようなコンデンサにおいて、誘電体酸化皮膜は、例えば非特許文献1または2に記載のように、基材の表面の金属(例えばアルミニウム)を酸化させることにより、即ち陽極酸化処理を行うことにより形成される。
国際公開第2009/118774号
電解液陰極アルミニウム電解コンデンサ 日本畜電器工業 永田著(1983) 表面科学Vol.19,No12,pp.772-780,1998
本発明者らは、より高い静電容量を有するコンデンサを得るために、導電性基材として、導電性多孔基材を用い、多孔部の壁の厚み(即ち、細孔間の厚み)をより小さくし、基材の表面積をより大きくすることを試みた。しかしながら、本発明者らは、誘電体層を、陽極酸化処理により形成した場合、多孔部の壁の厚みを小さくしすぎると、静電容量が十分に向上しないことに気付いた。本発明者らは、この問題を検討した結果、多孔部の壁の厚みが小さすぎると、壁の部分の金属がすべて金属酸化物となって(即ち、基材の金属が浸食されて)消失し、その部分で静電容量形成部を形成することができないことに原因があると考えた。
本発明の目的は、導電性多孔基材を用いて、より高い静電容量を得ることができるコンデンサおよびその製造方法を提供することにある。
本発明者らは、鋭意検討した結果、多孔部の細孔間の基材厚みが、誘電体層の厚みに対して1.2倍以下である部分、あるいは細孔間の基材厚みが50nm以下である部分が、多孔部の基材全体の5%以上存在する導電性多孔基材を用い、かつ、誘電体層を陽極酸化被膜以外とすることにより、より高い静電容量を有するコンデンサを得ることができることを見出した。
本発明の第1の要旨によれば、多孔部を有する導電性多孔基材と、
多孔部上に位置する誘電体層と、
誘電体層上に位置する上部電極と
を有して成るコンデンサであって、
導電性多孔基材の多孔部において、誘電体層の厚みに対して、細孔間の基材厚みが1.2倍以下である部分が、多孔部全体の5%以上存在し、
誘電体層が、導電性多孔基材とは異なる起源の原子からなる化合物によって形成されていることを特徴とする、コンデンサが提供される。
本発明の第2の要旨によれば、多孔部を有する導電性多孔基材と、
多孔部上に位置する誘電体層と、
誘電体層上に位置する上部電極と
を有して成るコンデンサであって、
導電性多孔基材の多孔部において、細孔間の基材厚みが50nm以下である部分が、多孔部全体の5%以上存在し、
誘電体層が、導電性多孔基材とは異なる起源の原子からなる化合物によって形成されていることを特徴とする、コンデンサが提供される。
本発明の第3の要旨によれば、多孔部を有する導電性多孔基材を準備し、
導電性多孔基材の多孔部上に、基材を酸化することなく誘電体層を形成し、
得られた誘電体層上に、上部電極を形成する
ことを含む、コンデンサの製造方法であって、
多孔部において、形成すべき誘電体層の厚みに対して、細孔間の基材厚みが1.2倍以下である部分が、多孔部全体の5%以上存在する導電性多孔基材を用いることを特徴とする方法が提供される。
本発明の第4の要旨によれば、多孔部を有する導電性多孔基材を準備し、
導電性多孔基材の多孔部上に、基材を酸化することなく誘電体層を形成し、
得られた誘電体層上に、上部電極を形成する
ことを含む、コンデンサの製造方法であって、
細孔間の基材厚みが50nm以下である部分が、多孔部全体の5%以上存在する導電性多孔基材を用いることを特徴とする製造方法が提供される。
本発明によれば、多孔部の細孔間の基材厚みが、誘電体層の厚みに対して1.2倍以下である部分、あるいは細孔間の基材厚みが50nm以下である部分が、多孔部全体の5%以上存在する導電性多孔基材を用い、誘電体層を、陽極酸化被膜以外とすることにより、より高い静電容量を有するコンデンサを提供することができる。
図1(a)は、本発明の1つの実施形態におけるコンデンサ1の概略断面図であり、図1(b)は、コンデンサ1の導電性金属基板の概略平面図である。 図2(a)は、図1のコンデンサの高空隙率部の拡大図であり、図2(b)は、高空隙率部における層構造を模式的に示す図である。
本発明のコンデンサについて、以下、図面を参照しながら詳細に説明する。但し、本実施形態のコンデンサおよび各構成要素の形状および配置等は、図示する例に限定されない。
本実施形態のコンデンサ1の概略断面図を図1(a)に示し、導電性多孔基材2の概略平面図を図1(b)に示す。また、導電性多孔基材2の高空隙率部12の拡大図を図2(a)に示し、高空隙率部12、誘電体層4および上部電極6の層構造を図2(b)に模式的に示す。
図1(a)、図1(b)、図2(a)および図2(b)に示されるように、本実施形態のコンデンサ1は、略直方体形状を有しており、概略的には、多孔部を有する導電性多孔基材2と、導電性多孔基材2上に形成された誘電体層4と、誘電体層4上に形成された上部電極6とを有して成る。導電性多孔基材2は、一方の主表面(第1主表面)側に相対的に空隙率が高い高空隙率部(多孔部)12と、相対的に空隙率が低い低空隙率部14を有する。高空隙率部12は、導電性多孔基材2の第1主表面の中央部に位置し、その周囲には、低空隙率部14が位置している。即ち、低空隙率部14は、高空隙率部12を囲んでいる。高空隙率部12は、多孔構造を有しており、即ち、本発明の多孔部に相当する。また、導電性多孔基材2は、他方の主表面(第2主表面)側に支持部10を有する。即ち、高空隙率部12および低空隙率部14は導電性多孔基材2の第1主表面を構成し、支持部10は導電性多孔基材2の第2主表面を構成する。図1(a)において、第1主表面は、導電性多孔基材2の上面であり、第2主表面は、導電性多孔基材2の下面である。コンデンサ1の末端部において、誘電体層4と上部電極6の間には絶縁部16が存在する。コンデンサ1は、上部電極6上に第1外部電極18を、および導電性多孔基材2の支持部10側の主表面上に第2外部電極20を備える。本実施形態のコンデンサ1において、第1外部電極18と上部電極6とは電気的に接続されており、第2外部電極20と支持部10は電気的に接続されている。上部電極6と、導電性多孔基材2の高空隙率部12は、誘電体層4を介して向かい合っており、上部電極6と導電性多孔基材2に通電すると、誘電体層4に電荷を蓄積することができる。
上記導電性多孔基材2は、多孔構造を有し、表面が導電性であれば、その材料および構成は限定されない。例えば、導電性多孔基材としては、多孔質金属基材、または、多孔質シリカ材料、多孔質炭素材料もしくは多孔質セラミック焼結体の表面に導電性の層を形成した基材等が挙げられる。好ましい態様において、導電性多孔基材は、多孔質金属基材である。Siなどの半導体を基材として用いると、電気抵抗が高く、コンデンサの等価直列抵抗(ESR:Equivalent Series Resistance)が大きくなるため好ましくない。
上記多孔質金属基材を構成する金属としては、例えば、アルミニウム、タンタル、ニッケル、銅、チタン、ニオブおよび鉄の金属、ならびにステンレス、ジュラルミン等の合金等が挙げられる。好ましくは、多孔質金属基材は、アルミニウム多孔基材である。
上記導電性多孔基材2は、一方の主表面(第1主表面)側に高空隙率部12および低空隙率部14、ならびに他の主表面(第2主表面)側に支持部10を有する。
本明細書において、「空隙率」とは、導電性多孔基材において空隙が占める割合を言う。当該空隙率は、下記のようにして測定することができる。尚、上記多孔部の空隙は、コンデンサを作製するプロセスにおいて、最終的に誘電体層および上部電極などで充填され得るが、上記「空隙率」は、このように充填された物質は考慮せず、充填された箇所も空隙とみなして算出する。
まず、導電性多孔基材を、FIB(集束イオンビーム:Focused Ion Beam)マイクロサンプリング法で加工し60nm以下の厚みの薄片試料に加工する。この薄片試料の所定の領域(3μm×3μm)を、STEM(走査透過型電子顕微鏡:Scanning Transmission Electron Microscope)−EDS(エネルギー分散型X線分析:Energy dispersive X-ray spectrometry)マッピング分析で測定する。マッピング測定視野内において、導電性多孔基材を構成する材料が存在する面積を求める。そして、下記等式から空隙率を計算することができる。この測定を任意の3箇所で行い、測定値の平均値を空隙率とする。
空隙率(%)=((測定面積−基材を構成する材料が存在する面積)/測定面積)×100
本明細書において、「高空隙率部」とは、導電性多孔基材の支持部および低空隙率部よりも空隙率が高い部分を意味し、本発明の多孔部に相当する。
上記高空隙率部12は、多孔構造を有する。多孔構造を有する高空隙率部12は、導電性多孔基材の比表面積を大きくし、コンデンサの静電容量をより大きくする。
高空隙率部の空隙率は、比表面積を大きくして、コンデンサの静電容量をより大きくする観点から、好ましくは20%以上、より好ましくは30%以上、さらにより好ましくは35%以上であり得る。また、機械的強度を確保する観点から、90%以下が好ましく、80%以下がより好ましい。
また、空隙率が大きすぎると、基材の存在割合が小さくなりすぎて大きな表面積の確保が困難になる。従って、好ましい態様において、基材の存在割合は、20%以上、より好ましくは25%以上、さらに好ましくは30%以上である。ここに基材の存在割合とは、空隙率の測定と同様に、FIB加工により得られた基材の断面を、STEM−EDSマッピング分析で測定して、下記等式から計算することができる。
基材の存在割合(%)=(基材を構成する材料が存在する面積/測定面積)×100
高空隙率部は、特に限定されないが、好ましくは30倍以上10,000倍以下、より好ましくは50倍以上5,000倍以下、例えば200倍以上600倍以下の拡面率を有する。ここに、拡面率とは、単位投影面積あたりの表面積を意味する。単位投影面積あたりの表面積は、BET比表面積測定装置を用いて、液体窒素温度における窒素の吸着量から求めることができる。
また、拡面率は、次の方法でも求めることができる。試料の断面(厚み方向にカットして得られる断面)のSTEM(走査透過型電子顕微鏡)画像を、幅Xで厚み(高さ)T方向全体にわたって撮影する(一度に撮影できない場合は、複数の画像を連結してもよい)。得られた幅X高さTの断面の細孔表面の総経路長L(細孔表面の合計の長さ)を測定する。ここで、上記幅X高さTの断面を一の側面とし、多孔基材表面を一の底面とする正四角柱領域における細孔表面の総経路長は、LXとなる。また、この正四角柱の底面積はXとなる。従って、拡面率は、LX/X=L/Xとして求めることができる。
高空隙率部(即ち、多孔部)において、細孔間の基材厚み(即ち、多孔部の壁の厚み)が誘電体層の厚みに対して1.2倍以下である部分が、多孔部の基材全体の5%以上、好ましくは15%以上、より好ましくは25%以上存在する。細孔間の基材厚みが誘電体層の厚みに対して1.2倍以下である部分を、多孔部の基材全体の5%以上とすることにより、より大きな静電容量を確保することができる。また、細孔間の基材厚み(即ち、多孔部の壁の厚み)が誘電体層の厚みに対して1.2倍以下である部分は、好ましくは80%以下、より好ましくは70%以下であり得る。誘電体層の厚みに対して1.2倍以下である部分を80%以下とすることにより、多孔部の機械強度が高くなり、コンデンサの破壊によるショート不良を低減でき、かつ電極抵抗を低減して良好なESR特性を維持することが容易になる。
一の態様において、高空隙率部(即ち、多孔部)において、細孔間の基材厚み(即ち、多孔部の壁の厚み)が、50nm以下、例えば30nm以下または10nm以下である部分が、多孔部の基材全体の5%以上、好ましくは15%以上、より好ましくは25%以上存在する。細孔間の基材厚みが50nm以下である部分を、5%以上とすることにより、より大きな静電容量を確保することができる。また、細孔間の基材厚み(即ち、多孔部の壁の厚み)が50nm以下、例えば30nm以下または10nm以下である部分は、好ましくは80%以下、より好ましくは70%以下であり得る。所定の厚みの部分を80%以下とすることにより、多孔部の機械強度が高くなり、コンデンサの破壊によるショート不良を低減でき、かつ電極抵抗を低減して良好なESR特性を維持することが容易になる。
細孔間の基材厚みとは、FIB加工により得られた基材の多孔部の断面を、TEMで観察して得られた画像における、細孔間の基材部分(細孔と細孔を隔てる壁)の厚みを意味する。
細孔間の基材厚みが、所定の厚み以下である部分の割合は、FIB加工により得られた基材の多孔部の断面を、TEMで取得した画像を観察して、基材が存在する部分の面積(ピクセル単位、以下「初期ピクセル値」ともいう)を算出し、次いで、画像処理を行うことにより基材の厚みが所定の値以下の部分(例えば、誘電体層の厚みに対して1.2倍の厚みである部分または50nm以下の厚みの部分)を画像から消去し、残った基材部分の面積(ピクセル単位、以下「処理後ピクセル値」ともいう)を算出して、下記の式により計算することができる。
所定の厚み以下である部分の割合(%)
=100−((処理後ピクセル値/初期ピクセル値)×100)
本明細書において、「低空隙率部」とは、高空隙率部と比較して、空隙率が低い部分を意味する。好ましくは、低空隙率部の空隙率は、高空隙率部の空隙率よりも低く、支持部の空隙率以上である。
低空隙率部の空隙率は、好ましくは30%以下、より好ましくは20%以下である。また、低空隙率部は、空隙率が0%であってもよい。即ち、低空隙率部は、多孔構造を有していてもよいが、有していなくてもよい。低空隙率部の空隙率が低いほど、コンデンサの機械的強度が向上する。
尚、低空隙率部は、本発明において必須の構成要素ではなく、存在しなくてもよい。例えば、図1(a)において低空隙率部14が存在せず、支持部10が上方に露出していてもよい。
本実施形態においては、導電性多孔基材は、一方の主表面は高空隙率部およびその周囲に存在する低空隙率部から成るが、本発明はこれに限定されない。即ち、高空隙率部および低空隙率部の存在位置、設置数、大きさ、形状、両者の比率等は、特に限定されない。例えば、導電性多孔基材の一方の主表面は、高空隙率部のみからなってもよい。また、高空隙率部と低空隙率部の比率を調整することにより、コンデンサの静電容量を制御することができる。
上記高空隙率部12の厚みは、特に限定されず、目的に応じて適宜選択することができ、例えば2μm以上、好ましくは10μm以上であり、好ましくは1000μm以下、より好ましくは300μm以下、さらに好ましくは50μm以下であってもよい。尚、高空隙率部の厚み(即ち、多孔部の厚み)とは、細孔がすべて埋まっていると仮定した場合の高空隙率部の厚みを意味する。
導電性多孔基材の支持部の空隙率は、支持体としての機能を発揮するためにより小さいことが好ましく、具体的には15%以下であることが好ましく、実質的に空隙が存在しないことがより好ましい。
上記支持部10の厚みは、特に限定されないが、コンデンサの機械的強度を高めるために、1μm以上であることが好ましく、例えば3μm以上、5μm以上または10μm以上であり得る。また、コンデンサの低背化の観点からは、500μm以下であることが好ましく、例えば100μm以下または20μm以下であり得る。
上記導電性多孔基材2の厚みは、特に限定されず、目的に応じて適宜選択することができ、例えば3μm以上、好ましくは15μm以上であり、例えば1000μm以下、好ましくは100μm以下、より好ましくは70μm以下、さらに好ましくは50μm以下であってもよい。
導電性多孔基材2の製造方法は、特に限定されない。例えば、導電性多孔基材2は、適当な金属材料を、多孔構造を形成する方法、多孔構造を潰す(埋める)方法、または多孔構造部分を除去する方法、あるいはこれらを組み合わせた方法で処理することにより製造することができる。
導電性多孔基材を製造するための金属材料は、多孔質金属材料(例えば、エッチド箔)、または多孔構造を有しない金属材料(例えば、金属箔)、あるいはこれらの材料を組み合わせた材料であり得る。組み合わせる方法は、特に限定されず、例えば、溶接または導電性接着材等により貼り合わせる方法が挙げられる。
多孔構造を潰す(埋める)方法としては、特に限定されないが、例えば、レーザー照射等により金属を溶融させて孔を潰す方法、あるいは、金型加工、プレス加工により圧縮して孔を潰す方法が挙げられる。上記レーザーとしては、特に限定されないが、COレーザー、YAGレーザー、エキシマレーザー、ファイバーレーザーならびにフェムト秒レーザー、ピコ秒レーザーおよびナノ秒レーザー等の全固体パルスレーザーが挙げられる。より精細に形状および空隙率を制御できることから、フェムト秒レーザー、ピコ秒レーザーおよびナノ秒レーザー等の全固体パルスレーザーが好ましい。
多孔構造部分を除去する方法としては、特に限定されないが、例えば、ダイサー加工や、アブレーション加工が挙げられる。
一の方法において、導電性多孔基材2は、多孔質金属材料を準備し、この多孔質金属基材の支持部10および低空隙率部14に対応する箇所の孔を潰す(埋める)ことによって製造することができる。
支持部10および低空隙率部14は、同時に形成する必要はなく、別個に形成してもよい。例えば、まず、多孔金属基材の支持部10に対応する箇所を処理して、支持部10を形成し、次いで、低空隙率部14に対応する箇所を処理して、低空隙率部14を形成してもよい。
別の方法において、導電性多孔基材2は、多孔構造を有しない金属基材(例えば、金属箔)の高空隙率部に対応する箇所を処理して、多孔構造を形成することにより製造することができる。
さらに別の方法において、低空隙率部14を有しない導電性多孔基材2は、多孔質金属材料の支持部10に対応する箇所の孔を潰し、次いで、低空隙率部14に対応する箇所を除去することにより製造することができる。
本実施形態のコンデンサ1において、高空隙率部12および低空隙率部14上には、誘電体層4が形成されている。
本発明の誘電体層は、導電性多孔基材とは異なる起源の原子からなる化合物によって形成されている。好ましくは堆積法により形成される。即ち、本発明の誘電体層には、導電性多孔基材由来の原子が実質的に含まれていない。従って、導電性多孔基材の表面を酸化する陽極酸化処理により得られる陽極酸化皮膜は、本発明の誘電体層から除かれる。
上記誘電体層4を形成する材料は、絶縁性であれば特に限定されないが、好ましくは、AlO(例えば、Al)、SiO(例えば、SiO)、AlTiO、SiTiO、HfO、TaO、ZrO、HfSiO、ZrSiO、TiZrO、TiZrWO、TiO、SrTiO、PbTiO、BaTiO、BaSrTiO、BaCaTiO、SiAlO等の金属酸化物;AlN、SiN、AlScN等の金属窒化物;またはAlO、SiO、HfSiO、SiC等の金属酸窒化物が挙げられ、AlO、SiO、SiO、HfSiOが好ましい。なお、上記の式は、単に材料の構成を表現するものであり、組成を限定するものではない。即ち、OおよびNに付されたx、yおよびzは0より大きい任意の値であってもよく、金属元素を含む各元素の存在比率は任意である。
誘電体層の厚みは、特に限定されないが、例えば3nm以上100nm以下が好ましく、5nm以上50nm以下がより好ましい。誘電体層の厚みを3nm以上、好ましくは5nm以上とすることにより、絶縁性を高めることができ、漏れ電流を小さくすることが可能になる。また、誘電体層の厚みを100nm以下とすることにより、より大きな静電容量を得ることが可能になる。
上記誘電体層は、好ましくは、気相法、例えば真空蒸着法、化学蒸着(CVD:Chemical Vapor Deposition)法、スパッタ法、原子層堆積(ALD:Atomic Layer Deposition)法、パルスレーザー堆積法(PLD:Pulsed Laser Deposition)等または超臨界流体を用いる方法により形成される。多孔部材の細孔の細部にまでより均質で緻密な膜を形成できることから、ALD法がより好ましい。
本実施形態のコンデンサ1において、誘電体層4の末端部には、絶縁部16が設けられている。絶縁部16を設置することにより、その上に設置される上部電極6と導電性多孔基材2間での短絡(ショート)を防止することができる。
尚、本実施形態においては、絶縁部16は、低空隙率部14上の全体に存在するが、これに限定されず、低空隙率部14の一部のみに存在してもよく、また、低空隙率部を超えて、高空隙率部上にまで存在してもよい。
また、本実施形態においては、絶縁部16は、誘電体層4と上部電極6の間に位置しているが、これに限定されない。絶縁部16は、導電性多孔基材2と上部電極6の間に位置していればよく、例えば低空隙率部14と誘電体層4の間に位置していてもよい。
絶縁部16を形成する材料は、絶縁性であれば特に限定されないが、後に原子層堆積法を利用する場合、耐熱性を有する樹脂が好ましい。絶縁部16を形成する絶縁性材料としては、各種ガラス材料、セラミック材料、ポリイミド系樹脂、フッ素系樹脂が好ましい。
絶縁部16の厚みは、特に限定されないが、端面放電をより確実に防止する観点から、0.3μm以上であることが好ましく、例えば1μm以上または10μm以上であり得る。また、コンデンサの低背化の観点からは、100μm以下であることが好ましく、例えば50μm以下または20μm以下であり得る。
尚、本発明のコンデンサにおいて、絶縁部16は必須の要素ではなく、存在しなくてもよい。
本実施形態のコンデンサ1において、上記誘電体層4および絶縁部16上には、上部電極6が形成されている。
上記上部電極6を構成する材料は、導電性であれば特に限定されないが、Ni、Cu、Al、W、Ti、Ag、Au、Pt、Zn、Sn、Pb、Fe、Cr、Mo、Ru、Pd、Taおよびそれらの合金、例えばCuNi、AuNi、AuSn、ならびにTiN、TiAlN、TiON、TiAlON、TaN等の金属窒化物、金属酸窒化物、導電性高分子(例えば、PEDOT(ポリ(3,4−エチレンジオキシチオフェン))、ポリピロール、ポリアニリン)などが挙げられ、TiN、TiONが好ましい。
上部電極の厚みは、特に限定されないが、例えば3nm以上が好ましく、10nm以上がより好ましい。上部電極の厚みを3nm以上とすることにより、上部電極自体の抵抗を小さくすることができる。
上部電極は、ALD法により形成してもよい。ALD法を用いることにより、コンデンサの静電容量をより大きくすることができる。別法として、誘電体層を被覆し、導電性多孔基材の細孔を実質的に埋めることのできる、化学蒸着(CVD:Chemical Vapor Deposition)法、めっき、バイアススパッタ、Sol−Gel法、導電性高分子充填などの方法で、上部電極を形成してもよい。好ましくは、誘電体層上にALD法で導電性膜を形成し、その上から他の手法により、導電性材料、好ましくはより電気抵抗の小さな物質で細孔を充填して上部電極を形成してもよい。このような構成とすることにより、効率的により高い静電容量密度および低いESRを得ることができる。尚、空隙は上部電極で完全に埋められている必要は無く、空隙が一部残存していてもよい。また、その空隙が樹脂またはガラスなどで充填されていてもよい。
なお、上部電極を形成後、上部電極がコンデンサ電極としての十分な導電性を有していない場合には、スパッタ、蒸着、めっき等の方法で、上部電極の表面に追加でAl、Cu、Ni等からなる引き出し電極層を形成してもよい。
本実施形態において、上部電極6上には、第1外部電極18が形成されている。
本実施形態において、導電性多孔基材2の支持部10側の主表面上には、第2外部電極20が形成されている。
上記第1外部電極18および第2外部電極20を構成する材料は、特に限定されないが、例えば、Au、Pb、Pd、Ag、Sn、Ni、Cu等の金属および合金、ならびに導電性高分子などが挙げられる。第1外部電極の形成方法は、特に限定されず、例えばCVD法、電解めっき、無電解めっき、蒸着、スパッタ、導電性ペーストの焼き付け等を用いることができ、電解めっき、無電解めっき、蒸着、スパッタ等が好ましい。
尚、上記第1外部電極18および第2外部電極20は、コンデンサの上面および下面の全体に設置しているが、これに限定されず、各面の一部のみに、任意の形状および大きさで設置することができる。また、上記第1外部電極18および第2外部電極20は、必須の要素ではなく、存在しなくてもよい。この場合、上部電極6が第1外部電極としても機能し、支持部10が第2外部電極としても機能する。つまり、上部電極6と支持部10とが一対の電極として機能してもよい。この場合、上部電極6がアノードとして機能し、支持部10がカソードとして機能してもよい。あるいは、上部電極6がカソードとして機能し、支持部10がアノードとして機能してもよい。
本実施形態において、コンデンサの末端部(好ましくは周辺部)の厚みは、中央部の厚みと同一であるか、もしくはそれよりも小さく、好ましくは同一であり得る。末端部は、積層する層の数が多く、また、切断による厚みの変化も生じ易いので、厚みのばらつきが大きくなり得る。従って、末端部の厚みを小さくすることにより、コンデンサの外形サイズ(特に厚み)への影響を小さくすることができる。一方で、末端部の厚みが中央部の厚みよりも大きくてもよい。
本実施形態において、コンデンサは略直方体形状であるが、本発明はこれに限定されない。本発明のコンデンサは、任意の形状とすることができ、例えば、平面形状が円状、楕円状、また角が丸い四角形等であってもよい。
以上、本実施形態のコンデンサ1について説明したが、本発明のコンデンサは、種々の改変が可能である。
例えば、各層の間に、層間の密着性を高める為の層、または、各層間の成分の拡散を防止するためのバッファー層等を有していてもよい。また、コンデンサの側面等に、保護層を有していてもよい。
また、上記実施形態においては、コンデンサの末端部は、導電性多孔基材2、誘電体層4、絶縁部16、上部電極6の順に設置されているが、本発明はこれに限定されない。例えば、その設置順は、絶縁部16が、上部電極6と導電性多孔基材2の間に位置する限り特に限定されず、例えば、導電性多孔基材2、絶縁部16、誘電体層4、上部電極6の順に設置してもよい。
さらに、上記実施形態のコンデンサ1は、コンデンサの縁部にまで上部電極および外部電極が存在するが、本発明はこれに限定されない。一の態様において、上部電極(好ましくは、上部電極および第1外部電極)は、コンデンサの縁部から離隔して設置される。このように設置することにより端面放電を防止することができる。つまり、上部電極は導電性多孔基材の全てを覆うように形成されていなくてもよく、上部電極は高空隙率部のみを覆うように形成されていてもよい。
さらに、本発明のコンデンサは、一方の主表面にのみ多孔部を有するが、支持部を挟んで両主表面に多孔部を有していてもよい。
本発明のコンデンサは、多孔部において、形成すべき誘電体層の厚みに対して、細孔間の基材厚みが1.2倍以下である部分、または細孔間の基材厚みが50nm以下の部分が、多孔部の基材全体の5%以上存在する導電性多孔基材を用い、陽極酸化処理以外の方法により誘電体層を形成することにより得ることができる。
即ち、一の態様において、本発明のコンデンサは、
多孔部を有する導電性多孔基材を準備する、
多孔部上に、原子層堆積法により基材を実質的に酸化することなく誘電体層を形成する、
得られた誘電体層上に、上部電極を形成する
ことを含む方法であって、
多孔部において、形成すべき誘電体層の厚みに対して、細孔間の基材厚みが1.2倍以下である部分が多孔部全体の5%以上存在する導電性多孔基材を用いることを特徴とする方法により製造することができる。
別の態様において、本発明のコンデンサは、
多孔部を有する導電性多孔基材を準備する、
多孔部上に、原子層堆積法により基材を実質的に酸化することなく誘電体層を形成する、
得られた誘電体層上に、上部電極を形成する
ことを含む方法であって、
細孔間の基材厚みが50nm以下である部分が、多孔部全体の5%以上存在する導電性多孔基材を用いることを特徴とする方法により製造することができる。
好ましくは、上記の製造方法において、誘電体層は、気相法、例えば真空蒸着法、化学蒸着(CVD:Chemical Vapor Deposition)法、スパッタ法、原子層堆積(ALD:Atomic Layer Deposition)法、パルスレーザー堆積法(PLD:Pulsed Laser Deposition)等または超臨界流体を用いる方法により形成される。より好ましくは、誘電体層は、原子層堆積法により形成される。
実施例1
導電性多孔基材として、厚み100μm、片側の面にのみ多孔部(多孔部厚み60μm)が形成された、比表面積6m/gのアルミニウムエッチド箔を用いた。
ここで、用いたアルミニウムエッチド箔を、集束イオンビーム装置(エスアイアイ・ナノテクノロジー株式会社製、SM13050SE)を用いてFIB加工し、厚みが約50nmになるように薄片加工した。なお、薄片化する際に生成されるFIBダメージ層は、Arイオンミリング装置(GATAN社製、PIPS model1691)を使用して除去した。FIB加工し、得られたアルミニウムエッチング箔の多孔部の断面をTEM(日本電子株式会社製、JEM−2200FS)により3μm×3μmの領域を観察した。多孔部の断面の中央部分の領域の画像全体の面積を測定した結果、226572ピクセルであった。また、この画像の任意の3箇所についてアルミニウム基材の部分の面積を測定した結果、平均で91964ピクセルであった。さらに、このTEM画像を処理し、基材の厚みが48nm以下の領域を消去して、残った基材部分の面積を測定した結果、3箇所の平均は84762ピクセルであった。
次に、多孔部上に、原子層堆積法を用いて、誘電体層として厚み40nmのAl膜を形成した。次いで、原子層堆積法を用いて、上部電極として厚み100nmのTiN膜を形成した。さらにめっき法にて上部電極上に厚み2μmのCuめっき膜を形成し、実施例1のコンデンサを得た。
比較例1
誘電体層を、陽極酸化法により誘電体層を形成したこと以外は、実施例1と同様にして、比較例1のコンデンサを作製した。
(試験例)
上記で作製した実施例1および比較例1のコンデンサついて、交流インピーダンス法により静電容量を測定した。結果を表1に示す。また、コンデンサについてもアルミニウムエッチド箔と同様に、多孔部における基材の存在割合(基材の存在割合)、および誘電体層の厚みに対して1.2倍以下(48nm以下)である部分の割合(1.2倍以下割合)を測定し、共に示す。
Figure 0006558439
以上の結果から、誘電体層の厚みに対して、細孔間の基材厚みが1.2倍以下である部分が多孔部全体の約8%存在する導電性多孔基材を用いた場合、原子層堆積法を用いることにより、陽極酸化を用いるよりも約14%高い静電容量が得られることが確認された。これは、原子層堆積法では基材が浸食されず、誘電体層形成前後で基材の存在割合および1.2倍以下割合が変化しないのに対して、陽極酸化法では、基材の薄い部分が浸食され(溶解し)、その部分が静電容量形成部として機能することができないためであると推測される。
実施例2〜18
用いる基材を表2に示す基材に代えた以外は、実施例1と同様にして、実施例2〜18のコンデンサを作製した。
比較例2
用いる基材を表2に示す基材に代えた以外は、実施例1と同様にして、比較例2のコンデンサを作製した。
(試験例)
上記と同様にして、作製したコンデンサにおける基材の存在割合、静電容量、および1.2倍以下割合を測定した。結果を下記表2に示す。
Figure 0006558439
表2に示されるように、誘電体層の厚みに対して、細孔間の基材厚みが1.2倍以下である部分が多孔部全体の5%以上存在する本発明のコンデンサは、これが3%である比較例2よりも高い静電容量密度を有していることが確認された。
尚、基材の割合が15%以下であるコンデンサは、基材厚みが本願発明の範囲内にある場合でも、ショート不良が生じることが別の試験において確認された。基材が少なく、導電性多孔基材の強度が弱いためと考えられる。
本発明のコンデンサは、高い静電容量を有するので、種々の電子機器に好適に用いられる。本発明のコンデンサは、基板上に実装されて電子部品として使用される。あるいは、本発明のコンデンサは、基板やインタポーザー内に埋め込まれて電子部品として使用される。
1…コンデンサ
2…導電性多孔基材
4…誘電体層
6…上部電極
10…支持部
12…高空隙率部(多孔部)
14…低空隙率部
16…絶縁部
18…第1外部電極
20…第2外部電極

Claims (7)

  1. 多孔部を有する導電性多孔基材と、
    多孔部上に位置する誘電体層と、
    誘電体層上に位置する上部電極と
    を有して成るコンデンサであって、
    導電性多孔基材の多孔部において、誘電体層の厚みに対して、細孔間の基材厚みが1.2倍以下である部分が、多孔部全体の25%以上80%以下存在し、
    誘電体層が、導電性多孔基材とは異なる起源の原子からなる化合物によって形成されており、
    基材の存在割合が、20%以上であることを特徴とする、コンデンサ。
  2. 多孔部を有する導電性多孔基材と、
    多孔部上に位置する誘電体層と、
    誘電体層上に位置する上部電極と
    を有して成るコンデンサであって、
    導電性多孔基材の多孔部において、細孔間の基材厚みが50nm以下である部分が、多孔部全体の25%以上80%以下存在し、
    誘電体層が、導電性多孔基材とは異なる起源の原子からなる化合物によって形成されており、
    基材の存在割合が、20%以上であることを特徴とする、コンデンサ。
  3. 誘電体層が、気相法または超臨界流体を用いる方法により形成されていることを特徴とする、請求項1または2に記載のコンデンサ。
  4. 誘電体層が、原子層堆積法により形成されていることを特徴とする、請求項1〜3のいずれかに記載のコンデンサ。
  5. 多孔部を有する導電性多孔基材を準備し、
    導電性多孔基材の多孔部上に、基材を酸化することなく誘電体層を形成し、
    得られた誘電体層上に、上部電極を形成する
    ことを含む、コンデンサの製造方法であって、
    多孔部において、形成すべき誘電体層の厚みに対して、細孔間の基材厚みが1.2倍以下である部分が多孔部全体の25%以上80%以下存在し、基材の存在割合が、20%以上である導電性多孔基材を用いることを特徴とする製造方法。
  6. 多孔部を有する導電性多孔基材を準備し、
    導電性多孔基材の多孔部上に、基材を酸化することなく誘電体層を形成し、
    得られた誘電体層上に、上部電極を形成する
    ことを含む、コンデンサの製造方法であって、
    細孔間の基材厚みが50nm以下である部分が、多孔部全体の25%以上80%以下存在し、基材の存在割合が、20%以上である導電性多孔基材を用いることを特徴とする製造方法。
  7. 誘電体層を、原子層堆積法により成形することを特徴とする、請求項またはに記載の製造方法。
JP2017534156A 2015-08-12 2016-07-22 コンデンサおよびその製造方法 Active JP6558439B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015159578 2015-08-12
JP2015159578 2015-08-12
PCT/JP2016/071562 WO2017026247A1 (ja) 2015-08-12 2016-07-22 コンデンサおよびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2017026247A1 JPWO2017026247A1 (ja) 2018-05-24
JP6558439B2 true JP6558439B2 (ja) 2019-08-14

Family

ID=57983089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017534156A Active JP6558439B2 (ja) 2015-08-12 2016-07-22 コンデンサおよびその製造方法

Country Status (5)

Country Link
US (1) US20180158611A1 (ja)
JP (1) JP6558439B2 (ja)
CN (1) CN107851515B (ja)
TW (1) TWI634573B (ja)
WO (1) WO2017026247A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7523098B2 (ja) 2019-02-28 2024-07-26 パナソニックIpマネジメント株式会社 電解コンデンサ用電極箔、電解コンデンサおよびその製造方法
WO2020175358A1 (ja) 2019-02-28 2020-09-03 パナソニックIpマネジメント株式会社 電解コンデンサ用電極箔、電解コンデンサおよびその製造方法
WO2020174751A1 (ja) 2019-02-28 2020-09-03 パナソニックIpマネジメント株式会社 電解コンデンサ用電極箔、電解コンデンサおよびそれらの製造方法
US20230335579A1 (en) 2020-06-29 2023-10-19 Tdk Corporation Thin film capacitor, its manufacturing method, and electronic circuit substrate having the thin film capacitor
EP4333005A1 (en) 2021-04-28 2024-03-06 Panasonic Intellectual Property Management Co., Ltd. Dielectric, capacitor, electric circuit, circuit board, and apparatus

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW235392B (ja) * 1992-06-02 1994-12-01 Philips Electronics Nv
JP3644251B2 (ja) * 1998-05-25 2005-04-27 株式会社豊田中央研究所 コンデンサーの製造方法
TW200503020A (en) * 2003-02-07 2005-01-16 Showa Denko Kk Capacitor and manufacturing method of capacitor
JP2009164412A (ja) * 2008-01-08 2009-07-23 Kobe Steel Ltd 多孔質金属薄膜およびその製造方法、ならびにコンデンサ
US20100123993A1 (en) * 2008-02-13 2010-05-20 Herzel Laor Atomic layer deposition process for manufacture of battery electrodes, capacitors, resistors, and catalyzers
JP2012517717A (ja) * 2009-02-12 2012-08-02 ラオール・コンサルティング・エルエルシー 焼結ナノ細孔電気キャパシタ、電気化学キャパシタおよびバッテリーならびにその製造方法
US20120281338A1 (en) * 2011-05-05 2012-11-08 Inpaq Technology Co., Ltd. Aluminum electrolytic capacitor and method of manfacturing the same
JP2013157392A (ja) * 2012-01-27 2013-08-15 Tdk Corp 多孔質アルミニウム焼結体、固体電解コンデンサ用陽極電極材及び固体電解コンデンサ
US9789538B2 (en) * 2012-12-17 2017-10-17 Show A Denko K.K. Method for producing ultrafine tungsten powder
WO2015118901A1 (ja) * 2014-02-07 2015-08-13 株式会社村田製作所 コンデンサ

Also Published As

Publication number Publication date
WO2017026247A1 (ja) 2017-02-16
US20180158611A1 (en) 2018-06-07
JPWO2017026247A1 (ja) 2018-05-24
CN107851515A (zh) 2018-03-27
TWI634573B (zh) 2018-09-01
CN107851515B (zh) 2019-09-24
TW201721682A (zh) 2017-06-16

Similar Documents

Publication Publication Date Title
JP6558439B2 (ja) コンデンサおよびその製造方法
TWI646564B (zh) Capacitor
WO2016181865A1 (ja) コンデンサおよびその製造方法
JP6432685B2 (ja) コンデンサ
JP2018082013A (ja) コンデンサ及びコンデンサの製造方法
WO2017014020A1 (ja) コンデンサおよびその製造方法
JP6954325B2 (ja) コンデンサおよびその製造方法
US9865400B2 (en) Capacitor
WO2018174132A1 (ja) コンデンサ
TWI612544B (zh) 電容器及電子零件
WO2018151028A1 (ja) コンデンサ
WO2017026195A1 (ja) キャパシタ内蔵基板の製造方法
TWI621222B (zh) Capacitor film

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190701

R150 Certificate of patent or registration of utility model

Ref document number: 6558439

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150