TWI621222B - Capacitor film - Google Patents

Capacitor film Download PDF

Info

Publication number
TWI621222B
TWI621222B TW105123944A TW105123944A TWI621222B TW I621222 B TWI621222 B TW I621222B TW 105123944 A TW105123944 A TW 105123944A TW 105123944 A TW105123944 A TW 105123944A TW I621222 B TWI621222 B TW I621222B
Authority
TW
Taiwan
Prior art keywords
capacitor
void ratio
film
dielectric layer
substrate
Prior art date
Application number
TW105123944A
Other languages
English (en)
Other versions
TW201717331A (zh
Inventor
神凉康一
Original Assignee
村田製作所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 村田製作所股份有限公司 filed Critical 村田製作所股份有限公司
Publication of TW201717331A publication Critical patent/TW201717331A/zh
Application granted granted Critical
Publication of TWI621222B publication Critical patent/TWI621222B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本發明係一種搭載電容器之膜,其特徵在於:其係於載體片材上配置有電容器者,且上述電容器係包含導電性多孔基材、位於導電性多孔基材上之介電層、及位於介電層上之上部電極而成之電容器。

Description

搭載電容器之膜
本發明係關於一種搭載電容器之膜。
近年來,伴隨電子機器之高密度安裝化,而要求更小型且具有高靜電電容之電容器。又,為了抑制電子機器之伴隨電源動作頻率之高頻化之高頻漣波雜訊,而要求等效串聯電阻(ESR:Equivalent Series Resistance)更低之電容器。因此,對於小型且靜電電容較大且ESR較小之電容器的要求不斷提昇。作為此種低ESR且具有小型高容量之電容器,已知有專利文獻1中記載之晶片型固體電解電容器。
於專利文獻1中,藉由於包含閥作用金屬之陽極之表面形成氧化皮膜,於陰極側使用導電性高分子,而達成高靜電電容且低ESR。然而,具有此種構成之專利文獻1之電容器具有極性,被施加反向電壓之電路中存在產生短路之可能性。難以獲得同時實現小型高靜電電容及低ESR且無極性之電容器。
[先前技術文獻] [專利文獻]
專利文獻1:日本專利特開2005-57105號公報
本發明者對同時實現小型高靜電電容及低ESR且無極性之電容器進行了研究,結果著眼於包含導電性多孔基材、位於導電性多孔基材 上之介電層、及位於介電層上之上部電極而成之電容器。此種電容器因導電性基材包含多孔部,因此具有極大之表面積,從而可獲得較高之靜電電容。又,此種電容器因不包含氧化皮膜與固體電解質層之組合,因此不具有極性。
然而,上述電容器於作用有應力之情形時,存在介電層容易引起脆性破壞之問題。專利文獻1之電容器因具有介電層之自我修復功能,因此即便於介電層產生裂痕之情形時,亦不會引起電極間之短路,但由於包含導電性多孔基材、位於導電性多孔基材上之介電層、及位於介電層上之上部電極而成之電容器不具有介電層之自我修復功能,因此裂痕之產生引起電極間之短路之可能性較高。除存在此種問題以外,上述電容器因可極其小型,故搬運、及對基板之安裝時之操作極為困難。
本發明之目的在於提供一種使電容器之操作容易之製品,上述電容器係包含導電性多孔基材、位於導電性多孔基材上之介電層、及位於介電層上之上部電極而成。
本發明者為消除上述問題而進行了銳意研究,結果發現:藉由將上述電容器搭載於載體片材上,作為搭載電容器之膜操作,而可減少搬運時施加於電容器之應力,抑制裂痕之產生。進而發現:藉由將載體片材上之電容器之配置設為對基板等安裝時之配置,而可將搭載電容器之膜直接用於晶圓級封裝技術,因此,安裝時受到之應力被減少,進而製造步驟被簡化。
根據本發明之主旨係提供一種搭載電容器之膜,其特徵在於其係於載體片材上配置有電容器者,且上述電容器之至少一者係包含導電性多孔基材、位於導電性多孔基材上之介電層、及位於介電層上之上部電極而成之電容器。
藉由將包含導電性多孔基材、位於導電性多孔基材上之介電層、及位於介電層上之上部電極而成之電容器搭載於載體片材上,作為搭載電容器之膜進行操作,而可減少搬運時及安裝時施加於電容器之應力,抑制裂痕之產生。又,本發明之搭載電容器之膜可直接用於晶圓級封裝技術,且可使製造步驟簡化。
1‧‧‧搭載電容器之膜
2‧‧‧載體片材
3‧‧‧電容器
4‧‧‧電感器
5‧‧‧半導體零件
7‧‧‧內建基板
8‧‧‧內建基板
11‧‧‧搭載電容器之膜
12‧‧‧載體片材
13‧‧‧電容器
14‧‧‧半導體零件
15‧‧‧樹脂層
16‧‧‧配線層
21‧‧‧電容器
22‧‧‧電容器電極
23‧‧‧配線用電極
25‧‧‧電容器
26‧‧‧配線用電極
31‧‧‧電容器
32‧‧‧基板
33‧‧‧配線
34‧‧‧內建基板
35‧‧‧內建基板
36‧‧‧內建基板
51‧‧‧電容器
52‧‧‧高空隙率部
53‧‧‧低空隙率部
54‧‧‧導電性多孔基材
55‧‧‧介電層
56‧‧‧上部電極
57‧‧‧配線電極
58‧‧‧保護層
59‧‧‧第1電容器電極
60‧‧‧第2電容器電極
71‧‧‧電容器
72‧‧‧高空隙率部
73‧‧‧低空隙率部
74‧‧‧導電性多孔基材
75‧‧‧介電層
76‧‧‧上部電極
77‧‧‧支持部
79‧‧‧第1電容器電極
80‧‧‧第2電容器電極
82‧‧‧絕緣部
圖1係本發明之一實施形態中之搭載電容器之膜1之概略俯視圖。
圖2係圖1所示之搭載電容器之膜1之沿x-x線之概略剖視圖。
圖3係本發明中使用之電容器51之概略剖視圖。
圖4係模式性地表示圖3之電容器51之高空隙率部之放大圖之圖。
圖5係本發明中使用之電容器71之概略剖視圖。
圖6係模式性地表示圖5之電容器71之高空隙率部之放大圖之圖。
圖7係表示搭載於本發明之搭載電容器之膜之電容器之一態樣之概略剖視圖。
圖8係圖7之電容器之概略俯視圖。
圖9係表示搭載於本發明之搭載電容器之膜之電容器之另一態樣之概略剖視圖。
圖10係圖9之電容器之概略俯視圖。
圖11係搭載有圖9之電容器之本發明之搭載電容器之膜之概略剖視圖。
圖12(a)~(c)係表示搭載於本發明之搭載電容器之膜之內建電容器之基板之態樣之概略剖視圖。
圖13係本發明之一態樣之搭載電容器之膜之概略俯視圖。
圖14係本發明之另一態樣之搭載電容器之膜之概略俯視圖。
圖15係本發明之另一態樣之搭載電容器之膜之概略俯視圖。
圖16(a)~(f)係用以對使用本發明之搭載電容器之膜之扇出型晶圓級封裝進行說明的圖。
以下,一面參照圖式一面對本發明之搭載電容器之膜進行詳細說明。但,本實施形態之搭載電容器之膜之各構成要素之形狀及配置等並不限定於圖示之例。
於本發明之搭載電容器之膜中,於載體片材上配置有複數個電容器。
將本發明之一實施形態之搭載電容器之膜1之概略俯視圖表示於圖1,將概略剖視圖表示於圖2。如圖1及圖2所示,概略而言,本實施形態所使用之搭載電容器之膜1係包含載體片材2、及電容器3而成。電容器3係配置且固定於載體片材2上。
上述載體片材2之材料、形狀、大小等並無特別限定,但較佳為膜形狀。
構成載體片材2之材料較佳為樹脂,更佳為耐熱性樹脂,具體而言可列舉聚醯亞胺、聚對苯二甲酸乙二酯(PET)等。
載體片材之厚度可根據用途適當選擇,例如為1μm以上且2.0mm以下,較佳為10μm以上且200μm以下,例如可為20μm以上且80μm以下。
載體片材可包含1層亦可包含複數層。於一態樣中,載體片材可為於作為支持體之片材上形成有黏著層者。
構成上述黏著層之黏著劑並無特別限定,例如較佳為胺基甲酸酯系黏著劑、橡膠系黏著劑、丙烯酸系黏著劑、聚矽氧系黏著劑等。 為了隨後容易自載體片材剝離電容器等,而較佳地使用感溫性黏著材料(例如Intelimer(註冊商標)膠帶)。
上述電容器3並無特別限定,可使用各種類型之電容器。
於較佳之態樣中,電容器係包含導電性多孔基材、位於導電性多孔基材上之介電層、及位於介電層上之上部電極而成之電容器。此種電容器於基材之表面積較大且可獲得較大之靜電電容之方面較為有利。
於一態樣中,上述電容器可為圖3及圖4所示之電容器51。圖3表示電容器51之概略剖視圖(但,為了簡化而未圖示介電層55及上部電極56),圖4係模式性地表示電容器51之高空隙率部之放大圖。如圖3及圖4所示,電容器51具有大致長方體形狀。概略而言,電容器51包含:導電性多孔基材54,其係於中央部包含高空隙率部52,且於側面部包含低空隙率部53而成;介電層55,其形成於該導電性多孔基材54上;上部電極56,其形成於介電層55上;配線電極57,其係以與上部電極56電性連接之方式形成於該等之上;及保護層58,其進而形成於該等之上。於導電性多孔基材54之側面,以對向之方式設置有第1電容器電極59及第2電容器電極60。第1電容器電極59係電性連接於導電性多孔基材54,且第2電容器電極60係經由配線電極57電性連接於上部電極56。上部電極56與導電性多孔基材54之高空隙率部52係隔著介電層55而相向。當分別經由第1電容器電極59及第2電容器電極60對導電性多孔基材54及上部電極56通電時,可於介電層55中儲存電荷。
如圖4所示,此種電容器可於導電性多孔基材之兩主面具有多孔部(高空隙率部),因此可獲得更大之靜電電容。又,由於可於同一平面存在2個電極,因此可將兩電極以相接之方式配置於載體片材2之表面,將本發明之搭載電容器之膜用於晶圓級封裝時等較為有利。
於另一態樣中,上述電容器可為圖5及圖6所示之電容器71。圖5 表示電容器71之概略剖視圖(但,為了簡化而未圖示細孔),圖6模式性地表示電容器71之高空隙率部之放大圖。如圖5及圖6所示,電容器71具有大致長方體形狀,且概略地包含導電性多孔基材74、形成於導電性多孔基材74上之介電層75、及形成於介電層75上之上部電極76而成。導電性多孔基材74係於一主面側空隙率具有相對較高之高空隙率部72、及空隙率相對較低之低空隙率部73。高空隙率部72位於導電性多孔基材74之第1主面(圖式上側之主面)之中央部,低空隙率部73位於其周圍。即,低空隙率部73包圍高空隙率部72。高空隙率部72具有多孔結構,即為多孔部。又,導電性多孔基材74係於另一主面(第2主面;圖式下側之主面)側包含支持部77。即,高空隙率部72及低空隙率部73構成導電性多孔基材74之第1主面,支持部77構成導電性多孔基材74之第2主面。於圖5中,第1主面為導電性多孔基材74之上表面,第2主面為導電性多孔基材74之下表面。於電容器71之末端部,於介電層75與上部電極76之間存在絕緣部82。電容器71係於上部電極76上具備第1電容器電極79,且於導電性多孔基材74之支持部77側之主面上具備第2電容器電極80。於電容器71中,第1電容器電極79與上部電極76電性連接,且第2電容器電極80電性連接於導電性多孔基材74之第2主面。上部電極76與導電性多孔基材74之高空隙率部72係隔著介電層75而相向,當對上部電極76與導電性多孔基材74通電時,可於介電層75中儲存電荷。
如圖6所示,此種電容器係僅於導電性多孔基材之一主面包含多孔部(高空隙率部),因此,根據低背化之觀點較為有利。
上述導電性多孔基材若具有多孔結構,且表面為導電性,則其材料及構成並無限定。例如,作為導電性多孔基材,可列舉多孔質金屬基材、或於多孔質氧化矽材料、多孔質碳材料或多孔質陶瓷燒結體之表面形成有導電性之層之基材等。於較佳之態樣中,導電性多孔基 材為多孔質金屬基材。
作為構成上述多孔質金屬基材之金屬,例如可列舉鋁、鉭、鎳、銅、鈦、鈮及鐵之金屬、以及不鏽鋼、杜拉鋁等合金等。較佳為多孔質金屬基材為鋁多孔基材。
上述導電性多孔基材包含高空隙率部(即多孔部),亦可更包含低空隙率部及支持部。
於本說明書中,「空隙率」係指空隙於導電性多孔基材中所占之比率。該空隙率可利用下述方式測定。再者,上述多孔部之空隙於製作電容器之製程中,最終可由介電層及上部電極等填充,但上述「空隙率」係不考慮如此填充之物質,將被填充之部位亦視為空隙進行計算。
首先,以FIB(聚焦離子束:Focused Ion Beam)微量取樣法對多孔金屬基材進行加工,且加工成厚度為60nm以下之薄片試樣。對該薄片試樣之特定區域(3μm×3μm),藉由STEM(掃描透過型電子顯微鏡:Scanning Transmission Electron Microscope)-EDS(能量分散型X射線分析:Energy dispersive X-ray spectrometry)映像分析進行測定。於映像測定視野內,求出多孔金屬基材之金屬所存在之面積。繼而,可根據下述等式計算空隙率。於任意場所3個部位進行該測定,將測定值之平均值設為空隙率。
空隙率(%)=((測定面積-基材之金屬存在之面積)/測定面積)×100
於本說明書中,「高空隙率部」係指空隙率高於導電性多孔基材之支持部及低空隙率部的部分。
上述高空隙率部具有多孔結構。具有多孔結構之高空隙率部使導電性多孔基材之比表面積變大,從而使電容器之靜電電容更大。
根據使比表面積變大,從而使電容器之靜電電容更大之觀點, 高空隙率部之空隙率可較佳為20%以上,更佳為30%以上,進而更佳為35%以上。又,根據確保機械強度之觀點,較佳為90%以下,更佳為80%以下。
高空隙率部並無特別限定,較佳為具有30倍以上且10,000倍以下、更佳為50倍以上且5,000倍以下、例如200倍以上600倍以下之擴面率。此處,所謂擴面率係指每一單位投影面積之表面積。每一單位投影面積之表面積係使用BET(Brunauer-Emmett-Teller,布厄特)比表面積測定裝置,根據液態氮溫度下之氮之吸附量求出。
又,擴面率亦可藉由以下方法求出。以寬度X遍及厚度(高度)T方向整體地拍攝(於無法一次拍攝之情形時,亦可連結複數個圖像)上述試樣之截面(沿厚度方向切斷所得之截面)之STEM(掃描透過型電子顯微鏡)圖像。測定所得之寬X高T之截面之細孔表面之總路徑長度L(細孔表面之合計長度)。此處,將上述寬X高T之截面設為一個側面且將多孔基材表面設為一個底面的正四角柱區域中的細孔表面之總路徑長度成為LX。又,該正四角柱之底面積成為X2。因此,可求出擴面率為LX/X2=L/X。
於本說明書中,所謂「低空隙率部」係指與高空隙率部相比空隙率更低之部分。較佳為低空隙率部之空隙率低於高空隙率部之空隙率,且為支持部之空隙率以上。
低空隙率部之空隙率較佳為20%以下,更佳為10%以下。又,低空隙率部之空隙率亦可為0%。即,低空隙率部可具有或不具有多孔結構。低空隙率部之空隙率越低,則電容器之機械強度越提昇。
再者,低空隙率部於本發明中並非必須之構成要素,亦可不存在。
於本發明中,導電性多孔基材之高空隙率部及低空隙率部之存在位置、設置數、大小、形狀、兩者之比率等並無特別限定。例如導 電性多孔基材之一主面亦可僅由高空隙率部構成。又,可藉由調整高空隙率部與低空隙率部之比率,而控制電容器之靜電電容。
上述高空隙率部之厚度並無特別限定,可視目的而適當選擇,例如亦可為3μm以上,較佳為10μm以上,且較佳為1000μm以下,更佳為300μm以下,進而較佳為50μm以下。
為發揮作為支持體之功能,導電性多孔基材之支持部之空隙率較佳為更小,具體而言較佳為10%以下,更佳為實質上不存在空隙。
上述支持部之厚度並無特別限定,但為提昇電容器之機械強度,而較佳為1μm以上,例如可為3μm以上、5μm以上或10μm以上。又,根據電容器之低背化之觀點,較佳為100μm以下,例如可為50μm以下或30μm以下。
上述導電性多孔基材之厚度並無特別限定,可視目的而適當選擇,亦可為例如5μm以上,較佳為10μm以上,且例如為1000μm以下,較佳為100μm以下,更佳為70μm以下,進而較佳為50μm以下。
導電性多孔基材之製造方法並無特別限定。例如,導電性多孔基材可藉由利用形成多孔結構之方法、毀壞(填埋)多孔結構之方法、或去除多孔結構部分之方法、或者組合該等之方法將適當之金屬材料進行處理而製造。
用以製造導電性多孔基材之金屬材料可為多孔質金屬材料(例如蝕刻箔)、或不具有多孔結構之金屬材料(例如金屬箔)、或者將該等材料組合而成之材料。組合之方法並無特別限定,例如可列舉藉由熔接、壓接或導電性接著劑等進行貼合之方法。
作為形成多孔結構之方法,並無特別限定,較佳為蝕刻處理,例如可列舉直流或交流蝕刻處理。
作為毀壞(填埋)多孔結構之方法,並無特別限定,例如可列舉藉 由雷射照射等而使金屬熔融使孔毀壞之方法、或者藉由模具加工、加壓加工而進行壓縮使孔毀壞之方法。作為上述雷射,並無特別限定,可列舉CO2雷射、YAG雷射、準分子雷射、以及飛秒雷射、微微秒雷射及奈秒雷射等全固體脈衝雷射。由於可更精細地控制形狀及空隙率,因此較佳為飛秒雷射、微微秒雷射及奈秒雷射等全固體脈衝雷射。
作為去除多孔結構部分之方法,並無特別限定,例如可列舉切片機加工或雷射之剝蝕加工。
於一方法中,導電性多孔基材可藉由準備多孔質金屬材料,將該多孔質金屬基材之與支持部及低空隙率部對應之部位之孔毀壞(填埋)而製造。
支持部及低空隙率部無須同時形成,亦可單獨地形成。例如亦可首先對多孔金屬基材之與支持部對應之部位進行處理,形成支持部,繼而,對與低空隙率部對應之部位進行處理,形成低空隙率部。
於另一方法中,導電性多孔基材可藉由對不具有多孔結構之金屬基材(例如金屬箔)之與高空隙率部對應之部位進行處理,形成多孔結構而製造。
於又一方法中,不包含低空隙率部之導電性多孔基材可藉由使多孔質金屬材料之與支持部對應之部位之孔毀壞,繼而去除與低空隙率部對應之部位而製造。
於本發明所使用之電容器中,於高空隙率部上形成有介電層。
形成上述介電層之材料只要為絕緣性則並無特別限定,較佳為可列舉AlOx(例如Al2O3)、SiOx(例如SiO2)、AlTiOx、SiTiOx、HfOx、TaOx、ZrOx、HfSiOx、ZrSiOx、TiZrOx、TiZrWOx、TiOx、SrTiOx、PbTiOx、BaTiOx、BaSrTiOx、BaCaTiOx、SiAlOx等金屬氧化物;AlNx、SiNx、AlScNx等金屬氮化物;或AlOxNy、SiOxNy、HfSiOxNy、 SiCxOyNz等金屬氮氧化物,較佳為AlOx、SiOx、SiOxNy、HfSiOx。再者,上述式僅表現材料之構成,並不限定組成。即,O及N上所標註之x、y及z可為大於0之任意值,且包含金屬元素之各元素之存在比率任意。
介電層之厚度並無特別限定,例如較佳為5nm以上且100nm以下,更佳為10nm以上且50nm以下。藉由將介電層之厚度設為5nm以上,而可提昇絕緣性,從而可使洩漏電流變小。又,藉由將介電層之厚度設為100nm以下,而可獲得更大之靜電電容。
上述介電層較佳為藉由氣相法、例如真空蒸鍍法、化學蒸鍍(CVD:Chemical Vapor Deposition,化學氣相沈積)法、濺鍍法、原子層沈積(ALD:Atomic Layer Deposition)法、脈衝雷射沈積(PLD:Pulsed Laser Deposition)法等形成。由於即便於多孔部材之細孔之細部亦可形成更均質且緻密之膜,因此更佳為ALD法。
於一態樣中(例如於電容器71中),於介電層之末端部設置有絕緣部82。藉由設置絕緣部,而可防止設置於其上之上部電極與導電性多孔基材間之短路(short)。
再者,於電容器71中,絕緣部存在於低空隙率部上之整體,但並不限定於此,可僅存在於低空隙率部之一部分,又,亦可超過低空隙率部更存在於高空隙率部上。
又,於電容器71中,絕緣部位於介電層與上部電極之間,但並不限定於此。絕緣部只要位於導電性多孔基材與上部電極之間即可,例如亦可位於低空隙率部與介電層之間。
形成絕緣部之材料只要為絕緣性則並無特別限定,於隨後利用原子層沈積法之情形時,較佳為具有耐熱性之樹脂。作為形成絕緣部之絕緣性材料,較佳為各種玻璃材料、陶瓷材料、聚醯亞胺系樹脂、氟系樹脂。
絕緣部之厚度並無特別限定,但根據更確實地防止端面放電、及防止於對各零件進行單片化加工時電極間短路的觀點,較佳為1μm以上,例如可為5μm以上或10μm以上。又,根據電容器之低背化之觀點,較佳為100μm以下,例如可為50μm以下或20μm以下。
再者,於本發明所使用之電容器中,絕緣部並非必須要素,亦可不存在。
於上述介電層上形成有上部電極。
構成上述上部電極之材料只要為導電性則並無特別限定,可列舉Ni、Cu、Al、W、Ti、Ag、Au、Pt、Zn、Sn、Pb、Fe、Cr、Mo、Ru、Pd、Ta及其等之合金、例如CuNi、AuNi、AuSn、以及TiN、TiAlN、TiON、TiAlON、TaN等金屬氮化物、金屬氮氧化物、導電性高分子(例如PEDOT(聚(3,4-伸乙二氧基噻吩))、聚吡咯、聚苯胺)等,較佳為TiN、TiON。
上部電極之厚度並無特別限定,例如較佳為3nm以上,更佳為10nm以上。藉由將上部電極之厚度設為3nm以上,而可使上部電極自身之電阻變小。
上部電極亦可藉由ALD法形成。藉由使用ALD法,而可使電容器之靜電電容變得更大。作為其他方法,亦可藉由可被覆介電層實質上填埋多孔金屬基材之細孔的化學蒸鍍(CVD:Chemrcal Vapor Deposition)法、鍍敷、偏壓濺鍍、Sol-Gel(溶膠凝膠)法、導電性高分子填充等方法形成上部電極。較佳為,亦可藉由ALD法於介電層上形成導電性膜,且自其上藉由其他方法而以導電性材料、較佳為電阻更小之物質填充細孔形成上部電極。藉由設為此種構成,而可有效率地獲得更高之電容密度及更低之等效串聯電阻(ESR:Equivalent Series Resistance)。
再者,於形成上部電極後,上部電極不具有作為電容器電極之 充分之導電性之情形時,亦可藉由濺鍍、蒸鍍、鍍敷等方法於上部電極之表面追加地形成包含Al、Cu、Ni等之引出電極層。
於一態樣中,亦可以與上部電極電性連接之方式形成第1電容器電極,且以與導電性多孔基材電性連接之方式形成第2電容器電極。
構成上述電容器電極之材料並無特別限定,例如可列舉Au、Pb、Pd、Ag、Sn、Ni、Cu等金屬及合金、以及導電性高分子等。第1電容器電極之形成方法並無特別限定,例如可使用CVD法、電鍍、無電電鍍、蒸鍍、濺鍍、導電性膏之燒付等,較佳為電鍍、無電電鍍、蒸鍍、濺鍍等。
再者,上述電容器電極之設置部位、大小等並無特別限定,可僅於各面之一部分以任意之形狀及大小設置。又,上述第1電容器電極及第2電容器電極並非必須要素,亦可不存在。於該情形時,上部電極亦可作為第1電容器電極發揮功能,且導電性基材亦可作為第2電容器發揮功能。即,上部電極與導電性多孔基材亦可作為一對電極發揮功能。於該情形時,上部電極亦可作為陽極發揮功能,且導電性多孔基材亦可作為陰極發揮功能。或者,上部電極亦可作為陰極而發揮功能,且導電性多孔基材亦可作為陽極發揮功能。
上述電容器51及電容器71為大致長方體形狀,但本發明所使用之電容器並不限定於此。電容器可設為任意形狀,例如平面形狀為圓狀、橢圓狀、或圓角之四邊形等。
又,本發明所使用之電容器可進行各種改變。
例如,亦可於各層之間包含用以提昇層間之密接性之層、或用以防止各層間之成分之擴散之緩衝層等。又,亦可於電容器之側面等具有保護層。
於一態樣中,所搭載之電容器可具有配線用電極。例如,如圖7及圖8所示,亦可於上述電容器21之一電容器電極22上具有配線用電 極23。又,如圖9及圖10所記載,亦可使電容器25之電極延伸設為配線用電極26。
於較佳之態樣中,上述配線用電極之一部分係與另一電容器電極存在於同一平面上。藉由包含此種配線用電極,而即便於主面之兩平面分別包含電極之結構之電容器,亦可將兩電極引出至載體片材上(參照圖11),從而可較佳地用於晶圓級封裝中。
於一態樣中,電容器3係以至少一電極與載體片材2之表面相接之方式配置。藉由以此種方式配置,而可將本發明之搭載電容器之膜用於晶圓級封裝。
搭載於載體片材2上之電容器3之數量並無特別限定,亦可為1個或1個以上,較佳為2個以上,例如可為10個以上、20個以上、50個以上。
將電容器固定於載體片材之方法並無特別限定,較佳為隨後可將電容器自載體片材容易地剝離之方法。例如使用如上述之黏著劑、例如胺基甲酸酯系黏著劑、橡膠系黏著劑、丙烯酸系黏著劑、聚矽氧系黏著劑等之方法,其中較佳為使用感溫性黏著劑(例如Intelimer(註冊商標)膠帶)之方法。於藉由壓縮成形或轉注成形形成樹脂層之情形時,較佳為具有耐熱性,且較佳為於樹脂層形成後容易自樹脂層或各種零件剝離載體片材。又,於壓縮成形或轉注成形中,存在為了防止樹脂繞進基板或引線框架等而使用膜之情況,但本發明之膜可兼作上述膜。
於一態樣中,電容器亦可作為內建有複數個電容器的內建電容器之膜或基板而搭載於載體片材上。
內建電容器之膜或基板並無特別限定,可使用具有各種形態者,例如可使用分別如圖12(a)~(c)中記載之電容器31內建於基板32中進而內建配線33且引出至兩主面之內建基板34、僅引出至一主面之 內建基板35、或電容器之電極露出之內建基板36等。
搭載於載體片材2上之電容器3之配置可視目的而適當設定,並無特別限定,較佳為配置於與所期望之電路構成對應之位置。
於上述載體片材2上,除搭載電容器3以外,尚可搭載其他電子零件、例如電感器、半導體零件、配線等、及內建有電子零件之膜或基板。該等電子零件較佳為配置於與所期望之電路構成對應之位置。
於一態樣中,可以形成複數個以特定圖案搭載電子零件之區間之方式搭載各種電子零件。例如,如圖13所示,除配置電容器3以外,亦可以特定圖案配置電感器4、半導體零件5。又,如圖14所示,亦可進而以特定圖案配置內建基板7。又,如圖15所示,亦可以特定圖案配置內建有電容器3之內建基板8及半導體零件5。藉由以此種方式搭載,本發明之搭載電容器之膜可更佳地用作例如晶圓級封裝之製造中之一零件。
搭載於本發明之搭載電容器之膜的電容器因施加於電容器之應力被抑制,因此不易受到脆性破壞。此種效果於使用導電性多孔基材之電容器中、尤其於薄型之電容器中尤為顯著。又,本發明之搭載電容器之膜可較佳地用於扇出型晶圓級封裝中。
例如,本發明之搭載電容器之膜係以如下方式用於扇出型晶圓級封裝。
首先,準備於載體片材12上以特定圖案配置有電容器13之本發明之搭載電容器之膜11(圖16(a))。其次,於載體片材12上,配置其他電子零件、例如半導體零件14(圖16(b)),於電容器13及半導體零件14之上,藉由壓縮成形或轉注成形、或者液狀樹脂之分注器塗佈、網版印刷等而形成樹脂層15(圖16(c))。繼而,去除載體片材12,使電容器13及半導體零件14之底部露出(圖16(d)),形成與露出之電極部電性連接之配線層16(圖16(e))。最後,進行單片化,從而可製造封裝(圖 16(f))。
[產業上之可利用性]
本發明之搭載電容器之膜係操作容易,可用於各種電子機器或電子零件之製造。本發明之搭載電容器之膜可尤其較佳地用於晶圓級封裝中。

Claims (5)

  1. 一種搭載電容器之膜,其特徵在於:其係於載體片材上以可剝離之方式配置有電容器者,且上述電容器之至少一者係包含導電性多孔基材、位於導電性多孔基材上之介電層、及位於介電層上之上部電極而成的電容器。
  2. 如請求項1之搭載電容器之膜,其中上述電容器之導電性多孔基材係僅於一主面包含多孔部。
  3. 如請求項1之搭載電容器之膜,其中上述電容器之介電層及/或上部電極係藉由原子層沈積法而形成。
  4. 如請求項2之搭載電容器之膜,其中上述電容器之介電層及/或上部電極係藉由原子層沈積法而形成。
  5. 如請求項1至4中任一項之搭載電容器之膜,其中上述電容器具有配線用電極。
TW105123944A 2015-08-11 2016-07-28 Capacitor film TWI621222B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015159162 2015-08-11
PCT/JP2016/069987 WO2017026207A1 (ja) 2015-08-11 2016-07-06 コンデンサ搭載フィルム

Publications (2)

Publication Number Publication Date
TW201717331A TW201717331A (zh) 2017-05-16
TWI621222B true TWI621222B (zh) 2018-04-11

Family

ID=57983150

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105123944A TWI621222B (zh) 2015-08-11 2016-07-28 Capacitor film

Country Status (4)

Country Link
JP (1) JPWO2017026207A1 (zh)
KR (1) KR20180022987A (zh)
TW (1) TWI621222B (zh)
WO (1) WO2017026207A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134430A (ja) * 2002-10-08 2004-04-30 Tdk Corp 電子部品
JP2006049816A (ja) * 2004-07-05 2006-02-16 Sumitomo Metal Mining Co Ltd 多孔質バルブ金属薄膜、その製造方法および薄膜キャパシタ
US20100072531A1 (en) * 2008-09-22 2010-03-25 Imec Method for Forming a Memory Cell Comprising a Capacitor Having a Strontium Titaniumoxide Based Dielectric Layer and Devices Obtained Thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2884917B2 (ja) * 1992-06-08 1999-04-19 日本電気株式会社 薄膜キャパシタおよび集積回路
JP4001106B2 (ja) * 2003-12-15 2007-10-31 松下電器産業株式会社 電子部品ピックアップ装置および電子部品ピックアップ方法
JP2009170871A (ja) * 2007-12-21 2009-07-30 Sumitomo Metal Mining Co Ltd 多孔質バルブ金属電極およびその製造方法
JP2011165683A (ja) * 2008-04-16 2011-08-25 Nec Corp キャパシタ
JP5436931B2 (ja) * 2009-05-22 2014-03-05 アルファーデザイン株式会社 移載装置
JP5794256B2 (ja) * 2013-03-19 2015-10-14 株式会社村田製作所 電子部品および電子部品連

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134430A (ja) * 2002-10-08 2004-04-30 Tdk Corp 電子部品
JP2006049816A (ja) * 2004-07-05 2006-02-16 Sumitomo Metal Mining Co Ltd 多孔質バルブ金属薄膜、その製造方法および薄膜キャパシタ
US20100072531A1 (en) * 2008-09-22 2010-03-25 Imec Method for Forming a Memory Cell Comprising a Capacitor Having a Strontium Titaniumoxide Based Dielectric Layer and Devices Obtained Thereof

Also Published As

Publication number Publication date
WO2017026207A1 (ja) 2017-02-16
JPWO2017026207A1 (ja) 2018-05-10
KR20180022987A (ko) 2018-03-06
TW201717331A (zh) 2017-05-16

Similar Documents

Publication Publication Date Title
US10658111B2 (en) Capacitor
TWI616912B (zh) Capacitor and method of manufacturing same
JP6583220B2 (ja) コンデンサ及びコンデンサの製造方法
US20180158611A1 (en) Capacitor and method for manufacturing the same
TWI597747B (zh) Capacitor and its manufacturing method
TWI621222B (zh) Capacitor film
US9865400B2 (en) Capacitor
TWI616910B (zh) 電容器及其製造方法
US11348726B2 (en) Capacitor
TWI621386B (zh) Method for manufacturing substrate with built-in capacitor
TWI698892B (zh) 電容器
TWI612544B (zh) 電容器及電子零件
TWI653715B (zh) 晶圓級封裝及電容器
US20170040114A1 (en) Capacitor and manufacturing method therefor