WO2017026207A1 - コンデンサ搭載フィルム - Google Patents

コンデンサ搭載フィルム Download PDF

Info

Publication number
WO2017026207A1
WO2017026207A1 PCT/JP2016/069987 JP2016069987W WO2017026207A1 WO 2017026207 A1 WO2017026207 A1 WO 2017026207A1 JP 2016069987 W JP2016069987 W JP 2016069987W WO 2017026207 A1 WO2017026207 A1 WO 2017026207A1
Authority
WO
WIPO (PCT)
Prior art keywords
capacitor
porous substrate
substrate
dielectric layer
electrode
Prior art date
Application number
PCT/JP2016/069987
Other languages
English (en)
French (fr)
Inventor
康一 神凉
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to KR1020187003253A priority Critical patent/KR20180022987A/ko
Priority to JP2017534137A priority patent/JPWO2017026207A1/ja
Priority to TW105123944A priority patent/TWI621222B/zh
Publication of WO2017026207A1 publication Critical patent/WO2017026207A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 

Definitions

  • the present invention relates to a capacitor-mounted film.
  • a capacitor having a smaller size and a higher capacitance has been demanded.
  • a capacitor having a lower equivalent series resistance (ESR: Equivalent Series Resistance) is required in order to suppress high-frequency ripple noise accompanying an increase in the power supply operating frequency of electronic devices. Accordingly, there is an increasing demand for a small capacitor having a large capacitance and a low ESR.
  • a chip-type solid electrolytic capacitor described in Patent Document 1 is known as a capacitor having such a low ESR and a small size and a high capacity.
  • Patent Document 1 a high electrostatic capacity and low ESR are achieved by forming an oxide film on the surface of an anode made of a valve metal and using a conductive polymer on the cathode side.
  • the capacitor of Patent Document 1 having such a configuration has a polarity, and a short circuit may occur in a circuit to which a reverse voltage is applied. It is difficult to obtain a capacitor having no polarity while achieving both a small high capacitance and low ESR.
  • the present inventor has found that a conductive porous substrate, a dielectric layer positioned on the conductive porous substrate, and a dielectric Attention was focused on a capacitor having an upper electrode located on the layer.
  • the conductive substrate since the conductive substrate has a porous portion, it has a very large surface area, and a high capacitance can be obtained.
  • such a capacitor does not have a combination of an oxide film and a solid electrolyte layer, it has no polarity.
  • the above capacitor has a problem that the dielectric layer is liable to cause brittle fracture when stress is applied. Since the capacitor of Patent Document 1 has a self-healing function of the dielectric layer, even if a crack occurs in the dielectric layer, it does not lead to a short circuit between the electrodes. Since a capacitor having a dielectric layer located on a porous porous substrate and an upper electrode located on the dielectric layer does not have a self-healing function of the dielectric layer, the occurrence of cracks is short-circuited between the electrodes. Is likely to cause. In addition to such problems, the above capacitor can be very small, so it is very difficult to transport and handle on the board.
  • An object of the present invention is a product that facilitates handling of a capacitor comprising a conductive porous substrate, a dielectric layer located on the conductive porous substrate, and an upper electrode located on the dielectric layer. Is to provide.
  • the present inventor has mounted the above capacitor on a carrier sheet and handled it as a capacitor mounting film, thereby reducing the stress applied to the capacitor during transportation and suppressing the occurrence of cracks. Found that you can. Furthermore, by placing the capacitor on the carrier sheet at the time of mounting on a substrate or the like, the capacitor mounting film can be used as it is for wafer level package technology, so the stress applied during mounting is reduced, It has been found that the manufacturing process is simplified.
  • a capacitor-mounted film in which a capacitor is disposed on a carrier sheet, At least one of the capacitors is a capacitor having a conductive porous substrate, a dielectric layer located on the conductive porous substrate, and an upper electrode located on the dielectric layer.
  • a capacitor-mounted film is provided.
  • Capacitor having a conductive porous substrate, a dielectric layer positioned on the conductive porous substrate, and an upper electrode positioned on the dielectric layer is mounted on a carrier sheet, and a capacitor mounting film As a result, the stress applied to the capacitor during transportation and mounting can be reduced, and the generation of cracks can be suppressed. Further, the capacitor-mounted film of the present invention can be used as it is in the wafer level package technology, and the manufacturing process can be simplified.
  • FIG. 1 is a schematic plan view of a capacitor-mounted film 1 in one embodiment of the present invention.
  • FIG. 2 is a schematic cross-sectional view along the line xx of the capacitor-mounted film 1 shown in FIG.
  • FIG. 3 is a schematic sectional view of the capacitor 51 used in the present invention.
  • FIG. 4 is a diagram schematically showing an enlarged view of the high porosity portion of the capacitor 51 of FIG.
  • FIG. 5 is a schematic sectional view of a capacitor 71 used in the present invention.
  • FIG. 6 is a diagram schematically showing an enlarged view of the high porosity portion of the capacitor 71 of FIG.
  • FIG. 7 is a schematic cross-sectional view showing one embodiment of a capacitor mounted on the capacitor mounting film of the present invention.
  • FIG. 1 is a schematic plan view of a capacitor-mounted film 1 in one embodiment of the present invention.
  • FIG. 2 is a schematic cross-sectional view along the line xx of the capacitor-mounted film 1 shown in FIG.
  • FIG. 8 is a schematic plan view of the capacitor of FIG.
  • FIG. 9 is a schematic cross-sectional view showing another aspect of the capacitor mounted on the capacitor mounting film of the present invention.
  • FIG. 10 is a schematic plan view of the capacitor of FIG.
  • FIG. 11 is a schematic sectional view of a capacitor-mounted film of the present invention on which the capacitor of FIG. 9 is mounted.
  • 12 (a) to 12 (c) are schematic cross-sectional views showing aspects of the capacitor built-in substrate mounted on the capacitor mounting film of the present invention.
  • FIG. 13 is a schematic plan view of a capacitor-mounted film according to one embodiment of the present invention.
  • FIG. 14 is a schematic plan view of a capacitor-mounted film according to another embodiment of the present invention.
  • FIG. 15 is a schematic plan view of a capacitor-mounted film according to another aspect of the present invention.
  • FIGS. 16A to 16F are views for explaining fan-out wafer level packaging using the capacitor mounting film of the present invention.
  • capacitor-mounted film of the present invention will be described in detail with reference to the drawings.
  • shape and arrangement of each component of the capacitor-mounted film of the present embodiment are not limited to the illustrated example.
  • a plurality of capacitors are arranged on the carrier sheet.
  • FIG. 1 is a schematic plan view of a capacitor-mounted film 1 according to an embodiment of the present invention, and FIG. As shown in FIGS. 1 and 2, the capacitor-mounted film 1 used in the present embodiment schematically includes a carrier sheet 2 and a capacitor 3. The capacitor 3 is disposed on the carrier sheet 2 and fixed.
  • the material, shape, size, and the like of the carrier sheet 2 are not particularly limited, but are preferably a film shape.
  • the material constituting the carrier sheet 2 is preferably a resin, more preferably a heat-resistant resin, and specific examples include polyimide and polyethylene terephthalate (PET).
  • the thickness of the carrier sheet can be appropriately selected depending on the application, and is, for example, from 1 ⁇ m to 2.0 mm, preferably from 10 ⁇ m to 200 ⁇ m, for example, from 20 ⁇ m to 80 ⁇ m.
  • the carrier sheet may be composed of one layer or a plurality of layers.
  • the carrier sheet may be one in which an adhesive layer is formed on a sheet as a support.
  • the pressure-sensitive adhesive constituting the pressure-sensitive adhesive layer is not particularly limited, but for example, urethane-based pressure-sensitive adhesives, rubber-based pressure-sensitive adhesives, acrylic-based pressure-sensitive adhesives, silicone-based pressure-sensitive adhesives and the like are preferable. Later, a temperature-sensitive adhesive material (for example, Intellimer (registered trademark) tape) is preferably used to facilitate peeling of the capacitor and the like from the carrier sheet.
  • urethane-based pressure-sensitive adhesives for example, rubber-based pressure-sensitive adhesives, acrylic-based pressure-sensitive adhesives, silicone-based pressure-sensitive adhesives and the like are preferable.
  • a temperature-sensitive adhesive material for example, Intellimer (registered trademark) tape
  • Intellimer registered trademark
  • the capacitor 3 is not particularly limited, and various types of capacitors can be used.
  • the capacitor is a capacitor having a conductive porous substrate, a dielectric layer located on the conductive porous substrate, and an upper electrode located on the dielectric layer.
  • a capacitor is advantageous in that the substrate has a large surface area and a large capacitance can be obtained.
  • the capacitor may be the capacitor 51 shown in FIGS. 3 shows a schematic cross-sectional view of capacitor 51 (however, for simplicity, dielectric layer 55 and upper electrode 56 are not shown), and FIG. 4 is an enlarged view of a high porosity portion of capacitor 51. This is shown schematically. As shown in FIGS. 3 and 4, the capacitor 51 has a substantially rectangular parallelepiped shape. Schematically, the capacitor 51 includes a conductive porous substrate 54 having a high porosity portion 52 in the central portion and a low porosity portion 53 in a side surface portion, and a dielectric formed thereon.
  • a first capacitor electrode 59 and a second capacitor electrode 60 are provided on the side surface of the conductive porous substrate 54 so as to face each other.
  • the first capacitor electrode 59 is electrically connected to the conductive porous substrate 54
  • the second capacitor electrode 60 is electrically connected to the upper electrode 56 via the wiring electrode 57.
  • the upper electrode 56 and the high porosity portion 52 of the conductive porous substrate 54 face each other through the dielectric layer 55.
  • Such a capacitor can have a porous portion (high porosity portion) on both main surfaces of the conductive porous substrate as shown in FIG. 4, so that a larger capacitance can be obtained.
  • both the electrodes can be arranged in contact with the surface of the carrier sheet 2, which is advantageous when the capacitor-mounted film of the present invention is used for a wafer level package. It is.
  • the capacitor may be the capacitor 71 shown in FIGS.
  • FIG. 5 is a schematic cross-sectional view of the capacitor 71 (for the sake of simplicity, the pores are not shown), and
  • FIG. 6 schematically shows an enlarged view of the high porosity portion of the capacitor 71.
  • the capacitor 71 has a substantially rectangular parallelepiped shape.
  • the capacitor 71 has a conductive porous substrate 74 and a dielectric formed on the conductive porous substrate 74. It has a layer 75 and an upper electrode 76 formed on the dielectric layer 75.
  • the conductive porous substrate 74 has a high porosity portion 72 having a relatively high porosity and a low porosity portion 73 having a relatively low porosity on one main surface side.
  • the high porosity portion 72 is located at the center of the first main surface (main surface on the upper side of the drawing) of the conductive porous substrate 74, and the low porosity portion 73 is located around it. That is, the low porosity portion 73 surrounds the high porosity portion 72.
  • the high porosity portion 72 has a porous structure, that is, a porous portion.
  • the conductive porous substrate 74 has a support portion 77 on the other main surface (second main surface; main surface on the lower side of the drawing).
  • the high porosity portion 72 and the low porosity portion 73 constitute the first main surface of the conductive porous substrate 74
  • the support portion 77 constitutes the second main surface of the conductive porous substrate 74.
  • the first main surface is the upper surface of the conductive porous substrate 74
  • the second main surface is the lower surface of the conductive porous substrate 74.
  • An insulating portion 82 exists between the dielectric layer 75 and the upper electrode 76 at the end portion of the capacitor 71.
  • the capacitor 71 includes a first capacitor electrode 79 on the upper electrode 76 and a second capacitor electrode 80 on the main surface of the conductive porous substrate 74 on the support portion 77 side.
  • the first capacitor electrode 79 and the upper electrode 76 are electrically connected, and the second capacitor electrode 80 is electrically connected to the second main surface of the conductive porous substrate 74.
  • the upper electrode 76 and the high porosity portion 72 of the conductive porous substrate 74 face each other through the dielectric layer 75, and when the upper electrode 76 and the conductive porous substrate 74 are energized, the dielectric layer 75 is charged. Can be accumulated.
  • Such a capacitor has a porous portion (high porosity portion) only on one main surface of the conductive porous substrate as shown in FIG. 6, it is advantageous from the viewpoint of reducing the height.
  • the conductive porous substrate has a porous structure, and its material and configuration are not limited as long as the surface is conductive.
  • examples of the conductive porous substrate include a porous metal substrate, a substrate in which a conductive layer is formed on the surface of a porous silica material, a porous carbon material, or a porous ceramic sintered body.
  • the conductive porous substrate is a porous metal substrate.
  • the metal constituting the porous metal substrate examples include aluminum, tantalum, nickel, copper, titanium, niobium and iron metals, and alloys such as stainless steel and duralumin.
  • the porous metal substrate is an aluminum porous substrate.
  • the conductive porous substrate has a high porosity portion (that is, a porous portion), and may further have a low porosity portion and a support portion.
  • porosity refers to the proportion of voids in the conductive porous substrate.
  • the porosity can be measured as follows.
  • the voids in the porous portion can be finally filled with a dielectric layer and an upper electrode in the process of manufacturing a capacitor.
  • the “porosity” does not take into account the material filled in this way.
  • the filled portion is also calculated as a void.
  • the porous metal substrate is processed by FIB (Focused Ion Beam) microsampling method into a thin sample having a thickness of 60 nm or less.
  • a predetermined region (3 ⁇ m ⁇ 3 ⁇ m) of the thin sample is measured by STEM (Scanning Transmission Electron Microscope) -EDS (Energy Dispersive X-ray spectrometry) mapping analysis.
  • STEM Sccanning Transmission Electron Microscope
  • EDS Electronic X-ray spectrometry
  • the porosity can be calculated from the following equation. This measurement is performed at three arbitrary locations, and the average value of the measured values is taken as the porosity.
  • Porosity (%) ((measurement area ⁇ area where base metal exists) / measurement area) ⁇ 100
  • the “high porosity portion” means a portion having a higher porosity than the support portion and the low porosity portion of the conductive porous substrate.
  • the high porosity portion has a porous structure.
  • the high porosity portion having a porous structure increases the specific surface area of the conductive porous substrate and increases the capacitance of the capacitor.
  • the porosity of the high porosity part is preferably 20% or more, more preferably 30% or more, and even more preferably 35% or more, from the viewpoint of increasing the specific surface area and increasing the capacitance of the capacitor. obtain. Moreover, from a viewpoint of ensuring mechanical strength, 90% or less is preferable and 80% or less is more preferable.
  • the high porosity portion is not particularly limited, but preferably has a surface expansion ratio of 30 times to 10,000 times, more preferably 50 times to 5,000 times, for example, 200 times to 600 times.
  • the area expansion ratio means a surface area per unit projected area.
  • the surface area per unit projected area can be determined from the amount of nitrogen adsorbed at the liquid nitrogen temperature using a BET specific surface area measuring device.
  • the area expansion ratio can also be obtained by the following method. STEM (scanning transmission electron microscope) image of the cross section (cross section obtained by cutting in the thickness direction) of the above sample is taken over the entire thickness (height) T direction with a width X (if it cannot be taken at once, Multiple images may be connected).
  • the total path length L (total length of the pore surface) of the pore surface of the obtained cross section of width X height T is measured.
  • the total path length of the pore surface in the regular quadrangular prism region with the cross section having the width X height T as one side surface and the porous substrate surface as one bottom surface is LX.
  • the “low porosity portion” means a portion having a lower porosity than the high porosity portion.
  • the porosity of the low porosity portion is lower than the porosity of the high porosity portion and is equal to or greater than the porosity of the support portion.
  • the porosity of the low porosity portion is preferably 20% or less, more preferably 10% or less. Further, the low porosity portion may have a porosity of 0%. That is, the low porosity portion may or may not have a porous structure. The lower the porosity of the low porosity portion, the better the mechanical strength of the capacitor.
  • low porosity portion is not an essential component in the present invention and may not exist.
  • the position of the high porosity portion and the low porosity portion of the conductive porous substrate, the number of installed portions, the size, the shape, the ratio of both are not particularly limited.
  • one main surface of the conductive porous substrate may consist of only a high porosity portion.
  • the capacitance of the capacitor can be controlled by adjusting the ratio of the high porosity portion and the low porosity portion.
  • the thickness of the high porosity portion is not particularly limited and can be appropriately selected according to the purpose.
  • the thickness is 3 ⁇ m or more, preferably 10 ⁇ m or more, preferably 1000 ⁇ m or less, more preferably 300 ⁇ m or less, and still more preferably. It may be 50 ⁇ m or less.
  • the porosity of the support portion of the conductive porous base material is preferably smaller in order to exhibit the function as a support, specifically 10% or less, and there is substantially no void. More preferred.
  • the thickness of the support is not particularly limited, but is preferably 1 ⁇ m or more, for example, 3 ⁇ m or more, 5 ⁇ m or more, or 10 ⁇ m or more in order to increase the mechanical strength of the capacitor. Further, from the viewpoint of reducing the height of the capacitor, the thickness is preferably 100 ⁇ m or less, and may be, for example, 50 ⁇ m or less or 30 ⁇ m or less.
  • the thickness of the conductive porous substrate is not particularly limited and can be appropriately selected according to the purpose.
  • the thickness is 5 ⁇ m or more, preferably 10 ⁇ m or more, for example, 1000 ⁇ m or less, preferably 100 ⁇ m or less, more preferably 70 ⁇ m.
  • it may be 50 ⁇ m or less.
  • the method for producing the conductive porous substrate is not particularly limited.
  • a conductive porous substrate is treated with an appropriate metal material by a method of forming a porous structure, a method of crushing (filling) the porous structure, a method of removing a porous structure portion, or a combination of these. Can be manufactured.
  • the metal material for producing the conductive porous substrate is a porous metal material (for example, etched foil), a metal material having no porous structure (for example, metal foil), or a material combining these materials. obtain.
  • the method of combining is not particularly limited, and examples thereof include a method of bonding by welding, pressure bonding, or a conductive adhesive.
  • the method for forming the porous structure is not particularly limited, but preferably includes an etching process such as direct current or alternating current etching process.
  • the method for crushing (filling) the porous structure is not particularly limited.
  • a method of crushing the hole by melting a metal by laser irradiation or the like, or a method of crushing the hole by compressing by mold processing or press processing can be given. It is done.
  • the laser is not particularly limited, and examples thereof include CO 2 laser, YAG laser, excimer laser, and all solid-state pulse laser such as femtosecond laser, picosecond laser, and nanosecond laser. All-solid pulse lasers such as femtosecond lasers, picosecond lasers, and nanosecond lasers are preferred because the shape and porosity can be controlled more precisely.
  • the method for removing the porous structure portion is not particularly limited, and examples thereof include dicer processing and laser ablation processing.
  • the conductive porous substrate is produced by preparing a porous metal material and crushing (filling) the holes corresponding to the support portion and the low porosity portion of the porous metal substrate. Can do.
  • the support part and the low porosity part do not need to be formed at the same time, and may be formed separately.
  • the portion corresponding to the support portion of the porous metal substrate is first processed to form the support portion, and then the portion corresponding to the low porosity portion is processed to form the low porosity portion. Good.
  • the conductive porous substrate is manufactured by processing a portion corresponding to a high porosity portion of a metal substrate (for example, metal foil) having no porous structure to form a porous structure.
  • a metal substrate for example, metal foil
  • the conductive porous base material having no low porosity portion is to crush the holes corresponding to the support portion of the porous metal material, and then remove the locations corresponding to the low porosity portion. Can be manufactured.
  • a dielectric layer is formed on the high porosity portion.
  • the material for forming the dielectric layer is not particularly limited as long as it is insulative, but preferably, AlO x (for example, Al 2 O 3 ), SiO x (for example, SiO 2 ), AlTiO x , SiTiO x , HfO.
  • the thickness of the dielectric layer is not particularly limited, but is preferably 5 nm to 100 nm, for example, and more preferably 10 nm to 50 nm. By setting the thickness of the dielectric layer to 5 nm or more, it is possible to improve the insulation and to reduce the leakage current. Further, by setting the thickness of the dielectric layer to 100 nm or less, it is possible to obtain a larger capacitance.
  • the dielectric layer is preferably formed by a vapor phase method, such as a vacuum deposition method, a chemical vapor deposition (CVD) method, a sputtering method, an atomic layer deposition (ALD) method, or a pulsed laser deposition (PLD). It is formed by the Pulsed (Laser Deposition) method or the like.
  • the ALD method is more preferable because a more uniform and dense film can be formed in the fine pores of the porous member.
  • an insulating portion 82 is provided at the end of the dielectric layer. By installing the insulating portion, it is possible to prevent a short circuit (short circuit) between the upper electrode and the conductive porous base material installed thereon.
  • the insulating portion is present on the entire low porosity portion, but is not limited thereto, and may be present only in a part of the low porosity portion. Over the high porosity part.
  • the insulating portion is located between the dielectric layer and the upper electrode, but is not limited to this.
  • the insulation part should just be located between a conductive porous base material and an upper electrode, for example, may be located between the low porosity part and a dielectric material layer.
  • the material for forming the insulating portion is not particularly limited as long as it is insulative, but a resin having heat resistance is preferable when an atomic layer deposition method is used later.
  • a resin having heat resistance is preferable when an atomic layer deposition method is used later.
  • the insulating material forming the insulating portion various glass materials, ceramic materials, polyimide resins, and fluorine resins are preferable.
  • the thickness of the insulating part is not particularly limited, but it may be 1 ⁇ m or more from the viewpoint of more reliably preventing end face discharge and short-circuiting between the electrodes when individualizing each part. For example, it may be 5 ⁇ m or more or 10 ⁇ m or more. Further, from the viewpoint of reducing the height of the capacitor, the thickness is preferably 100 ⁇ m or less, and may be, for example, 50 ⁇ m or less or 20 ⁇ m or less.
  • the insulating part is not an essential element and may not exist.
  • An upper electrode is formed on the dielectric layer.
  • the material constituting the upper electrode is not particularly limited as long as it is conductive, but Ni, Cu, Al, W, Ti, Ag, Au, Pt, Zn, Sn, Pb, Fe, Cr, Mo, Ru, Pd , Ta and alloys thereof such as CuNi, AuNi, AuSn, and metal nitrides such as TiN, TiAlN, TiON, TiAlON, and TaN, metal oxynitrides, and conductive polymers (eg, PEDOT (poly (3,4- Ethylenedioxythiophene)), polypyrrole, polyaniline) and the like, and TiN and TiON are preferred.
  • PEDOT poly (3,4- Ethylenedioxythiophene
  • polypyrrole polyaniline
  • the thickness of the upper electrode is not particularly limited, but is preferably 3 nm or more, for example, and more preferably 10 nm or more. By setting the thickness of the upper electrode to 3 nm or more, the resistance of the upper electrode itself can be reduced.
  • the upper electrode may be formed by the ALD method.
  • the capacitance of the capacitor can be increased.
  • the dielectric layer can be coated and the pores of the porous metal substrate can be substantially filled, chemical vapor deposition (CVD: Chemical Vapor Deposition) method, plating, bias sputtering, Sol-Gel method, conductivity
  • the upper electrode may be formed by a method such as polymer filling.
  • a conductive film is formed on the dielectric layer by the ALD method, and the upper electrode is formed by filling the pores with a conductive material, preferably a substance having a lower electrical resistance, by another method. May be. With such a configuration, a higher capacity density and a lower equivalent series resistance (ESR: Equivalent Series Resistance) can be obtained efficiently.
  • ESR Equivalent Series Resistance
  • the surface of the upper electrode is additionally added to the surface of the upper electrode by a method such as sputtering, vapor deposition, or plating.
  • a lead electrode layer made of, for example, may be formed.
  • the first capacitor electrode may be formed so as to be electrically connected to the upper electrode, and the second capacitor electrode may be formed so as to be electrically connected to the conductive porous substrate.
  • the material constituting the capacitor electrode is not particularly limited, and examples thereof include metals and alloys such as Au, Pb, Pd, Ag, Sn, Ni, and Cu, and conductive polymers.
  • the method of forming the first capacitor electrode is not particularly limited, and for example, CVD method, electrolytic plating, electroless plating, vapor deposition, sputtering, baking of conductive paste, etc. can be used, and electrolytic plating, electroless plating, vapor deposition, Sputtering is preferred.
  • the location and size of the capacitor electrode are not particularly limited, and can be installed in any shape and size only on a part of each surface.
  • the first capacitor electrode and the second capacitor electrode are not essential elements and may not exist.
  • the upper electrode may function as the first capacitor electrode, and the conductive base material may function as the second capacitor. That is, the upper electrode and the conductive porous substrate may function as a pair of electrodes.
  • the upper electrode may function as an anode
  • the conductive porous substrate may function as a cathode.
  • the upper electrode may function as a cathode and the conductive porous substrate may function as an anode.
  • the above-described capacitor 51 and capacitor 71 have a substantially rectangular parallelepiped shape, but the capacitor used in the present invention is not limited to this.
  • the capacitor can have any shape, and for example, the planar shape may be a circle, an ellipse, or a square with rounded corners.
  • capacitor used in the present invention can be variously modified.
  • a layer for improving adhesion between layers or a buffer layer for preventing diffusion of components between layers may be provided between the layers.
  • the mounted capacitor may have a wiring electrode.
  • a wiring electrode 23 may be provided on one capacitor electrode 22 of the capacitor 21.
  • the electrode of the capacitor 25 may be extended to serve as the wiring electrode 26.
  • a part of the wiring electrode is present on the same plane as another capacitor electrode.
  • the capacitor 3 is arranged such that at least one electrode is in contact with the surface of the carrier sheet 2.
  • the capacitor-mounted film of the present invention can be used for a wafer level package.
  • the number of capacitors 3 mounted on the carrier sheet 2 is not particularly limited, and may be one or more, but is preferably two or more, for example, 10 or more, 20 or more, 50 That can be the case.
  • the method for fixing the capacitor to the carrier sheet is not particularly limited, but a method by which the capacitor can be easily peeled off from the carrier sheet later is preferable.
  • the above-mentioned pressure sensitive adhesive such as urethane pressure sensitive adhesive, rubber pressure sensitive adhesive, acrylic pressure sensitive adhesive, silicone pressure sensitive adhesive, among others, temperature sensitive pressure sensitive adhesive (for example, Intellimer (registered trademark) tape).
  • the method used is preferred.
  • the resin layer is formed by a compression mold or a transfer mold, it is preferable to have heat resistance, and after the resin layer is formed, the carrier sheet is preferably easily peeled off from the resin layer and various parts.
  • a film may be used to prevent the resin from wrapping around the substrate or the lead frame, but the film of the present invention can also serve as the film.
  • the capacitor may be mounted on a carrier sheet as a capacitor built-in film or substrate in which a plurality of capacitors are built.
  • the film or substrate with a built-in capacitor is not particularly limited, and films having various forms can be used.
  • the capacitors 31 are built in the substrate 32 as shown in FIGS.
  • the built-in substrate 34 in which the wiring 33 is embedded and drawn out on both main surfaces, the built-in substrate 35 drawn only on one main surface, or the built-in substrate 36 in which the capacitor electrode is exposed can be used.
  • the arrangement of the capacitor 3 mounted on the carrier sheet 2 can be appropriately set according to the purpose and is not particularly limited, but is preferably arranged at a position corresponding to a desired circuit configuration.
  • the carrier sheet 2 in addition to the capacitor 3, other electronic components such as inductors, semiconductor components, wirings, etc., and a film or substrate incorporating the electronic components can be mounted. These electronic components are preferably arranged at positions corresponding to a desired circuit configuration.
  • various electronic components can be mounted so that a plurality of sections on which electronic components are mounted in a predetermined pattern are formed.
  • the inductor 4 and the semiconductor component 5 may be arranged in a predetermined pattern.
  • the built-in substrate 7 may be further arranged in a predetermined pattern.
  • the built-in substrate 8 and the semiconductor component 5 in which the capacitor 3 is built may be arranged in a predetermined pattern.
  • the capacitor mounted on the capacitor mounting film of the present invention is less susceptible to brittle fracture because the stress applied to the capacitor is suppressed. Such an effect is more remarkable in a capacitor using a conductive porous substrate, particularly in a thin capacitor. Further, the capacitor-mounted film of the present invention is suitably used in a fan-out wafer level package.
  • the capacitor-mounted film of the present invention is used for fan-out wafer level packaging as follows.
  • a capacitor-mounted film 11 of the present invention in which capacitors 13 are arranged in a predetermined pattern on a carrier sheet 12 is prepared (FIG. 16 (a)).
  • another electronic component such as a semiconductor component 14 is disposed on the carrier sheet 12 (FIG. 16B), and a compression mold or a transfer mold or a liquid resin dispenser is applied on the capacitor 13 and the semiconductor component 14.
  • the resin layer 15 is formed by screen printing or the like (FIG. 16C).
  • the carrier sheet 12 is removed to expose the bottoms of the capacitor 13 and the semiconductor component 14 (FIG. 16D), and the wiring layer 16 electrically connected to the exposed electrode portions is formed (FIG. 16E). )).
  • it can be separated into individual pieces to produce a package (FIG. 16F).
  • the capacitor-mounted film of the present invention is easy to handle and can be used for manufacturing various electronic devices or electronic components.
  • the capacitor-mounted film of the present invention, particularly in wafer level packaging, can be suitably used.
  • Capacitor mounted film 1 ... Capacitor mounted film; 2 ... Carrier sheet; 3 ... Capacitor; 4 ... Inductor; 5 ... Semiconductor component; 7 ... Built-in substrate; 8 ... Built-in substrate; 11 ... Capacitor-mounted film; 12 ... Carrier sheet; 13: Capacitor; 14 ... Semiconductor component; 15 ... Resin layer; 16 ... Wiring layer; 21 ... Capacitor; 22 ... Capacitor electrode; 23 ... Wiring electrode; 25 ... Capacitor; 26 ... Wiring electrode; 31 ... Capacitor; 32 ... Substrate; 33 ... Wiring; 34 ... Built-in substrate; 35 ... Built-in substrate; 36 ...

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本発明は、キャリアシート上にコンデンサが配置されているコンデンサ搭載フィルムであって、　上記コンデンサが、導電性多孔基材と、導電性多孔基材上に位置する誘電体層と、誘電体層上に位置する上部電極とを有して成るコンデンサであることを特徴とする、コンデンサ搭載フィルム。

Description

コンデンサ搭載フィルム
　本発明は、コンデンサ搭載フィルムに関する。
　近年、電子機器の高密度実装化に伴って、より小型で高静電容量を有するコンデンサが求められている。また、電子機器の電源動作周波数の高周波数化に伴う高周波リップルノイズの抑制のために、より等価直列抵抗（ＥＳＲ：Equivalent Series Resistance）が低いコンデンサが求められている。従って、小型で静電容量が大きく、かつ、ＥＳＲが小さいコンデンサに対する要求が高まってきている。このような低ＥＳＲかつ小型高容量を有するコンデンサとして、特許文献１に記載のチップ型固体電解コンデンサが知られている。
　特許文献１では、弁作用金属からなる陽極の表面に酸化皮膜を形成し、陰極側に導電性高分子を用いることにより、高静電容量かつ低ＥＳＲを達成している。しかしながら、このような構成を有する特許文献１のコンデンサは極性を有しており、逆電圧が印加される回路では、短絡を生じる可能性がある。小型高静電容量および低ＥＳＲを両立しながら、極性のないコンデンサを得ることは困難である。
特開２００５－５７１０５号公報
　本発明者は、小型高静電容量および低ＥＳＲを両立しながら、極性のないコンデンサについて検討した結果、導電性多孔基材と、導電性多孔基材上に位置する誘電体層と、誘電体層上に位置する上部電極とを有して成るコンデンサに着目した。このようなコンデンサは、導電性基材が多孔部を有しているので、非常に大きな表面積を有し、高い静電容量を得ることができる。また、このようなコンデンサは、酸化皮膜と固体電解質層との組み合わせを有しないことから、極性を有しない。
　しかしながら、上記のコンデンサは、応力が働いた場合に、誘電体層が脆性破壊を起こしやすいという問題がある。特許文献１のコンデンサは、誘電体層の自己修復機能があるので、誘電体層にクラックが生じた場合であっても、電極間のショートには至らないが、導電性多孔基材と、導電性多孔基材上に位置する誘電体層と、誘電体層上に位置する上部電極とを有して成るコンデンサは、誘電体層の自己修復機能がないので、クラックの発生が電極間のショートを引き起こす可能性が高い。このような問題に加えて、上記のコンデンサは非常に小型であり得るので、運搬、基板への実装時の取り扱いが非常に難しい。
　本発明の目的は、導電性多孔基材と、導電性多孔基材上に位置する誘電体層と、誘電体層上に位置する上部電極とを有して成るコンデンサの取り扱いを容易にする製品を提供することにある。
　本発明者は、上記問題を解消すべく鋭意検討した結果、上記のコンデンサをキャリアシート上に搭載し、コンデンサ搭載フィルムとして取り扱うことにより、運搬時にコンデンサにかかる応力が低減され、クラックの発生を抑制することができることを見出した。さらに、キャリアシート上のコンデンサの配置を、基板等への実装時の配置とすることにより、コンデンサ搭載フィルムは、ウエハレベルパッケージ技術にそのまま用いることができるので、実装時にかかる応力が低減され、さらに製造工程が簡易化されることを見出した。
　本発明の要旨によれば、キャリアシート上にコンデンサが配置されているコンデンサ搭載フィルムであって、
　上記コンデンサの少なくとも一つが、導電性多孔基材と、導電性多孔基材上に位置する誘電体層と、誘電体層上に位置する上部電極とを有して成るコンデンサであることを特徴とする、コンデンサ搭載フィルムが提供される。
　導電性多孔基材と、導電性多孔基材上に位置する誘電体層と、誘電体層上に位置する上部電極とを有して成るコンデンサを、キャリアシート上に搭載して、コンデンサ搭載フィルムとして取り扱うことにより、運搬時および実装時にコンデンサにかかる応力が低減され、クラックの発生を抑制することができる。また、本発明のコンデンサ搭載フィルムは、ウエハレベルパッケージ技術にそのまま用いることができ、製造工程を簡易することができる。
図１は、本発明の一の実施形態におけるコンデンサ搭載フィルム１の概略平面図である。 図２は、図１に示すコンデンサ搭載フィルム１のｘ－ｘ線に沿った概略断面図である。 図３は、本発明において用いられるコンデンサ５１の概略断面図である。 図４は、図３のコンデンサ５１の高空隙率部の拡大図を模式的に示す図である。 図５は、本発明において用いられるコンデンサ７１の概略断面図である。 図６は、図５のコンデンサ７１の高空隙率部の拡大図を模式的に示す図である。 図７は、本発明のコンデンサ搭載フィルムに搭載されるコンデンサの一態様を示す概略断面図である。 図８は、図７のコンデンサの概略平面図である。 図９は、本発明のコンデンサ搭載フィルムに搭載されるコンデンサの別の態様を示す概略断面図である。 図１０は、図９のコンデンサの概略平面図である。 図１１は、図９のコンデンサを搭載した本発明のコンデンサ搭載フィルムの概略断面図である。 図１２（ａ）～（ｃ）は、本発明のコンデンサ搭載フィルムに搭載されるコンデンサ内蔵基板の態様を示す概略断面図である。 図１３は、本発明の一の態様のコンデンサ搭載フィルムの概略平面図である。 図１４は、本発明の別の態様のコンデンサ搭載フィルムの概略平面図である。 図１５は、本発明の別の態様のコンデンサ搭載フィルムの概略平面図である。 図１６（ａ）～（ｆ）は、本発明のコンデンサ搭載フィルムを用いたファンアウトウエハレベルパッケージングを説明するための図である。
　以下、本発明のコンデンサ搭載フィルムについて、図面を参照しながら詳細に説明する。但し、本実施形態のコンデンサ搭載フィルムの各構成要素の形状および配置等は、図示する例に限定されない。
　本発明のコンデンサ搭載フィルムにおいて、キャリアシート上に複数のコンデンサが配置されている。
　本発明の一の実施形態のコンデンサ搭載フィルム１の概略平面図を図１に、概略断面図を図２に示す。図１および図２に示されるように、本実施形態に用いられるコンデンサ搭載フィルム１は、概略的には、キャリアシート２と、コンデンサ３とを有してなる。コンデンサ３は、キャリアシート２上に配置され、固定されている。
　上記キャリアシート２の材料、形状、大きさ等は特に限定されないが、フィルム形状であることが好ましい。
　キャリアシート２を構成する材料は、好ましくは樹脂であり、より好ましくは耐熱性樹脂であり、具体的には、ポリイミド、ポリエチレンテレフタラート（ＰＥＴ）等が挙げられる。
　キャリアシートの厚みは、用途に応じて適宜選択することができ、例えば、１μｍ以上２．０ｍｍ以下であり、好ましくは１０μｍ以上２００μｍ以下、例えば２０μｍ以上８０μｍ以下であり得る。
　キャリアシートは、１つの層から成っていても複数の層から成っていてもよい。一の態様において、キャリアシートは、支持体としてのシート上に粘着層が形成されたものであり得る。
　上記粘着層を構成する粘着剤は、特に限定されないが、例えばウレタン系粘着剤、ゴム系粘着剤、アクリル系粘着剤、シリコーン系粘着剤等が好ましい。後に、キャリアシートからコンデンサ等を剥がしやすくするため、感温性粘着材（例えば、インテリマー（登録商標）テープ）が好適に用いられる。
　上記コンデンサ３は、特に限定されず、種々のタイプのコンデンサを用いることができる。
　好ましい態様において、コンデンサは、導電性多孔基材と、導電性多孔基材上に位置する誘電体層と、誘電体層上に位置する上部電極とを有して成るコンデンサである。このようなコンデンサは、基材の表面積が大きく、大きな静電容量を得ることができる点で有利である。
　一の態様において、上記コンデンサは、図３および図４に示されるコンデンサ５１であり得る。図３は、コンデンサ５１の概略断面図（ただし、簡単のために、誘電体層５５および上部電極５６は図示していない）を示し、図４は、コンデンサ５１の高空隙率部の拡大図を模式的に示す。図３および図４に示されるように、コンデンサ５１は、略直方体形状を有している。概略的には、コンデンサ５１は、中央部に高空隙率部５２を有し、側面部に低空隙率部５３を有して成る導電性多孔基材５４と、この上に形成された誘電体層５５と、誘電体層５５上に形成された上部電極５６と、これらの上に、上部電極５６と電気的に接続するように形成された配線電極５７と、さらにこれらの上に形成された保護層５８とを有して成る。導電性多孔基材５４の側面には、対向するように第１コンデンサ電極５９および第２コンデンサ電極６０が設けられている。第１コンデンサ電極５９は導電性多孔基材５４に電気的に接続されており、第２コンデンサ電極６０は、配線電極５７を介して上部電極５６に電気的に接続されている。上部電極５６と、導電性多孔基材５４の高空隙率部５２とは、誘電体層５５を介して向かい合っている。それぞれ、第１コンデンサ電極５９および第２コンデンサ電極６０を介して、導電性多孔基材５４および上部電極５６に通電すると、誘電体層５５に電荷を蓄積することができる。
　このようなコンデンサは、図４に示すように導電性多孔基材の両主面に多孔部（高空隙率部）を有し得るので、より大きな静電容量を得ることができる。また、同一平面に２つの電極が存在し得るので、キャリアシート２の表面に両方の電極を接するように配置することができ、本発明のコンデンサ搭載フィルムを、ウエハレベルパッケージに用いる際等に有利である。
　別の態様において、上記コンデンサは、図５および図６に示されるコンデンサ７１であり得る。図５は、コンデンサ７１の概略断面図（ただし、簡単のために、細孔は図示していない）を示し、図６は、コンデンサ７１の高空隙率部の拡大図を模式的に示す。図５および図６に示されるように、コンデンサ７１は、略直方体形状を有しており、概略的には、導電性多孔基材７４と、導電性多孔基材７４上に形成された誘電体層７５と、誘電体層７５上に形成された上部電極７６とを有して成る。導電性多孔基材７４は、一方の主面側に相対的に空隙率が高い高空隙率部７２と、相対的に空隙率が低い低空隙率部７３を有する。高空隙率部７２は、導電性多孔基材７４の第１主面（図面上側の主面）の中央部に位置し、その周囲には、低空隙率部７３が位置している。つまり、低空隙率部７３は、高空隙率部７２を囲んでいる。高空隙率部７２は、多孔構造を有しており、即ち、多孔部である。また、導電性多孔基材７４は、他方の主面（第２主面；図面下側の主面）側に支持部７７を有する。即ち、高空隙率部７２および低空隙率部７３は導電性多孔基材７４の第１主面を構成し、支持部７７は導電性多孔基材７４の第２主面を構成する。図５において、第１主面は、導電性多孔基材７４の上面であり、第２主面は、導電性多孔基材７４の下面である。コンデンサ７１の末端部において、誘電体層７５と上部電極７６の間には絶縁部８２が存在する。コンデンサ７１は、上部電極７６上に第１コンデンサ電極７９、および導電性多孔基材７４の支持部７７側の主面上に第２コンデンサ電極８０を備える。コンデンサ７１において、第１コンデンサ電極７９と上部電極７６とは電気的に接続されており、第２コンデンサ電極８０は、導電性多孔基材７４の第２主面に電気的に接続されている。上部電極７６と、導電性多孔基材７４の高空隙率部７２は、誘電体層７５を介して向かい合っており、上部電極７６と導電性多孔基材７４に通電すると、誘電体層７５に電荷を蓄積することができる。
　このようなコンデンサは、図６に示すように導電性多孔基材の一方の主面にのみ多孔部（高空隙率部）を有するので、低背化の観点から有利である。
　上記導電性多孔基材は、多孔構造を有し、表面が導電性であれば、その材料および構成は限定されない。例えば、導電性多孔基材としては、多孔質金属基材、または、多孔質シリカ材料、多孔質炭素材料もしくは多孔質セラミック焼結体の表面に導電性の層を形成した基材等が挙げられる。好ましい態様において、導電性多孔基材は、多孔質金属基材である。
　上記多孔質金属基材を構成する金属としては、例えば、アルミニウム、タンタル、ニッケル、銅、チタン、ニオブおよび鉄の金属、ならびにステンレス、ジュラルミン等の合金等が挙げられる。好ましくは、多孔質金属基材は、アルミニウム多孔基材である。
　上記導電性多孔基材は、高空隙率部（即ち、多孔部）を有し、さらに低空隙率部および支持部を有していてもよい。
　本明細書において、「空隙率」とは、導電性多孔基材において空隙が占める割合を言う。当該空隙率は、下記のようにして測定することができる。尚、上記多孔部の空隙は、コンデンサを作製するプロセスにおいて、最終的に誘電体層および上部電極などで充填され得るが、上記「空隙率」は、このように充填された物質は考慮せず、充填された箇所も空隙とみなして算出する。
　まず、多孔金属基材を、ＦＩＢ（収束イオンビーム：Focused Ion Beam）マイクロサンプリング法で加工し６０ｎｍ以下の厚みの薄片試料に加工する。この薄片試料の所定の領域（３μｍ×３μｍ）を、ＳＴＥＭ（走査透過型電子顕微鏡：Scanning Transmission Electron Microscope）－ＥＤＳ（エネルギー分散型Ｘ線分析：Energy dispersive X-ray spectrometry）マッピング分析で測定する。マッピング測定視野内において、多孔金属基材の金属が存在する面積を求める。そして、下記等式から空隙率を計算することができる。この測定を任意の場所３箇所で行い、測定値の平均値を空隙率とする。
　　空隙率（％）＝（（測定面積－基材の金属が存在する面積）／測定面積）×１００
　本明細書において、「高空隙率部」とは、導電性多孔基材の支持部および低空隙率部よりも空隙率が高い部分を意味する。
　上記高空隙率部は、多孔構造を有する。多孔構造を有する高空隙率部は、導電性多孔基材の比表面積を大きくし、コンデンサの静電容量をより大きくする。
　高空隙率部の空隙率は、比表面積を大きくして、コンデンサの静電容量をより大きくする観点から、好ましくは２０％以上、より好ましくは３０％以上、さらにより好ましくは３５％以上であり得る。また、機械的強度を確保する観点から、９０％以下が好ましく、８０％以下がより好ましい。
　高空隙率部は、特に限定されないが、好ましくは３０倍以上１０，０００倍以下、より好ましくは５０倍以上５，０００倍以下、例えば２００倍以上６００倍以下の拡面率を有する。ここに、拡面率とは、単位投影面積あたりの表面積を意味する。単位投影面積あたりの表面積は、ＢＥＴ比表面積測定装置を用いて、液体窒素温度における窒素の吸着量から求めることができる。
　また、拡面率は、次の方法でも求めることができる。上記の試料の断面（厚み方向にカットして得られる断面）のＳＴＥＭ（走査透過型電子顕微鏡）画像を、幅Ｘで厚み（高さ）Ｔ方向全体にわたって撮影する（一度に撮影できない場合は、複数の画像を連結してもよい）。得られた幅Ｘ高さＴの断面の細孔表面の総経路長Ｌ（細孔表面の合計の長さ）を測定する。ここで、上記幅Ｘ高さＴの断面を一の側面とし、多孔基材表面を一の底面とする正四角柱領域における細孔表面の総経路長は、ＬＸとなる。また、この正四角柱の底面積はＸ２となる。従って、拡面率は、ＬＸ／Ｘ２＝Ｌ／Ｘとして求めることができる。
　本明細書において、「低空隙率部」とは、高空隙率部と比較して、空隙率が低い部分を意味する。好ましくは、低空隙率部の空隙率は、高空隙率部の空隙率よりも低く、支持部の空隙率以上である。
　低空隙率部の空隙率は、好ましくは２０％以下、より好ましくは１０％以下である。また、低空隙率部は、空隙率が０％であってもよい。即ち、低空隙率部は、多孔構造を有していても、有していなくてもよい。低空隙率部の空隙率が低いほど、コンデンサの機械的強度が向上する。
　尚、低空隙率部は、本発明において必須の構成要素ではなく、存在しなくてもよい。　
　本発明において、導電性多孔基材の高空隙率部および低空隙率部の存在位置、設置数、大きさ、形状、両者の比率等は、特に限定されない。例えば、導電性多孔基材の一方の主面は、高空隙率部のみからなってもよい。また、高空隙率部と低空隙率部の比率を調整することにより、コンデンサの静電容量を制御することができる。
　上記高空隙率部の厚みは、特に限定されず、目的に応じて適宜選択することができ、例えば３μｍ以上、好ましくは１０μｍ以上であり、好ましくは１０００μｍ以下、より好ましくは３００μｍ以下、さらに好ましくは５０μｍ以下であってもよい。
　導電性多孔基材の支持部の空隙率は、支持体としての機能を発揮するためにより小さいことが好ましく、具体的には１０％以下であることが好ましく、実質的に空隙が存在しないことがより好ましい。
　上記支持部の厚みは、特に限定されないが、コンデンサの機械的強度を高めるために、１μｍ以上であることが好ましく、例えば３μｍ以上、５μｍ以上または１０μｍ以上であり得る。また、コンデンサの低背化の観点からは、１００μｍ以下であることが好ましく、例えば５０μｍ以下または３０μｍ以下であり得る。
　上記導電性多孔基材の厚みは、特に限定されず、目的に応じて適宜選択することができ、例えば５μｍ以上、好ましくは１０μｍ以上であり、例えば１０００μｍ以下、好ましくは１００μｍ以下、より好ましくは７０μｍ以下、さらに好ましくは５０μｍ以下であってもよい。
　導電性多孔基材の製造方法は、特に限定されない。例えば、導電性多孔基材は、適当な金属材料を、多孔構造を形成する方法、多孔構造を潰す（埋める）方法、または多孔構造部分を除去する方法、あるいはこれらを組み合わせた方法で処理することにより製造することができる。
　導電性多孔基材を製造するための金属材料は、多孔質金属材料（例えば、エッチド箔）、または多孔構造を有しない金属材料（例えば、金属箔）、あるいはこれらの材料を組み合わせた材料であり得る。組み合わせる方法は、特に限定されず、例えば、溶接、圧着または導電性接着剤等により貼り合わせる方法が挙げられる。
　多孔構造を形成する方法としては、特に限定されないが、好ましくはエッチング処理、例えば直流または交流エッチング処理が挙げられる。
　多孔構造を潰す（埋める）方法としては、特に限定されないが、例えば、レーザー照射等により金属を溶融させて孔を潰す方法、あるいは、金型加工、プレス加工により圧縮して孔を潰す方法が挙げられる。上記レーザーとしては、特に限定されないが、ＣＯ２レーザー、ＹＡＧレーザー、エキシマレーザー、ならびにフェムト秒レーザー、ピコ秒レーザーおよびナノ秒レーザー等の全固体パルスレーザーが挙げられる。より精細に形状および空隙率を制御できることから、フェムト秒レーザー、ピコ秒レーザーおよびナノ秒レーザー等の全固体パルスレーザーが好ましい。
　多孔構造部分を除去する方法としては、特に限定されないが、例えば、ダイサー加工や、レーザーのアブレーション加工が挙げられる。
　一の方法において、導電性多孔基材は、多孔質金属材料を準備し、この多孔質金属基材の支持部および低空隙率部に対応する箇所の孔を潰す（埋める）ことによって製造することができる。
　支持部および低空隙率部は、同時に形成する必要はなく、別個に形成してもよい。例えば、まず、多孔金属基材の支持部に対応する箇所を処理して、支持部を形成し、次いで、低空隙率部に対応する箇所を処理して、低空隙率部を形成してもよい。
　別の方法において、導電性多孔基材は、多孔構造を有しない金属基材（例えば、金属箔）の高空隙率部に対応する箇所を処理して、多孔構造を形成することにより製造することができる。
　さらに別の方法において、低空隙率部を有しない導電性多孔基材は、多孔質金属材料の支持部に対応する箇所の孔を潰し、次いで、低空隙率部に対応する箇所を除去することにより製造することができる。
　本発明で用いられるコンデンサにおいて、高空隙率部上には、誘電体層が形成されている。
　上記誘電体層を形成する材料は、絶縁性であれば特に限定されないが、好ましくは、ＡｌＯｘ（例えば、Ａｌ２Ｏ３）、ＳｉＯｘ（例えば、ＳｉＯ２）、ＡｌＴｉＯｘ、ＳｉＴｉＯｘ、ＨｆＯｘ、ＴａＯｘ、ＺｒＯｘ、ＨｆＳｉＯｘ、ＺｒＳｉＯｘ、ＴｉＺｒＯｘ、ＴｉＺｒＷＯｘ、ＴｉＯｘ、ＳｒＴｉＯｘ、ＰｂＴｉＯｘ、ＢａＴｉＯｘ、ＢａＳｒＴｉＯｘ、ＢａＣａＴｉＯｘ、ＳｉＡｌＯｘ等の金属酸化物；ＡｌＮｘ、ＳｉＮｘ、ＡｌＳｃＮｘ等の金属窒化物；またはＡｌＯｘＮｙ、ＳｉＯｘＮｙ、ＨｆＳｉＯｘＮｙ、ＳｉＣｘＯｙＮｚ等の金属酸窒化物が挙げられ、ＡｌＯｘ、ＳｉＯｘ、ＳｉＯｘＮｙ、ＨｆＳｉＯｘが好ましい。なお、上記の式は、単に材料の構成を表現するものであり、組成を限定するものではない。即ち、ＯおよびＮに付されたｘ、ｙおよびｚは０より大きい任意の値であってもよく、金属元素を含む各元素の存在比率は任意である。
　誘電体層の厚みは、特に限定されないが、例えば５ｎｍ以上１００ｎｍ以下が好ましく、１０ｎｍ以上５０ｎｍ以下がより好ましい。誘電体層の厚みを５ｎｍ以上とすることにより、絶縁性を高めることができ、漏れ電流を小さくすることが可能になる。また、誘電体層の厚みを１００ｎｍ以下とすることにより、より大きな静電容量を得ることが可能になる。
　上記誘電体層は、好ましくは、気相法、例えば真空蒸着法、化学蒸着（ＣＶＤ：Chemical Vapor Deposition）法、スパッタ法、原子層堆積（ＡＬＤ：Atomic Layer Deposition）法、パルスレーザー堆積（ＰＬＤ：Pulsed Laser Deposition）法等により形成される。多孔部材の細孔の細部にまでより均質で緻密な膜を形成できることから、ＡＬＤ法がより好ましい。
　一の態様において（例えば、コンデンサ７１において）、誘電体層の末端部には、絶縁部８２が設けられている。絶縁部を設置することにより、その上に設置される上部電極と導電性多孔基材間での短絡（ショート）を防止することができる。
　尚、コンデンサ７１においては、絶縁部は、低空隙率部上の全体に存在するが、これに限定されず、低空隙率部の一部のみに存在してもよく、また、低空隙率部を超えて、高空隙率部上にまで存在してもよい。
　また、コンデンサ７１においては、絶縁部は、誘電体層と上部電極の間に位置しているが、これに限定されない。絶縁部は、導電性多孔基材と上部電極の間に位置していればよく、例えば低空隙率部と誘電体層の間に位置していてもよい。
　絶縁部を形成する材料は、絶縁性であれば特に限定されないが、後に原子層堆積法を利用する場合、耐熱性を有する樹脂が好ましい。絶縁部を形成する絶縁性材料としては、各種ガラス材料、セラミック材料、ポリイミド系樹脂、フッ素系樹脂が好ましい。
　絶縁部の厚みは、特に限定されないが、端面放電をより確実に防止することと、各部品に個片化加工する際に電極間が短絡することを防止する観点から、１μｍ以上であることが好ましく、例えば５μｍ以上または１０μｍ以上であり得る。また、コンデンサの低背化の観点からは、１００μｍ以下であることが好ましく、例えば５０μｍ以下または２０μｍ以下であり得る。
　尚、本発明に用いられるコンデンサにおいて、絶縁部は必須の要素ではなく、存在しなくてもよい。
　上記誘電体層上には、上部電極が形成されている。
　上記上部電極を構成する材料は、導電性であれば特に限定されないが、Ｎｉ、Ｃｕ、Ａｌ、Ｗ、Ｔｉ、Ａｇ、Ａｕ、Ｐｔ、Ｚｎ、Ｓｎ、Ｐｂ、Ｆｅ、Ｃｒ、Ｍｏ、Ｒｕ、Ｐｄ、Ｔａおよびそれらの合金、例えばＣｕＮｉ、ＡｕＮｉ、ＡｕＳｎ、ならびにＴｉＮ、ＴｉＡｌＮ、ＴｉＯＮ、ＴｉＡｌＯＮ、ＴａＮ等の金属窒化物、金属酸窒化物、導電性高分子（例えば、ＰＥＤＯＴ（ポリ（３，４－エチレンジオキシチオフェン））、ポリピロール、ポリアニリン）などが挙げられ、ＴｉＮ、ＴｉＯＮが好ましい。
　上部電極の厚みは、特に限定されないが、例えば３ｎｍ以上が好ましく、１０ｎｍ以上がより好ましい。上部電極の厚みを３ｎｍ以上とすることにより、上部電極自体の抵抗を小さくすることができる。
　上部電極は、ＡＬＤ法により形成してもよい。ＡＬＤ法を用いることにより、コンデンサの静電容量をより大きくすることができる。別法として、誘電体層を被覆し、多孔金属基材の細孔を実質的に埋めることのできる、化学蒸着（ＣＶＤ：Chemical Vapor Deposition）法、めっき、バイアススパッタ、Ｓｏｌ－Ｇｅｌ法、導電性高分子充填などの方法で、上部電極を形成してもよい。好ましくは、誘電体層上にＡＬＤ法で導電性膜を形成し、その上から他の手法により、導電性材料、好ましくはより電気抵抗の小さな物質で細孔を充填して上部電極を形成してもよい。このような構成とすることにより、効率的により高い容量密度および低い等価直列抵抗（ＥＳＲ：Equivalent Series Resistance）を得ることができる。
　なお、上部電極を形成後、上部電極がコンデンサ電極としての十分な導電性を有していない場合には、スパッタ、蒸着、めっき等の方法で、上部電極の表面に追加でＡｌ、Ｃｕ、Ｎｉ等からなる引き出し電極層を形成してもよい。
　一の態様において、上部電極と電気的に接続するように、第１コンデンサ電極が形成され、導電性多孔基材と電気的に接続するように第２コンデンサ電極が形成されていてもよい。
　上記コンデンサ電極を構成する材料は、特に限定されないが、例えば、Ａｕ、Ｐｂ、Ｐｄ、Ａｇ、Ｓｎ、Ｎｉ、Ｃｕ等の金属および合金、ならびに導電性高分子などが挙げられる。第１コンデンサ電極の形成方法は、特に限定されず、例えばＣＶＤ法、電解めっき、無電解めっき、蒸着、スパッタ、導電性ペーストの焼き付け等を用いることができ、電解めっき、無電解めっき、蒸着、スパッタ等が好ましい。
　尚、上記コンデンサ電極は、設置箇所、大きさ等は特に限定されず、各面の一部のみに、任意の形状および大きさで設置することができる。また、上記第１コンデンサ電極および第２コンデンサ電極は、必須の要素ではなく、存在しなくてもよい。この場合、上部電極が第１コンデンサ電極としても機能し、導電性基材が第２コンデンサとして機能してもよい。つまり、上部電極と導電性多孔基材とが一対の電極として機能してもよい。この場合、上部電極がアノードとして機能し、導電性多孔基材がカソードとして機能してもよい。あるいは、上部電極がカソードとして機能し、導電性多孔基材がアノードとして機能してもよい。
　上記したコンデンサ５１およびコンデンサ７１は、略直方体形状であるが、本発明に用いられるコンデンサはこれに限定されない。コンデンサは、任意の形状とすることができ、例えば、平面形状が円状、楕円状、また角が丸い四角形等であってもよい。
　また、本発明に用いられるコンデンサは、種々の改変が可能である。
　例えば、各層の間に、層間の密着性を高める為の層、または、各層間の成分の拡散を防止するためのバッファー層等を有していてもよい。また、コンデンサの側面等に、保護層を有していてもよい。
　一の態様において、搭載されるコンデンサは、配線用電極を有し得る。例えば、図７および図８に示されるように、上記コンデンサ２１の一方のコンデンサ電極２２上に、配線用電極２３を有し得る。また、図９および図１０に記載されるように、コンデンサ２５の電極を延在させて、配線用電極２６としてもよい。
　好ましい態様において、上記配線用電極の一部は、別のコンデンサ電極と同一平面上に存在する。このような配線用電極を備えることにより、主面の両平面にそれぞれの電極を有する構造のコンデンサであっても、両電極をキャリアシート上に引き出すことができ（図１１参照）、ウエハレベルパッケージにおいて好適に用いることが可能になる。
　一の態様において、コンデンサ３は、少なくとも一方の電極がキャリアシート２の表面に接するように配置される。このように配置することにより、本発明のコンデンサ搭載フィルムを、ウエハレベルパッケージに用いることができる。
　キャリアシート２上に搭載されるコンデンサ３の数は、特に限定されず、１個またはそれ以上であってもよいが、好ましくは２個以上であり、例えば１０個以上、２０個以上、５０個以上であり得る。
　コンデンサをキャリアシートに固定する方法は、特に限定されないが、後にコンデンサをキャリアシートから容易に剥がすことができる方法が好ましい。例えば、上記したような粘着剤、例えばウレタン系粘着剤、ゴム系粘着剤、アクリル系粘着剤、シリコーン系粘着剤等、中でも、感温性粘着剤（例えば、インテリマー（登録商標）テープ）を用いる方法が好ましい。コンプレッションモールドまたはトランスファーモールドで樹脂層を形成する場合には耐熱性を有することが好ましく、樹脂層形成後においては樹脂層や各種部品からキャリアシートが容易に剥がしやすいことが好ましい。また、コンプレッションモールドまたはトランスファーモールドにおいて、基板またはリードフレーム等へ樹脂が回り込むのを防止するためにフィルムを用いることがあるが、本発明のフィルムは、上記フィルムを兼ねることができる。
　一の態様において、コンデンサは、複数のコンデンサが内蔵されたコンデンサ内蔵フィルムまたは基板として、キャリアシート上に搭載されてもよい。
　コンデンサ内蔵フィルムまたは基板は、特に限定されず、種々の形態を有するものを用いることができ、例えば、それぞれ図１２（ａ）～（ｃ）に記載のような、コンデンサ３１が基板３２中に内蔵され、さらに配線３３が内蔵され両主面に引き出された内蔵基板３４、一方の主面にのみ引き出された内蔵基板３５、またはコンデンサの電極が露出した内蔵基板３６等を用いることができる。
　キャリアシート２上に搭載されたコンデンサ３の配置は、目的に応じて適宜設定することができ特に限定されないが、好ましくは所望の回路構成に対応する位置に配置される。
　上記キャリアシート２上には、コンデンサ３に加え、他の電子部品、例えばインダクタ、半導体部品、配線等、および電子部品を内蔵したフィルムまたは基板を搭載することができる。これらの電子部品は、好ましくは所望の回路構成に対応する位置に配置される。
　一の態様において、電子部品が所定のパターンで搭載された区画が、複数形成されるように、各種電子部品を搭載することができる。例えば、図１３に示されるように、コンデンサ３に加え、インダクタ４、半導体部品５を所定のパターンで配置してもよい。また、図１４に示されるように、さらに内蔵基板７を所定のパターンで配置してもよい。また、図１５に示されるに、コンデンサ３を内蔵した内蔵基板８および半導体部品５を、所定のパターンで配置してもよい。このように搭載することにより、本発明のコンデンサ搭載フィルムは、例えばウエハレベルパッケージの製造における一部品として、より好適に用いることができる。
　本発明のコンデンサ搭載フィルムに搭載されたコンデンサは、コンデンサにかかる応力が抑制されているので、脆性破壊を受けにくい。このような効果は、導電性多孔基材を用いたコンデンサにおいて、特に、薄型のコンデンサにおいて、より顕著である。また、本発明のコンデンサ搭載フィルムは、ファンアウトウエハレベルパッケージにおいて好適に用いられる。
　例えば、本発明のコンデンサ搭載フィルムは、以下のようにしてファンアウトウエハレベルパッケージングに用いられる。
　まず、キャリアシート１２上に所定のパターンでコンデンサ１３が配置された本発明のコンデンサ搭載フィルム１１を準備する（図１６（ａ））。次、キャリアシート１２上に、他の電子部品、例えば半導体部品１４を配置し（図１６（ｂ））、コンデンサ１３および半導体部品１４の上に、コンプレッションモールドまたはトランスファーモールド、あるいは液状樹脂のディスペンサー塗布、スクリーン印刷等により、樹脂層１５を形成する（図１６（ｃ））。次いで、キャリアシート１２を除去して、コンデンサ１３および半導体部品１４の底部を露出させ（図１６（ｄ））、露出した電極部と電気的に接続した配線層１６を形成する（図１６（ｅ））。最後に個片化して、パッケージを製造することができる（図１６（ｆ））。
　本発明のコンデンサ搭載フィルムは、取り扱いが容易であり、種々の電子機器または電子部品の製造に用いることができる。本発明のコンデンサ搭載フィルム、特に、ウエハレベルパッケージングにおいて、好適に用いることができる。
　１…コンデンサ搭載フィルム；２…キャリアシート；３…コンデンサ；
　４…インダクタ；５…半導体部品；７…内蔵基板；８…内蔵基板；
　１１…コンデンサ搭載フィルム；１２…キャリアシート；
　１３…コンデンサ；１４…半導体部品；１５…樹脂層；１６…配線層；
　２１…コンデンサ；２２…コンデンサ電極；２３…配線用電極；
　２５…コンデンサ；２６…配線用電極；
　３１…コンデンサ；３２…基板；３３…配線；３４…内蔵基板；
　３５…内蔵基板；３６…内蔵基板；
　５１…コンデンサ；５２…高空隙率部；５３…低空隙率部；
　５４…導電性多孔基材；５５…誘電体層；５６…上部電極；
　５７…配線電極；５８…保護層；５９…第１コンデンサ電極；
　６０…第２コンデンサ電極；
　７１…コンデンサ；７２…高空隙率部；７３…低空隙率部；
　７４…導電性多孔基材；７５…誘電体層；７６…上部電極；
　７７…支持部；７９…第１コンデンサ電極；
　８０…第２コンデンサ電極；８２…絶縁部

Claims (4)

  1. 　キャリアシート上にコンデンサが配置されているコンデンサ搭載フィルムであって、
    　上記コンデンサの少なくとも一つが、導電性多孔基材と、導電性多孔基材上に位置する誘電体層と、誘電体層上に位置する上部電極とを有して成るコンデンサであることを特徴とする、コンデンサ搭載フィルム。
  2. 　上記コンデンサの導電性多孔基材が、一方の主面にのみ多孔部を有することを特徴とする、請求項１に記載のコンデンサ搭載フィルム。
  3. 　上記コンデンサの誘電体層および／または上部電極が、原子層堆積法により形成されていることを特徴とする、請求項１または２に記載のコンデンサ搭載フィルム。
  4. 　上記コンデンサが、配線用電極を有することを特徴とする、請求項１～３のいずれか１項に記載のコンデンサ搭載フィルム。
PCT/JP2016/069987 2015-08-11 2016-07-06 コンデンサ搭載フィルム WO2017026207A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020187003253A KR20180022987A (ko) 2015-08-11 2016-07-06 콘덴서 탑재 필름
JP2017534137A JPWO2017026207A1 (ja) 2015-08-11 2016-07-06 コンデンサ搭載フィルム
TW105123944A TWI621222B (zh) 2015-08-11 2016-07-28 Capacitor film

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-159162 2015-08-11
JP2015159162 2015-08-11

Publications (1)

Publication Number Publication Date
WO2017026207A1 true WO2017026207A1 (ja) 2017-02-16

Family

ID=57983150

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/069987 WO2017026207A1 (ja) 2015-08-11 2016-07-06 コンデンサ搭載フィルム

Country Status (4)

Country Link
JP (1) JPWO2017026207A1 (ja)
KR (1) KR20180022987A (ja)
TW (1) TWI621222B (ja)
WO (1) WO2017026207A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134430A (ja) * 2002-10-08 2004-04-30 Tdk Corp 電子部品
JP2006049816A (ja) * 2004-07-05 2006-02-16 Sumitomo Metal Mining Co Ltd 多孔質バルブ金属薄膜、その製造方法および薄膜キャパシタ
JP2009170871A (ja) * 2007-12-21 2009-07-30 Sumitomo Metal Mining Co Ltd 多孔質バルブ金属電極およびその製造方法
JP2010074172A (ja) * 2008-09-22 2010-04-02 Imec チタン酸ストロンチウムベースの誘電体層を有するキャパシタを備えたメモリセルの形成方法およびそれから得られるデバイス
JP2011165683A (ja) * 2008-04-16 2011-08-25 Nec Corp キャパシタ
JP2014207422A (ja) * 2013-03-19 2014-10-30 株式会社村田製作所 電子部品および電子部品連

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2884917B2 (ja) * 1992-06-08 1999-04-19 日本電気株式会社 薄膜キャパシタおよび集積回路
JP4001106B2 (ja) * 2003-12-15 2007-10-31 松下電器産業株式会社 電子部品ピックアップ装置および電子部品ピックアップ方法
JP5436931B2 (ja) * 2009-05-22 2014-03-05 アルファーデザイン株式会社 移載装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134430A (ja) * 2002-10-08 2004-04-30 Tdk Corp 電子部品
JP2006049816A (ja) * 2004-07-05 2006-02-16 Sumitomo Metal Mining Co Ltd 多孔質バルブ金属薄膜、その製造方法および薄膜キャパシタ
JP2009170871A (ja) * 2007-12-21 2009-07-30 Sumitomo Metal Mining Co Ltd 多孔質バルブ金属電極およびその製造方法
JP2011165683A (ja) * 2008-04-16 2011-08-25 Nec Corp キャパシタ
JP2010074172A (ja) * 2008-09-22 2010-04-02 Imec チタン酸ストロンチウムベースの誘電体層を有するキャパシタを備えたメモリセルの形成方法およびそれから得られるデバイス
JP2014207422A (ja) * 2013-03-19 2014-10-30 株式会社村田製作所 電子部品および電子部品連

Also Published As

Publication number Publication date
TW201717331A (zh) 2017-05-16
JPWO2017026207A1 (ja) 2018-05-10
TWI621222B (zh) 2018-04-11
KR20180022987A (ko) 2018-03-06

Similar Documents

Publication Publication Date Title
KR101887793B1 (ko) 콘덴서
TWI646564B (zh) Capacitor
TWI616912B (zh) Capacitor and method of manufacturing same
TWI655655B (zh) 電容器及電容器之製造方法
US20180158611A1 (en) Capacitor and method for manufacturing the same
JP6432685B2 (ja) コンデンサ
WO2017014020A1 (ja) コンデンサおよびその製造方法
WO2017026207A1 (ja) コンデンサ搭載フィルム
US9865400B2 (en) Capacitor
WO2017026195A1 (ja) キャパシタ内蔵基板の製造方法
JPWO2017026295A1 (ja) コンデンサ
WO2018174132A1 (ja) コンデンサ
WO2018151028A1 (ja) コンデンサ
TWI612544B (zh) 電容器及電子零件
US20170040114A1 (en) Capacitor and manufacturing method therefor
JP6769480B2 (ja) ウエハレベルパッケージおよびキャパシタ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16834904

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017534137

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20187003253

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16834904

Country of ref document: EP

Kind code of ref document: A1