JPWO2017026295A1 - コンデンサ - Google Patents

コンデンサ Download PDF

Info

Publication number
JPWO2017026295A1
JPWO2017026295A1 JP2017534180A JP2017534180A JPWO2017026295A1 JP WO2017026295 A1 JPWO2017026295 A1 JP WO2017026295A1 JP 2017534180 A JP2017534180 A JP 2017534180A JP 2017534180 A JP2017534180 A JP 2017534180A JP WO2017026295 A1 JPWO2017026295 A1 JP WO2017026295A1
Authority
JP
Japan
Prior art keywords
region
specific surface
surface area
high specific
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017534180A
Other languages
English (en)
Inventor
徳之 井上
徳之 井上
服部　和生
和生 服部
洋昌 佐伯
洋昌 佐伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2017026295A1 publication Critical patent/JPWO2017026295A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/048—Electrodes or formation of dielectric layers thereon characterised by their structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/008—Terminals
    • H01G9/012—Terminals specially adapted for solid capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/042—Electrodes or formation of dielectric layers thereon characterised by the material
    • H01G9/0425—Electrodes or formation of dielectric layers thereon characterised by the material specially adapted for cathode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/048—Electrodes or formation of dielectric layers thereon characterised by their structure
    • H01G9/052—Sintered electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/07—Dielectric layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15—Solid electrolytic capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

素子本体２が、微小な細孔が形成され大きな比表面積を有する金属製の高比表面積基体と、細孔の内表面を含む前記高比表面積基体の表面所定域に形成された誘電体層と、誘電体層上に形成された導電部５とを有している。第１の端子電極１ａは高比表面積基体と電気的に接続されている。第２の端子電極１ｂは導電部５と電気的に接続されている。素子本体２は、高比表面積基体の空隙率に応じ、静電容量の取得に寄与する第１の領域３と、該第１の領域よりも空隙率の小さい第２の領域４ａ、４ｂとを含んでいる。第２の領域４ａ、４ｂは、高比表面積基体の空隙率が２５％以下に形成されている。これにより絶縁性を損なうことなく機械的強度が良好で高信頼性を有する小型・大容量化が可能な新型タイプのコンデンサを実現する。

Description

本発明は、コンデンサに関する。
今日、パーソナルコンピュータや携帯情報端末等の電子機器には、多くの各種コンデンサが搭載されている。この種のコンデンサのうち、固体電解コンデンサは、陽極酸化された酸化皮膜を誘電体層としていることから、誘電体層を薄層化することができ、小型・大容量化が可能なコンデンサとして広く使用されている。
例えば、特許文献１には、弁作用金属またはその合金を含む陽極と、前記陽極の表面上に設けられた誘電体層と、前記誘電体層の表面上に設けられた陰極と、前記陽極、前記誘電体層、及び前記陰極を覆う外装体樹脂とを備え、前記外装体樹脂のガラス転移温度が、最大ガラス転移温度の０．５０〜０．９０倍の範囲の温度である固体電解コンデンサが提案されている。
この特許文献１では、Ｎｂ等の弁金属を主体とした多孔質焼結体で陽極を形成し、この多孔質焼結体に陽極酸化を施して酸化皮膜からなる誘電体層を形成し、さらに、ポリピロール等の導電性高分子で形成された電解質層を誘電体層上に配し、該電解質層で陰極を形成している。そして、特許文献１では外装体樹脂のガラス転移温度を上述の範囲とすることにより、漏れ電流が小さく、かつ高温保存時における静電容量の低下を抑制した固体電解コンデンサを得ようとしている。
特開２００９−５４９０６号公報（請求項１、段落[００２０]、[００２９]〜[００３８]）
しかしながら、特許文献１のような固体電解コンデンサでは、陽極が、弁金属を主成分とする多孔質焼結体で形成されていることから、空隙率が大きく大容量の静電容量を取得することができるものの、機械的強度に劣り、製造工程で不良品が発生しやすく、歩留まりの低下を招くおそれがある。また、特許文献１にも記載されているように、基板実装時の機械的強度を確保するためには、コンデンサを樹脂で外装する必要があり、コスト高を招くおそれがある。
本発明このような事情に鑑みなされたものであって、絶縁性を損なうことなく機械的強度が良好で高信頼性を有する小型・大容量化が可能な新型タイプのコンデンサを提供することを目的とする。
本発明者らは、微小な細孔が形成され大きな比表面積を有する金属製の高比表面基体を使用し、高比表面積基体上に誘電体層及び導電部を形成してコンデンサ構造体を作製し、鋭意研究を行ったところ、小型・大容量のコンデンサを得ることが可能であることを見出した。
しかしながら、このコンデンサも高比表面積基体には多くの微小な細孔が形成されていることから、固体電解コンデンサと同様、十分な機械的強度を得るのが困難である。
そこで、本発明者らは更に鋭意研究を進めたところ、素子本体を構成する高比表面積基体の空隙率を異ならせ、空隙率の低い領域、具体的には空隙率が２５％以下の領域を素子本体中に設けることにより、機械的強度が格段に向上し、製造過程においても不良品の発生率を抑制することができ、これにより製品歩留まりが向上して高信頼性を得ることができるという知見を得た。
本発明はこのような知見に基づきなされたものであって、本発明に係るコンデンサは、互いに電気的に絶縁された少なくとも２つの端子電極が素子本体の表面に形成されたコンデンサであって、前記素子本体が、微小な細孔が形成され大きな比表面積を有する導電材料からなる高比表面積基体と、前記細孔の内表面を含む前記高比表面積基体の表面所定域に形成された誘電体層と、前記誘電体層上に形成された導電部とを有し、前記２つの端子電極のうち、一方の端子電極は前記高比表面積基体と電気的に接続されると共に、他方の端子電極は前記導電部と電気的に接続され、かつ、前記素子本体は、前記高比表面積基体の空隙率に応じ、主として静電容量の取得に寄与する第１の領域と、該第１の領域よりも空隙率の小さい第２の領域とを含む複数の領域を有し、前記第２の領域は、前記高比表面積基体の空隙率が２５％以下に形成されていることを特徴としている。
本発明は、空隙率が２５％以下である第２の領域が、素子本体中に存在すればよく、斯かる第２の領域の形成箇所については、用途や求められる性能・品質等に応じ、種々の形態が可能である。
すなわち、本発明のコンデンサは、前記第２の領域が、前記第１の領域の両端部に連接されているのが好ましい。
また、本発明のコンデンサは、前記第２の領域が、前記素子本体の端面と平行に前記第１の領域中に介在されているのも好ましい。
また、本発明のコンデンサは、前記第２の領域が、前記第１の領域の両端部に連接された第１及び第２の部位と、前記第１の領域中に介在された第３の部位とを有し、前記第１の部位と前記第２の部位とは前記第３の部位を介して連結されているのも好ましい。
さらに、本発明のコンデンサは、前記第２の領域が、前記第１の領域の両端部に連接された第１及び第２の部位と、前記第１の領域の少なくとも一方の主面に沿うように形成された第３の部位とを有し、前記第１の部位と前記第２の部位とは前記第３の部位を介して連結されているのも好ましい。
また、本発明のコンデンサは、前記第１の領域が、前記第２の領域に囲繞されているのも好ましい。
そして、本発明のコンデンサは、前記導電部と前記高比表面積基体との間に前記誘電体層が介在され、前記高比表面積基体と前記他方の端子電極とが、電気的に絶縁されているのが好ましい。
これにより低抵抗で絶縁性が良好であり、良好な信頼性を有する新型タイプのコンデンサを得ることができる。
また、本発明のコンデンサは、前記誘電体層が、原子層単位で堆積されてなるのが好ましい。
これにより緻密な誘電体層を得ることができ、固体電解コンデンサにおける陽極酸化のように欠陥が生じて絶縁性の低下を招くのを抑制することができ、絶縁性の良好なコンデンサを得ることができる。
また、本発明のコンデンサは、前記導電部が、前記細孔の内部に充填されてなるのが好ましい。
さらに、本発明のコンデンサは、前記導電部が、前記細孔の内部を前記誘電体層に沿うように形成されているのも好ましい。
導電部が、細孔の内部に充填されて形成されている場合、前記細孔の内部を誘電体層に沿うように形成されている場合のいずれにおいても、多数の細孔を利用して静電容量を取得しているので、小型・大容量の従来にない新型タイプのコンデンサを得ることが可能となる。
また、本発明のコンデンサは、前記導電材料が、金属材料であるのが好ましい。
また、本発明のコンデンサは、前記導電部が、金属材料及び導電性化合物のうちのいずれかで形成されているのが好ましく、前記導電性化合物は、金属窒化物及び金属酸窒化物を含むのが好ましい。
導電部を低抵抗の金属材料で形成した場合は、より一層の等価直列抵抗（以下、「ＥＳＲ」という。）の低減が可能であり、また、導電部を金属窒化物や金属酸窒化物等の導電性化合物で形成した場合は、細孔内部にまで良好な均一性を有する導電部を形成することが可能となる。
また、本発明のコンデンサは、前記素子本体が、少なくとも側面部が絶縁性材料からなる保護層で被覆されているのが好ましい。
これにより実使用時においても機械的強度を確保することが可能となる。
また、本発明のコンデンサは、前記素子本体が、少なくとも側面部が絶縁性材料からなる保護層で被覆されると共に、前記保護層と前記導電部との間には金属皮膜が介在されているのも好ましい。
このように必要に応じて金属皮膜を介在させることにより、より一層の低抵抗化が可能となり、ＥＳＲのより一層低減化が可能となる。
本発明のコンデンサによれば、素子本体が、微小な細孔が形成され大きな比表面積を有する導電材料からなる高比表面積基体と、前記細孔の内表面を含む前記高比表面積基体の表面所定域に形成された誘電体層と、前記誘電体層と接して形成された導電部とを有し、前記２つの端子電極のうち、一方の端子電極は前記高比表面積基体と電気的に接続されると共に、他方の端子電極は前記導電部と電気的に接続され、かつ、前記素子本体は、前記高比表面積基体の空隙率に応じ、主として静電容量の取得に寄与する第１の領域と、該第１の領域よりも空隙率の小さい第２の領域とを含む複数の領域を有し、前記第２の領域は、前記高比表面積基体の空隙率が２５％以下に形成されているので、絶縁性等を損なうことなく、製造過程で変形等が生じるのを抑制でき、機械的強度が良好で製品歩留まりが向上し、高信頼性を有する小型で大容量のコンデンサを得ることができる。
本発明に係るコンデンサの一実施の形態を模式的に示す断面図である。 図１のＸ−Ｘ矢視断面図である。 図１のＡ部を拡大した詳細断面図である。 図１のＢ部を拡大した詳細断面図である。 図１のＣ部を拡大した詳細断面図である。 本発明に係るコンデンサの製造方法を模式的に示す製造工程図（１／６）である。 本発明に係るコンデンサの製造方法を模式的に示す製造工程図（２／６）である。 本発明に係るコンデンサの製造方法を模式的に示す製造工程図（３／６）である。 本発明に係るコンデンサの製造方法を模式的に示す製造工程図（４／６）である。 本発明に係るコンデンサの製造方法を模式的に示す製造工程図（５／６）である。 本発明に係るコンデンサの製造方法を模式的に示す製造工程図（６／６）である。 本発明に係るコンデンサの第２の実施の形態を模式的に示す断面図である。 本発明に係るコンデンサの第３の実施の形態を模式的に示す断面図である。 本発明に係るコンデンサの第４の実施の形態を模式的に示す断面図である。 本発明に係るコンデンサの第５の実施の形態を模式的に示す断面図である。 本発明に係るコンデンサの第６の実施の形態を要部拡大断面図である。 本発明に係るコンデンサの第７の実施の形態を模式的に示す断面図である。 本発明に係るコンデンサの第８の実施の形態を模式的に示す断面図である。 本発明に係るコンデンサの第９の実施の形態を模式的に示す断面図である。 本発明に係るコンデンサの第１０の実施の形態を模式的に示す断面図である。
次に、本発明の実施の形態を詳説する。
図１は、本発明に係るコンデンサの一実施の形態（第１の実施の形態）を模式的に示す断面図であり、図２は、図１のＸ−Ｘ矢視断面図である。
このコンデンサは、互いに電気的に絶縁された２つの端子電極（第１の端子電極１ａ及び第２の端子電極１ｂ）が素子本体２の両端部に形成されている。
素子本体２は、主として静電容量の取得に寄与する第１の領域３と、該第１の領域３の両端部に形成された第２の領域４ａ、４ｂとに区画化されている。すなわち、第２の領域４ａ、４ｂは、第１の領域３の両端部に連接されている。そして、第１の領域３及び第２の領域４ｂ上には導電部５が形成され、さらに、素子本体１の両主面には絶縁性材料からなる保護層６ａ、６ｂが形成されている。
図３は、図１のＡ部詳細を示す拡大断面図である。
すなわち、第１の領域３は、微小な細孔７ａが形成され大きな比表面積を有する導電材料からなる高比表面積基体７と、高比表面積基体７の表面に形成された誘電体層８と、上記導電部５を有している。
誘電体層８は、細孔７ａの内表面を含む表面所定域に形成されており、原子層単位で堆積されている。これにより誘電体層８は、緻密に成膜されることから、固体電解コンデンサのように陽極酸化で誘電体層を形成した場合とは異なり、欠陥が少なく絶縁性が良好となる。また、極性が付与されないことから、使い勝手の良好なコンデンサを得ることが可能となる。
上記導電部５は、前記細孔７ａを閉塞するように前記誘電体層８上に形成され、細孔７ａは導電部５を形成する材料で充填されている。そして、高比表面積基体７の上下両主面に沿うように形成されている。
図４は、図１のＢ部詳細を示す拡大断面図である。
第２の領域４ａは、誘電体層８が高比表面積基体７の端面を除く表面に形成されると共に、端面は高比表面積基体７が表面露出されており、第１の端子電極１ａと高比表面積基体７とが電気的に接続されている。
尚、この図４では、第２の領域４ａにおいて、上述したように、誘電体層８は高比表面積基体７の端面を除く表面、すなわち側面全域に形成されているが、必ずしも第２の領域４ａの側面全域に形成されていなくてもよく、高比表面積基体７は、側面の一部が誘電体層８で被覆されていなくてもよい。
図５は、図１のＣ部詳細を示す拡大断面図である。
第２の領域４ｂは、高比表面積基体７の表面に誘電体層８が形成されると共に、前記誘電体層８の表面には導電部５が形成されている。そして、導電部５が第２の端子電極１ｂと電気的に接続され、かつ、第２の端子電極１ｂと高比表面積基体７とは誘電体層８を介して電気的に絶縁されている。
このように素子本体２は、第１の領域３と第２の領域４ａ、４ｂとが一体的に形成されると共に、上述した高比表面積基体７を基材とし、誘電体層８及び導電部５とを有している。そして、第１の領域３は、主として静電容量の取得に寄与する領域であり、したがって第１の領域３では、高比表面積基体７は空隙率が大きくなるように形成される。すなわち、第１の領域３における高比表面積基体７の空隙率は、特に限定されるものではないが、第１の領域３は、上述したように主として静電容量の取得に寄与する領域であることから、機械的強度をも考慮し、空隙率が好ましくは３０〜８０％、より好ましくは３５〜６５％となるように形成される。
一方、第２の領域４ａ、４ｂは、機械的強度の確保に寄与する領域であり、したがって第２の領域４ａ、４ｂでは、高比表面積基体７は第１の領域３よりも空隙率が小さくなるように形成される。すなわち、第２の領域４ａ、４ｂは、機械的強度の確保に寄与する領域であることから、高比表面積基体７の空隙率は、２５％以下に形成され、好ましくは１０％以下であり、空隙が存在しない０％であってもよい。
尚、上記高比表面積基体７の作製方法は特に限定されるものではなく、例えば、後述するようにエッチング法、焼結法、脱合金化法等により製造することができ、これらの製法により作製された金属エッチング箔、焼結体、多孔金属体等を高比表面積基体７として使用することができる。
また、第２の領域４ａ、４ｂは、後述するように高比表面積基体７にプレス加工やレーザー照射等を施し、細孔７ａを潰滅させることにより形成することができる。高比表面積基体７中の第１の領域３と第２の領域４ａ、４ｂの領域比率は、取得すべき静電容量に応じて設定される。例えば、大容量のコンデンサを得る場合は、第１の領域３の領域比率が大きくなり、一方、静電容量は小さくなるが機械的強度を確保したい場合は、第２の領域４ａ、４ｂの領域比率が大きくなる。
高比表面積基体７の厚みは、特に限定されるものではないが、機械的強度を確保しつつ、所望の小型化を図る観点からは、１０〜１０００μｍが好ましく、より好ましくは３０〜３００μｍである。
尚、本実施の形態では、機械的強度を向上させることにより、素子本体２の高さＨに対する長さＬの比を３以上、好ましくは４以上とすることができ、低背で小型かつ大容量のコンデンサを得ることが可能となる、
このような高比表面積基体７の素材としては、導電性を有していれば特に限定されるものではなく、例えば、Ａｌ、Ｔａ、Ｎｉ、Ｃｕ、Ｔｉ、Ｎｂ、Ｆｅ等の金属材料やステンレス、ジュラルミン等の合金材料を使用することができる。
ただし、高比表面積基体７は、ＥＳＲをより効果的に低減する観点からは、良導電性材料、特に比抵抗が１０μΩ・ｃｍ以下の金属材料で形成するのが好ましく、Ｓｉのような半導体材料は好ましくない。
また、上記誘電体層８を形成する材料としては、絶縁性を有する材料であれば特に限定されるものではなく、例えば、Ａｌ２Ｏ３等のＡｌＯｘ、ＳｉＯ２等のＳｉＯＸ、ＡｌＴｉＯｘ、ＳｉＴｉＯｘ、ＨｆＯｘ、ＴａＯｘ、ＺｒＯｘ、ＨｆＳｉＯｘ、ＺｒＳｉＯｘ、ＴｉＺｒＯｘ、ＴｉＺｒＷＯｘ、ＴｉＯｘ、ＳｒＴｉＯｘ、ＰｂＴｉＯｘ、ＢａＴｉＯｘ、ＢａＳｒＴｉＯｘ、ＢａＣａＴｉＯｘ、ＳｉＡｌＯｘ等の金属酸化物、ＡｌＮｘ、ＳｉＮｘ、ＡｌＳｃＮｘ等の金属窒化物、或いはＡｌＯｘＮｙ、ＳｉＯｘＮｙ、ＨｆＳｉＯｘＮｙ、ＳｉＣｘＯｙＮｚ等の金属酸窒化物を使用することができる。また、緻密な膜形成を行う観点からは、誘電体層８が結晶性を有する必要はなく、非晶質膜を使用するのが好ましい。
誘電体層８の厚みも特に限定されるものではないが、絶縁性を高めて漏れ電流を抑制し、かつ大きな静電容量を確保する観点からは、３〜１００ｎｍが好ましく、より好ましくは１０〜５０ｎｍである。
誘電体層８の膜厚のバラツキは特に限定されるものではないが、安定した所望の静電容量を取得する観点からは、膜厚が均一性を有するのが好ましい。本実施の形態では、後述する原子層堆積法を使用することにより、膜厚のバラツキは、平均膜厚を基準に絶対値換算で１０％以下に抑制することが可能である。
また、導電部５を形成する材料についても、導電性を有していれば特に限定されるものではなく、Ｎｉ、Ｃｕ、ＡＩ、Ｗ、Ｔｉ、Ａｇ、Ａｕ、Ｐｔ、Ｚｎ、Ｓｎ、Ｐｂ、Ｆｅ、Ｃｒ、Ｍｏ、Ｒｕ、Ｐｄ、Ｔａ、及びこれらの合金類（例えばＣｕＮｉ、ＡｕＮｉ、ＡｕＳｎ）、さらにはＴｉＮ、ＴｉＡｌＮ、ＴａＮ等の金属窒化物、ＴｉＯＮ、ＴｉＡｌＯＮ等の金属酸窒化物、ＰＥＤＯＴ／ＰＳＳ（ポリ（３，４−エチレンジオキシチオフェン）／ポリスチレンスルホン酸）、ポリアニリン、ポリピロール等の導電性高分子等を使用することができるが、細孔７ａへの充填性や成膜性を考慮すると、金属窒化物や金属酸窒化物が好ましい。尚、このような金属窒化物や金属酸窒化物、或いは導電性高分子を使用する場合は、電気抵抗をより一層低抵抗化すべく、めっき法等により導電部５の表面にＣｕ皮膜、Ｎｉ皮膜等の金属皮膜を形成するのが好ましい。
導電部５の厚みも特に限定されるものではないが、より低抵抗の導電部５を得るためには、３ｎｍ以上が好ましく、より好ましくは１０ｎｍ以上である。
保護層６ａ、６ｂの形成材料についても、絶縁性を有するものであれば特に限定されるものではなく、上記誘電体層８と同様の材料、例えばＳｉＮｘ、ＳｉＯｘ、ＡｌＴｉＯｘ、ＡｌＯｘ等を使用することができるが、好ましくはＳｉＯｘであり、またエポキシ樹脂、ポリイミド樹脂などの樹脂材料やガラス材料等を使用することもできる。
保護層６ａ、６ｂの厚みも、耐湿性や絶縁性等を確保できれば特に限定されるものではなく、例えば、０．３μｍ〜５０μｍ、好ましくは１μｍ〜２０μｍ程度に形成される。
第１及び第２の端子電極１ａ、１ｂの形成材料や厚みについても、所望の導電性を有するものであれば特に限定されるものではなく、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｕ、Ａｇ、Ｐｂ等の金属材料やこれらの合金等を使用することができ。厚みは０．５〜５０μｍ、好ましくは１〜２０μｍに形成される。
このように本実施の形態では、互いに電気的に絶縁された第１及び第２の端子電極１ａ、１ｂが素子本体２の表面に形成されると共に、素子本体２が、微小な細孔７ａが形成され大きな比表面積を有する導電材料からなる高比表面積基体７と、細孔７ａの内表面を含む高比表面積基体７の表面所定域に形成された誘電体層８と、誘電体層８上に形成された導電部５とを有し、第１の端子電極１ａは高比表面積基体７と電気的に接続されると共に、第２の端子電極１ｂは導電部５と電気的に接続され、かつ、素子本体２は、高比表面積基体７の空隙率に応じ、静電容量の取得に寄与する第１の領域３と、該第１の領域３よりも空隙率の小さい第２の領域４ａ、４ｂとを含み、第２の領域４ａ、４ｂは、高比表面積基体７の空隙率が２５％以下に形成されているので、絶縁性等を損なうことなく、製造過程で変形等が生じるのを抑制でき、機械的強度が良好で製品歩留まりが向上し、高信頼性を有する小型で大容量のコンデンサを得ることができる。
また、本コンデンサは、高比表面積基体７が、空隙率が２５％以下と低く機械的強度が良好な第２の領域４ａ、４ｂを有するので、例えば、ガラスエポキシ基板、セラミック基板、樹脂基板等の基板への実装の際に加えられる応力、特にたわみ応力に対する耐久性向上を図ることが可能となる。
次に、上記コンデンサの製造方法を図６〜図１１に基づき詳述する。
まず、図６（ａ）に示すように、微小な細孔９ａが形成され大きな比表面積を有する導電材料からなる集合基体９を準備する。
この集合基体９としては、上述したように金属エッチング箔や金属焼結体、多孔金属体等を使用することができる。
金属エッチング箔は、Ａｌ等の金属箔に任意の方向に所定電流を通電し、金属箔をエッチング加工することにより作製することができる。金属焼結体は、ＴａやＮｉ等の金属粉末をシート状に成形加工した後、金属の融点よりも低い温度で加熱して焼成することにより作製することができる。また、多孔金属体は、脱合金化法を使用することにより作製することができる。すなわち、電気化学的に貴な金属と卑な金属の二次元合金から卑な金属のみを酸などの電解液中で溶解除去する。そして、卑な金属を溶解除去する際に、溶解せずに残った貴な金属がナノメートルオーダの開気孔を形成し、これにより多孔金属体を作製することができる。このようにして作製された集合基体９を準備する。
次に、図６（ｂ）に示すように、集合基体９に区画化処理を施し、上述した第１の領域３となる第１の領域部位１０と、第２の領域４ａ、４ｂとなる第２の領域部位１１に区画化する。
この区画化処理の方法は、特に限定されるものではなく、プレス加工、レーザー照射等を使用し、集合基体９の細孔９ａを潰滅させることにより形成することができる。
例えば、プレス加工を使用して区画化処理を行う場合は、所定の幅寸法を有する金型を使用し、上下両面から集合基体９を挟むようにして加圧し、或いは一方の主面を台座等に固定し、他方の主面を金型等で加圧し、これにより第２の領域部位１１を形成することができる。この場合、金型等の幅寸法を調整することにより、第１の領域部位１０と第２の領域部位１１の領域比率を調整することができ、上述したようにコンデンサの静電容量を制御することができる。
また、レーザー照射を使用して区画化処理を行う場合は、ＹＶＯ４レーザー、ＣＯ２レーザー、ＹＡＧレーザー、エキシマレーザー、ファイバーレーザー、更にはフェムト秒レーザー、ピコ秒レーザー、ナノ秒レーザー等の全固体パルスレーザーを集合基体９の所定位置に照射して細孔９ａを潰滅させ、これにより空隙率が２５％以下の第２の領域部位１１を形成することができる。尚、このようなレーザー照射で第２の領域部位１１を形成する場合は、形状や空隙率をより高精度に制御するためには上述した全固体パルスレーザーを使用するのが好ましい。
また、上記区画化処理は、プレス加工やレーザー照射以外の方法で行うこともできる。例えば、集合基体９の細孔９ａを適宜の方法で埋めて細孔９ａを潰滅させ、これにより第２の領域部位１１を得てもよい。また、集合基体９を金属エッチング箔で形成する場合は、第２の領域部位１１の形成予定箇所をマスク材で覆ってエッチング処理を施し、エッチング箇所を第１の領域部位１０とし、非エッチング箇所を第２の領域部位１１とし、これにより区画化処理を行うことができる。
次に、図６（ｃ）に示すように、破線Ｄに沿って、集合基体９を切断する。すなわち、第２の領域部位１１を挟んで２個の第１の領域部位１０が一組となるように、第２の領域部位１１の中央部乃至略中央部を切断する。
ここで、集合基体９の切断方法は、特に限定されるものでなく、例えば、レーザー照射による切断、金型による抜き加工、ダイサー、超硬刃、スリッター、ピナクル刃等の切断具を使用することにより容易に切断することができる。
尚、このように集合基体９を空隙率の小さい第２の領域部位１１で切断することにより、バリやダレが発生するのを抑制することができる。すなわち、微小な細孔９ａが形成され大きな比表面積を有する集合基体９を切断する場合、バリが生じたり、切断面の切断方向への延伸・変形等に起因してダレが発生するおそれがある。しかしながら、本実施の形態のように集合基体９を空隙率の小さい第２の領域部位１１で切断することにより、バリやダレが生じるのを抑制することができる。
次に、図７（ｄ１）に示すように、集合基体９の表面に誘電体層８を形成する。図７（ｄ２）は、図７（ｄ１）の要部拡大断面図である。誘電体層８は、具体的には、この図７（ｄ２）に示すように、細孔９ａの内表面を含む集合基体９の表面所定域に形成される。
誘電体層８の形成方法は特に限定されるものではなく、化学的気相成長（Chemical Vapor Deposition；以下、「ＣＶＤ」）という。）法、物理的気相成長法（Physical Vapor Deposition；以下「ＰＶＤ」という。）法等でも製造することができるが、薄膜かつ緻密で漏れ電流が小さく良好な絶縁性を得る観点からは、原子層堆積（Atomic Layer Deposition；以下「ＡＬＤ」という。）法で形成するのが好ましい。
すなわち、ＣＶＤ法では、前駆体である有機金属化合物や水等の反応ガスを同時に反応室に供給して反応させ、成膜するため、ナノオーダーの微小な細孔９ａの内表面の奥深くまで均一な膜厚の誘電層８を形成するのが困難である。また、固体原料を使用したＰＶＤ法の場合も同様である。
これに対しＡＬＤ法では、有機金属前駆体を反応室に供給して化学吸着させた後、気相中に過剰に存在する有機金属前駆体をパージして除去し、その後、反応室で水蒸気等の反応ガスと反応させ、これにより細孔９ａの内表面を含む集合基体９の表面所定域に原子層単位の薄膜を堆積させることができる。したがって、上述の過程を繰り返すことにより、原子層単位で薄膜が積層され、その結果細孔９ａの内表面の奥深くまで均一で所定膜厚を有する緻密で高品質の誘電体層８を形成することができる。
このように誘電体層８をＡＬＤ法で作製することにより、薄膜かつ緻密で漏れ電流が小さく良好な絶縁性を有する誘電体層８を得ることができ、安定した容量を有し、良好な信頼性を有する大容量のコンデンサを得ることが可能となる。
次に、図８（ｅ）に示すように、端子電極が形成されるべき第２の領域部位１１に対し、該第２の領域部位１１を覆うように鍔状のマスク部１２を集合基体９に形成する。
尚、このマスク部１２の形成材料や形成方法は、特に限定されるものではなく、例えば、形成材料としてはエポキシ樹脂、ポリイミド樹脂、シリコーン樹脂、フッ素樹脂等を使用することができ、また、形成方法としては印刷法、ディスペンサ法、ディップ法、インクジェット法、スプレー法、フォトリソグラフィー法等の任意の方法を使用することができる。
次に、図９（ｆ１）に示すように、誘電体層８の表面に導電部５を形成する。図９（ｆ２）は、図９（ｆ１）の要部拡大断面図である。導電部５は、具体的にはこの図９（ｆ２）に示すように、誘電体層８上に細孔９ａの内部に充填され、かつ集合基体９の表面所定域に形成される。
導電部５の形成方法も特に限定されるものではなく、例えば、ＣＶＤ法、めっき法、バイアススパッタ法、ゾルーゲル法、導電性高分子充填法等を使用することができるが、緻密で高精度の導電部５を得るためには、誘電体層８と同様、成膜性に優れたＡＬＤ法を使用するのが好ましい。また、例えば、細孔９ａ内部に形成された誘電体層８表面にＡＬＤ法で導電体層を作製し、該導電層上にＣＶＤ法やめっき法等の方法で導電性材料を充填し、これにより導電部５を形成してもよい。
次に、上述した図６と同様の切断方法を使用し、図１０（ｇ）に示すように、集合基体９を破線Ｅに沿って切断し、集合基体９を素子本体単位に個片化し、これにより高比表面積基体７を含む素子本体２を得る。すなわち、この素子本体２は、主として静電容量の取得に寄与する空隙率の大きな第１の領域３を中央部に有し、第２の領域４ａ、４ｂが前記第１の領域３を挟むようにして形成されている。そして、第１の領域４ａの端面には高比表面積基体７が表面露出され、第２の領域４ｂの端面には導電部５が表面露出している。
次に、洗浄処理や熱処理を施し、図１０（ｈ）に示すように、マスク部１２を除去する。
次に、図１１（ｉ）に示すように、ＣＶＤ法、めっき法、スパッタ法、スプレー法、印刷法等の適宜の方法を使用し、素子本体２を絶縁性材料１４で被覆する。
次に、図１１（ｊ）に示すように、絶縁性材料１４のうち、両端面の絶縁性材料１４をエッチング除去し、図１１（ｋ）に示すように、保護層６ａ、６ｂを形成し、これにより一方の第２の領域４ａからは高比表面積基体７を表面露出させ、他方の第２の領域４ｂからは導電部５を表面露出させる。
最後に、めっき処理や導電性ペーストの塗布・焼き付け処理を行い、素子本体２の両端部に第１の端子電極１ａ及び第２の端子電極１ｂを形成する。
尚、本実施の形態では、素子本体２を絶縁性材料１４で被覆した後、第１及び第２の端子電極１ａ、１ｂの形成部位にエッチング処理を施しているが、ディスペンサ法等により、第１及び第２の端子電極１ａ、１ｂの形成部位が露出するように、絶縁性材料１４でパターンニングして保護層６ａ、６ｂを形成し、その後、第１及び第２の端子電極１ａ、１ｂを形成してもよい。
このように上記製造方法によれば、いわゆる多数個取り方式で大判の集合基体９から、良好な絶縁性を有し、製造工程時に変形等が生じるのを抑制された高品質で高信頼性を有する小型で大容量のコンデンサを高効率で得ることができる。すなわち、第２の領域部位１１が良好な機械的強度を有することから、製造過程で集合基体９が変形したり、或いは個片化して得られる素子本体２が変形するのを抑制することができる。
また、本コンデンサでは、空隙率が２５％以下と低い第２の領域部位１１により機械的強度を確保しているので、素子本体２の変形に起因した層間剥離（デラミネーション）やクラックの発生や短絡を抑制することができる。
図１２は、本発明に係るコンデンサの第２の実施の形態を模式的に示す断面図である。
上記第１の実施の形態では、２つの第２の領域４ａ、４ｂが第１の領域３の両端部に連接されていたが、本第２の実施の形態では、第２の領域３２は、第１の部位３２ａ及び第２の部位３２ｂに加え、素子本体３１の端面と平行に第１の領域３中に介在された第３の部位３２ｃを有している。すなわち、本第２の実施の形態は、第２の領域３２が、第１〜第３の部位３２ａ〜３２ｃで形成されており、これにより、より一層の機械的強度の向上を図っている。
尚、この第２の実施の形態は、第１の実施の形態と同様の方法・手順で、集合基体に必要個数の第２の領域部位が得られるように適宜プレス加工し、或いはレーザー照射することにより、容易に作製することができる。
図１３は、本発明に係るコンデンサの第３の実施の形態を模式的に示す断面図である。
この第３の実施の形態では、第２の領域３４は、第１の領域３の両端部に連接された第１及び第２の部位３４ａ、３４ｂと、第１の領域３中に介在された第３の部位３４ｃとを有し、第１の部位３４ａと第２の部位３４ｂとは第３の部位３４ｃを介して連結されている。
このように第２の領域３４が、第１及び第２の部位３４ａ、３４ｂに加え、第１の部位３４ａと第２の部位３４ｂとを連結する第３の部位３４ｃを有することにより、機械的強度をより一層向上させることができ、製造過程での素子本体の変形等、不良品が生じるのを効果的に抑制することができる。
尚、本第３の実施の形態は、以下のようにして容易に作製することができる。すなわち、例えば、集合基体９に対し、上面側及び下面側からエッチング処理を施し、中央部近傍域までエッチング処理が進行した段階でエッチング処理を終了し、金属部分を残存させることにより第３の部位３４ｃを作製することができる。そして、第１及び第２の部位３４ａ、３４ｂは、上述した第１の実施の形態と同様の方法・手順で作製できることから、第２の領域３４は容易に作製することができる。
図１４は、本発明に係るコンデンサの第４の実施の形態を模式的に示す断面図である。
この第４の実施の形態では、第２の領域３６は、第１の領域３の両端部に連接された第１及び第２の部位３６ａ、３６ｂと、前記第１の領域３の下面に沿うように形成された第３の部位３６ｃとを有し、第１の部位３６ａと第２の部位３６ｂとは第３の部位３６ｃを介して連結されている。
このように第２の領域３６が、第１の部位３６ａと第２の部位３６ｂとを連結する第３の部位３６ｃを有することにより、第３の実施の形態と略同様、機械的強度を向上させることができ、製造過程での素子本体の変形等、不良品が生じるのを効果的に抑制することができる。
尚、本第４の実施の形態も、以下のようにして容易に作製することができる。
すなわち、例えば、集合基体９に対し、上面側からエッチング処理を施し、下面近傍域までエッチング処理が進行した段階でエッチング処理を終了し、金属部分を残存させることにより第３の部位３６ｃを作製することができる。そして、第１及び第２の部位３６ａ、３６ｂは、上述した第１の実施の形態と同様の方法・手順で作製できることから、第２の領域３６は容易に作製することができる。
図１５は、本発明に係るコンデンサの第５の実施の形態を模式的に示す断面図であって、図１のＸ−Ｘ矢視断面図の別の実施の形態を示している。
すなわち、第１の実施の形態では、空隙率の高い第１の領域３の両端部に空隙率が２５％以下と低い第２の領域４ａ、４ｂを連接しているが、本第５の実施の形態のように、第２の領域４は、第１の領域３を囲繞するように形成されていてもよい。
この第５の実施の形態では、第１の領域３が狭くなることから、静電容量は若干低下傾向になるものの、機械的強度の確保を重視する観点からは、この第５の実施の形態のように、第１の領域３が第２の領域４で囲繞されるように形成するのが好ましい。
このように本発明では、用途や求められる性能・品質に応じて第１及び第２の領域の領域比率や形状等を適宜変更するのも好ましく、これにより絶縁性等を損なうことなく、機械的強度が良好で高信頼性を有する小型・大容量のコンデンサを得ることが可能となる。
図１６は、本発明に係るコンデンサの第６の実施の形態を模式的に示す要部拡大断面図であり、第１の領域１５の詳細を示している。
本第６の実施の形態も、第１の実施の形態と同様、第１の領域１５は、多数の微小な細孔７ａが形成された導電材料からなる高比表面積基体７と、前記細孔７ａの内表面を含む表面所定域に形成された誘電体層８と、導電部１６とを有している。
そして、第１の実施の形態では、導電部５は細孔７ａ内に充填されていたが、本第６の実施の形態では、導電部１６が、細孔７ａの内表面に空洞部１７が形成されるように誘電体層８と接して表面所定域に形成された主導体部１６ａと、該主導体部１６ａと電気的に接続される側面方向に延伸された副導体部１６ｂとを有している。
このように細孔７ａの内部に空洞部１７が形成されるように主導体部１６ａを形成してもよい。この場合、主導体部１６ａは、第１の実施の形態と同様、細孔７ａ内での薄層の成膜に適したＡＬＤ法で形成するのが好ましく、また、副導体部１６ｂはめっき法、スパッタ法等で形成することができる。そして、この場合、導電部１６の形成材料としては、主導体部１６ａはＡＬＤ法に好適なＴｉＮ等の金属窒化物や金属酸窒化物、またはＲｕ、Ｎｉ、Ｃｕ、Ｐｔ等の金属が好ましく、副導体部１６ｂはより低抵抗化を実現できＥＳＲの低減が可能なＣｕ、Ｎｉ等の金属材料を使用するのが好ましい。
尚、前記空洞部１７は、主導体部１６ａを形成した後、その一部又は全部を樹脂やガラス材等で埋めてもよい。
この第６の実施の形態も、第１の実施の形態と同様の方法・手順で作製することができ、例えば、主導体部１６ａを作製した後、続く工程で副導体部１６ｂを作製することができる。また、副導体部１６ｂ上には必要に応じてＣｕ等の金属皮膜を形成し、より一層の低抵抗化を図ることが可能である。
図１７は、本発明に係るコンデンサの第７の実施の形態を模式的に示す断面図であって、本第７の実施の形態では、第１及び第２の端子電極１８ａ〜１８ｄが素子本体２の４つの角部に形成されている。
すなわち、素子本体２は、第１の領域３の側面に保護層１９ａ、１９ｂが形成されると共に、第２の領域４ａ、４ｂの端面にも保護層１９ｃ、１９ｄが形成されている。また、一方の第２の領域４ａには誘電体層が形成されず、静電容量の取得に寄与する第１の領域３及び他方の第２の領域４ｂにのみ形成されている。そして、第１の端子電極１８ａ、１８ｂは、素子本体２の第２の領域４ａ及び保護層１９ｃの上面及び下面に形成され、これら第１の端子電極１８ａ、１８ｂは高比表面積基体と電気的に接続されている。また、第２の端子電極１８ｃ、１８ｄは、素子本体２の第２の領域４ｂ及び保護層１９ｄの上面及び下面に形成され、これら第２の端子電極１８ｃ、１８ｄは導電部５と電気的に接続され、高比表面積基体とは誘電層を介して電気的に絶縁されている。
このように第１及び第２の端子電極１８ａ〜１８ｄは、それぞれ複数有していてもよく、また素子本体２の端面ではなく角部表面に形成してもよい。
この第７の実施の形態では、第１及び第２の端子電極１８ａ〜１８ｄと導電部５との距離を短くすることができ、これにより、より一層の低抵抗化が可能となり、ＥＳＲの更なる低減化が可能となる。
この第７の実施の形態のコンデンサは以下のようにして容易に製造することができる。
すなわち、上述した第１の実施の形態と略同様の方法・手順で大判の集合基体から多数の素子本体２を取得する。ただし、この場合、誘電体層は高比表面積基体の第１の領域３及び第２の領域４ｂにのみ形成し、第２の領域４ａには形成しない。そして、このようにして形成された素子本体２に対し、保護層１９ａ〜１９ｄを形成する。
ここで、保護層１９ａ〜１９ｄは、素子本体２の全体を保護層となるべき絶縁性材料で被覆した後、角部をエッチング除去し、或いは角部をマスク材でマスキングし、表面露出している箇所を絶縁性材料で被覆し、その後マスク材を除去することにより作製することができる。
そして、この後、めっき法や塗布・焼き付け法等を使用して第１及び第２の端子電極１８ａ〜１８ｄを作製し、これにより本第７の実施の形態のコンデンサを得ることができる。
尚、この第７の実施の形態では、第１の領域３と第１の端子電極１８ａ、１８ｂとが接しているが、第１の端子電極１８ａ、１８ｂは第２の領域４ａと接していればよく、第１の領域３と接しないように形成してもよい。
図１８は、本発明に係るコンデンサの第８の実施の形態を模式的に示す断面図であって、本第８の実施の形態では、第１及び第２の端子電極２０ａ、２０ｂが素子本体２の２つの角部に形成されている。
すなわち、素子本体２は、第１及び第２の端子電極２０ａ、２０ｂの形成箇所を除き、保護層２１ａ、２１ｂで被覆されている。また、誘電体層は、第３の実施の形態と同様、一方の第２の領域４ａには形成されず、静電容量の取得に寄与する第１の領域３及び他方の第２の領域４ｂにのみ形成されている。そして、第１の端子電極２０ａは、素子本体２の第２の領域４ａ及び保護層２１ｂの一方の上面に形成され、該第１の端子電極２０ａは高比表面積基体と電気的に接続されている。また、第２の端子電極２０ｂは、素子本体２の第２の領域４ｂ及び保護層２１ｂの他方の上面に形成され、該第２の端子電極２０ｂは導電部５と電気的に接続され、高比表面積基体とは誘電層を介して電気的に絶縁されている。
この第８の実施の形態では、第７の実施の形態と同様、第１及び第２の端子電極２０ａ、２０ｂと導電部５との距離を短くすることができ、これにより、より一層の低抵抗化が可能となり、ＥＳＲの更なる低減化が可能となる。
また、本第８の実施の形態では、第１及び第２の端子電極２０ａ、２０ｂを第２の領域４ａ、４ｂ上に形成しているので、応力が集中しやすい第１及び第２の端子電極２０ａ、２０ｂの周囲の機械的強度が向上することから、コンデンサ全体の機械的強度を高めることができる。
この第８の実施の形態のコンデンサは、第７の実施の形態と略同様の方法により容易に製造することができる。
すなわち、上述した第７の実施の形態と略同様の方法・手順で大判の集合基体から多数の素子本体２を取得し、斯かる素子本体２に対し、保護層２１ａ、２１ｂを形成する。
ここで、保護層２１ａ、２１ｂは、第７の実施の形態と略同様の方法で作製することができる。すなわち、素子本体２の全体を保護層となるべき絶縁性材料で被覆した後、上面角部をエッチング除去し、或いは上面角部をマスク材でマスキングし、表面露出している箇所を絶縁性材料で被覆し、その後マスク材を除去することにより作製することができる。
そして、この後、めっき法や塗布・焼き付け法等を使用して第１及び第２の端子電極２０ａ、２０ｂを作製し、これにより本第８の実施の形態のコンデンサを得ることができる。
尚、この第８の実施の形態では、第１の領域３と第１の端子電極２０ａとが接しているが、第７の実施の形態と同様、第１の端子電極２０ａは第２の領域４ａと接していればよく、第１の領域３と接しないように形成してもよい。
図１９は、本発明に係るコンデンサの第９の実施の形態を模式的に示す断面図であり、図２０は、第１０の実施の形態を模式的に示す断面図である。
第９の実施の形態では、図１９に示すように、保護層２２ａ、２２ｂが薄膜に形成されている。このように保護膜２２ａ、２２ｂが第１及び第２の端子電極１ａ、１ｂの全高よりも低くなるように薄膜化することにより、保護膜２２ａ、２２ｂの凸凹によって発生し得る静置時の部品の傾きを抑制することができる。
また、第１０の実施の形態では、図２０に示すように、保護膜２３ａ、２３ｂが厚膜に形成されている。このように保護膜２３ａ、２３ｂが第１及び第２の端子電極１ａ、１ｂの全高よりも高くなるように厚膜化することにより、第１及び第２の端子電極１ａ、１ｂを形成する金属材料に起因したマイグレーションを抑制することが可能である。
このように本発明は、用途や求められる性能・品質に応じて形状等を適宜変更するのも好ましく、これにより応用範囲の広い小型・大容量のコンデンサを得ることが可能となる。
尚、本発明は上記各実施の形態に限定されるものではなく、更なる種々の変形が可能である。
例えば、誘電体層８は、高比表面積基体７の細孔７ａを含む表面所定域に形成されていればよく、密着性向上を図るべく誘電体層８と高比表面積基体７との間に中間層を介在させてもよい。
また、上述した製造手順は一例であって、本発明のコンデンサが得られるのであれば、上記実施の形態に限定されるものではなく、種々の変更等が可能である。例えば、上記実施の形態では、第１の領域部位１０と第２の領域部位１１を区画化する区画化処理を誘電体層８の形成前に行ったが、この区画化処理を誘電体層８の形成後に行ってもよい。また、例えば、上記実施の形態では、誘電体層８の形成前にマスク部１２を形成したが、マスク部１２の形成後に誘電体層８を形成してもよい。
次に、本発明の実施例を具体的に説明する。
（試料の作製）
集合基体として縦：５０ｍｍ、横：５０ｍｍ、厚み：１１０μｍのエッチング処理されたＡｌ箔を準備した。
次に、幅寸法が２００μｍの金型を用意し、縦：１．０ｍｍ、横：０．５ｍｍの間隔で、Ａｌ箔にプレス加工を施して細孔を潰滅させ、第１の領域部位と第２の領域部位とに区画化した。尚、この区画化処理では、素子本体の所定横幅寸法毎にＡｌ箔を切断した。
次に、第２の領域部位を挟んで２個の第１の領域部位が一組となるように、Ａｌ箔をレーザー照射により切断した（図６参照）。
次に、このＡｌ箔に対し、ＡＬＤ法を使用して細孔の内表面を含む表面所定域にＡｌ２Ｏ３からなる誘電体層を形成した。具体的には、有機金属前駆体としてトリメチルアルミニウム（Ａｌ（ＣＨ３）３）（以下、「ＴＭＡ」という。）ガスを使用し、Ａｌ箔が静置された反応室にＴＭＡを供給してＴＭＡをＡｌ箔に吸着させ、気相中に過剰に存在するＴＭＡガスをパージした後、オゾン（Ｏ３）を反応室に供給し、ＴＭＡとＯ３とを反応させてＡｌ２Ｏ３からなる薄膜を形成した。そして、膜厚が２０ｎｍとなるようにこの処理を複数回繰り返し、Ａｌ箔の細孔の内表面を含む表面所定域にＡｌ２Ｏ３からなる誘電体層を形成した（図７参照）。
次に、ポリイミド樹脂を使用してスクリーン印刷を行い、第１の端子電極の形成予定箇所にマスク部を形成した（図８参照）。
次に、誘電体層上にＴｉＮからなる導電部を作製した。具体的には、有機金属前駆体として四塩化チタン（ＴｉＣｌ４）ガスを使用し、誘電体層が形成されたＡｌ箔上に四塩化チタンを供給して四塩化チタンを誘電体層に吸着させ、気相中に過剰に存在するＴｉＣｌ４ガスをパージした後、アンモニア（ＮＨ３）ガスを反応室に供給し、ＴｉＣｌ４ガスとＮＨ３ガスとを反応させてＴｉＮからなる薄膜を形成した。そして、膜厚が１０ｎｍとなるようにこの処理を複数回繰り返し、誘電体層上にＴｉＮからなる導電部を形成した（図９参照）。
その後、これを無電解Ｃｕめっき浴に浸漬し、導電部上に膜厚１０μｍのＣｕ皮膜を形成した。
次に、マスク部の略中央部をレーザー照射で切断し、その後４００〜５００℃の温度で熱処理してマスク部を除去し、これにより素子本体を得た（図１０参照）。尚、この素子本体は、上述した区画化処理により第１の領域と第２の領域とに区画化されている。
次に、ＣＶＤ法を使用し、厚みが１μｍ程度となるように、ＳｉＯ２からなる絶縁性材料で素子本体を被覆した。次いで、フッ素ガスを使用して両端面をエッチングして素子本体の両端面の絶縁性材料を除去し、これにより保護層を形成した。
次いで、めっき法を使用し、素子本端の両端部に膜厚５μｍのＮｉ層及び膜厚３μｍのＳｎ層を順次形成し、これにより第１及び第２の端子電極を作製し、１枚のＡｌ箔から試料番号１〜６の試料を得た（図１１参照）。
（試料の評価）
＜空隙率＞
試料番号１〜６の各試料から任意に２個を抽出し、これら各試料について第１及び第２の領域の空隙率を以下の方法で測定した。
まず、ＦＩＢ（Focused Ion Beam；集束イオンビーム）装置（セイコーインスツル社製、ＳＭＩ ３０５０ＳＥ）を使用し、ＦＩＢピックアップ法で各試料の第１及び第２の領域の略中央部を加工し、厚みが約５０ｎｍとなるように薄片化し、これにより測定試料を作製した。尚、薄片化する際に生成されるＦＩＢダメージ層は、Ａｒイオンミリング装置（ＧＡＴＡＮ社製、ＰＩＰＳ ｍｏｄｅｌ６９１）を使用して除去した。
次いで、走査透過電子顕微鏡（日本電子社製 ＪＥＭ-２２００ＦＳ）を使用し、縦：３μｍ、横：３μｍを撮像域とし、各試料の任意の５箇所について撮像した。そして、この撮像された画像を解析し、Ａｌの存在領域の面積（以下、「存在面積」という。）ａ１を求め、この存在面積ａ１と測定面積ａ２（＝３μｍ×３μｍ）とから数式（１）に基づき、第１及び第２の領域の個別空隙率ｘを算出した。
ｘ＝{（ａ２−ａ１）／ａ２}×１００ …（１）
そして、５箇所の個別空隙率ｘの平均値を求めた。そして、各試料について算出された個別空隙率ｘの平均値、すなわち平均空隙率を各試料の空隙率とした。
＜不良率＞
試料番号１〜６の任意に抽出された各試料２００個について、光学顕微鏡で観察し、変形などの異常の有無を確認し、異常発生品を不良品として不良率を求めた。
＜静電容量＞
試料番号１〜６の各試料２００個から不良品を除く２０個の良品を任意に抽出した。そして、これら試料番号１〜６の各試料２０個について、インピーダンスアナライザー（アジレントテクノロジー社製、Ｅ４９９０Ａ）を使用し、温度２５±２℃、電圧１Ｖｒｍｓ、測定周波数１ｋＨｚで、各試料の静電容量を測定した。
＜絶縁破壊電圧＞
試料番号１〜６の上記各２０個について、コンデンサの端子間に印加される直流電圧を徐々に昇圧させ、試料に流れる電流が１ｍＡを超えたときの電圧、すなわち絶縁破壊電圧を測定した。
表１は、試料番号１〜６の各試料の空隙率、不良率、静電容量（平均値）、及び絶縁破壊電圧（平均値）を示している。
Figure 2017026295
試料番号６は、第２の領域の空隙率が第１の領域の空隙率と同一であり、空隙率の小さい領域が実質的に設けられておらず、不良率が１００％となり、全品不良となった。
試料番号５は、第２の領域の空隙率が４２％であり、第１の空隙率よりも小さいものの、機械的強度を確保できる程度に十分に小さくはなっておらず、このため不良率も２８％と大きく、製品歩留まりが低く十分な信頼性を得ることができないことが分かった。
これに対し試料番号１〜４は、第２の領域の空隙率が３〜２５％であり、本発明範囲内であるので、不良率は８％以下であり、製品歩留まりを格段に改善することができ、高信頼性を得ることができることが分かった。また、試料番号１〜４は、静電容量が０．４２〜０．４４μＦ、絶縁破壊電圧も１４．２〜１４．６Ｖであり、絶縁性が良好で大容量のコンデンサが得られることが分かった。
絶縁性を損なうことなく機械的強度が良好で小型・大容量の高信頼性を有する新型タイプのコンデンサを実現する。
１ａ、１８ａ、１８ｂ、２０ａ 第１の端子電極（一方の端子電極）
１ｂ、１８ｃ、１８ｄ、２０ｂ 第２の端子電極（他方の端子電極）
２ 素子本体
３ 第１の領域
４、４ａ、４ｂ、３２、３４、３６ 第２の領域
５ 導電部
６ａ、６ｂ、１９ａ〜１９ｄ、２１ａ、２１ｂ、２２ａ、２３ｂ 保護層
７ａ 細孔
７ 高比表面積基体
８ 誘電体層
９ 集合基体
９ａ 細孔
１０ 第１の領域部位（第１の領域）
１１ 第２の領域部位（第２の領域）

Claims (15)

  1. 互いに電気的に絶縁された少なくとも２つの端子電極が素子本体の表面に形成されたコンデンサであって、
    前記素子本体が、微小な細孔が形成され大きな比表面積を有する導電材料からなる高比表面積基体と、前記細孔の内表面を含む前記高比表面積基体の表面所定域に形成された誘電体層と、前記誘電体層上に形成された導電部とを有し、
    前記２つの端子電極のうち、一方の端子電極は前記高比表面積基体と電気的に接続されると共に、他方の端子電極は前記導電部と電気的に接続され、
    かつ、前記素子本体は、前記高比表面積基体の空隙率に応じ、主として静電容量の取得に寄与する第１の領域と、該第１の領域よりも空隙率の小さい第２の領域とを含む複数の領域を有し、
    前記第２の領域は、前記高比表面積基体の空隙率が２５％以下に形成されていることを特徴とするコンデンサ。
  2. 前記第２の領域は、前記第１の領域の両端部に連接されていることを特徴とする請求項１記載のコンデンサ。
  3. 前記第２の領域が、前記素子本体の端面と平行に前記第１の領域中に介在されていることを特徴とする請求項１又は請求項２記載のコンデンサ。
  4. 前記第２の領域は、前記第１の領域の両端部に連接された第１及び第２の部位と、前記第１の領域中に介在された第３の部位とを有し、前記第１の部位と前記第２の部位とは前記第３の部位を介して連結されていることを特徴とする請求項１記載のコンデンサ。
  5. 前記第２の領域は、前記第１の領域の両端部に連接された第１及び第２の部位と、前記第１の領域の少なくとも一方の主面に沿うように形成された第３の部位とを有し、前記第１の部位と前記第２の部位とは前記第３の部位を介して連結されていることを特徴とする請求項１記載のコンデンサ。
  6. 前記第１の領域は、前記第２の領域に囲繞されていることを特徴とする請求項１記載のコンデンサ。
  7. 前記導電部と前記高比表面基体との間に前記誘電体層が介在され、前記高比表面積基体と前記他方の端子電極とが、電気的に絶縁されていることを特徴とする請求項１乃至請求項６のいずれかに記載のコンデンサ。
  8. 前記誘電体層は、原子層単位で堆積されてなることを特徴とする請求項１乃至請求項７のいずれかに記載のコンデンサ。
  9. 前記導電部は、前記細孔の内部に充填されていることを特徴とする請求項１乃至請求項８のいずれかに記載のコンデンサ。
  10. 前記導電部は、前記細孔の内部を前記誘電体層に沿うように形成されていることを特徴とする請求項１乃至請求項８のいずれかに記載のコンデンサ。
  11. 前記導電材料は、金属材料であることを特徴とする請求項１乃至請求項１０のいずれかに記載のコンデンサ。
  12. 前記導電部は、金属材料及び導電性化合物のうちのいずれかで形成されていることを特徴とする請求項１乃至請求項１１のいずれかに記載のコンデンサ。
  13. 前記導電性化合物は、金属窒化物及び金属酸窒化物を含むことを特徴とする請求項１２記載のコンデンサ。
  14. 前記素子本体は、少なくとも側面部が絶縁性材料からなる保護層で被覆されていることを特徴とする請求項１乃至請求項１３のいずれかに記載のコンデンサ。
  15. 前記素子本体は、少なくとも側面部が絶縁性材料からなる保護層で被覆されると共に、前記保護層と前記導電部との間には金属皮膜が介在されていることを特徴とする請求項１乃至請求項１３のいずれかに記載のコンデンサ。
JP2017534180A 2015-08-07 2016-07-28 コンデンサ Pending JPWO2017026295A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015157354 2015-08-07
JP2015157354 2015-08-07
PCT/JP2016/072194 WO2017026295A1 (ja) 2015-08-07 2016-07-28 コンデンサ

Publications (1)

Publication Number Publication Date
JPWO2017026295A1 true JPWO2017026295A1 (ja) 2018-04-19

Family

ID=57983141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017534180A Pending JPWO2017026295A1 (ja) 2015-08-07 2016-07-28 コンデンサ

Country Status (4)

Country Link
US (1) US20180114640A1 (ja)
JP (1) JPWO2017026295A1 (ja)
TW (1) TWI625748B (ja)
WO (1) WO2017026295A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116325045A (zh) * 2020-09-25 2023-06-23 松下知识产权经营株式会社 电解电容器及其制造方法
JPWO2022230412A1 (ja) * 2021-04-28 2022-11-03

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201239A (ja) * 2006-01-27 2007-08-09 Hitachi Aic Inc 電解コンデンサ用エッチング箔とそれを用いた陽極箔の製造方法
JP2010182745A (ja) * 2009-02-03 2010-08-19 Nippon Chemicon Corp 固体電解コンデンサの製造方法
JP2012517717A (ja) * 2009-02-12 2012-08-02 ラオール・コンサルティング・エルエルシー 焼結ナノ細孔電気キャパシタ、電気化学キャパシタおよびバッテリーならびにその製造方法
WO2012144316A1 (ja) * 2011-04-20 2012-10-26 株式会社村田製作所 固体電解コンデンサの製造方法および固体電解コンデンサ
WO2015118901A1 (ja) * 2014-02-07 2015-08-13 株式会社村田製作所 コンデンサ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4459100B2 (ja) * 2005-03-23 2010-04-28 三洋電機株式会社 固体電解コンデンサ及び固体電解コンデンサ用陰極材料の製造方法
WO2010058534A1 (ja) * 2008-11-19 2010-05-27 三洋電機株式会社 コンデンサ用電極体、コンデンサ、コンデンサ用電極体の製造方法、およびコンデンサの製造方法
US8517133B2 (en) * 2009-07-17 2013-08-27 Parker-Hannifin Corporation System including output coupled powersplit transmission
WO2011159349A1 (en) * 2010-06-14 2011-12-22 Audiotoniq, Inc. Hearing aid system
JP5969126B2 (ja) * 2013-12-26 2016-08-17 積水化学工業株式会社 キャパシタ用電極材及びその製造方法、並びに電気二重層キャパシタ
WO2015190278A1 (ja) * 2014-06-11 2015-12-17 株式会社村田製作所 コンデンサ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201239A (ja) * 2006-01-27 2007-08-09 Hitachi Aic Inc 電解コンデンサ用エッチング箔とそれを用いた陽極箔の製造方法
JP2010182745A (ja) * 2009-02-03 2010-08-19 Nippon Chemicon Corp 固体電解コンデンサの製造方法
JP2012517717A (ja) * 2009-02-12 2012-08-02 ラオール・コンサルティング・エルエルシー 焼結ナノ細孔電気キャパシタ、電気化学キャパシタおよびバッテリーならびにその製造方法
WO2012144316A1 (ja) * 2011-04-20 2012-10-26 株式会社村田製作所 固体電解コンデンサの製造方法および固体電解コンデンサ
WO2015118901A1 (ja) * 2014-02-07 2015-08-13 株式会社村田製作所 コンデンサ

Also Published As

Publication number Publication date
WO2017026295A1 (ja) 2017-02-16
TW201717232A (zh) 2017-05-16
US20180114640A1 (en) 2018-04-26
TWI625748B (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
US10256045B2 (en) Capacitor
KR101887793B1 (ko) 콘덴서
TWI616912B (zh) Capacitor and method of manufacturing same
US10204744B2 (en) Capacitor
WO2017014020A1 (ja) コンデンサおよびその製造方法
WO2017026295A1 (ja) コンデンサ
WO2017026294A1 (ja) コンデンサ、及び該コンデンサの製造方法
JP6558439B2 (ja) コンデンサおよびその製造方法
US10249704B2 (en) Capacitor
WO2018021115A1 (ja) コンデンサ、及び該コンデンサの製造方法
WO2018174132A1 (ja) コンデンサ
JP2016004827A (ja) コンデンサ、回路モジュール及び移動体通信機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190107

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190710